TW201340272A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201340272A
TW201340272A TW102100110A TW102100110A TW201340272A TW 201340272 A TW201340272 A TW 201340272A TW 102100110 A TW102100110 A TW 102100110A TW 102100110 A TW102100110 A TW 102100110A TW 201340272 A TW201340272 A TW 201340272A
Authority
TW
Taiwan
Prior art keywords
hole
semiconductor substrate
shape portion
stages
pad
Prior art date
Application number
TW102100110A
Other languages
English (en)
Other versions
TWI538132B (zh
Inventor
Kenta Hayashi
Katsumi Yamamoto
Makoto Nakamura
Naoyuki Akiyama
Kyosuke Taguchi
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of TW201340272A publication Critical patent/TW201340272A/zh
Application granted granted Critical
Publication of TWI538132B publication Critical patent/TWI538132B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

半導體裝置具備：半導體基板，係具有形成有積體電路及被電性連接至積體電路的I/O墊的第一面、及與第一面相反側的第二面；兩段構成的貫通孔，係形成在半導體基板，具有壁面，具有從第二面側到在半導體基板的厚度方向上的既定位置為止之開口直徑朝穴的底部變細的錐狀的第一形狀部、及從第一形狀部到達第一面側的I/O墊的圓筒狀的第二形狀部；無機的絕緣膜，係形成在兩段構成的貫通孔的壁面及第二面；金屬層的貫通電極，係形成在I/O墊及兩段構成的貫通孔壁面；及配線圖案，係形成在第二面，連接至貫通電極。

Description

半導體裝置及其製造方法
本發明涉及能以低成本製造且具有連接可靠性高的貫通電極的半導體裝置、及其製造方法。
近年來，將具備CCD、CMOS等半導體裝置的固體攝影裝置配備至相機，製造數位相機、攝影機。再者，作為附加於行動電話的相機功能，將由固體攝影裝置及鏡頭系統所構成的相機模組內建在行動電話。對於這些用途，追求小型、輕量、薄型且高解析度的固體攝影裝置。因此，例如，為了以小型的固體攝影元件實現1000萬畫素的解析畫素數，正在進行製造大小約數μm見方的微細畫素。
過去，以下述方式製造固體攝影裝置(參照日本特開2011-003863號公報)。首先，在矽基板等半導體基板的表面利用單面曝光製程製作積體電路的固體攝影元件及積體電路的電路圖案。在此半導體基板的表面貼合玻璃基板20，從背面研磨半導體基板減薄基板，在半導體基板加工貫通孔(through-silicon-via(矽通孔)：以下，簡稱為TSV)。進一步地，在TSV的內壁形成導電物質 形成貫通電極，將利用已形成在半導體基板表面的固體攝影元件所得到的影像資訊的電氣訊號，透過貫通電極導引至半導體基板背面。通過已形成在此半導體基板背面的BGA(ball-grid-array，球格陣列)方式的連接端子16，可對外部電路進行電性連接。
如上述，在矽基板等半導體基板形成半導體元件，係使用元件形成面的單面曝光製程，但為了將半導體晶片多層積層，必須有在貫通孔的壁面隔著絕緣膜形成導體層的貫通電極。貫通孔係藉由使用通常的電漿的乾式蝕刻形成。但是，由於蝕刻深度係通常的半導體製程的數倍以上，例如20~500μm，因此蝕刻時間變長。因此，電漿會對已形成在半導體基板的半導體元件造成影響。若長時間曝露在電漿，則半導體基板表面的溫度上升，並因電漿的電場而在半導體元件發生不良。
又，為了縮短形成用來到達半導體基板背面的貫通孔的時間，對半導體基板背面進行化學機械研磨(CMP)，利用蝕刻刨削而減薄厚度。但是，刨削背面會花時間，製造成本變高。
為了以低成本形成如上述的貫通孔，亦有如下的方法：形成具有用於將穴乾式蝕刻加工的開口的乾式蝕刻用光阻，進行比開口還外側地加工半導體基板的等向性蝕刻，形成錐狀的第一穴(參照日本特開2007-053149號公報)。根據此方法，接下來則進行異向性蝕刻，從錐狀的第一穴底面到半導體基板下側的I/O墊12的位 置的絕緣膜為止，以乾式蝕刻用光阻的開口的直徑形成具有垂直圓筒狀壁面的第二孔。依此方式將兩段構成的貫通孔的下穴形成至I/O墊12的位置的絕緣膜為止。
日本特開2007-053149號公報，揭示以下的製程。
(1)在兩段構成的貫通孔的下穴的壁面及底面，形成絕緣膜，在絕緣膜上形成蝕刻阻劑用的Al膜。
(2)在蝕刻阻劑用的Al膜上，形成在兩段構成的貫通孔的底部具有開口的蝕刻阻劑的圖案。
(3)以蝕刻液蝕刻在蝕刻阻劑的開口部露出的Al膜。
(4)除去蝕刻阻劑。
(5)將在兩段構成的貫通孔的底部具有開口的Al膜當作蝕刻的保護膜，利用乾式蝕刻來將在開口部分露出的絕緣膜除去。
利用目前為止的製程，製造到達1/O墊12為止的兩段構成的貫通孔。
(6)除去Al膜。
(7)在與I/O墊12連接的兩段構成的貫通孔壁面形成導體。
但是，在上述日本特開2007-053149號公報的方法中，為了製造貫通電極而需要許多製程，製造成本變高。又，由於製造製程複雜，因此貫通電極的良率降低，貫通電極的可靠性變低。
本發明，有鑑於上述的問題點，提供能以低成本的製造方法製造，具備品質高、可靠性高的貫通電 極的半導體裝置。
又，作為適用本發明的半導體裝置，不限定於將積體電路元件(IC-chip)密封保持而與外部電路連接的封裝。亦可適用於在上面搭載裸晶片、在下面具備端子的印刷基板(例如，轉接板；Interposer)。
又，搭載在封裝或轉接板的積體電路元件的種類係多樣的，在以下的說明中，主要以固體攝影元件為例說明。
本發明的一形態，係一種半導體裝置，具備：半導體基板，係具有形成有積體電路及被電性連接至積體電路的I/O墊的第一面、及與第一面相反側的第二面；兩段構成的貫通孔，係形成在半導體基板，具有壁面，具有從第二面側到在半導體基板的厚度方向上的既定位置為止之開口直徑朝穴的底部變細的錐狀的第一形狀部、及從第一形狀部到達第一面側的I/O墊的圓筒狀的第二形狀部；無機的絕緣膜，係形成在兩段構成的貫通孔的壁面及第二面；金屬層的貫通電極，係形成在I/O墊及兩段構成的貫通孔壁面；及配線圖案，係形成在第二面，連接至貫通電極。
本發明，在上述一形態的半導體裝置中，第二形狀部的深度係第二形狀部的直徑的4倍以下。
本發明，在上述一形態的半導體裝置中，第一形狀部具有錐狀的壁面，在第一形狀部的剖面中，錐狀的壁對於第二面的斜率係60度以上80度以下。
本發明，在上述一形態的半導體裝置中，還 具備保護第二面、填充至第一形狀部的防焊阻劑(solder resist)。
又，本發明的一形態，係一種半導體裝置的製造方法，在半導體基板的第一面側形成積體電路及與積體電路電性連接的I/O墊，在與第一面相反側的第二面，形成具有開口的乾式蝕刻用阻劑的圖案，以乾式蝕刻用阻劑為遮罩使用乾式蝕刻裝置，利用RIE模式將半導體基板乾式蝕刻，以將第一形狀部形成為第二面側中之第一形狀部的開口直徑比乾式蝕刻用阻劑的開口直徑大，且第一形狀部的穴徑向第一形狀部的底部變細的錐狀的方式，形成從第二面側開口到半導體基板的厚度方向的既定位置為止的第一形狀部，以乾式蝕刻用阻劑為遮罩使用乾式蝕刻裝置，以波希模式(bosch mode)進行乾式蝕刻，形成從第一形狀部的底部到達I/O墊的、具有與乾式蝕刻用阻劑的開口相同直徑的圓筒狀壁面的第二形狀部，在以第一形狀部及第二形狀部所構成的兩段構成的貫通孔壁面、及第二面，利用化學氣相沉積法形成無機的絕緣膜，將絕緣膜的全面乾式蝕刻，將絕緣膜殘留在兩段構成的貫通孔壁面及第二面，並除去I/O墊上的絕緣膜，以金屬膜在I/O墊及兩段構成的貫通孔壁面形成貫通電極，形成與貫通電極連接的第二面的配線圖案。
本發明，在上述一形態的半導體裝置的製造方法中，還形成保護第二面的防焊阻劑，將防焊阻劑填充在第一形狀部。
根據上述本發明的一形態，能藉由在半導體 基板形成由錐狀的第一形狀部、及具有垂直的圓筒狀壁面的第二形狀部所構成的兩段構成的貫通孔，來在兩段構成的貫通孔，利用化學氣相沉積法，到壁面及底部為止形成均勻的高品質無機的絕緣膜。
又，藉由將絕緣膜的全面乾式蝕刻，能以低成本形成以下的構造：將絕緣膜殘留在兩段構成的貫通孔壁面及半導體基板的第二面，並將I/O墊上的絕緣膜除去。進一步地，能在I/O墊及兩段構成的貫通孔壁面均勻地形成高品質金屬膜的貫通電極。藉此，獲得能以低成本的製造方法製造，形成品質佳、可靠性高的貫通電極的半導體裝置。
100‧‧‧半導體裝置
10、10A‧‧‧半導體基板
11‧‧‧積體電路
12‧‧‧I/O墊
12a‧‧‧(積體電路的)配線
12b‧‧‧絕緣層
13‧‧‧兩段構成的貫通孔
13a‧‧‧第一穴
13b‧‧‧第二穴
14、14A‧‧‧絕緣膜
15‧‧‧貫通電極
20‧‧‧玻璃基板
30‧‧‧孔腔壩
32‧‧‧孔腔
33‧‧‧鈍化膜
34‧‧‧接著層
40‧‧‧外部連接端子
41‧‧‧配線圖案
42‧‧‧防焊阻劑
43‧‧‧開口
50‧‧‧彩色濾光片層
51‧‧‧微透鏡陣列
60‧‧‧乾式蝕刻用光阻
61‧‧‧開口
第1圖係顯示本發明第1實施形態的半導體裝置的概略構造的示意剖面圖。
第2圖係顯示本發明第1實施形態的半導體裝置的製造方法的流程圖(1)。
第3圖係顯示本發明第1實施形態的半導體裝置的製造方法的流程圖(2)。
第4圖係顯示本發明第1實施形態的半導體裝置的製造方法的流程圖(3)。
第5圖係顯示本發明第1實施形態的半導體裝置的製造方法的流程圖(4)。
第6圖係顯示本發明第1實施形態的半導體裝置的製造方法的流程圖(5)。
第7圖係顯示本發明第1實施形態的半導體裝置的製造方法的流程圖(6)。
第8圖係顯示本發明第1實施形態的半導體裝置的製造方法的流程圖(7)。
第9圖係顯示本發明第1實施形態的半導體裝置的製造方法的流程圖(8)。
第10圖係顯示本發明第1實施形態的半導體裝置的製造方法的流程圖(9)。
第11圖係顯示本發明第1實施形態的半導體裝置的製造方法的流程圖(10)。
第12圖係顯示本發明第1實施形態的半導體裝置的製造方法的流程圖(11)。
第13圖係顯示本發明第1實施形態的半導體裝置的製造方法的流程圖(12)。
第14圖係顯示本發明第2實施形態的半導體裝置的製造方法的流程圖(1)。
第15圖係顯示本發明第2實施形態的半導體裝置的製造方法的流程圖(2)。
第16圖係顯示本發明第2實施形態的半導體裝置的製造方法的流程圖(3)。
第17圖係顯示本發明第2實施形態的半導體裝置的製造方法的流程圖(4)。
第18圖係顯示本發明第2實施形態的半導體裝置的製造方法的流程圖(5)。
第19圖係顯示本發明第2實施形態的半導體裝置的 製造方法的流程圖(6)。
第20圖係顯示本發明第2實施形態的半導體裝置的製造方法的流程圖(7)。
第21圖係顯示本發明第2實施形態的半導體裝置的製造方法的流程圖(8)。
第22圖係顯示本發明第2實施形態的半導體裝置的製造方法的流程圖(9)。
第23圖係顯示本發明第2實施形態的半導體裝置的製造方法的流程圖(10)。
第24圖係顯示本發明第2實施形態的半導體裝置的製造方法的流程圖(11)。
參照隨附圖式，以下詳細說明本發明的實施形態的半導體裝置。
<第1實施形態>
使用圖式，詳細說明本發明第1實施形態的固體攝影裝置的半導體裝置。第1圖係顯示本實施形態的半導體裝置100的概略構造的示意剖面圖。又，第1圖，係顯示在與半導體基板10的面垂直的面切斷的半導體裝置100的剖面圖。
如第1圖所示，半導體裝置100具備：半導體基板10，係已形成固體攝影元件的積體電路11；玻璃基板20，係配設在已形成在半導體基板10的積體電路11的固體攝影元件的受光面(以下，當作第一面)側；及孔腔壩(cavity dam)30，係在半導體裝置100與玻璃基板20之 間形成既定空間(孔腔(cavity)32)用的間隔物。在半導體基板10中之與已形成積體電路11的面相反側的面(以下，當作第二面)，安裝焊料球作為外部連接端子40。
半導體基板10，係以例如矽(111)基板作為半導體基板10A，使用將半導體基板10A的厚度減薄到100μm以下的半導體基板10。形成在半導體基板10的第一面側的積體電路11，係已形成例如CMOS(Complementary Metal Oxide Semiconductor，互補式金氧半導體)感測器、CCD(Charge Coupled Device，電荷耦合裝置)感測器、光二極體等固體攝影元件的積體電路11。在半導體基板10的第一面側，使用積體電路11之已形成在絕緣層12b上的配線12a的圖案的一部分形成I/O墊12。
在半導體基板10，形成從第二面側貫通到第一面為止、到達I/O墊12的兩段構成的貫通孔13。在兩段構成的貫通孔13的側壁形成絕緣膜14，在絕緣膜14的壁面形成以金屬形成的貫通電極15。貫通電極15將I/O墊12與半導體基板10的第二面的配線圖案41電性連接。即，貫通電極15係將半導體基板10的配線從I/O墊12拉出到第二面側的配線圖案41為止。
接下來，形成保護已形成半導體基板10的配線圖案41的第二面側之絕緣樹脂的防焊阻劑42。利用在已由防焊阻劑42的開口43露出的配線圖案41上形成焊料球來形成外部連接端子40。
半導體基板10的兩段構成的貫通孔13具有第 一穴(第一形狀部)13a，該第一穴在第二面側具有寬的開口部分且穴徑錐狀地變細。第一穴13a的形狀為錐狀，因此有能將第一穴13a全體以防焊阻劑42填充的效果。
積體電路11，在以例如CMOS感測器或光二極體形成積體電路11的情況下，具有以下的構成：在半導體基板10的第一面，將複數個由CMOS感測器或光二極體等半導體元件所構成的固體攝影元件的1個畫素配置排列成2維陣列狀。
在已形成在半導體基板10的第一面側之積體電路11的固體攝影元件的畫素的區域，形成包含與各畫素對應的RGB的彩色濾光片及鈍化層的彩色濾光片層50。
又，亦能在彩色濾光片層50的部分，形成覆蓋半導體基板10的第一面中之未形成積體電路11的固體攝影元件的區域的遮光膜。亦能在彩色濾光片層50的表面，在與積體電路11的各固體攝影元件對應的地方形成集光用的微透鏡陣列51。
進一步地，在透明的玻璃基板20上，形成孔腔壩30作為包圍半導體基板10的彩色濾光片層50與微透鏡陣列51的周邊的間隔物。又，將玻璃基板20的孔腔壩30接著在半導體基板10的第一面。即，以透明的玻璃基板20覆蓋半導體基板10的第一面的微透鏡陣列51的下側，以孔腔壩30覆蓋微透鏡陣列51的側面。藉此，形成以玻璃基板20及孔腔壩30來將半導體基板10的積體電路11、彩色濾光片層50、及微透鏡陣列51全方向塞住的孔腔32。
在半導體基板10的第一面側，使用積體電路11的配線12a的一部分形成I/O墊12。包含I/O墊12的圖案的積體電路11的配線12a，能利用例如鋁(Al)膜形成。但是，積體電路11的配線12a，不限定於此，可使用銅(Cu)膜、鈦(Ti)膜、其他的金屬膜、合金膜，或它們的積層膜等各種導電體膜。
進一步地，從利用已在半導體基板10的第一面所形成之積體電路11的配線12a的圖案的一部分形成的I/O墊12，藉由貫通電極15將配線拉出到半導體基板10的第二面側為止。將貫通電極15的配線連接至已形成在半導體基板10的第二面之配線圖案41及外部連接端子40。
貫通電極15，係使用從第二面側貫通半導體基板10而到達第一面的I/O墊12的兩段構成的貫通孔13(亦稱為接觸孔)來形成。即，在兩段構成的貫通孔13的壁面形成絕緣膜14，在該絕緣膜14上利用金屬膜形成貫通電極15。
形成在兩段構成的貫通孔13內的壁面的絕緣膜14，係防止貫通電極15與半導體基板10直接接觸。又，絕緣膜14，亦在半導體基板10的第二面上延伸，在其上形成第二面側的配線圖案41，藉以防止配線圖案41與半導體基板10直接接觸。
當形成貫通電極15的金屬膜時也一起形成第二面的配線圖案41的導電層。又，貫通電極15係使在兩段構成的貫通孔13的底露出的I/O墊12電性連接。
貫通電極15及配線圖案41係以同一金屬的導電層形成。形成貫通電極15及配線圖案41的導電層，例如，能利用Al膜來形成，或者是，亦能利用以Ti及Cu的積層膜作為基底層的Cu膜來形成。導電層的膜厚，例如5μm左右即可。
在已形成配線圖案41的半導體基板10的第二面側，形成絕緣性的防焊阻劑42。防焊阻劑42能使用例如具備感光性的環氧系的絕緣樹脂來形成。在防焊阻劑42形成選擇性地安裝外部連接端子40的焊料球的開口43。在開口43，使液狀的焊料自我對準(self-align)將焊料球進行植球(ball mount)而形成外部連接端子40。
防焊阻劑42保護半導體基板10免於受熱。又，防焊阻劑42係填充已在兩段構成的貫通孔13的第二面側開口的錐狀第一穴13a。藉此，防焊阻劑42的填充部分成為錨(anchor)而能將防焊阻劑42牢固地固定在第二面。因此，能提高防焊阻劑42對第二面的密著可靠性。
(製造方法)
接下來，連同圖式詳細說明本實施形態的半導體裝置100的製造方法。
第2圖~第13圖，係顯示本實施形態的半導體裝置100的製造方法的製程圖。又，本實施形態的半導體裝置100的製造方法，係使用對1個晶圓製作出複數個半導體裝置100之所謂的W-CSP(Wafer Level Chip Size Package，晶圓等級晶片尺寸封裝)的技術。但是，以下，為了簡化說明而著眼在1個晶片(半導體裝置100)。
(製程1)
本實施形態，首先，在直徑20cm、30cm或其他尺寸的矽晶圓的半導體基板10A表面(第一面)形成由多個固體攝影元件所構成的積體電路11。又，利用已形成在積體電路11的絕緣層12b上的配線12a的圖案的一部分形成I/O墊12。
在依此方式於半導體基板10A的第一面側形成積體電路11後，如第2圖的剖面圖所示，在第一面的固體攝影元件上與各畫素對應地依序形成色分解用的彩色濾光片層50、及集光用的微透鏡陣列51。又，第2圖中之半導體基板10A的第一面的積體電路11的配線12a的一部分的I/O墊12，係在I/O墊12上形成貫通電極15的基礎的導體圖案。
(製程2)
接下來，如第3圖所示，在透明的玻璃基板20上，形成作為包圍半導體基板10A的彩色濾光片層50、及微透鏡陣列51周邊的間隔物之孔腔壩30。
作為孔腔壩30的材料，係富有接著性的樹脂膜，能利用熱硬化性的聚醯亞胺、環氧樹脂，或者是，丙烯酸胺基甲酸酯(acryl urethane)系的感光性樹脂。將感光性樹脂塗布在玻璃基板20後，藉由具有曝光-顯影製程的光微影法，如第3圖所示，在玻璃基板20上，以圍繞半導體基板10的彩色濾光片及微透鏡的位置的所要的圖案，形成50~100μm左右厚度的孔腔壩30。
(製程3)
然後，如第4圖所示，將孔腔壩30接著在半導體基板10的第一面，以透明的玻璃基板20覆蓋半導體基板10的第一面的微透鏡陣列51下側。藉此，如第5圖所示，形成被半導體基板10、玻璃基板20及孔腔壩30在全方向塞住的孔腔32。藉此，能確保在玻璃基板20與微透鏡陣列51之間的孔腔32的空隙，防止各微透鏡的集光效果受損。
(製程4)
接下來，如第5圖所示，從第二面側減薄半導體基板10A。此能藉由依需要組合例如研削、CMP(化學機械研磨)、及濕式蝕刻來進行。又，減薄後的半導體基板10的膜厚較佳為約略50~100μm以下。藉此，維持半導體基板100的剛性並且可更加小型化及薄型化。
(貫通電極(TSV)的形成)
(製程5)
接下來，如第6圖所示，利用光微影法在已被薄型化的例如厚度100μm的半導體基板10的第二面形成厚度10μm的乾式蝕刻用光阻60。在半導體基板10的表面，利用旋轉塗布機以最後成為10μm厚的方式塗布酚醛系的正型感光性乾式蝕刻用光阻60，利用烘箱加熱(130℃)乾燥。藉由以曝光裝置曝光此乾式蝕刻用光阻60並顯影，在形成與I/O墊12對應的位置的兩段構成的貫通孔13的區域形成具有直徑20μm的開口61的圖案。
(製程6)
之後，利用乾式蝕刻裝置，使用以SF6(六氟化硫)氣體為主成分之與O2的混合氣體，以乾式蝕刻用光阻60為 遮罩，將半導體基板10以RIE(Reactive Ion Etching，反應性離子蝕刻)模式從第二面側蝕刻5分鐘。
藉此，如第7圖所示，在半導體基板10的第二面側，在乾式蝕刻用光阻60的直徑20μm的開口61之下，形成第一穴13a，該第一穴13a具有比開口61的直徑還大的直徑50μm的開口，隨著朝向第一面側而直徑變小的錐狀且深度為50μm。
(製程7)
接下來，進行波希方式的乾式蝕刻，其係交替進行由SF6所造成的蝕刻、及由C4F8(全氟環丁烷)所造成的側壁保護膜的形成。波希模式的乾式蝕刻，係利用線圈電壓2500W，交替地重複進行蝕刻步驟6秒、形成保護膜的鈍化步驟2秒，進行至到達I/O墊12為止。
利用波希模式的乾式蝕刻，如第8圖所示，從已先形成的錐狀第一穴13a的底，貫通半導體基板10及絕緣層12b而形成到達第一面側的I/O墊12的深度50μm的第二穴(第二形狀部)13b。第二穴13b係以具有與乾式蝕刻用光阻60的開口61的直徑相同大小的20μm直徑、垂直圓筒狀壁面的方式形成。
藉由以上方式，首先，形成從半導體基板10的第二面側起的開口徑為50μm、接著從第二面側到第一面側直徑錐狀地變細的第一穴13a，進一步地，形成第二穴13b，該第二穴13b具有從該第一穴13a的底部到達I/O墊12的直徑20μm的垂直圓筒狀的壁面。依此方式形成貫通厚度100μm的半導體基板10到達I/O墊12之由第一穴13a及第 二穴13b所構成的兩段構成的貫通孔13。如第8圖所示，兩段構成的貫通孔13的剖面形狀係形成為葡萄酒杯(wineglass)(或者是雞尾酒杯(cocktail glass))形狀。
兩段構成的貫通孔13的上部，係以隨著壁面錐狀地從上到下而直徑錐狀地變細的第一穴13a構成。此錐狀的壁面適合兩段構成的貫通孔13中之絕緣膜14A的成膜製程、及在絕緣膜14A上之貫通電極15的成膜製程。
又，從兩段構成的貫通孔13的第一穴13a的底部到達下部的I/O墊12的第二穴13b的壁面係垂直圓筒狀且穴徑固定，即使半導體基板10的厚度改變，兩段構成的貫通孔13的下部的孔的開口徑仍與第二穴13b的穴徑相同。此構造，適合從兩段構成的貫通孔13的第一穴13a的底部到I/O墊12的壁面中之穩定的絕緣膜14A的成膜製程、及在絕緣膜14A上的貫通電極15的成膜製程。
(製程8)
接下來，使用O2氣體，以灰化裝置剝離表層的乾式蝕刻用光阻60。
(製程9)
接下來，如第9圖所示，在矽的半導體基板10的第二面及兩段構成的貫通孔13的壁面形成絕緣膜14A。絕緣膜14A係以氧化矽膜(SiO2)或氮化矽膜(SiN)等無機絕緣膜形成。
為了形成無機的絕緣膜14A，能使用CVD(Chemical Vapor Deposition，化學氣相沉積)等形成絕緣膜14A。例如，在使用電漿CVD裝置以化學氣相沉積法形成由SiO2 所構成的絕緣膜14A的情況，能使用正矽酸四乙酯Si(OC2H5)4、TEOS(Tetraethoxysilane)等作為材料氣體，形成由SiO2所構成的絕緣膜14A。
實驗的結果，若使用電漿CVD裝置以化學氣相沉積法形成無機的SiO2絕緣膜14A，則兩段構成的貫通孔13的壁面到兩段構成的貫通孔13底部形成了均勻的絕緣膜14A。能形成均勻的高品質的膜，係仰仗兩段構成的貫通孔13為錐狀的第一穴13a及具有垂直圓筒狀壁面的第二穴13b的複合體之故。
針對絕緣膜14A各部的厚度，在兩段構成的貫通孔13的第一穴13a的開口部附近的SiO2絕緣膜14A係膜厚1.5μm。在被認為難以形成膜的兩段構成的貫通孔13的第二穴13b的垂直圓筒狀壁面形成膜厚0.6μm的絕緣膜14A。又，在兩段構成的貫通孔13的第二穴13b的底的I/O墊12上形成膜厚0.5μm的絕緣膜14A。
(製程10)
接下來，如第10圖所示，不使用阻劑遮罩(resist mask)，利用氧化膜的乾式蝕刻裝置，使用以SF6氣體為主成分之與C4F8氣體的混合氣體，涵蓋全面半導體基板10地進行蝕刻。蝕刻，係進行到除去兩段構成的貫通孔13的穴底部的0.5μm的SiO2膜而使穴底的I/O墊12露出為止。
藉由此製程，在除去兩段構成的貫通孔13的穴底部的0.5μm的SiO2膜而使穴底的I/O墊12露出的情況下，在兩段構成的貫通孔13的第二穴13b的垂直圓筒狀壁面，有 膜厚0.5μm的絕緣膜14殘留。在兩段構成的貫通孔13的第一穴13a的開口部附近有膜厚0.7μm的絕緣膜14殘留，在半導體基板10的上面也有膜厚0.7μm的絕緣膜14殘留。
即，不使用阻劑遮罩而藉由全面乾式蝕刻處理，能使兩段構成的貫通孔13的穴底部的I/O墊12露出，並且在兩段構成的貫通孔13的側壁殘留絕緣膜14，亦在半導體基板10的第二面殘留絕緣膜14。依此方式，能利用不使用阻劑遮罩的製造方法，以只露出兩段構成的貫通孔13的穴底部的I/O墊12的方式利用乾式蝕刻除去絕緣膜14A，而在它以外的兩段構成的貫通孔13的壁面、及半導體基板10的第二面上殘留絕緣膜14。
依此方式，本實施形態，藉由將兩段構成的貫通孔13作成錐狀的第一穴13a及具有垂直圓筒狀壁面的第二穴13b的複合體，利用由不使用阻劑遮罩而將絕緣膜14A全面蝕刻處理所構成的低成本手法，能形成使兩段構成的貫通孔13的穴底部的I/O墊12從絕緣膜14露出的構成。
利用由不使用阻劑遮罩而將絕緣膜14A全面蝕刻處理所構成的低成本手法，能使兩段構成的貫通孔13的穴底部的I/O墊12從絕緣膜14露出，係因為構成兩段構成的貫通孔13的錐狀第一穴13a及垂直圓筒狀的第二穴具有以下構成的緣故。
構成兩段構成的貫通孔13的第二穴13b係直徑20μm左右的垂直圓筒狀。但是，因為其深度係直徑的4倍以下(在第二穴13b的直徑為18μm的情況下第二穴13b的深度為70μm以下)而比較淺，因此若在製程9中以化學氣相沉 積法形成絕緣膜14A，便可在第二穴13b的壁面較厚地形成均勻的絕緣膜14A。
接下來，在本實施形態中，構成兩段構成的貫通孔13的第一穴13a的開口直徑為50μm，深度為50μm，底部直徑為30μm的情況，錐狀壁面的斜率(即，從貫通孔13或第一穴13a的剖面看，對第二面的斜率)為arctan(50/10)=79度。在構成兩段構成的貫通孔13的第一穴13a的錐狀壁面的斜率為80度以下的情況，用於形成絕緣膜14A的化學氣相沉積法的材料氣體能在第一穴13a內不被妨礙地、自由地流通而到達第二穴13b。
又，在第一穴13a的剖面中，錐狀的壁面對第二面的斜率較佳為60度以上。因為在將第一穴13a形成至半導體基板10厚度的一半左右的深度為止的情況下，將第一穴的開口直徑作成比(第一穴13a底部的直徑)+(半導體基板10的厚度/2)小，將貫通電極15的開口直徑作成比半導體基板10的厚度小較佳的緣故。
根據以上的理由，在貫通孔13(或第一穴13a)的剖面中，錐狀壁面對第二面的斜率較佳為60度以上80度以下(對貫通孔13的軸的斜率為10度以上30度以下)。又，錐狀壁面的斜率，能藉由調整半導體基板10的蝕刻製程條件來控制。
(製程11)
接下來，使用濺鍍裝置，如第11圖所示，在半導體基板10的第二面及兩段構成的貫通孔13的內壁及底面堆積由Al層所構成的金屬膜而形成貫通電極15。貫通電極 15係用於將矽基板的半導體基板10的表面及背面電性導通的矽通孔(Thorough Silicon Via，TSV)。
實驗的結果，兩段構成的貫通孔13的上部的第一穴13a的錐形狀壁面、兩段構成的貫通孔13的下部的第二穴13b的垂直圓筒狀壁面、及到兩段構成的貫通孔13的底為止，可均勻地形成由Al層所構成的金屬膜而能形成貫通電極15。又，在兩段構成的貫通孔13的上端的開口部附近的Al層膜厚為6μm，能在膜最難以附著的兩段構成的貫通孔13的下部的第二穴13b的垂直圓筒狀壁面形成膜厚0.2μm的Al金屬層，在兩段構成的貫通孔13的孔底的I/O墊12上形成膜厚0.3μm的Al金屬層。
依此方式，能藉由將兩段構成的貫通孔13作成錐狀的第一穴13a及具有垂直圓筒狀壁面的第二穴13b的複合體，來利用真空成膜方式在兩段構成的貫通孔13的內壁面形成均勻的高品質貫通電極15。
又，在本實施形態，為了形成金屬層的膜，不限於濺鍍法，即使使用CVD法的真空成膜方式，良好地形成金屬層的膜而不使缺陷產生在兩段構成的貫通孔13的壁面。
(製程12)
接下來，在覆蓋半導體基板10的第二面側的金屬層上以光微影法形成光阻。藉由將已被此光阻保護的金屬層以外的圖案蝕刻除去，來在半導體基板10的第二面形成配線圖案41。
(製程13)
在已形成配線圖案41的半導體基板10的第二面側塗布防焊阻劑的溶液。將此防焊阻劑乾燥，接下來利用光微影製程及蝕刻製程進行圖案化。藉此，如第12圖所示，形成在安裝外部連接端子40的焊料球的地方形成開口43的防焊阻劑42。
在半導體基板10的第二面側，形成具有寬開口部分、穴徑錐狀地變細的第一穴13a。因為形狀為錐狀，因此能以防焊阻劑42填充第一穴13a全體。
(製程14)
接下來，藉由使用既存的植球(ball mount)裝置，如第13圖所示，在已由防焊阻劑42的開口43露出的配線圖案上搭載焊料球而形成外部連接端子40。
(製程15)
接下來，使用例如鑽石刀或雷射光將半導體基板10沿劃線(scribe)區域進行切片(dicing)。藉此，將在矽的半導體基板10形成為2維陣列狀的半導體裝置100斷片化。
如上所述，本實施形態的半導體裝置100，係在已在第一面形成作為半導體元件的積體電路11的半導體基板10，形成兩段構成的貫通孔13，該兩段構成的貫通孔13係由從第二面到達第一面的I/O墊12之錐狀第一穴13a、及具有圓筒狀壁面的第二穴13b所構成。藉此，能在兩段構成的貫通孔13形成高品質的絕緣膜14及高品質的金屬層的貫通電極15(TSV)。據此，可製得以高品質的貫通電極15電性連接積體電路11的配線與第二面側的配線圖案 41的半導體裝置100。
又，第一穴13a及第二穴13b的深度亦可不必形成為相同的深度。可將第一穴13a形成至半導體基板10的厚度方向的既定位置為止，在它的下面形成第二穴13b。
<第2實施形態>
第2實施形態，係在製造固體攝影裝置以外的半導體裝置方面與第1實施形態不同。又，第2實施形態，係將銅用於金屬層形成貫通電極15(TSV)及配線圖案41。
(製造方法)
以下，參照圖式說明第2實施形態的半導體裝置的製造方法。
(製程1)
本實施形態，係如第14圖所示，在矽晶圓的半導體基板10A的表面使用積體電路11、及已形成在積體電路11的絕緣層12b上的配線12a的一部分形成I/O墊12。
(製程2)
接下來，如第15圖所示，在半導體基板10A貼附支持基板12形成一體構造。藉此，提高一體構造的剛性，容易處理半導體基板10A，使形成將半導體基板10A的厚度減薄至10μm~50μm左右的構造的加工的加工精度及良率提高。
即，如第15圖所示，形成覆蓋矽的半導體基板10A表面的積體電路11及I/O墊12之氮化矽膜等鈍化膜33。進一步地，在鈍化膜33上，塗布接著層34，使支持基板12 透過接著層34貼合在半導體基板10A。支持基板12能使用石英或玻璃、矽晶圓等。
接著層34亦有保護元件面電極4、半導體元件、及層間絕緣層的功能。
接著層34，係使用在進行已薄膜化的半導體基板10的背面加工後，能將半導體基板10與支持基板12撕開的可剝離材質。即，接著層34，例如，使用熱可塑性的接著劑。熱可塑性的接著劑，係能利用加熱使其軟化，來進行貼合或撕開。
又，能將石英、玻璃等透明材料用於支持基板12，將紫外線硬化樹脂用於接著層34，將支持基板12貼合在半導體基板10。在此情況下，將半導體基板10從支持基板12剝離的方法，能利用由雷射所造成的貼合面的局部加熱或全體加熱來撕開。
(製程3)
接下來，如第16圖所示，藉由刨削半導體基板10A的背面來減薄厚度。作為刨削半導體基板10A的背面的方法，有研削、研磨等，尤其是，較佳為實施乾式研磨、蝕刻、或CMP(化學機械研磨)。利用刨削，將半導體基板10的厚度形成為100μm以下，較佳為50μm以下的厚度。又，為了將已積層多個半導體基板10的半導體裝置的厚度減薄，半導體基板10的厚度較佳為定在30μm以下。
(貫通電極(TSV)的形成)
接下來，利用以下之製程4到製程11來形成將銅用於金屬層的貫通電極(TSV)15及配線圖案41。
(製程4)
接下來，如第17圖所示，利用光微影法在已被薄型化的例如厚度100μm的半導體基板10的第二面形成厚度10μm的乾式蝕刻用光阻60。藉由以曝光裝置曝光此乾式蝕刻用光阻60並顯影，在形成與I/O墊12對應的位置的兩段構成的貫通孔13的區域形成具有直徑20μm的開口61的圖案。
(製程5)
之後，利用乾式蝕刻裝置，使用以SF6(六氟化硫)氣體為主成分之與O2的混合氣體，以乾式蝕刻用光阻60為遮罩，將半導體基板10以RIE模式從第二面側蝕刻5分鐘。
藉此，如第18圖所示，在半導體基板10的第二面側，在乾式蝕刻用光阻60的直徑20μm的開口61之下，形成第一穴13a，該第一穴13a具有比開口61的直徑還大的直徑50μm的開口，隨著朝向第一面側而直徑變小的錐狀且深度為50μm。
(製程6)
接下來，進行波希方式的乾式蝕刻，其係交替進行由SF6所造成的蝕刻、及由C4F8(全氟環丁烷)所造成的側壁保護膜的形成。利用波希模式的乾式蝕刻，如第19圖所示，從已先形成的錐狀第一穴13a的底，貫通矽的半導體基板10及絕緣層12b而形成到達半導體基板10的絕緣層12b的底的I/O墊12之深度50μm的第二穴13b。此第二穴13b係以具有與乾式蝕刻用光阻60的開口61的直徑相同 大小的20μm直徑、垂直圓筒狀壁面的方式形成。
藉由以上方式，首先，形成第一穴13a，該第一穴13a係從半導體基板10的第二面側起的開口徑為50μm、接著從第二面側到第一面側直徑錐狀地變細。進一步地，形成第二穴13b，該第二穴13b具有從該第一穴13a的底部到達I/O墊12的直徑20μm的垂直圓筒狀的壁面。依此方式形成貫通厚度100μm的半導體基板10到達I/O墊12之由第一穴13a及第二穴13b所構成的兩段構成的貫通孔13。如第8圖所示，兩段構成的貫通孔13的剖面形狀係形成為葡萄酒杯(或者是雞尾酒杯)形狀。
本實施形態，與第1實施形態同樣地，兩段構成的貫通孔13的上部，係以隨著壁面錐狀地從上到下而直徑錐狀地變細的第一穴13a構成。此錐狀的壁面適合兩段構成的貫通孔13中之絕緣膜14A的成膜製程、及在絕緣膜14A上之貫通電極15的成膜製程。
又，從兩段構成的貫通孔13的第一穴13a的底部到達下部的I/O墊12的第二穴13b的壁面係垂直圓筒狀且穴徑固定，即使半導體基板10的厚度改變，兩段構成的貫通孔13的下部的孔的開口徑仍與第二穴13b的穴徑相同。此構造，適合從兩段構成的貫通孔13的第一穴13a的底部到I/O墊12之第二穴13b的壁面中之穩定的絕緣膜14A的成膜製程、及在絕緣膜14A上的貫通電極15的成膜製程。
(製程7)
接下來，使用O2氣體，以灰化裝置剝離表層的乾式蝕刻用光阻60。
(製程8)
如第20圖所示，在矽的半導體基板10的第二面及兩段構成的貫通孔13的壁面形成絕緣膜14A。絕緣膜14A係以氧化矽膜(SiO2)或氮化矽膜(SiN)等無機絕緣膜形成。
為了形成無機的絕緣膜14A，使用CVD等形成絕緣膜14A。
若使用電漿CVD裝置以化學氣相沉積法形成無機的SiO2的絕緣膜14A，則兩段構成的貫通孔13的壁面及到兩段構成的貫通孔13底部為止形成了均勻的絕緣膜14A。能形成均勻的高品質的膜，係仰仗兩段構成的貫通孔13為錐狀的第一穴13a及具有垂直圓筒狀壁面的第二穴13b的複合體之故。
SiO2的絕緣膜14A的厚度，在兩段構成的貫通孔13的第一穴13a的開口部附近係1.5μm，在兩段構成的貫通孔13的第二穴13b的垂直圓筒狀壁面係0.6μm。在兩段構成的貫通孔13的第二穴13b的底的I/O墊12上形成膜厚0.5μm的絕緣膜14A。
(製程9)
接下來，不使用阻劑遮罩，利用氧化膜蝕刻裝置，使用以SF6氣體為主成分之與C4F8氣體的混合氣體，涵蓋全面半導體基板10地進行蝕刻。如第21圖所示，進行蝕刻直到除去兩段構成的貫通孔13的穴底部的0.5μm的SiO2膜而在穴底使I/O墊12露出為止。藉此，在兩段構成的貫通孔13的第二穴13b的垂直圓筒狀壁面，能有0.5μm的膜厚殘留，兩段構成的貫通孔13的第一穴13a的開口部 附近的膜厚能有0.7μm殘留，半導體基板10的上面的膜厚也能有0.7μm殘留。
即，能藉由不使用阻劑遮罩的全面乾式蝕刻處理，來使兩段構成的貫通孔13的穴底部的I/O墊12露出，並且在兩段構成的貫通孔13的側壁殘留絕緣膜14，亦在半導體基板10的第二面殘留絕緣膜14。依此方式，能利用不使用阻劑遮罩的製造方法，以只露出兩段構成的貫通孔13的穴底部的I/O墊12的方式利用蝕刻除去絕緣膜14A，而在它以外的兩段構成的貫通孔13的壁面、及半導體基板10的第二面上殘留絕緣膜14。
(製程10)
使用濺鍍裝置，如第22圖所示，在半導體基板10的第二面及兩段構成的貫通孔13的內壁，形成氮化鈦(TiN)或氮化鉭(TaN)等之擴散防止層的膜。或者是，亦可利用CVD法形成擴散防止層的膜。
(製程11)
接下來，以濺鍍法形成銅的種晶層(seed layer)，利用電解鍍敷法厚厚地形成銅而形成導電層。又，形成銅的種晶層，亦可利用無電解鍍銅代替濺鍍法來進行。經過這種製程，形成已使用銅作為金屬層的貫通電極15。貫通電極15係用於將矽的半導體基板10的表面及背面電性導通的矽通孔(TSV)。
依此方式，利用真空成膜方式能在兩段構成的貫通孔13的內壁面形成擴散防止層的膜，形成銅的金屬層，形成均勻的高品質貫通電極15。藉此，能到兩段構成的 貫通孔13的底部為止不使缺陷產生地成膜。
(製程12)
在覆蓋半導體基板10的第二面側的金屬層上以光微影法形成光阻。接下來，藉由將已被光阻保護的金屬層以外的圖案蝕刻除去，如第23圖所示，在半導體基板10的第二面形成配線圖案41。
(製程13)
如第24圖所示，從支持基板12撕開半導體基板10。即，在將熱可塑性的接著劑用於接著層34的情況下，利用加熱使熱可塑性的接著劑軟化，從支持基板12撕開半導體基板10。又，在使用紫外線硬化樹脂的接著層34貼合的情況下，利用由雷射所造成的貼合面的局部加熱或全體加熱來從支持基板12撕開半導體基板10。
[實施例]
以下，說明形成兩段構成的貫通孔13的實施例。
<實施例1>
首先，利用第2實施形態的製程1到製程3的處理，如第17圖所示，形成已被薄型化的厚度80μm的半導體基板10。
(製程1)
在厚度80μm的半導體基板10的第二面，利用光微影法形成厚度10μm的乾式蝕刻用光阻60。乾式蝕刻用光阻60，係在與I/O墊12對應的位置之形成兩段構成的貫通孔13的區域，形成為具有直徑20μm的開口61的圖案。
(製程2)
之後，使用乾式蝕刻裝置，以具有開口61的乾式蝕刻用光阻60為遮罩，從厚度80μm的半導體基板10的第二面側，以RIE(Reactive Ion Etching，反應性離子蝕刻)模式，進行6分鐘的乾式蝕刻。RIE模式，係將SF6(六氟化硫)氣體的流量定為100sccm，將O2氣體的流量定為250sccm，將線圈電壓定為2600W。
藉此，如第18圖所示，在半導體基板10的第二面側，在乾式蝕刻用光阻60的直徑20μm的開口61之下，形成第一穴13a，該第一穴13a具有比開口61的直徑還大的直徑60μm的開口，隨著朝向第一面側而直徑變小的錐狀且深度為45μm。
(製程3)
接下來，以乾式蝕刻裝置，將SF6氣體的流量定為250sccm，將線圈電壓定為2000W進行2.5秒的蝕刻步驟。接下來，進行鈍化步驟：將C4F8(全氟環丁烷)的流量定為250sccm，將線圈電壓定為2000W進行1秒鐘的側壁保護膜的形成，重複交替進行兩步驟的循環。將此波希方式的乾式蝕刻循環進行70次、4分5秒。
藉此，如第19圖所示，形成從已先形成的錐狀第一穴13a的底到達半導體基板10的第一面側的I/O墊12之深度35μm的第二穴13b。第二穴13b，係以具有與乾式蝕刻用光阻60的開口61的直徑相同大小的20μm直徑、垂直圓筒狀壁面的方式形成。
藉由以上方式，以深度45μm形成第一穴13a，該第 一穴13a係從半導體基板10的第二面側起的開口徑為60μm、接著從第二面側到第一面側直徑錐狀地變細。又，形成第二穴13b，該第二穴13b具有從第一穴13a的底部到達I/O墊12的深度35μm、直徑20μm的垂直圓筒狀的壁面。
依此方式形成貫通厚度80μm的半導體基板10到達I/O墊12之由第一穴13a及第二穴13b所構成的兩段構成的貫通孔13。如第19圖所示，兩段構成的貫通孔13的剖面形狀係形成為葡萄酒杯(或者是雞尾酒杯)形狀。
(製程4)
接下來，以灰化裝置使用O2氣體，剝離表層的乾式蝕刻用光阻60。
(製程5)
如第20圖所示，使用電漿CVD裝置，以將TEOS(Tetraethoxysilane)用於材料氣體的化學氣相沉積法，在半導體基板10的第二面及兩段構成的貫通孔13的壁面形成無機的SiO2的絕緣膜14A。
其結果，兩段構成的貫通孔13的壁面及到兩段構成的貫通孔13底部為止形成了SiO2的均勻的絕緣膜14A。絕緣膜14A的厚度，在兩段構成的貫通孔13的第一穴13a的開口部附近係1.5μm，在兩段構成的貫通孔13的第二穴13b的垂直圓筒狀壁面係0.6μm。在兩段構成的貫通孔13的第二穴13b的底的I/O墊12上形成膜厚0.5μm的絕緣膜14A。
(製程6)
如第21圖所示，不使用阻劑遮罩，利用氧化膜的乾式蝕刻裝置，使用以SF6氣體為主成分之與C4F8氣體的混合氣體，涵蓋全面半導體基板10地進行蝕刻。蝕刻，係進行到除去兩段構成的貫通孔13的穴底部的0.5μm的SiO2膜而露出穴底的I/O墊12為止。
此結果，在兩段構成的貫通孔13的第二穴13b的垂直圓筒狀壁面，有膜厚0.5μm的絕緣膜14殘留，兩段構成的貫通孔13的第一穴13a的開口部附近有膜厚0.7μm的絕緣膜14殘留，在半導體基板10的上面也有膜厚0.7μm的絕緣膜14殘留。
即，能藉由不使用阻劑遮罩的全面蝕刻處理，來使兩段構成的貫通孔13的穴底部的I/O墊12露出，並且在兩段構成的貫通孔13的側壁殘留絕緣膜14，亦在半導體基板10的第二面殘留絕緣膜14。依此方式，能利用不使用阻劑遮罩的製造方法，以只露出兩段構成的貫通孔13的穴底部的I/O墊12的方式將絕緣膜14A以蝕刻除去，而在它以外的兩段構成的貫通孔13的壁面、及半導體基板10的第二面上殘留絕緣膜14。
(製程7)
使用濺鍍裝置，如第22圖所示，在半導體基板10的第二面及兩段構成的貫通孔13的內壁及底面堆積由Al層所構成的金屬膜而形成貫通電極(TSV)15。
其結果，由Al層所構成的金屬膜，能在兩段構成的貫通孔13的上部的第一穴13a的錐形狀壁面、兩段構成的貫通孔13的下部的第二穴13b的垂直圓筒壁面、及到兩段 構成的貫通孔13的底為止，均勻地成膜而能形成貫通電極15。又，Al層的金屬膜的各部分厚度，在兩段構成的貫通孔13的上端的第一穴13a的開口部附近為6μm，在兩段構成的貫通孔13的下部的第二穴13b的垂直圓筒狀壁面為0.2μm，在兩段構成的貫通孔13的孔底的I/O墊12上為0.3μm。
<實施例2> 利用第2實施形態的製程1到製程3的處理，如第17圖所示，形成已被薄型化的厚度90μm的半導體基板10。
(製程1)
在已被薄型化的厚度90μm的半導體基板10的第二面，利用光微影法形成厚度10μm的乾式蝕刻用光阻60。乾式蝕刻用光阻60，係在與I/O墊12對應的位置之形成兩段構成的貫通孔13的區域，形成為具有直徑20μm的開口61的圖案。
(製程2)
之後，與實施例1同樣地進行，以具有開口61的乾式蝕刻用光阻60為遮罩，從厚度90μm的半導體基板10的第二面側，以RIE模式進行乾式蝕刻。進一步地，如第18圖所示，在半導體基板10的第二面側，形成具有直徑60μm的開口的錐狀且深度為45μm的第一穴13a。
(製程3)
以乾式蝕刻裝置，將SF6氣體的流量定為250sccm，將線圈電壓定為2000W進行2.5秒的蝕刻步驟。接下來， 進行鈍化步驟：將C4F8(全氟環丁烷)的流量定為250sccm，將線圈電壓定為2000W進行1秒鐘的側壁保護膜的形成，重複交替進行兩步驟的循環。將此波希方式的乾式蝕刻循環進行90次、5分15秒。
藉此，如第19圖所示，形成從已先形成的錐狀第一穴13a的底到達半導體基板10的第一面側的I/O墊12之深度45μm的第二穴13b。第二穴13b，係以具有與乾式蝕刻用光阻60的開口61的直徑相同大小的20μm直徑、垂直圓筒狀壁面的方式形成。
藉由以上方式，以45μm形成第一穴13a，該第一穴13a係從半導體基板10的第二面側起的開口徑為50μm、接著從第二面側到第一面側直徑錐狀地變細的。又，形成第二穴13b，該第二穴13b具有從第一穴13a的底部到達I/O墊12的深度45μm、直徑20μm的垂直圓筒狀的壁面。依此方式形成貫通厚度90μm的半導體基板10到達I/O墊12之由第一穴13a及第二穴13b所構成的兩段構成的貫通孔13。如第19圖所示，兩段構成的貫通孔13的剖面形狀係形成為葡萄酒杯(或者是雞尾酒杯)形狀。
(製程4)
接下來，與實施例1同樣地進行，以灰化裝置使用O2氣體，剝離表層的乾式蝕刻用光阻60。
(製程5)
與實施例1同樣地進行，如第20圖所示，以化學氣相沉積法，在半導體基板10的第二面及兩段構成的貫通孔13的壁面形成無機的SiO2的絕緣膜14A。
其結果，兩段構成的貫通孔13的壁面及到兩段構成的貫通孔13底部為止形成了SiO2的均勻的絕緣膜14A。絕緣膜14A的厚度，在兩段構成的貫通孔13的第一穴13a的開口部附近係1.5μm，在兩段構成的貫通孔13的第二穴13b的垂直圓筒狀壁面係0.6μm。在兩段構成的貫通孔13的第二穴13b的底的I/O墊12上形成膜厚0.5μm的絕緣膜14A。
(製程6)
接下來，與實施例1同樣地進行，如第21圖所示，不使用阻劑遮罩，利用氧化膜的乾式蝕刻裝置，使用以SF6氣體為主成分之與C4F8氣體的混合氣體，涵蓋全面半導體基板10地進行蝕刻。蝕刻，係進行到除去兩段構成的貫通孔13的穴底部的0.5μm的SiO2膜而露出穴底的I/O墊12為止。
此結果，在兩段構成的貫通孔13的第二穴13b的垂直圓筒狀壁面，有0.5μm的膜厚的絕緣膜14殘留，兩段構成的貫通孔13的第一穴13a的開口部附近有膜厚0.7μm的絕緣膜14殘留，在半導體基板10的上面也有膜厚0.7μm的絕緣膜14殘留。
(製程7)
使用濺鍍裝置，如第22圖所示，在半導體基板10的第二面及兩段構成的貫通孔13的內壁，形成氮化鈦(TiN)的擴散防止層的膜。
(製程8)
以濺鍍法形成銅的種晶層。
(製程9)
利用電解鍍敷法厚厚地形成銅而形成導電層，形成貫通電極(TSV)15。
此結果，由銅層所構成的金屬膜，均勻形成在兩段構成的貫通孔13的上部的第一穴13a的錐形狀壁面、兩段構成的貫通孔13的下部的第二穴13b的垂直圓筒狀壁面、及到兩段構成的貫通孔13的底為止，能形成貫通電極15。
又，本發明不限定於已在上述實施例及實施形態說明的構成。例如，在上述實施形態，當形成兩段構成的貫通孔13時，從半導體基板10的第二面側以RIE模式蝕刻形成錐狀的第一穴13a，接下來從第一穴13a的底部以波希模式形成具有垂直圓筒狀壁面的第二穴13b。但是，本發明不限定於此順序，亦能利用以下的順序形成兩段構成的貫通孔13。
例如，以具有開口61的乾式蝕刻用光阻60為遮罩，從半導體基板10的第二面側到I/O墊12的附近為止以波希模式形成具有直徑20μm的垂直圓筒狀壁面的穴。接下來，以RIE模式在第二面側形成具有比乾式蝕刻用光阻60的開口61大的直徑的第一穴13a。藉此，也能形成具有葡萄酒杯狀的形狀的兩段構成的貫通孔13。
又，在第1實施形態，在兩段構成的貫通孔13的絕緣膜14上以濺鍍法形成鋁層的膜而形成貫通電極15。在第2實施形態，在兩段構成的貫通孔13的絕緣膜14上以濺鍍法形成擴散防止層，藉由鍍銅形成貫通電極15 。但是，第1及第2實施形態之形成貫通電極15的導電層的膜的金屬，能適宜地替換使用。又，形成貫通電極15的導電層的膜的金屬亦能適宜地使用Al、銅等以外的金屬。
本發明的半導體裝置之與兩段構成的貫通孔13的軸垂直的剖面形狀，能形成為圓形、橢圓形狀、或四角形狀。
又，本發明所使用的乾式蝕刻用光阻60，不限定於光阻，可使用能以電子線描繪的阻劑，或者是，能以其他方法形成開口61的乾式蝕刻用阻劑。
本發明的半導體裝置的半導體基板10的材料不限於矽基板，對於其他材料的半導體基板10，亦能形成如下構造：在I/O墊12上形成與上述實施形態同樣形狀的兩段構成的貫通孔13，以化學氣相沉積法在內壁面形成絕緣膜14A的層，藉由全面乾式蝕刻，在兩段構成的貫通孔13的壁面上殘留絕緣膜14，除去I/O墊12上的絕緣膜14A。只要是兩段構成的貫通孔13，便能形成由均勻的金屬膜所構成的高品質貫通電極15。
100‧‧‧半導體裝置
10‧‧‧半導體基板
11‧‧‧積體電路
12‧‧‧I/O墊
12a‧‧‧(積體電路的)配線
12b‧‧‧絕緣層
13‧‧‧兩段構成的貫通孔
14‧‧‧絕緣膜
15‧‧‧貫通電極
20‧‧‧玻璃基板
30‧‧‧孔腔壩
32‧‧‧孔腔
40‧‧‧外部連接端子
41‧‧‧配線圖案
42‧‧‧防焊阻劑
50‧‧‧彩色濾光片層
51‧‧‧微透鏡陣列

Claims (7)

  1. 一種半導體裝置，具備：半導體基板，係具有形成有積體電路及被電性連接至前述積體電路的I/O墊的第一面、及與前述第一面相反側的第二面；兩段構成的貫通孔，係形成在前述半導體基板，具有壁面，具有從前述第二面側到在前述半導體基板的厚度方向上的既定位置為止之開口直徑朝穴的底部變細的錐狀的第一形狀部、及從前述第一形狀部到達前述第一面側的前述I/O墊的圓筒狀的第二形狀部；無機的絕緣膜，係形成在前述兩段構成的貫通孔的前述壁面及前述第二面；金屬層的貫通電極，係形成在前述I/O墊及前述兩段構成的貫通孔的前述壁面；及配線圖案，係形成在前述第二面，連接至前述貫通電極。
  2. 如申請專利範圍第1項之半導體裝置，其中前述第二形狀部的深度係前述第二形狀部的直徑的4倍以下。
  3. 如申請專利範圍第1或2項之半導體裝置，其中前述第一形狀部具有錐狀的壁面，在前述第一形狀部的剖面中，前述錐狀的前述壁對於前述第二面的斜率係60度以上80度以下。
  4. 如申請專利範圍第1或2項之半導體裝置，其還具備保護前述第二面、填充至前述第一形狀部的防焊阻劑(solder resist)。
  5. 如申請專利範圍第3項之半導體裝置，其還具備保護前述第二面、填充至前述第一形狀部的防焊阻劑。
  6. 一種半導體裝置的製造方法，在半導體基板的第一面側形成積體電路及與前述積體電路電性連接的I/O墊，在與前述第一面相反側的第二面，形成具有開口的乾式蝕刻用阻劑的圖案，以前述乾式蝕刻用阻劑為遮罩使用乾式蝕刻裝置，利用RIE模式將前述半導體基板乾式蝕刻，以將第一形狀部形成為前述第二面側中之前述第一形狀部的開口直徑比前述乾式蝕刻用阻劑的開口直徑大，且前述第一形狀部的穴徑向前述第一形狀部的底部變細的錐狀的方式，形成從前述第二面側開口到前述半導體基板的厚度方向的既定位置為止的前述第一形狀部，以前述乾式蝕刻用阻劑為遮罩使用乾式蝕刻裝置，以波希模式(bosch mode)進行乾式蝕刻，形成從前述第一形狀部的前述底部到達前述I/O墊的、具有與前述乾式蝕刻用阻劑的開口相同直徑的圓筒狀壁面的第二形狀部，在以前述第一形狀部及前述第二形狀部所構成的兩段構成的貫通孔壁面、及第二面，利用化學氣相沉積法形成無機的絕緣膜，將前述絕緣膜的全面乾式蝕刻，將前述絕緣膜殘留在前述兩段構成的貫通孔的前述壁面及前述第二面，並除去前述I/O墊上的前述絕緣膜， 以金屬膜在前述I/O墊及前述兩段構成的貫通孔的前述壁面形成貫通電極，形成與前述貫通電極連接的前述第二面的配線圖案。
  7. 如申請專利範圍第6項之半導體裝置的製造方法，其還形成保護前述第二面的防焊阻劑，將前述防焊阻劑填充在前述第一形狀部。
TW102100110A 2012-01-06 2013-01-03 具兩段構成的貫通孔的半導體裝置及其製造方法 TWI538132B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012001155A JP5810921B2 (ja) 2012-01-06 2012-01-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201340272A true TW201340272A (zh) 2013-10-01
TWI538132B TWI538132B (zh) 2016-06-11

Family

ID=48745196

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102100110A TWI538132B (zh) 2012-01-06 2013-01-03 具兩段構成的貫通孔的半導體裝置及其製造方法

Country Status (7)

Country Link
US (1) US9520322B2 (zh)
EP (1) EP2802005B1 (zh)
JP (1) JP5810921B2 (zh)
KR (1) KR101626693B1 (zh)
CN (1) CN104054164B (zh)
TW (1) TWI538132B (zh)
WO (1) WO2013103136A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615220B2 (en) 2015-03-31 2020-04-07 Hamamatsu Photonics K.K. Semiconductor device and manufacturing method thereof
TWI702655B (zh) * 2016-04-13 2020-08-21 日商濱松赫德尼古斯股份有限公司 半導體裝置及其製造方法
TWI790232B (zh) * 2017-05-25 2023-01-21 美商康寧公司 具有具幾何屬性之通孔的製品及製造其之方法
US11774233B2 (en) 2016-06-29 2023-10-03 Corning Incorporated Method and system for measuring geometric parameters of through holes
US11972993B2 (en) 2017-05-25 2024-04-30 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6185813B2 (ja) * 2013-09-30 2017-08-23 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体の分断方法並びに分断装置
MA36343B1 (fr) * 2013-10-14 2016-04-29 Nemotek Technologies Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d
CN104617033B (zh) * 2013-11-05 2018-09-14 中芯国际集成电路制造(上海)有限公司 晶圆级封装方法
JP6191417B2 (ja) * 2013-11-28 2017-09-06 凸版印刷株式会社 半導体素子アレイ基板の再生方法
JP5913489B2 (ja) * 2014-09-03 2016-04-27 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体のスクライブライン形成及び分断方法並びにスクライブライン形成及び分断装置
JP6725231B2 (ja) * 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP6838893B2 (ja) 2016-08-25 2021-03-03 キヤノン株式会社 半導体装置及びその製造方法
TWI827636B (zh) * 2018-07-26 2024-01-01 日商索尼股份有限公司 固態攝像元件、固態攝像裝置及固態攝像元件之製造方法
JP2020155591A (ja) * 2019-03-20 2020-09-24 株式会社東芝 半導体装置
JP7340965B2 (ja) 2019-06-13 2023-09-08 キヤノン株式会社 半導体装置およびその製造方法
WO2021199680A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
US20240178164A1 (en) * 2022-11-28 2024-05-30 Texas Instruments Incorporated Sensor package with low aspect ratio through silicon via

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
US6960837B2 (en) * 2002-02-26 2005-11-01 International Business Machines Corporation Method of connecting core I/O pins to backside chip I/O pads
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005311117A (ja) 2004-04-22 2005-11-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7598167B2 (en) * 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
US7081408B2 (en) * 2004-10-28 2006-07-25 Intel Corporation Method of creating a tapered via using a receding mask and resulting structure
JP4694305B2 (ja) * 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007295280A (ja) * 2006-04-25 2007-11-08 Toshiba Corp 電子素子
JP4483896B2 (ja) * 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法
JP4937842B2 (ja) * 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7863721B2 (en) * 2008-06-11 2011-01-04 Stats Chippac, Ltd. Method and apparatus for wafer level integration using tapered vias
JP4601686B2 (ja) * 2008-06-17 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US20100013060A1 (en) * 2008-06-22 2010-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a conductive trench in a silicon wafer and silicon wafer comprising such trench
JP5150566B2 (ja) * 2009-06-22 2013-02-20 株式会社東芝 半導体装置およびカメラモジュール
US8105889B2 (en) * 2009-07-27 2012-01-31 Cree, Inc. Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions
CN102263192B (zh) * 2010-05-31 2016-02-03 精材科技股份有限公司 发光二极管次基板、发光二极管封装及其制造方法
JP2010251791A (ja) * 2010-06-24 2010-11-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615220B2 (en) 2015-03-31 2020-04-07 Hamamatsu Photonics K.K. Semiconductor device and manufacturing method thereof
US10622403B2 (en) 2015-03-31 2020-04-14 Hamamatsu Photonics K.K. Semiconductor device manufacturing method
US10622402B2 (en) 2015-03-31 2020-04-14 Hamamatsu Photonics K.K. Semiconductor device
TWI702655B (zh) * 2016-04-13 2020-08-21 日商濱松赫德尼古斯股份有限公司 半導體裝置及其製造方法
US11774233B2 (en) 2016-06-29 2023-10-03 Corning Incorporated Method and system for measuring geometric parameters of through holes
TWI790232B (zh) * 2017-05-25 2023-01-21 美商康寧公司 具有具幾何屬性之通孔的製品及製造其之方法
US11972993B2 (en) 2017-05-25 2024-04-30 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same

Also Published As

Publication number Publication date
EP2802005A1 (en) 2014-11-12
EP2802005A4 (en) 2015-12-09
KR20140099316A (ko) 2014-08-11
WO2013103136A1 (ja) 2013-07-11
JP2013140916A (ja) 2013-07-18
JP5810921B2 (ja) 2015-11-11
TWI538132B (zh) 2016-06-11
US9520322B2 (en) 2016-12-13
EP2802005B1 (en) 2022-07-06
US20140312506A1 (en) 2014-10-23
KR101626693B1 (ko) 2016-06-01
CN104054164A (zh) 2014-09-17
CN104054164B (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
TWI538132B (zh) 具兩段構成的貫通孔的半導體裝置及其製造方法
US7180149B2 (en) Semiconductor package with through-hole
US10249672B2 (en) Image pickup apparatus, semiconductor apparatus, and image pickup unit
US9230947B2 (en) Method of forming 3D integrated microelectronic assembly with stress reducing interconnects
TWI508235B (zh) 晶片封裝體及其製作方法
US7919348B2 (en) Methods for protecting imaging elements of photoimagers during back side processing
US9379072B2 (en) Chip package and method for forming the same
US20160190353A1 (en) Photosensitive module and method for forming the same
US9966400B2 (en) Photosensitive module and method for forming the same
EP2858106B1 (en) Method for producing semiconductor apparatus
US20140264693A1 (en) Cover-Free Sensor Module And Method Of Making Same
TWI550794B (zh) 晶片封裝體及其製造方法
JP6933697B2 (ja) チップパッケージおよびその製造方法
TWI525805B (zh) 低輪廓影像感測器
US10347616B2 (en) Chip package and manufacturing method thereof
TWI520322B (zh) 低輪廓感測器模組及其製造方法
JP2016001759A (ja) 半導体装置
US9978788B2 (en) Photosensitive module and method for forming the same