KR102630226B1 - 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법 - Google Patents

하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법 Download PDF

Info

Publication number
KR102630226B1
KR102630226B1 KR1020210125872A KR20210125872A KR102630226B1 KR 102630226 B1 KR102630226 B1 KR 102630226B1 KR 1020210125872 A KR1020210125872 A KR 1020210125872A KR 20210125872 A KR20210125872 A KR 20210125872A KR 102630226 B1 KR102630226 B1 KR 102630226B1
Authority
KR
South Korea
Prior art keywords
bonding
wafer
unit
annealing
hybrid
Prior art date
Application number
KR1020210125872A
Other languages
English (en)
Other versions
KR20230042965A (ko
Inventor
강태우
배지환
김용준
Original Assignee
한화정밀기계 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한화정밀기계 주식회사 filed Critical 한화정밀기계 주식회사
Priority to KR1020210125872A priority Critical patent/KR102630226B1/ko
Priority to US17/889,937 priority patent/US20230087198A1/en
Priority to TW111135779A priority patent/TW202314919A/zh
Publication of KR20230042965A publication Critical patent/KR20230042965A/ko
Application granted granted Critical
Publication of KR102630226B1 publication Critical patent/KR102630226B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05687—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80012—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H01L2224/868—Bonding techniques
    • H01L2224/86895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/86896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H01L2224/868—Bonding techniques
    • H01L2224/86895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/86897—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Robotics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 칩플라이를 방지하고 생산성을 높일 수 있는 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법에 관한 발명이다.
본 발명의 일 실시예에 따른 하이브리드 본딩 장치는 복수 개의 챔버 및 상기 복수 개의 챔버 사이에서 웨이퍼를 이동시키고 본딩된 웨이퍼를 어닐링 챔버로 이동시키는 이동부를 포함하는 하이브리드 본딩 장치로서, 상기 복수 개의 챔버는 복수 개의 상기 웨이퍼를 보관하는 웨이퍼 공급부, 상기 웨이퍼를 본딩하는 본딩부 및 제어부를 포함하고, 상기 본딩부는 기판용 웨이퍼 상에 다이를 본딩하여 웨이퍼 레이어를 형성하는 본더 및 상기 웨이퍼 레이어를 1차 어닐링하는 프리 어닐링 오븐을 포함할 수 있다.

Description

하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법{Hybrid bonding apparatus and hybrid bonding method using the same}
본 발명은 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법에 관한 발명으로, 보다 상세하게는 Cu-SiO2 하이브리드 본딩을 이용하는 장치 및 방법에 관한 발명이다.
본딩(bonding) 공정은 반도체 제조 공정에 있어서 웨이퍼 칩과 기판을 접착하는 공정이다. 본딩 방법은 다이(die)의 전면을 직접 기판에 접착하는 다이 본딩 또는 와이어를 이용한 와이어 본딩, 칩 후면에 범프(bump)를 형성하여 기판과 연결하는 플립 칩 본딩(flip chip bonding), 반도체 칩을 웨이퍼 기판에서 개별 박리 후 뒤집어서 범프에 플럭스(flux)를 도포한 후에 기판 위에 압착하는 열압착 본딩 등이 있다. 최근에는 SiO2 레이어 간의 반데르발스 힘을 이용해 1차 접합을 실시하고, 어닐링 공정을 통해 고온에서 열을 가해 비아홀(via hole)에 충전되어 되어 있는 구리 소자의 열팽창으로 Cu-Cu 2차 접합을 실시하는 하이브리드 본딩이 이용되고 있다.
Cu-SiO2 하이브리드 본딩 공정은 낮은 힘과 온도에서 작업이 가능하기 때문에 본딩 장비의 생산성을 높일 수 있고, 본딩 위치 정밀도를 높일 수 있기 때문에 피치 개수가 더 많은 고성능 반도체 칩을 적층할 수 있다. 하지만 낮은 온도에서 작업하기 때문에 SiO2 1차 접합으로만 반도체 칩이 결합되어 있고 접합하는 힘이 충분히 강하지 않은 경우에는 칩이 분리되는 칩플라이(chip fly) 현상이 발생될 수 있다.
전술한 배경 기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지 기술이라 할 수는 없다.
한국등록특허공보 10-0936778
본 발명은 전술한 문제점을 해결하기 위한 발명으로, 하이브리드 본딩 공정 시 1차 접합 후 간이 어닐링(pre-annealing)을 통해 생산성을 높이고 장착 정밀도를 높일 수 있는 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법을 제공한다.
다만 이러한 과제는 예시적인 것으로, 본 발명의 해결하고자 하는 과제는 이에 한정되지 않는다.
본 발명의 일 실시예에 따른 하이브리드 본딩 장치는 복수 개의 챔버 및 상기 복수 개의 챔버 사이에서 웨이퍼를 이동시키고 본딩된 웨이퍼를 어닐링 챔버로 이동시키는 이동부를 포함하는 하이브리드 본딩 장치로서, 기 복수 개의 챔버는 복수 개의 상기 웨이퍼를 보관하는 웨이퍼 공급부, 상기 웨이퍼를 본딩하는 본딩부 및 제어부를 포함하고, 상기 본딩부는 기판용 웨이퍼 상에 다이를 본딩하여 웨이퍼 레이어를 형성하는 본더 및 상기 웨이퍼 레이어를 1차 어닐링하는 프리 어닐링 오븐을 포함할 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 장치에 있어서, 상기 본딩부는 복수 개 구비되고, 어느 하나의 본딩부에서 본더가 본딩 공정을 진행하면, 동시에 다른 본딩부에서 프리 어닐링 오븐이 1차 어닐링 공정을 진행할 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 장치에 있어서, 서로 다른 본딩부에서 동시에 진행되는 본딩 공정과 1차 어닐링 공정은 동일한 시점에 완료될 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 장치에 있어서, 상기 본딩부는 제1 본딩부와 제2 본딩부를 포함하고, 상기 제어부는 상기 제1 본딩부에서 본딩 공정이 완료되는 시간을 예측하고, 본딩 완료 예상 시간에 맞춰 상기 제2 본딩부에서 1차 어닐링 공정이 완료되도록 1차 어닐링 공정의 조건을 제어할 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 장치에 있어서, 상기 본딩은 Cu-SiO2 하이브리드 본딩일 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 장치에 있어서, 상기 1차 어닐링은 상기 1차 어닐링 후 공정에서 칩플라이(chip fly)가 발생하지 않도록 소정의 온도 및 시간 동안 진행되되, 상기 온도는 상기 어닐링 챔버에서의 2차 어닐링의 온도보다 낮고, 상기 시간은 상기 2차 어닐링의 시간보다 짧을 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 장치에 있어서, 상기 복수 개의 챔버는 상기 웨이퍼 레이어를 활성화하도록 전처리하는 전처리부 및 상기 웨이퍼 레이어를 세정하는 세정부를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 장치에 있어서, 상기 웨이퍼는 기판용 웨이퍼 및 다이 공급용 웨이퍼를 포함하고, 상기 본딩부는 상기 전처리부 및 상기 세정부에 의해 전처리 및 세정된 다이 공급용 웨이퍼로부터 다이를 상기 기판용 웨이퍼 상에 본딩 및 1차 어닐링하고, 상기 전처리부 및 상기 세정부는 상기 1차 어닐링된 웨이퍼 레이어를 전처리 및 세정할 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 장치에 있어서, 상기 이동부는 상기 1차 어닐링된 웨이퍼 레이어를 복수 개의 단으로 적층 후, 2차 어닐링을 위해 어닐링 챔버로 이동시킬 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 장치에 있어서, 상기 프리 어닐링 오븐은 1차 어닐링 중 상기 웨이퍼 레이어에 대한 장착 정밀도를 확인하거나 이물질을 확인하는 검사 부재를 구비할 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 방법은 웨이퍼 공급부가 웨이퍼를 본딩부로 공급하는 단계, 상기 본딩부가 기판용 웨이퍼 상에 다이를 본딩하는 단계, 본딩부가 본딩된 웨이퍼 레이어를 1차 어닐링하는 단계 및 이동부가 1차 어닐링된 상기 웨이퍼 레이어를 2차 어닐링을 위해 어닐링 챔버로 이동시키는 단계를 포함한다.
본 발명의 일 실시예에 따른 하이브리드 본딩 방법에 있어서, 상기 본딩부는 복수 개 구비되고, 상기 본딩하는 단계와 상기 1차 어닐링하는 단계는 서로 다른 본딩부에서 동시에 진행될 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 방법에 있어서, 서로 다른 본딩부에서 동시에 진행되는 본딩 공정과 1차 어닐링 공정은 동일한 시점에 완료될 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 방법에 있어서, 상기 본딩부는 제1 본딩부와 제2 본딩부를 포함하고, 제어부가 상기 제1 본딩부에서 본딩 공정이 완료되는 시간을 예측하고, 본딩 완료 예상 시간에 맞춰 상기 제2 본딩부에서 1차 어닐링 공정이 완료되도록 1차 어닐링 공정의 조건을 제어하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 방법에 있어서, 상기 본딩은 Cu-SiO2 하이브리드 본딩일 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 방법에 있어서, 상기 1차 어닐링하는 단계는 상기 1차 어닐링 후 공정에서 칩플라이가 발생하지 않도록 소정의 온도 및 시간 동안 진행되되, 상기 온도는 상기 2차 어닐링의 온도보다 낮고, 상기 시간은 상기 2차 어닐링의 시간보다 짧을 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 방법에 있어서, 전처리부가 1차 어닐링된 웨이퍼 레이어를 활성화하도록 전처리하는 단계 및 세정부가 상기 웨이퍼 레이어를 세정하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 방법에 있어서, 상기 웨이퍼는 기판용 웨이퍼 및 다이 공급용 웨이퍼를 포함하고, 상기 본딩하는 단계 전에 상기 전처리부가 상기 다이 공급용 웨이퍼를 전처리하고 상기 세정부가 상기 전처리된 다이 공급용 웨이퍼를 세정하는 단계를 포함하고, 상기 본딩하는 단계는 상기 전처리 및 세정된 다이 공급용 웨이퍼를 상기 기판용 웨이퍼에 본딩하고, 상기 1차 어닐링하는 단계 후에 상기 전처리부가 상기 웨이퍼 레이어를 전처리하고 상기 세정부가 상기 전처리된 웨이퍼 레이어를 세정하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 방법에 있어서, 상기 이동부가 상기 1차 어닐링된 웨이퍼 레이어를 복수 개의 단으로 적층하고, 상기 적층된 웨이퍼 레이어를 2차 어닐링을 위해 어닐링 챔버로 이동시키는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 방법에 있어서, 상기 1차 어닐링하는 단계는 상기 본딩부가 상기 웨이퍼 레이어에 대한 장착 정밀도를 확인하거나 이물질을 확인하는 검사하는 단계를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
본 발명의 일 실시예에 따른 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법은 프리 어닐링 오븐에서 1차 어닐링을 실시함으로써 칩플라이 현상을 방지할 수 있다.
또한 본 발명의 일 실시예에 따른 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법은 픽커, 본더 및 프리 어닐링 오븐이 모두 하나의 본딩부에 포함되어 있어 각각의 공정을 진행하는데 소요되는 시간을 최소화할 수 있다.
또한 본 발명의 일 실시예에 따른 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법은 복수 개의 본딩부에서 각각 진행되는 본딩 공정과 1차 어닐링 공정을 서로 연동하여, 하이브리드 본딩 공정 전체의 생산성을 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 하이브리드 본딩 장치를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 하이브리드 본딩 방법을 나타낸다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 하이브리드 본딩 과정을 나타낸다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 발명의 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시예로 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 다른 실시예에 도시되어 있다 하더라도, 동일한 구성요소에 대하여서는 동일한 식별부호를 사용한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 하이브리드 본딩 장치(10)를 나타내고, 도 2는 본 발명의 일 실시예에 따른 하이브리드 본딩 방법을 나타내고, 도 3 내지 도 6은 본 발명의 일 실시예에 따른 하이브리드 본딩 과정을 나타낸다.
본 발명의 일 실시예에 따른 하이브리드 본딩 장치(10)는 반도체 웨이퍼 제조에 이용되는 장치로서, 보다 상세하게는 기판에 반도체 칩(또는 다이)를 본딩하는데 이용될 수 있다. 일 실시예로 하이브리드 본딩 장치(10)는 Cu-SiO2 하이브리드 본딩을 실시하는 장치일 수 있다.
도 1을 참조하면 본 발명의 일 실시예에 따른 하이브리드 본딩 장치(10)는 복수 개의 챔버 및 이동부(300)를 포함할 수 있다. 여기서 챔버는 다른 영역과 구분되는 영역 또는 구역으로서 반드시 다른 챔버와 구분되도록 밀폐될 필요는 없고, 적어도 일부가 개방된 상태일 수 있다. 예를 들어 도 1에 나타낸 바와 같이, 복수 개의 챔버는 상면에서 보았을 때 서로 구분된 복수 개의 작업 영역일 수 있다.
일 실시예로 복수 개의 챔버는 웨이퍼 공급부(100), 본딩부(200), 세정부(400), 제어부(500), 전처리부(600) 및 정렬부(700)를 포함할 수 있다.
웨이퍼 공급부(100)는 복수 개의 웨이퍼(W)를 보관할 수 있다. 여기서 웨이퍼(W)는 다이 공급용 웨이퍼(W1)와 기판용 웨이퍼(W2)를 포함할 수 있다. 다이 공급용 웨이퍼(W1)와 기판용 웨이퍼(W2)의 크기와 종류는 특별히 한정하지 않는다. 예를 들어 다이 공급용 웨이퍼(W1)는 직경 300 mm의 웨이퍼이고, 기판용 웨이퍼(W2)는 직경 400 mm의 웨이퍼일 수 있다. 또한 웨이퍼(W)는 하이브리드 본딩 장치(10)의 외부에서 공급될 수 있다.
일 실시예로 웨이퍼 공급부(100)는 서로 다른 복수 개의 웨이퍼(W)를 보관하기 위한 로드 포트(LP)를 구비할 수 있다. 예를 들어 웨이퍼 공급부(100)는 4개의 로드 포트(LP1 내지 LP4)를 구비하며, 이들 로드 포트(LP) 중 2개는 다이 공급용 웨이퍼(W1)를 보관하고, 나머지 2개는 기판용 웨이퍼(W2)를 보관하는데 이용될 수 있다. 다만 로드 포트(LP)의 개수는 반드시 다이 공급용 웨이퍼(W1)와 기판용 웨이퍼(W2)에 대해 동일한 개수로 구비될 필요는 없으며, 그 개수는 적절히 조절할 수 있다.
본딩부(200)는 웨이퍼 공급부(100)로부터 웨이퍼(W)를 공급받아 본딩 공정을 실시할 수 있다. 예를 들어 본딩부(200)는 일측에 다이 공급용 웨이퍼(W1)를 지지한 상태에서, 다이 공급용 웨이퍼(W1) 상에 기판용 웨이퍼(W2)로부터 다이를 픽업하여 이를 본딩할 수 있다.
일 실시예로 본딩부(200)는 픽커(210), 본더(220) 및 프리 어닐링 오븐(230)을 포함할 수 있다.
픽커(210)는 다이 공급용 웨이퍼(W1)로부터 다이(D)를 픽업할 수 있다. 보다 구체적으로 도 4에 나타낸 바와 같이, 픽커(210)는 서포터(211), 이젝터(212) 및 픽킹 부재(213)를 포함할 수 있다. 여기서 다이 공급용 웨이퍼(W1)는 다이싱(dicing) 공정이 완료된 상태일 수 있으며, 이는 하이브리드 본딩 장치(10)의 외부에 구비되는 별도의 장치에 의해 진행될 수 있다. 또는 하이브리드 본딩 장치(10)는 도시하지 않은 다이싱 장치를 구비할 수 있다.
서포터(211)는 다이 공급용 웨이퍼(W1)를 지지하는 부재로서, 다이 공급용 웨이퍼(W1)의 가장자리를 지지하는 지지부와 다이(D)를 고정하는 흡착 부재(테이프 등)의 양단을 고정하는 고정부 등을 포함할 수 있다. 서포터(211)의 형상은 특별히 한정하지 않으며, 상면에 다이 공급용 웨이퍼(W1)를 지지하는 평평한 면을 구비하면 충분하다. 또한 서포터(211)는 내측에 이젝터(212)가 승강할 수 있도록 빈 공간을 구비할 수 있다.
이젝터(212)는 서포터(211)의 아래에서 승강하여, 픽업하고자 하는 다이(D)를 가압한다. 예를 들어 도 4에 나타낸 바와 같이, 이젝터(212)는 다이(D)의 크기에 대응되는 가압부 또는 돌출부를 구비하는 막대 형상의 부재로서, 픽업하고자 하는 다이(D)의 아래에서 이를 위로 가압한다. 이에 따라 다이(D)가 흡착 부재 상에서 박리될 수 있다.
픽킹 부재(213)는 이젝터(212)에 의해 박리된 다이(D)를 지지하여 이를 픽업한다. 예를 들어 픽킹 부재(213)는 흡착홀 등을 통해 다이(D)의 상면을 흡착하여 다이(D)를 박리할 수 있다.
본더(220)는 픽커(210)가 픽업한 다이(D)를 기판용 웨이퍼(W2) 상에 본딩한다. 예를 들어 본더(220)는 다이(D)를 기판용 웨이퍼(W2) 상에 가압하여, SiO2 간의 반데르발스 힘을 이용해 다이(D)와 기판용 웨이퍼(W2)를 1차 접합할 수 있다.
일 실시예로 본더(220)는 서포터(221)와 본딩 부재(222)를 포함할 수 있다.
서포터(221)는 픽커(210)의 서포터(211)와 유사하게, 상면에 기판용 웨이퍼(W2)가 안착되는 지지면을 구비할 수 있다. 일 실시예로 서포터(221)는 회전축을 중심으로 회전하여 상면에 안착된 기판용 웨이퍼(W2)를 회전시킬 수 있다.
본딩 부재(222)는 픽업된 다이(D)를 지지한 상태에서 이를 기판용 웨이퍼(W2) 상에 가압한다. 예를 들어 본딩 부재(222)는 흡착홀 또는 그리퍼를 통해 다이(D)를 지지한 상태에서 기판용 웨이퍼(W2)의 본딩 대상 위치로 이동한 다음 하강한다. 그리고 소정의 압력으로 기판용 웨이퍼(W2)를 가압하여 다이(D)를 본딩한다.
일 실시예로 본딩 부재(222)는 하이브리드 본딩 공정에 이용될 수 있다. 보다 구체적으로 하이브리드 본딩은 금속과 산화물 또는 금속과 고분자를 동시에 본딩하는 본딩 방법이다. 본딩 부재(222)가 기판용 웨이퍼(W2) 상에 다이(D)를 가압하면, 기판용 웨이퍼(W2) 상의 산화물(예를 들어 SiO2)과 다이(D)의 산화물(예를 들어 SiO2)이 결합될 수 있다. 여기서 산화물 간의 결합은 반데르발스 힘에 의한 공유 결합일 수 있다. 일 실시예로 본딩 부재(222)는 상온 하에서 다이(D)를 가압할 수 있다. 이후 어닐링 공정이 진행되면 기판용 웨이퍼(W2)와 다이(D)의 유전체(예를 들어 Cu)가 비아 홀에서 팽창하여 서로 금속 결합을 형성하게 된다.
일 실시예로 본딩 부재(222)는 기판용 웨이퍼(W2) 상의 본딩하고자 하는 모든 영역에 다이(D)를 본딩할 때까지 본딩 공정을 진행할 수 있다. 이와 같이 본딩 공정이 완료된 기판용 웨이퍼(W2)를 웨이퍼 레이어(WL)라고 할 수 있다.
프리 어닐링 오븐(230)은 본더(220)와 이격하여 배치되며, 본더(220)에 의해 1차 접합된 기판용 웨이퍼(W2)와 다이(D), 즉 웨이퍼 레이어(WL)를 어닐링할 수 있다. 보다 구체적으로 종래의 하이브리드 본딩 공정은 다이를 기판용 웨이퍼 상에 가압하여 1차 접합 후 이를 적층한 다음 어닐링 공정을 진행하게 된다. 그런데 1차 접합 시 다이와 기판용 웨이퍼는 산화물 간의 공유 결합만으로 결합되어 있기 때문에 상대적으로 결합력이 약해, 적층 공정, 이동 공정 또는 어닐링 공정 중에 접합된 다이가 웨이퍼에서 이탈하는 칩플라이 현상이 발생하는 문제가 있다.
본 발명의 일 실시예에 따른 하이브리드 본딩 장치(10)는 이와 같은 문제를 해결하기 위해 본딩부(200)가 프리 어닐링 오븐(230)을 포함한다. 보다 구체적으로 프리 어닐링 오븐(230)은 후술하는 어닐링 챔버(AC)에서 어닐링 공정을 진행하기 전에, 본더(220)에 의해 결합된 웨이퍼 레이어(WL)에 1차 어닐링을 실시하여 칩플라이를 방지할 수 있다
일 실시예로 프리 어닐링 오븐(230)은 1차 어닐링 공정이 진행된 다음의 공정들에서 칩플라이가 발생하지 않도록 소정의 온도 및 시간 동안 진행될 수 있다. 보다 구체적으로 프리 어닐링 오븐(230)에서 진행되는 1차 어닐링은 온도가 어닐링 챔버(AC)에서의 2차 어닐링의 온도보다 낮고, 1차 어닐링의 시간은 2차 어닐링의 시간보다 짧을 수 있다. 예를 들어 1차 어닐링은 100℃ 내지 150℃에서 5분 내지 10분 간 진행될 수 있다. 보다 바람직하게 1차 어닐링은 120℃에서 10분간 진행될 수 있다.
이와 같은 구성을 통해 본 발명의 일 실시예에 따른 하이브리드 본딩 장치(10)는 본딩 이후 공정에서 웨이퍼 레이어(WL)로부터 다이(D)가 이탈하지 않도록 하여 생산성을 높일 수 있다.
일 실시예로 프리 어닐링 오븐(230)은 검사 부재(231)를 포함할 수 있다. 보다 구체적으로 도 1에 나타낸 바와 같이, 검사 부재(231)는 프리 어닐링 오븐(230)에 구비되는 부재일 수 있다. 또한 검사 부재(231)는 프리 어닐링 오븐(230)이 1차 어닐링 공정을 진행하는 동안 웨이퍼 레이어(WL)에 대한 장착 정밀도를 확인하거나 이물질을 확인할 수 있다.
이와 같은 구성을 통해 본 발명의 일 실시예에 따른 하이브리드 본딩 장치(10)는 본더(220)에서 본딩 공정을 진행한 다음, 본더(220)에서 장착 정밀도를 확인하거나 이물질을 확인하는 것이 아니라, 프리 어닐링 오븐(230)에서 해당 공정을 진행할 수 있다. 따라서 본더(220)에서 본딩 공정을 진행하는데 소요되는 시간을 최소화하고, 1차 어닐링과 장착 정밀도 확인 및 이물질 확인 공정을 동시에 진행하여 생산성을 높일 수 있다.
검사 부재(231)의 종류는 특별히 한정하지 않으며, 레이저 검사 장치, 광학 검사 장치 또는 초음파 검사 장치 등 공지의 검사 장치를 이용할 수 있다.
일 실시예로 본딩부(200)는 복수 개 구비될 수 있다. 또한 어느 하나의 본딩부(200)에서 본더(220)가 본딩 공정을 진행하면, 다른 본딩부(200)에서 프리 어닐링 오븐(230)이 1차 어닐링 공정을 진행할 수 있다.
보다 구체적으로 각각의 본딩부(200)는 픽커(210), 본더(220) 및 프리 어닐링 오븐(230)을 포함할 수 있다. 그리고 어느 하나의 본딩부(200)에 포함된 본더(220)가 다이(D)를 기판용 웨이퍼(W2)에 본딩할 때, 또 다른 본딩부(200)에 포함된 프리 어닐링 오븐(230)은 본딩이 완료된 웨이퍼 레이어(WL)를 1차 어닐링할 수 있다. 여기서 본딩 공정과 1차 어닐링 공정은 동시에 진행될 수 있다.
이와 같은 구성을 통해 본 발명의 일 실시예에 따른 하이브리드 본딩 장치(10)는 복수 개의 본딩부(200)가 각각 본딩 공정 및 1차 어닐링 공정을 동시에 진행함으로써 생산성을 더욱 높일 수 있다. 즉 본딩 공정 시에는 웨이퍼 공급부(100)에 보관된 다이 공급용 웨이퍼(W1)를 이용하게 되고, 1차 어닐링 공정 시에는 본딩이 완료된 웨이퍼 레이어(WL)를 이용하게 된다. 여기서 복수 개의 본딩부(200)에서 동시에 본딩 공정을 진행할 경우, 일시적으로 웨이퍼 공급부(100)에 보관된 다이 공급용 웨이퍼(W1)가 부족한 경우가 생길 수 있고, 이에 따라 하이브리드 본딩 공정 전체가 지연될 수 있다. 본 발명의 일 실시예에 따른 하이브리드 본딩 장치(10)는 각각의 본딩부(200)가 본딩 공정 또는 1차 어닐링 공정을 실시하되, 본딩 공정과 1차 어닐링 공정이 진행되는 시간이 중첩되지 않도록 또는 중첩되는 시간을 최소화함으로써 이와 같은 지연 시간을 줄일 수 있다.
본딩부(200)의 개수는 특별히 한정하지 않으며, 2개 이상일 수 있다.
일 실시예로 서로 다른 본딩부(200)에서 동시에 진행되는 본딩 공정과 1차 어닐링 공정은 동시에 완료될 수 있다. 보다 구체적으로 어느 하나의 본딩부(200)의 본더(220)가 본딩 공정을 완료하는 시점에, 다른 본딩부(200)의 프리 어닐링 오븐(230)이 1차 어닐링 공정을 완료하는 시점은 서로 동일할 수 있다.
이에 따라 각각의 본딩부(200)에서 본딩 공정과 1차 어닐링 공정이 시간차 없이 반복될 수 있다.
일 실시예로 어느 하나의 본딩부(200)에서 본딩 공정이 완료되면, 해당 본딩부(200)는 1차 어닐링 공정을 실시하고, 1차 어닐링 공정이 완료되면 다시 본딩 공정을 실시할 수 있다.
1차 어닐링 공정이 완료되면, 후술하는 이동부(300)가 웨이퍼 레이어(WL)를 복수 개의 층으로 적층할 수 있다. 예를 들어 이동부(300)는 프리 어닐링 오븐(230)에서 웨이퍼 레이어(WL)를 꺼내 웨이퍼 공급부(100)의 로드 포트(LP)에 적층할 수 있다.
일 실시예로 본딩부(200)는 제1 본딩부(200A)와 제2 본딩부(200B)를 포함할 수 있다. 보다 구체적으로 도 1에 나타낸 바와 같이, 제1 본딩부(200A) 및 제2 본딩부(200B)는 이동부(300)를 기준으로 일측에 서로 인접하도록 배치될 수 있다. 또한 제1 본딩부(200A) 및 제2 본딩부(200B)는 후술하는 전처리부(600)를 중심으로 서로 대향하도록 배치될 수 있다.
이동부(300)는 복수 개의 챔버 사이에서 웨이퍼(W)를 이동시키고, 본딩된 웨이퍼(W)를 어닐링 챔버(AC)로 이동시킬 수 있다. 예를 들어 도 1에 나타낸 바와 같이, 이동부(300)는 웨이퍼 공급부(100)와 본딩부(200)의 사이에 배치될 수 있다.
일 실시예로 이동부(300)는 복수 개의 이동 로봇(310)을 포함할 수 있다. 도 1에는 제1 이동 로봇(310A) 및 제2 이동 로봇(310B)만을 나타냈으나, 개수는 이에 한정하지 않는다. 이동 로봇(310)은 이동부(300)의 레일을 따라 이동하며, 각 공정에 따라 웨이퍼 공급부(100), 본딩부(200), 세정부(400) 및 전처리부(600) 사이에서 웨이퍼(W)를 이동시킬 수 있다.
일 실시예로 도 6에 나타낸 바와 같이, 이동부(300)는 웨이퍼 레이어(WL)를 웨이퍼 공급부(100)의 로드 포트(LP)에 복수 개의 층으로 적층할 수 있다. 예를 들어 이동부(300)는 웨이퍼 레이어(WL)를 16층으로 적층할 수 있다.
일 실시예로 이동부(300)는 웨이퍼 레이어(WL)를 어닐링 챔버(AC)로 이동시킬 수 있다. 보다 구체적으로 도 1에 나타낸 바와 같이, 이동부(300)는 복수 개의 층으로 적층되어 웨이퍼 공급부(100)에 적층된 웨이퍼 레이어(WL)를 어닐링 챔버(AC)로 이동시킬 수 있다. 예를 들어 웨이퍼 레이어(WL)는 16층으로 적층된 상태일 수 있다. 여기서 어닐링 챔버(AC)는 하이브리드 본딩 장치(10)의 외부에 배치된 어닐링 장치일 수 있다.
어닐링 챔버(AC)는 복수 개의 층으로 적층된 웨이퍼 레이어(WL)에 2차 어닐링을 실시한다. 일 실시예로 2차 어닐링 온도는 1차 어닐링 온도보다 높고, 2차 어닐링 시간은 1차 어닐링 시간보다 길 수 있다. 보다 구체적으로 2차 어닐링 온도는 250℃ 내지 350℃이고, 2차 어닐링 시간은 1시간 내지 3시간일 수 있다. 보다 바람직하게 2차 어닐링 온도는 300℃이고, 2차 어닐링 시간은 2시간일 수 있다.
이에 따라 1차 어닐링된 웨이퍼 레이어(WL)가 어닐링 챔버(AC)에서 2차 어닐링되어, 금속(예를 들어 Cu)이 비아 홀 내에서 팽창하여 금속 간의 견고한 결합이 형성될 수 있다.
세정부(400)는 웨이퍼(W)를 세정할 수 있다. 예를 들어 도 1에 나타낸 바와 같이, 세정부(400)는 이동부(300)를 중심으로 웨이퍼 공급부(100)와 동일한 측에 인접하도록 배치되며, 또한 본딩부(200)와 대향하도록 배치될 수 있다. 또한 세정부(400)는 세정 공정 동안 웨이퍼(W)가 안착되는 세정 영역(410)을 구비할 수 있다. 여기서 세정 영역(410)은 서로 다른 웨이퍼(W)에 대응되도록 형성될 수 있다. 예를 들어 제1 세정 영역(410A)은 다이 공급용 웨이퍼(W1)에 대응되며, 제2 세정 영역(410B)은 기판용 웨이퍼(W2)에 대응될 수 있다.
일 실시예로 세정부(400)는 분사 노즐(420)을 구비할 수 있다. 예를 들어 도 3에 나타낸 바와 같이, 세정부(400)는 세정 영역(410)에 구비된 서포터(411)에 의해 지지된 웨이퍼(W) 상에 분사 노즐(420)을 통해 세정 유체를 분사하여 세정 공정을 실시할 수 있다. 일 실시예로 세정 유체는 탈이온수일 수 있다.
일 실시예로 세정부(400)는 다이 공급용 웨이퍼(W1), 기판용 웨이퍼(W2) 및 웨이퍼 레이어(WL) 중 적어도 하나를 세정하는데 이용될 수 있다. 즉 세정부(400)는 본딩부(200)에 의해 본딩 공정이 진행되기 전에, 웨이퍼 공급부(100)로부터 다이 공급용 웨이퍼(W1) 및/또는 기판용 웨이퍼(W2)를 공급받아 세정 공정을 진행할 수 있다. 또는 세정부(400)는 본딩 및 1차 어닐링이 완료된 웨이퍼 레이어(WL)에 대해 세정 공정을 진행할 수 있다.
전처리부(600)는 웨이퍼(W)에 표면 처리를 실시할 수 있다. 예를 들어 도 1에 나타낸 바와 같이, 전처리부(600)는 본딩부(200)와 인접하도록 배치될 수 있다. 보다 구체적으로 전처리부(600)는 제1 본딩부(200A) 및 제2 본딩부(200B)의 사이에 배치될 수 있다. 일 실시예로 전처리부(600)는 플라즈마를 통해 표면을 활성화시킬 수 있다. 여기서 전처리부(600)는 세정 후 웨이퍼(W)를 전처리하거나, 세정 전 웨이퍼(W)를 전처리할 수 있다.
일 실시예로 전처리부(600)는 세정부(400)에 의해 세정된 기판용 웨이퍼(W2)의 표면에 플라즈마 처리를 실시하여, 표면을 활성화시킬 수 있다.
일 실시예로 세정부(400)와 전처리부(600)는 1차 어닐링이 완료된 웨이퍼 레이어(WL)에 대해 각각 세정 공정과 전처리 공정을 실시할 수 있다. 보다 구체적으로 프리 어닐링 오븐(230)에서 1차 어닐링 공정이 완료되면, 이동부(300)가 웨이퍼 레이어(WL)를 전처리부(600)로 이동시켜 전처리 공정을 실시한다. 다음 웨이퍼 레이어(WL)는 이동부(300)에 의해 세정부(400)로 이동되어 세정되며, 이동부(300)는 다시 웨이퍼 레이어(WL)를 웨이퍼 공급부(100)에 적층한다.
제어부(500)는 하이브리드 본딩 장치(10)의 다른 구성을 제어할 수 있다. 예를 들어 제어부(500)는 유선 또는 무선으로 하이브리드 본딩 장치(10)에 포함된 다른 구성, 즉 웨이퍼 공급부(100), 본딩부(200), 이동부(300), 세정부(400), 전처리부(600) 및 후술하는 정렬부(700)와 연결되어, 이들 구성을 제어할 수 있다.
일 실시예로 본딩부(200)가 복수 개 구비되는 경우, 제어부(500)는 서로 다른 본딩부(200)에서 진행되는 본딩 공정과 1차 어닐링 공정이 동시에 완료되도록 제어할 수 있다. 보다 구체적으로 제어부(500)는 제1 본딩부(200A)에서 본딩 공정이 완료되는 시간을 예측할 수 있다. 예를 들어 제어부(500)는 픽커(210) 및 본더(220)가 이동하는 시간과 거리 및 본더(220)가 다이(D)를 기판용 웨이퍼(W2)에 가압하는데 소요되는 시간(압착 시간), 기판용 웨이퍼(W2)에 있어서 웨이퍼 품질을 나타내는 웨이퍼 맵(wafer map) 및 기타 구동부의 속도, 가속도 등에 관한 정보에 기초하여, 제1 본딩부(200A)에서 본딩 공정이 완료되는 시간을 예측할 수 있다.
또한 제어부(500)는 본딩 완료 예상 시간에 맞춰 제2 본딩부(200B)에서 1차 어닐링 공정이 완료되도록 1차 어닐링 조건을 제어할 수 있다. 특히 제어부(500)는 본딩 공정 및 1차 어닐링 공정이 진행되는 중에도 본딩 완료 예상 시간을 재차 산출하여, 처음 산출한 제1 예상 시간과 다시 산출한 제2 예상 시간이 달라질 경우, 제2 예상 시간에 맞춰 1차 어닐링 조건을 수정할 수 있다. 예를 들어 제2 예상 시간이 제1 예상 시간보다 빠를 경우, 제어부(500)는 1차 어닐링 공정에서의 온도를 높이는 대신 소요 시간을 줄여, 제1 본딩부(200A)에서의 본딩 공정과 제2 본딩부(200B)에서의 1차 어닐링이 동시에 완료되도록 할 수 있다.
정렬부(700)는 이동부(300)의 일측에 배치되어, 이동부(300)가 웨이퍼(W)를 파지한 상태를 실시한으로 감지한다. 정렬부(700)의 종류는 특별히 한정하지 않으며, 광학 카메라 또는 레이저 센서일 수 있다. 정렬부(700)는 이동부(300)가 웨이퍼(W)를 잘못 파지했음을 감지하면 이를 제어부(500)에 전달하고, 제어부(500)는 이동부(300)의 동작을 제어할 수 있다.
다음 도 1 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 하이브리드 본딩 방법을 설명한다. 본 발명의 일 실시예에 따른 하이브리드 본딩 방법은 웨이퍼 공급부(100)가 웨이퍼(W)를 본딩부(200)로 공급하는 단계, 본딩부(200)가 기판용 웨이퍼(W2) 상에 다이(D)를 본딩하는 단계, 본딩부(200)가 본딩된 웨이퍼 레이어(WL)를 1차 어닐링하는 단계 및 이동부(300)가 1차 어닐링된 웨이퍼 레이어(WL)를 2차 어닐링을 위해 어닐링 챔버(AC)로 이동시키는 단계를 포함할 수 있다.
먼저 이동부(300)가 웨이퍼 공급부(100)에 보관된 웨이퍼(W)를 전처리부(600)로 이동시킨다. 전처리부(600)는 플라즈마 처리를 통해 웨이퍼(W), 보다 구체적으로 다이 공급용 웨이퍼(W1) 및/또는 기판용 웨이퍼(W2)의 표면을 활성화할 수 있다.
다음 이동부(300)는 전처리된 웨이퍼(W)를 세정부(400)로 이동시키고, 세정부(400)는 세정 유체(예를 들어 탈이온수)를 이용해 웨이퍼(W), 보다 구체적으로 다이 공급용 웨이퍼(W1) 및/또는 기판용 웨이퍼(W2)의 표면을 세정시킨다.
여기서 플라즈마 공정이 세정 공정보다 먼저 진행되는 것으로 설명했으나 이에 한정하지 않는다. 즉 세정 공정이 플라즈마 공정보다 먼저 진행될 수 있다.
다음 이동부(300)는 다이 공급용 웨이퍼(W1) 및 기판용 웨이퍼(W2)를 본딩부(200)로 이동시킨다.
본딩부(200)는 픽커(210)를 이용해 다이 공급용 웨이퍼(W1)로부터 다이(D)를 픽업하고, 본더(220)를 이용해 픽업한 다이(D)를 기판용 웨이퍼(W2) 상에 본딩할 수 있다. 여기서 본더(220)는 다이(D)를 기판용 웨이퍼(W2) 상에 가압하여, 산화물(예를 들어 SiO-2) 간의 공유 결합을 형성할 수 있다. 즉 본딩 공정은 Cu-SiO2 하이브리드 본딩일 수 있다. 또한 본더(220)는 기 설정된 기판용 웨이퍼(W2) 상의 영역에 다이(D)를 모두 본딩하여, 웨이퍼 레이어(WL)를 형성할 수 있다.
다음 본딩부(200)는 프리 어닐링 오븐(230)을 이용해 웨이퍼 레이어(WL)를 1차 어닐링할 수 있다. 일 실시예로 1차 어닐링하는 단계는 어닐링 챔버(AC)에서의 2차 어닐링 온도보다 낮은 온도, 2차 어닐링 시간보다 짧은 시간 동안 1차 어닐링을 실시할 수 있다. 예를 들어 1차 어닐링은 100℃ 내지 150℃에서 5분 내지 10분 간 진행될 수 있다. 보다 바람직하게 1차 어닐링은 120℃에서 10분간 진행될 수 있다.
일 실시예로 1차 어닐링하는 단계는 1차 어닐링 후의 공정에서 칩플라이가 발생하지 않도록 소정의 온도 및 시간에서 진행될 수 있다.
일 실시예로 1차 어닐링하는 단계는 본딩부(200)가 웨이퍼 레이어(WL)에 대한 장착 정밀도를 확인하거나 이물질을 검사하는 단계를 더 포함할 수 있다. 즉 1차 어닐링하는 단계에서, 프리 어닐링 오븐(230)은 검사 부재(231)를 이용해 1차 어닐링이 진행되는 중에 장착 정밀도를 확인하는 단계 및/또는 이물질을 검사하는 단계를 동시에 실시할 수 있다.
일 실시예로 본딩부(200)는 복수 개 구비될 수 있다. 또한 본딩하는 단계와 1차 어닐링하는 단계는 서로 다른 본딩부(200)에서 동시에 진행될 수 있다. 즉 어느 하나의 본딩부(200)에서 본딩 공정이 진행될 때, 다른 본딩부(200)에서 1차 어닐링이 동시에 진행될 수 있다.
일 실시예로 서로 다른 본딩부(200)에서 동시에 진행되는 본딩 공정과 1차 어닐링 공정은 동일한 시점에 완료될 수 있다.
일 실시예로 본딩부(200)는 제1 본딩부(200A)와 제2 본딩부(200B)를 포함할 수 있다. 또한 제어부(500)는 제1 본딩부(200A)에서 본딩 공정이 완료되는 시점을 예측하고, 본딩 완료 예상 시점에 맞춰 제2 본딩부(200B)에서 1차 어닐링 공정이 완료되도록 1차 어닐링 공정의 조건을 제어할 수 있다.
다음 이동부(300)가 1차 어닐링이 완료된 웨이퍼 레이어(WL)를 전처리부(600)로 이동시킨다. 전처리부(600)는 1차 어닐링이 완료된 웨이퍼 레이어(WL)에 플라즈마 처리를 하여 표면을 활성화시킨다.
다음 이동부(300)가 전처리된 웨이퍼 레이어(WL)를 세정부(400)로 이동시킨다. 세정부(400)는 전처리된 웨이퍼 레이어(WL)에 세정 유체를 분사하여 세정 공정을 실시한다.
다음 이동부(300)가 세정된 웨이퍼 레이어(WL)를 복수 개의 단으로 적층한다. 보다 구체적으로 이동부(300)는 웨이퍼 레이어(WL)를 웨이퍼 공급부(100)의 로드 포트(LP)에 복수 개의 층(예를 들어 16층)으로 적층할 수 있다.
다음 이동부(300)는 복수 개의 층으로 적층된 웨이퍼 레이어(WL)를 어닐링 챔버(AC)로 이동시킬 수 있다. 어닐링 챔버(AC)는 적층된 웨이퍼 레이어(WL)에 2차 어닐링을 실시할 수 있다. 일 실시예로 2차 어닐링 온도는 250℃ 내지 350℃이고, 2차 어닐링 시간은 1시간 내지 3시간일 수 있다. 보다 바람직하게 2차 어닐링 온도는 300℃이고, 2차 어닐링 시간은 2시간일 수 있다. 이에 따라 1차 어닐링된 웨이퍼 레이어(WL)가 어닐링 챔버(AC)에서 2차 어닐링되어, 금속(예를 들어 Cu)이 비아 홀 내에서 팽창하여 금속 간의 견고한 결합이 형성될 수 있다.
이와 같은 구성을 통해 본 발명의 일 실시예에 따른 하이브리드 본딩 장치(10) 및 이를 이용하는 하이브리드 본딩 방법은 본더(220)가 다이(D)를 기판용 웨이퍼(W2) 상에 가압하여 1차 결합한 후, 이를 즉시 어닐링 챔버(AC)로 보내는 것이 아니라 프리 어닐링 오븐(230)에서 1차 어닐링을 실시함으로써 칩플라이 현상을 방지할 수 있다.
또한 본 발명의 일 실시예에 따른 하이브리드 본딩 장치(10) 및 이를 이용하는 하이브리드 본딩 방법은 픽커(210), 본더(220) 및 프리 어닐링 오븐(230)이 모두 하나의 본딩부(200)에 포함되어 있어 각각의 공정을 진행하는데 소요되는 시간을 최소화할 수 있다.
또한 본 발명의 일 실시예에 따른 하이브리드 본딩 장치(10) 및 이를 이용하는 하이브리드 본딩 방법은 복수 개의 본딩부(200)에서 각각 진행되는 본딩 공정과 1차 어닐링 공정을 서로 연동하여, 하이브리드 본딩 공정 전체의 생산성을 높일 수 있다.
이와 같이 도면에 도시된 실시예를 참고로 본 발명을 설명하였으나, 이는 예시에 불과하다. 해당 기술 분야에서 통상의 지식을 갖는 자라면 실시예로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 충분히 이해할 수 있다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위에 기초하여 정해져야 한다.
실시예에서 설명하는 특정 기술 내용은 일 실시예들로서, 실시예의 기술 범위를 한정하는 것은 아니다. 발명의 설명을 간결하고 명확하게 기재하기 위해, 종래의 일반적인 기술과 구성에 대한 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재는 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로 표현될 수 있다. 또한, "필수적인", "중요하게" 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.
발명의 설명 및 청구범위에 기재된 "상기" 또는 이와 유사한 지시어는 특별히 한정하지 않는 한, 단수 및 복수 모두를 지칭할 수 있다. 또한, 실시 예에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 발명의 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 또한, 실시예에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 실시예들이 한정되는 것은 아니다. 실시예에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 실시예를 상세히 설명하기 위한 것으로서 청구범위에 의해 한정되지 않는 이상, 상기 예들 또는 예시적인 용어로 인해 실시예의 범위가 한정되는 것은 아니다. 또한, 통상의 기술자는 다양한 수정, 조합 및 변경이 부가된 청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.
10: 하이브리드 본딩 장치
100: 웨이퍼 공급부
200: 본딩부
300: 이동부
400: 세정부
500: 제어부
600: 전처리부
700: 정렬부

Claims (20)

  1. 복수 개의 챔버 및 상기 복수 개의 챔버 사이에서 웨이퍼를 이동시키고 본딩된 웨이퍼를 어닐링 챔버로 이동시키는 이동부를 포함하는 하이브리드 본딩 장치로서,
    상기 복수 개의 챔버는 복수 개의 상기 웨이퍼를 보관하는 웨이퍼 공급부, 상기 웨이퍼를 본딩하는 본딩부 및 제어부를 포함하고,
    상기 본딩부는 기판용 웨이퍼 상에 다이를 본딩하여 웨이퍼 레이어를 형성하는 본더 및 상기 웨이퍼 레이어를 1차 어닐링하는 프리 어닐링 오븐을 포함하고,
    상기 본딩부는 복수 개 구비되고, 어느 하나의 본딩부에서 본더가 본딩 공정을 진행하면, 동시에 다른 본딩부에서 프리 어닐링 오븐이 1차 어닐링 공정을 진행하는, 하이브리드 본딩 장치.
  2. 삭제
  3. 제1 항에 있어서,
    서로 다른 본딩부에서 동시에 진행되는 본딩 공정과 1차 어닐링 공정은 동일한 시점에 완료되는, 하이브리드 본딩 장치.
  4. 제1 항에 있어서,
    상기 본딩부는 제1 본딩부와 제2 본딩부를 포함하고,
    상기 제어부는 상기 제1 본딩부에서 본딩 공정이 완료되는 시간을 예측하고, 본딩 완료 예상 시간에 맞춰 상기 제2 본딩부에서 1차 어닐링 공정이 완료되도록 1차 어닐링 공정의 조건을 제어하는, 하이브리드 본딩 장치.
  5. 제1 항에 있어서,
    상기 본딩은 Cu-SiO2 하이브리드 본딩인, 하이브리드 본딩 장치.
  6. 복수 개의 챔버 및 상기 복수 개의 챔버 사이에서 웨이퍼를 이동시키고 본딩된 웨이퍼를 어닐링 챔버로 이동시키는 이동부를 포함하는 하이브리드 본딩 장치로서,
    상기 복수 개의 챔버는 복수 개의 상기 웨이퍼를 보관하는 웨이퍼 공급부, 상기 웨이퍼를 본딩하는 본딩부 및 제어부를 포함하고,
    상기 본딩부는 기판용 웨이퍼 상에 다이를 본딩하여 웨이퍼 레이어를 형성하는 본더 및 상기 웨이퍼 레이어를 1차 어닐링하는 프리 어닐링 오븐을 포함하고,
    상기 1차 어닐링은 상기 1차 어닐링이 완료된 후 칩플라이(chip fly)가 발생하지 않도록 소정의 온도 및 시간 동안 진행되되, 상기 온도는 상기 어닐링 챔버에서의 2차 어닐링의 온도보다 낮고, 상기 시간은 상기 2차 어닐링의 시간보다 짧은, 하이브리드 본딩 장치.
  7. 삭제
  8. 복수 개의 챔버 및 상기 복수 개의 챔버 사이에서 웨이퍼를 이동시키고 본딩된 웨이퍼를 어닐링 챔버로 이동시키는 이동부를 포함하는 하이브리드 본딩 장치로서,
    상기 복수 개의 챔버는 복수 개의 상기 웨이퍼를 보관하는 웨이퍼 공급부, 상기 웨이퍼를 본딩하는 본딩부 및 제어부를 포함하고,
    상기 본딩부는 기판용 웨이퍼 상에 다이를 본딩하여 웨이퍼 레이어를 형성하는 본더 및 상기 웨이퍼 레이어를 1차 어닐링하는 프리 어닐링 오븐을 포함하고,
    상기 복수 개의 챔버는 상기 웨이퍼 레이어를 활성화하도록 전처리하는 전처리부 및 상기 웨이퍼 레이어를 세정하는 세정부를 더 포함하고,
    상기 웨이퍼는 기판용 웨이퍼 및 다이 공급용 웨이퍼를 포함하고,
    상기 본딩부는 상기 전처리부 및 상기 세정부에 의해 전처리 및 세정된 다이 공급용 웨이퍼로부터 다이를 상기 기판용 웨이퍼 상에 본딩 및 1차 어닐링하고,
    상기 전처리부 및 상기 세정부는 상기 1차 어닐링된 웨이퍼 레이어를 전처리 및 세정하는, 하이브리드 본딩 장치.
  9. 제1 항에 있어서,
    상기 이동부는 상기 1차 어닐링된 웨이퍼 레이어를 복수 개의 단으로 적층 후, 2차 어닐링을 위해 어닐링 챔버로 이동시키는, 하이브리드 본딩 장치.
  10. 복수 개의 챔버 및 상기 복수 개의 챔버 사이에서 웨이퍼를 이동시키고 본딩된 웨이퍼를 어닐링 챔버로 이동시키는 이동부를 포함하는 하이브리드 본딩 장치로서,
    상기 복수 개의 챔버는 복수 개의 상기 웨이퍼를 보관하는 웨이퍼 공급부, 상기 웨이퍼를 본딩하는 본딩부 및 제어부를 포함하고,
    상기 본딩부는 기판용 웨이퍼 상에 다이를 본딩하여 웨이퍼 레이어를 형성하는 본더 및 상기 웨이퍼 레이어를 1차 어닐링하는 프리 어닐링 오븐을 포함하고,
    상기 프리 어닐링 오븐은 1차 어닐링 중 상기 웨이퍼 레이어에 대한 장착 정밀도를 확인하거나 이물질을 확인하는 검사 부재를 구비하는, 하이브리드 본딩 장치.
  11. 웨이퍼 공급부가 웨이퍼를 본딩부로 공급하는 단계;
    상기 본딩부가 기판용 웨이퍼 상에 다이를 본딩하는 단계;
    본딩부가 본딩된 웨이퍼 레이어를 1차 어닐링하는 단계; 및
    이동부가 1차 어닐링된 상기 웨이퍼 레이어를 2차 어닐링을 위해 어닐링 챔버로 이동시키는 단계;를 포함하고,
    상기 본딩부는 복수 개 구비되고,
    상기 본딩하는 단계와 상기 1차 어닐링하는 단계는 서로 다른 본딩부에서 동시에 진행되는, 하이브리드 본딩 방법.
  12. 삭제
  13. 제11 항에 있어서,
    서로 다른 본딩부에서 동시에 진행되는 본딩 공정과 1차 어닐링 공정은 동일한 시점에 완료되는, 하이브리드 본딩 방법.
  14. 제11 항에 있어서,
    상기 본딩부는 제1 본딩부와 제2 본딩부를 포함하고,
    제어부가 상기 제1 본딩부에서 본딩 공정이 완료되는 시간을 예측하고, 본딩 완료 예상 시간에 맞춰 상기 제2 본딩부에서 1차 어닐링 공정이 완료되도록 1차 어닐링 공정의 조건을 제어하는 단계를 더 포함하는, 하이브리드 본딩 방법.
  15. 제11 항에 있어서,
    상기 본딩은 Cu-SiO2 하이브리드 본딩인, 하이브리드 본딩 방법.
  16. 웨이퍼 공급부가 웨이퍼를 본딩부로 공급하는 단계;
    상기 본딩부가 기판용 웨이퍼 상에 다이를 본딩하는 단계;
    본딩부가 본딩된 웨이퍼 레이어를 1차 어닐링하는 단계; 및
    이동부가 1차 어닐링된 상기 웨이퍼 레이어를 2차 어닐링을 위해 어닐링 챔버로 이동시키는 단계;를 포함하고,
    상기 1차 어닐링하는 단계는 상기 1차 어닐링이 완료된 후 칩플라이가 발생하지 않도록 소정의 온도 및 시간 동안 진행되되, 상기 온도는 상기 2차 어닐링의 온도보다 낮고, 상기 시간은 상기 2차 어닐링의 시간보다 짧은, 하이브리드 본딩 방법.
  17. 웨이퍼 공급부가 웨이퍼를 본딩부로 공급하는 단계;
    상기 본딩부가 기판용 웨이퍼 상에 다이를 본딩하는 단계;
    본딩부가 본딩된 웨이퍼 레이어를 1차 어닐링하는 단계; 및
    이동부가 1차 어닐링된 상기 웨이퍼 레이어를 2차 어닐링을 위해 어닐링 챔버로 이동시키는 단계;를 포함하고,
    전처리부가 1차 어닐링된 웨이퍼 레이어를 활성화하도록 전처리하는 단계; 및
    세정부가 상기 웨이퍼 레이어를 세정하는 단계;를 더 포함하는, 하이브리드 본딩 방법.
  18. 제17 항에 있어서,
    상기 웨이퍼는 기판용 웨이퍼 및 다이 공급용 웨이퍼를 포함하고,
    상기 본딩하는 단계 전에 상기 전처리부가 상기 다이 공급용 웨이퍼를 전처리하고 상기 세정부가 상기 전처리된 다이 공급용 웨이퍼를 세정하는 단계를 포함하고,
    상기 본딩하는 단계는 상기 전처리 및 세정된 다이 공급용 웨이퍼로부터 다이를 픽업하여 상기 기판용 웨이퍼에 본딩하고,
    상기 1차 어닐링하는 단계 후에 상기 전처리부가 상기 웨이퍼 레이어를 전처리하고 상기 세정부가 상기 전처리된 웨이퍼 레이어를 세정하는 단계를 포함하는, 하이브리드 본딩 방법.
  19. 제11 항에 있어서,
    상기 이동부가 상기 1차 어닐링된 웨이퍼 레이어를 복수 개의 단으로 적층하고, 상기 적층된 웨이퍼 레이어를 2차 어닐링을 위해 어닐링 챔버로 이동시키는 단계를 더 포함하는, 하이브리드 본딩 방법.
  20. 웨이퍼 공급부가 웨이퍼를 본딩부로 공급하는 단계;
    상기 본딩부가 기판용 웨이퍼 상에 다이를 본딩하는 단계;
    본딩부가 본딩된 웨이퍼 레이어를 1차 어닐링하는 단계; 및
    이동부가 1차 어닐링된 상기 웨이퍼 레이어를 2차 어닐링을 위해 어닐링 챔버로 이동시키는 단계;를 포함하고,
    상기 1차 어닐링하는 단계는 상기 본딩부가 상기 웨이퍼 레이어에 대한 장착 정밀도를 확인하거나 이물질을 확인하는 검사하는 단계를 더 포함하는, 하이브리드 본딩 방법.
KR1020210125872A 2021-09-23 2021-09-23 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법 KR102630226B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210125872A KR102630226B1 (ko) 2021-09-23 2021-09-23 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법
US17/889,937 US20230087198A1 (en) 2021-09-23 2022-08-17 Hybrid bonding apparatus and hybrid bonding method using the same
TW111135779A TW202314919A (zh) 2021-09-23 2022-09-21 之複合結合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210125872A KR102630226B1 (ko) 2021-09-23 2021-09-23 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법

Publications (2)

Publication Number Publication Date
KR20230042965A KR20230042965A (ko) 2023-03-30
KR102630226B1 true KR102630226B1 (ko) 2024-01-29

Family

ID=85572054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210125872A KR102630226B1 (ko) 2021-09-23 2021-09-23 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법

Country Status (3)

Country Link
US (1) US20230087198A1 (ko)
KR (1) KR102630226B1 (ko)
TW (1) TW202314919A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797461B (zh) * 2019-07-26 2023-04-01 日商新川股份有限公司 封裝裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936778B1 (ko) 2007-06-01 2010-01-14 주식회사 엘트린 웨이퍼 본딩방법
KR100958279B1 (ko) * 2008-02-25 2010-05-19 참앤씨(주) 웨이퍼 본딩방법 및 웨이퍼 본딩장치
KR102103811B1 (ko) * 2012-04-24 2020-04-23 본드테크 가부시키가이샤 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체
US9048283B2 (en) * 2012-06-05 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding systems and methods for semiconductor wafers
US10672820B2 (en) * 2017-11-23 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonded structure
WO2020123322A2 (en) * 2018-12-10 2020-06-18 Lam Research Corporation Low temperature direct copper-copper bonding
US11183477B2 (en) * 2019-09-26 2021-11-23 Intel Corporation Mixed hybrid bonding structures and methods of forming the same
KR20210087200A (ko) * 2020-01-02 2021-07-12 에스케이하이닉스 주식회사 다이 본딩 시스템 및 이를 이용한 다이 본딩 방법

Also Published As

Publication number Publication date
US20230087198A1 (en) 2023-03-23
TW202314919A (zh) 2023-04-01
KR20230042965A (ko) 2023-03-30

Similar Documents

Publication Publication Date Title
KR101330479B1 (ko) 다이본더 및 픽업 장치
KR100609790B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
US9331032B2 (en) Hybrid bonding and apparatus for performing the same
CN108886002B (zh) 芯片封装设备及其方法
US20090130821A1 (en) Three dimensional packaging with wafer-level bonding and chip-level repair
TWI518824B (zh) Grain adapter and bonding method
JPH10144705A (ja) 多重ボンディングシステムを有するダイボンディング装置
US6906428B2 (en) Electronic component having a semiconductor chip and method for populating a circuit carrier during the production of the electronic component
KR102630226B1 (ko) 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법
WO2020196225A1 (ja) チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
US20220139739A1 (en) Apparatus for transferring die in bonding equipment and method thereof
JP2020038951A (ja) 搬送装置、搬送方法、ダイボンダ、およびボンディング方法
WO2019066722A1 (en) SYSTEM AND METHOD FOR RETURN CHIP MOUNTING
JP2015076410A (ja) ボンディング方法及びダイボンダ
JP6211359B2 (ja) フリップチップボンダ及びボンディング方法
JP2013034001A (ja) ダイボンダ並びにピックアップ方法及びピックアップ装置
KR20080041471A (ko) 다이 본더
JP2003243484A (ja) 電子部品供給装置および電子部品実装装置ならびに電子部品実装方法
KR102647322B1 (ko) 모듈화된 본딩 장치
JP2004311980A (ja) 半導体製造装置及び半導体装置の製造方法
TWI743655B (zh) 半導體製造裝置及半導體裝置的製造方法
JP5826701B2 (ja) チップ位置決め装置、チップ位置決め方法、およびダイボンダ
KR20230168789A (ko) 다이 본딩 장치 및 다이 본딩 방법
JP2003124253A (ja) ベアチップ実装方法および実装システム
US20230028219A1 (en) Die bonding method and die bonding apparatus

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant