KR20230168789A - 다이 본딩 장치 및 다이 본딩 방법 - Google Patents

다이 본딩 장치 및 다이 본딩 방법 Download PDF

Info

Publication number
KR20230168789A
KR20230168789A KR1020220069488A KR20220069488A KR20230168789A KR 20230168789 A KR20230168789 A KR 20230168789A KR 1020220069488 A KR1020220069488 A KR 1020220069488A KR 20220069488 A KR20220069488 A KR 20220069488A KR 20230168789 A KR20230168789 A KR 20230168789A
Authority
KR
South Korea
Prior art keywords
die
bonding
defective
stacked
normal
Prior art date
Application number
KR1020220069488A
Other languages
English (en)
Inventor
박현우
정병호
채홍기
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020220069488A priority Critical patent/KR20230168789A/ko
Priority to CN202310395514.0A priority patent/CN117198925A/zh
Priority to TW112117221A priority patent/TW202349516A/zh
Publication of KR20230168789A publication Critical patent/KR20230168789A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

본 발명은 멀티칩 형태의 반도체 소자를 형성하기 위해서 기판에 다이를 복층으로 적층할 수 있게 하는 다이 본딩 장치 및 다이 본딩 방법에 관한 것으로서, 다이싱 테이프에 부착된 웨이퍼로부터 다이를 픽업하고, 상기 다이를 기판에 본딩하는 본딩 유닛; 및 상기 다이의 등급에 따라 상기 기판에 적층되는 상기 다이들의 적층 순서를 결정하여 상기 본딩 유닛에 적층 제어 신호를 인가하는 제어부;를 포함할 수 있다.

Description

다이 본딩 장치 및 다이 본딩 방법{Die bonding apparatus and method}
본 발명은 다이 본딩 장치 및 다이 본딩 방법에 관한 것으로서, 보다 상세하게는 멀티칩 형태의 반도체 소자를 형성하기 위해서 기판에 다이를 복층으로 적층할 수 있게 하는 다이 본딩 장치 및 다이 본딩 방법에 관한 것이다.
일반적으로 멀티칩 형태의 반도체 소자들은 일련의 제조 공정들 반복적으로 수행된 웨이퍼를 복수개의 다이로 분할한 다음, 다이 본딩 공정을 이용하여 분할된 다이들을 PCB 등의 기판 상에 복수층으로 본딩하여 이루어질 수 있다.
이러한 다이 본딩 공정을 수행하기 위한 종래의 다이 본딩 장치는, 복수의 다이들로 분할된 웨이퍼를 지지하는 웨이퍼 스테이지와, 상기 웨이퍼 스테이지에 인접하도록 위치된 본딩 영역으로 기판을 이송하기 위한 기판 이송 유닛과, 상기 다이들을 레시피에 따라 픽업하여 상기 기판 상에 본딩하기 위한 본딩 유닛 등을 포함할 수 있다. 상기와 같은 다이 본딩 장치의 일 예는 대한민국 등록특허공보 제10-0929197호에 개시되어 있다.
한편, 상기 다이싱 공정을 수행하기 전에 프로브 스테이션과 같은 검사 장치를 통해 상기 다이들에 대한 전기적인 특성 검사가 수행될 수 있으며, 상기 검사 공정의 결과에 따라 상기 다이들에는 복수의 등급들이 각각 부여될 수 있다. 예를 들면, 상기 검사 공정에 의해 확인된 동작 성능에 따라 상기 웨이퍼가 복수 개 이상의 등급들을 갖는 다이들로 이루어질 수 있고, 예컨대, 작업자의 설정이나 프로그램 등에 의해 1 등급에서 6 등급까지 높은 등급의 다이가 정상 다이로 설정되는 경우, 설정된 정상 다이들은 다이 본딩 공정을 통해 기판에 정상적으로 적층될 수 있다.
반면에, 예컨대, 작업자의 설정이나 프로그램 등에 의해 7등급 또는 최하 등급 등 낮은 등급의 다이가 불량 다이로 설정되는 경우, 설정된 불량 다이들은 본딩 유닛에 의해 픽업되지 않고 다이싱 테이프에 그대로 남아서 폐기 처리될 수 있다.
그러나, 종래의 다이 본딩 방법에 의하면, 기판에 적층되는 복수층의 정상 다이들 중에서 특히, 1 층이나 2 층 등 최하층 또는 최하층에 가까운 다이들은 그 상방에 적층되는 다른 다이들로 인하여 본딩 하중이나 본딩 충격이 누적될 수 있고, 이외에도 구조적으로 기판과 다이들을 연결하는 최하층 다이에 외부 충격이나 사용 하중이나 열적 스트레스 등이 쉽게 집중되는 등 최하층 또는 최하층에 가까운 다이들이 쉽게 파손되는 경향이 있었다.
따라서, 이러한 종래의 다이 본딩 방법에 의해 제조된 멀티칩 반도체 소자는 최하층 또는 최하층에 가까운 다이가 쉽게 파손되어 불량품 발생율이 높아져서 제품의 수율이 나빠지고, 제품의 성능을 크게 떨어뜨리거나 외부 충격이나 열적 스트레스 등에 크게 취약했었던 문제점들이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 기판에 적층되는 복수층의 다이들 중에서 최하층 또는 최하층에 가까운 다이는 기존에 버려지던 불량 다이를 본딩하여 그 상방에 적층된 정상 다이들을 보호할 수 있게 하는 다이 본딩 장치 및 다이 본딩 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 사상에 따른 다이 본딩 장치는, 다이싱 테이프에 부착된 웨이퍼로부터 다이를 픽업하고, 상기 다이를 기판에 본딩하는 본딩 유닛; 및 상기 다이의 등급에 따라 상기 기판에 적층되는 상기 다이들의 적층 순서를 결정하여 상기 본딩 유닛에 적층 제어 신호를 인가하는 제어부;를 포함할 수 있다.
또한, 본 발명에 따르면, 상기 제어부는, 상기 웨이퍼의 상기 다이를 검사하는 검사 장치로부터 정상 등급으로 판별된 정상 다이에 대한 정상 다이 정보 및 불량 등급으로 판별된 불량 다이에 대한 불량 다이 정보를 취득하는 다이 정보 취득부; 상기 본딩 유닛이 상기 웨이퍼에서 상기 불량 다이를 픽업하고, 상기 불량 다이를 상기 기판의 1층(최하층) 위치에 적어도 1개 층 이상의 층으로 적층되게 본딩할 수 있도록 상기 본딩 유닛에 불량 다이 본딩 제어 신호를 인가하는 불량 다이 본딩 제어부; 및 상기 본딩 유닛이 상기 웨이퍼에서 상기 정상 다이를 픽업하고, 상기 정상 다이를 상기 기판에 본딩된 상기 불량 다이에 적어도 1개 층 이상의 층으로 적층되게 본딩할 수 있도록 상기 본딩 유닛에 정상 다이 본딩 제어 신호를 인가하는 정상 다이 본딩 제어부;를 포함할 수 있다.
또한, 본 발명에 따르면, 상기 제어부는, 상기 다이 정보 취득부에서 발생된 상기 불량 다이의 개수에 따라 상기 불량 다이가 적층되는 불량 다이 적층 단수를 사용자의 명령 신호 또는 프로그램에 의해 결정하는 불량 다이 적층 단수 결정부;를 더 포함할 수 있다.
또한, 본 발명에 따르면, 상기 제어부는, 상기 기판의 최하층으로부터 적어도 1개 층 이상의 층으로 적층된 상기 불량 다이에 각각 신호전달매체가 연결되지 않도록 신호전달매체 생략 정보를 생성하는 신호전달매체 생략 제어부;를 더 포함할 수 있다.
또한, 본 발명에 따르면, 상기 제어부는, 상기 기판에 적층된 상기 불량 다이에 적어도 1개 층 이상의 층으로 적층된 상기 정상 다이에 각각 신호전달매체가 연결되도록 신호전달매체 연결 정보를 생성하는 신호전달매체 연결 제어부;를 더 포함할 수 있다.
또한, 본 발명에 따르면, 상기 제어부는, 상기 정상 다이 본딩 제어부에 의해 적층되는 상기 정상 다이들 중에서 성능 등급이 낮을수록 아래층에 배치되고, 성능 등급이 높을수록 윗층에 배치되도록 상기 본딩 유닛에 성능별 다이 본딩 제어 신호를 인가하는 성능별 다이 본딩 제어부;를 더 포함할 수 있다.
또한, 본 발명에 따르면, 상기 제어부는, 적층된 상기 정상 다이들 중에서 최종 비정상으로 판별된 비정상 다이는 연결된 신호전달매체와는 상관없이 소프트웨어적으로 비활성화시키는 비활성 제어 신호를 인가하는 비활성 제어부;를 더 포함할 수 있다.
또한, 본 발명에 따르면, 상기 제어부는, 상기 웨이퍼의 상기 다이를 검사하는 검사 장치로부터 각각의 다이에 대한 성능 등급 정보를 취득하는 성능 정보 취득부; 및 상기 본딩 유닛이 상기 웨이퍼에서 상기 다이를 픽업하고, 픽업한 상기 다이의 성능 등급이 낮을수록 아래층에 배치되고, 성능 등급이 높을수록 윗층에 배치되도록 상기 본딩 유닛에 성능별 다이 본딩 제어 신호를 인가하는 성능별 다이 본딩 제어부;를 포함할 수 있다.
또한, 본 발명에 따르면, 상기 제어부는, 상기 불량 다이 본딩 제어부에 의해 적층되는 상기 불량 다이들은 하중 분산 면적을 최대로 하기 위해 수직 방향으로 적층될 수 있도록 상기 본딩 유닛에 수직 적층 제어 신호를 인가하는 수직 본딩 제어부;를 더 포함할 수 있다.
또한, 본 발명에 따르면, 상기 제어부는, 상기 정상 다이 본딩 제어부에 의해 적층되는 상기 정상 다이들의 신호전달매체용 패드면이 노출될 수 있도록 상기 본딩 유닛에 적어도 경사 적층 제어 신호, 지그 재그 적층 제어 신호, 중심 교차 적층 제어 신호, 편심 교차 적층 제어 신호들 중 어느 하나 또는 이들의 조합들 중 어느 하나 이상을 선택하여 인가하는 단차 본딩 제어부;를 더 포함할 수 있다.
한편, 상기 과제를 해결하기 위한 본 발명의 사상에 따른 다이 본딩 방법은, (a) 웨이퍼의 다이를 검사하는 검사 장치로부터 정상 등급으로 판별된 정상 다이에 대한 정상 다이 정보 및 불량 등급으로 판별된 불량 다이에 대한 불량 다이 정보를 취득하는 단계; (b) 본딩 유닛이 상기 웨이퍼에서 상기 불량 다이를 픽업하고, 상기 불량 다이를 상기 기판의 1층(최하층) 위치에 적어도 1개 층 이상의 층으로 적층되게 본딩하는 단계; 및 (c) 상기 본딩 유닛이 상기 웨이퍼에서 상기 정상 다이를 픽업하고, 상기 정상 다이를 상기 기판에 본딩된 상기 불량 다이에 적어도 1개 층 이상의 층으로 적층되게 본딩하는 단계;를 포함할 수 있다.
또한, 본 발명에 따르면, 상기 (b) 단계에서, 상기 본딩 유닛은 상기 기판의 제 1 셀 영역에 상기 불량 다이를 적층하고, 상기 (c) 단계에서, 상기 본딩 유닛은 상기 기판의 상기 제 1 셀 영역의 상방으로 상기 정상 다이를 적층할 수 있다.
또한, 본 발명에 따르면, 상기 (b) 단계에서, 상기 본딩 유닛은 상기 기판의 제 1 셀 영역에 상기 불량 다이를 적층하고, 제 2 셀 영역에 다른 불량 다이를 적층하며, 상기 (c) 단계에서, 상기 본딩 유닛은 상기 기판의 상기 제 1 셀 영역의 상기 불량 다이 상에 상기 정상 다이를 적층하고, 상기 제 2 셀 영역의 상기 다른 불량 다이 상에 다른 정상 다이를 적층할 수 있다.
또한, 본 발명에 따르면, 상기 (a) 단계 이후에, (d) 발생된 상기 불량 다이의 개수에 따라 상기 불량 다이가 적층되는 불량 다이 적층 단수를 사용자의 명령 신호 또는 프로그램에 의해 결정하는 단계;를 더 포함할 수 있다.
또한, 본 발명에 따르면, 상기 (d) 단계 이후에, (e) 상기 기판의 최하층으로부터 적어도 1개 층 이상의 층으로 적층된 상기 불량 다이에 각각 신호전달매체가 연결되지 않도록 신호전달매체 생략 정보를 생성하고, 상기 기판에 적층된 상기 불량 다이에 적어도 1개 층 이상의 층으로 적층된 상기 정상 다이에 각각 신호전달매체가 연결되도록 신호전달매체 연결 정보를 생성하는 단계;를 더 포함할 수 있다.
또한, 본 발명에 따르면, 상기 (c) 단계 이후에, (f) 적층되는 상기 정상 다이들 중에서 성능 등급이 낮을수록 아래층에 배치되고, 성능 등급이 높을수록 윗층에 배치되도록 상기 본딩 유닛에 성능별 다이 본딩 제어 신호를 인가하는 단계;를 더 포함할 수 있다.
또한, 본 발명에 따르면, 상기 (f) 단계 이후에, (g) 적층된 상기 정상 다이들 중에서 최종 비정상으로 판별된 비정상 다이는 연결된 신호전달매체와는 상관없이 소프트웨어적으로 비활성화시키는 비활성 제어 신호를 인가하는 단계;를 더 포함할 수 있다.
또한, 본 발명에 따르면, 상기 (b) 단계 이후에, (h) 적층되는 상기 불량 다이들은 하중 분산 면적을 최대로 하기 위해 수직 방향으로 적층될 수 있도록 상기 본딩 유닛에 수직 적층 제어 신호를 인가하는 단계;를 더 포함할 수 있다.
또한, 본 발명에 따르면, 상기 (c) 단계 이후에, (i) 적층되는 상기 정상 다이들의 신호전달매체용 패드면이 노출될 수 있도록 상기 본딩 유닛에 적어도 경사 적층 제어 신호, 지그 재그 적층 제어 신호, 중심 교차 적층 제어 신호, 편심 교차 적층 제어 신호들 중 어느 하나 또는 이들의 조합들 중 어느 하나 이상을 선택하여 인가하는 단계;를 더 포함할 수 있다.
한편, 상기 과제를 해결하기 위한 본 발명의 사상에 따른 다이 본딩 장치는, 다이싱 테이프에 부착된 웨이퍼로부터 다이를 픽업하고, 상기 다이를 기판에 본딩하는 본딩 유닛; 및 상기 다이의 등급에 따라 상기 기판에 적층되는 상기 다이들의 적층 순서를 결정하여 상기 본딩 유닛에 적층 제어 신호를 인가하는 제어부;를 포함하고, 상기 제어부는, 상기 웨이퍼의 상기 다이를 검사하는 검사 장치로부터 정상 등급으로 판별된 정상 다이에 대한 정상 다이 정보 및 불량 등급으로 판별된 불량 다이에 대한 불량 다이 정보를 취득하는 다이 정보 취득부; 상기 본딩 유닛이 상기 웨이퍼에서 상기 불량 다이를 픽업하고, 상기 불량 다이를 상기 기판의 1층(최하층) 위치에 적어도 1개 층 이상의 층으로 적층되게 본딩할 수 있도록 상기 본딩 유닛에 불량 다이 본딩 제어 신호를 인가하는 불량 다이 본딩 제어부; 상기 본딩 유닛이 상기 웨이퍼에서 상기 정상 다이를 픽업하고, 상기 정상 다이를 상기 기판에 본딩된 상기 불량 다이에 적어도 1개 층 이상의 층으로 적층되게 본딩할 수 있도록 상기 본딩 유닛에 정상 다이 본딩 제어 신호를 인가하는 정상 다이 본딩 제어부; 상기 다이 정보 취득부에서 발생된 상기 불량 다이의 개수에 따라 상기 불량 다이가 적층되는 불량 다이 적층 단수를 사용자의 명령 신호 또는 프로그램에 의해 결정하는 불량 다이 적층 단수 결정부; 상기 기판의 최하층으로부터 적어도 1개 층 이상의 층으로 적층된 상기 불량 다이에 각각 신호전달매체가 연결되지 않도록 신호전달매체 생략 정보를 생성하는 신호전달매체 생략 제어부; 및 상기 기판에 적층된 상기 불량 다이에 적어도 1개 층 이상의 층으로 적층된 상기 정상 다이에 각각 신호전달매체가 연결되도록 신호전달매체 연결 정보를 생성하는 신호전달매체 연결 제어부;를 포함할 수 있다.
한편, 상기 과제를 해결하기 위한 본 발명의 사상에 따른 반도체 소자는, 기판; 및 상기 기판에 복수개의 층으로 적층되는 반도체 칩들;을 포함하고, 상기 반도체 칩들은, 상기 기판과 접촉되는 최하층 위치에 적어도 1개층 이상의 층으로 적층되는 불량 칩을 포함할 수 있다.
또한, 본 발명에 따르면, 상기 불량 칩에는 신호전달매체가 연결되지 않고, 상기 불량 칩들에 적층되는 정상 칩들에는 신호전달매체가 연결될 수 있다.
또한, 본 발명에 따르면, 상기 불량 칩들은 수직으로 적층되고, 상기 정상 칩들은 적어도 경사 적층, 지그 재그 적층, 중심 교차 적층, 편심 교차 적층 중 어느 하나 이상의 적층 방식으로 적층될 수 있다.
한편, 상기 과제를 해결하기 위한 본 발명의 사상에 따른 반도체 장치는, 기판; 및 상기 기판에 복수개의 층으로 적층되는 반도체 칩들;을 포함하고, 상기 반도체 칩들은, 상기 반도체 칩의 성능 등급이 낮을수록 아래층에 배치되고, 성능 등급이 높을수록 윗층에 배치될 수 있다.
상기한 바와 같이 이루어진 본 발명의 여러 실시예들에 따르면, 기판에 적층되는 복수층의 다이들 중에서 최하층 또는 최하층에 가까운 다이들은 기존에 버려지던 불량 다이를 본딩하여 그 상방에 적층된 정상 다이들을 보호할 수 있고, 이로 인하여 멀티칩 반도체 소자의 불량품 발생율을 낮춰서 제품의 수율을 크게 향상시키고, 제품의 성능을 높일 수 있으며, 외부 충격이나 열적 스트레스 등에 대한 제품의 강도나 내구성을 크게 향상시킬 수 있고, 불량 다이 상에 적층되거나 기판 상에 적층되는 정상 다이는 성능 등급이 낮을수록 아래층에 배치하고 성능 등급이 높을수록 윗층에 배치하여 확률적으로 아래층에서 빈번하게 발생되는 비정상 다이 발생시, 등급이 상대적으로 낮은 아래층 다이를 소프트웨어적으로 비활성화시킬 수 있어서 메모리 용량 손해나 고성능칩 손실 등의 피해를 최소화할 수 있는 효과를 갖는 것이다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일부 실시예들에 따른 다이 본딩 장치를 나타내는 개념도이다.
도 2는 도 1의 다이 본딩 장치의 제어부의 일례를 나타내는 블록도이다.
도 3은 도 1의 다이 본딩 장치의 웨이퍼의 정상 다이와 불량 다이를 나타내는 평면도이다.
도 4는 도 1의 다이 본딩 장치의 기판을 나타내는 평면도이다.
도 5는 도 1의 다이 본딩 장치의 기판에 적층되는 다이들의 일례를 나타내는 측면도이다.
도 6 및 도 7은 도 1의 다이 본딩 장치의 기판에 적층되는 다이들의 다른 일례를 나타내는 측면도들이다.
도 8은 도 1의 다이 본딩 장치의 기판에 수직 적층된 불량 다이들과 정상 다이들을 나타내는 측면도이다.
도 9는 도 8의 다이 본딩 장치의 기판에 수직 적층된 불량 다이들과 정상 다이들을 나타내는 사시도이다.
도 10은 도 1의 다이 본딩 장치의 기판에 수직 적층된 불량 다이들과 경사 적층된 정상 다이들을 나타내는 측면도이다.
도 11은 도 10의 다이 본딩 장치의 기판에 수직 적층된 불량 다이들과 경사 적층된 정상 다이들을 나타내는 사시도이다.
도 12는 도 1의 다이 본딩 장치의 기판에 수직 적층된 불량 다이들과 지그재그 적층된 정상 다이들을 나타내는 측면도이다.
도 13은 도 12의 다이 본딩 장치의 기판에 수직 적층된 불량 다이들과 지그재그 적층된 정상 다이들을 나타내는 사시도이다.
도 14는 도 1의 다이 본딩 장치의 기판에 수직 적층된 불량 다이들과 중심 교차 적층된 정상 다이들을 나타내는 측면도이다.
도 15는 도 14의 다이 본딩 장치의 기판에 수직 적층된 불량 다이들과 중심 교차 적층된 정상 다이들을 나타내는 사시도이다.
도 16은 도 1의 다이 본딩 장치의 기판에 수직 적층된 불량 다이들과 편심 교차 적층된 정상 다이들을 나타내는 사시도이다.
도 17은 도 1의 다이 본딩 장치의 기판에 수직 적층된 불량 다이들과 등급에 따라 적층된 정상 다이들을 나타내는 측면도이다.
도 18은 도 1의 다이 본딩 장치의 제어부의 다른 일례를 나타내는 블록도이다.
도 19는 도 1의 다이 본딩 장치의 기판에 등급에 따라 적층된 정상 다이들을 나타내는 측면도이다.
도 20은 본 발명의 일부 실시예들에 따른 다이 본딩 방법을 나타내는 순서도이다.
도 21은 본 발명의 일부 다른 실시예들에 따른 다이 본딩 방법을 나타내는 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
한편, 도면에서 구성 요소의 크기나 형상, 선의 두께 등은 이해의 편의상 다소 과장되게 표현되어 있을 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 다이 본딩 장치(100)를 나타내는 개념도이다.
도 1에 도시된 바와 같이, 본 발명의 일부 실시예들에 따른 다이 본딩 장치(100)는, 다이싱 테이프(T)에 부착된 웨이퍼(W)로부터 다이(D)를 픽업하고, 다이(D)를 기판(S)에 본딩하는 본딩 유닛(10) 및 다이(D)의 등급에 따라 기판(S)에 적층되는 다이(D)들의 적층 순서를 결정하여 본딩 유닛(10)에 적층 제어 신호를 인가하는 제어부(20)를 포함할 수 있다.
여기서, 본 발명의 일부 실시예들에 따른 다이 본딩 장치(100)는, 멀티칩 반도체 장치를 적층 방식으로 제조하기 위해 사용될 수 있는 장치로서, 프로브 카드 등을 통해 웨이퍼(W)의 개별 다이(D)들을 전기적으로 검사하여 동작 성능에 따라 다이별 등급 정보를 생성하는 검사 장치(E)의 이후에 설치될 수 있다.
더욱 구체적으로 예를 들면, 본 발명의 일부 실시예들에 따른 다이 본딩 장치(100)에서, 다이싱 공정에 의해 복수의 다이(D)들로 개별화된 웨이퍼(W)는 다이싱 테이프(T)를 통해 대략 원형 링 형태를 갖는 마운트 프레임(13)에 지지될 수 있고, 웨이퍼(W)는 웨이퍼(W)를 지지하기 위한 웨이퍼 스테이지(WS)의 다이싱 테이프(T) 상에 부착된 상태로 제공될 수 있으며, 웨이퍼 스테이지(WS) 상에는, 다이싱 테이프(T)의 가장자리 부위를 지지하기 위한 확장 링(14)과, 마운트 프레임(13)을 파지하기 위한 클램프(15)와, 클램프(15)를 하방으로 이동시킴으로써 다이싱 테이프(T)를 확장시키는 구동부(미도시) 등이 설치될 수 있다.
웨이퍼 스테이지(WS)의 하부에는 다이싱 테이프(T) 상의 다이(D)들을 선택적으로 다이싱 테이프(T)로부터 분리시키기 위한 다이 이젝터(16)가 배치될 수 있으며, 웨이퍼 스테이지(WS)의 상부에는 다이(D)들을 선택적으로 픽업하여 기판 상에 본딩하기 위한 본딩 유닛(10)이 배치될 수 있다.
여기서, 본딩 유닛(10)은 웨이퍼(W)로부터 다이(D)들을 선택적으로 픽업하여 중간 스테이지(MS)로 이송시키는 픽업 유닛(11) 및 다이(D)를 중간 스테이지(MS)로부터 기판 스테이지(SS) 상의 기판(S)까지 다이 어태치하는 어태치 유닛(12)을 포함할 수 있다.
도시하지 않았지만, 이러한 픽업 유닛(11)은 픽업 헤드를 승하강시키는 승하강 장치나 전후좌우 이동시키는 이동 장치 등을 포함할 수 있고, 어태치 유닛(12) 역시 어태치 헤드를 승하강시키는 승하강 장치나 전후좌우 이동시키는 이동 장치 등을 포함할 수 있다.
그러나, 이러한 본딩 유닛(10)은 픽업 유닛(11) 및 어태치 유닛(12)으로 역할이 나누어지는 것에만 국한되지 않는 것으로서, 예컨대, 중간 스테이지(SS)가 생략되고 하나의 본딩 유닛(10)이 픽업 유닛(11)과 어태치 유닛(12)의 역할을 겸하는 단일 본딩 유닛이 적용되는 것도 가능하다.
또한, 도시되지는 않았으나, 웨이퍼 스테이지(WS)는 다이(D)의 선택적인 픽업을 위해 수평 방향으로 이동될 수 있다. 즉 픽업하고자 하는 다이(D)가 다이 이젝터(16) 상부에 위치되도록 웨이퍼 스테이지(WS)가 스테이지 구동부(미도시)에 의해 수평 방향으로 이동될 수 있다. 아울러, 웨이퍼 스테이지(WS)의 상부에는 픽업하고자 하는 다이(D)를 검출하고 그 위치를 확인하기 위한 카메라(17)가 배치될 수있다.
한편, 상기에서는 하나의 본딩 유닛(10)이 설명되고 있으나, 다이 본딩 공정에 소요되는 시간을 단축하고 보다 효율적인 본딩 공정을 수행하기 위해 두 개 이상의 본딩 유닛(10)들을 구비할 수도 있다. 아울러, 기판(S)을 공급하기 위한 기판 공급 유닛을 구비할 수 있으며, 도시되지는 않았으나, 기판 공급 유닛은 서로 다른 제 1 기판과 제 2 기판 등을 동시에 공급할 수도 있다.
또한, 예컨대, 다이(D)의 하부면에는 다이(D)의 적층을 위해 다이 어태치 필름(미도시)(Die Attach Film; DAF)이 구비될 수 있으며, 본딩 유닛(10)은 다이(D)을 설정된 순서에 따라 픽업하여 기판 스테이지(SS) 상의 기판(S)에 적층 방식으로 본딩할 수 있다.
따라서, 도 1에 도시된 바와 같이, 웨이퍼 스테이지(WS)의 다이싱 테이프(T)에 부착된 웨이퍼(W)로부터 분리된 다이(D)는 본딩 유닛(10)에 의해서 중간 스테이지(MS)를 거쳐서 기판 스테이지(SS) 상의 PCB 등의 기판(S)에 복수층으로 적층될 수 있다.
도 2는 도 1의 다이 본딩 장치(100)의 제어부(20)의 일례를 나타내는 블록도이다.
도 1 및 도 2에 도시된 바와 같이, 예컨대, 제어부(20)는, 본딩 유닛(10)의 픽업 및 본딩 순서를 제어하는 것으로서, 웨이퍼(W)의 다이(D)를 검사하는 검사 장치(E)로부터 정상 등급으로 판별된 정상 다이(1)에 대한 정상 다이 정보 및 불량 등급으로 판별된 불량 다이(2)에 대한 불량 다이 정보를 취득하는 다이 정보 취득부(21)와, 본딩 유닛(10)이 웨이퍼(W)에서 불량 다이(2)를 픽업하고, 불량 다이(2)를 기판(S)의 1층(최하층) 위치에 적어도 1개 층 이상의 층으로 적층되게 본딩할 수 있도록 본딩 유닛(10)에 불량 다이 본딩 제어 신호를 인가하는 불량 다이 본딩 제어부(22) 및 본딩 유닛(10)이 웨이퍼(W)에서 정상 다이(1)를 픽업하고, 정상 다이(1)를 상기 기판(S)에 본딩된 불량 다이(2)에 적어도 1개 층 이상의 층으로 적층되게 본딩할 수 있도록 본딩 유닛(10)에 정상 다이 본딩 제어 신호를 인가하는 정상 다이 본딩 제어부(23)를 포함할 수 있다.
따라서, 이러한 제어부(20)를 이용하여 웨이퍼(W)의 다이(D)를 검사하는 검사 장치(E)로부터 정상 등급으로 판별된 정상 다이(1)에 대한 정상 다이 정보 및 불량 등급으로 판별된 불량 다이(2)에 대한 불량 다이 정보를 취득하고, 본딩 유닛(10)이 웨이퍼(W)에서 위치가 파악된 불량 다이(2)를 먼저 픽업하고, 불량 다이(2)를 기판(S)의 1층(최하층) 위치에 적어도 1개 층 이상의 층으로 적층되게 본딩하고, 본딩 유닛(10)이 웨이퍼(W)에서 위치가 파악된 정상 다이(1)를 픽업하고, 정상 다이(1)를 상기 기판(S)에 본딩된 불량 다이(2)에 적어도 1개 층 이상의 층으로 적층되게 본딩하는 일련의 과정을 수행할 수 있다.
도 3은 도 1의 다이 본딩 장치(100)의 웨이퍼의 정상 다이(1)와 불량 다이(2)를 나타내는 평면도이다.
또한, 예컨대, 도 3에 도시된 바와 같이 복수의 다이(D)로 이루어진 웨이퍼(10)는 웨이퍼 스테이지(WS)의 다이싱 테이프(T)에 부착될 수 있는 것으로서, 다이 본딩 공정 이전에 프로브 카드 등을 이용하여 전기적인 검사를 통해 동작 성능에 따라 각각 등급이 부여될 수 있다.
도 4는 도 1의 다이 본딩 장치(100)의 기판(S)을 나타내는 평면도이다.
또한, 예컨대, 도 4에 도시된 바와 같이, 인쇄회로기판(PCB)나 매탈 기판이나 세라믹 기판 등의 기판(S)에는 제 1 셀 영역(A1), 제 2 셀 영역(A2) 등 복수개의 셀 영역들이 형성될 수 있고, 이러한 셀 영역(A1)(A2)들의 상방으로 먼저 불량 다이(2)들이 본딩될 수 있으며, 본딩된 불량 다이(2)들의 상면에 정상 다이(1)들이 적층될 수 있다.
도 5는 도 1의 다이 본딩 장치(100)의 기판(S)에 적층되는 다이(1)(2)들의 일례를 나타내는 측면도이다.
즉, 도 5에 도시된 바와 같이, 본딩 유닛(10)은 기판(S)의 제 1 셀 영역(A1)에 불량 다이(2)를 먼저 적층하고, 제 1 셀 영역(A1)에 적층된 불량 다이(2)의 상방으로 복수개의 정상 다이(1)를 모두 적층한 다음, 이어서, 기판(S)의 제 2 셀 영역(A2)에 불량 다이(2)를 적층하고, 제 2 셀 영역(A2)에 적층된 불량 다이(2)의 상방으로 복수개의 정상 다이(1)를 적층할 수 있다.
도 6 및 도 7은 도 1의 다이 본딩 장치(100)의 기판(S)에 적층되는 다이(1)(2)들의 다른 일례를 나타내는 측면도들이다.
이외에도, 먼저 도 6에 도시된 바와 같이, 본딩 유닛(10)은 기판(S)의 제 1 셀 영역(A1), 제 2 셀 영역(A2)을 포함한 모든 셀 영역에 불량 다이(2)를 모두 적층한 다음, 도 7에 도시된 바와 같이, 기판(S)의 제 1 셀 영역(A1)의 불량 다이(2), 제 2 셀 영역(A2)의 불량 다이(2)를 포함한 모든 셀 영역에 적층된 불량 다이(2)들 상에 정상 다이(1)를 모두 적층하는 것도 가능하다.
도 8은 도 1의 다이 본딩 장치(100)의 기판(S)에 수직 적층된 불량 다이(2)들과 정상 다이(1)들을 나타내는 측면도이고, 도 9는 도 8의 다이 본딩 장치(100)의 기판(S)에 수직 적층된 불량 다이(2)들과 정상 다이(1)들을 나타내는 사시도이다.
도 1 내지 도 9에 도시된 바와 같이, 예컨대, 제어부(20)는, 다이 정보 취득부(21)에서 발생된 불량 다이(2)의 개수에 따라 불량 다이(2)가 적층되는 불량 다이 적층 단수를 사용자의 명령 신호 또는 프로그램에 의해 결정하는 불량 다이 적층 단수 결정부(24)와, 기판(S)의 최하층으로부터 적어도 1개 층 이상(도면에서는 1층 및 2층)의 층으로 적층된 불량 다이(2)에 각각 본딩 와이어나, 관통 실리콘 비아(TSV, Through Silicon Via)나 범프 등의 신호전달매체(M)가 연결되지 않도록 신호전달매체 생략 정보를 생성하는 신호전달매체 생략 제어부(25) 및 기판(S)에 적층된 불량 다이(2)에 적어도 1개 층 이상의 층으로 적층된 정상 다이(1)에 각각 신호전달매체(M)가 연결되도록 신호전달매체 연결 정보를 생성하는 신호전달매체 연결 제어부(26)를 더 포함할 수 있다.
여기서, 도 8 및 도 9에 도시된 바와 같이, 기판(S) 상에 불량 다이(2)들이 수직으로 적층되고, 그 위에 정상 다이(1)들이 수직으로 적층될 수 있다.
따라서, 이러한 제어부(20)를 이용하여 불량 다이(2)가 적층되는 불량 다이 적층 단수를 사용자의 명령 신호 또는 프로그램에 의해 결정하고, 불량 다이(2)에는 불필요한 신호전달매체(M)가 연결되지 않게 하며, 정상 다이(1)에만 각각 신호전달매체(M)가 연결되도록 할 수 있다.
그러므로, 기판(S)에 적층되는 복수층의 다이(D)들 중에서 최하층 또는 최하층에 가까운 다이(D)들은 기존에 버려지던 불량 다이(2)를 본딩하여 그 상방에 적층된 정상 다이(1)들을 보호할 수 있고, 이로 인하여 멀티칩 반도체 소자의 불량품 발생율을 낮춰서 제품의 수율을 크게 향상시키고, 제품의 성능을 높일 수 있으며, 외부 충격이나 열적 스트레스 등에 대한 제품의 강도나 내구성을 크게 향상시킬 수 있다.
따라서, 도 8에 도시된 바와 같이, 이러한 본 발명의 일부 실시예들에 따른 다이 본딩 장치(100)에 의해 제조된 반도체 장치(1000)는, 기판(S) 및 기판(S)에 복수개의 층으로 적층되는 반도체 칩(C)들을 포함하는 것으로서, 반도체 칩(C)들은, 기판(S)과 접촉되는 최하층 위치에 적어도 1개층 이상의 층으로 적층되는 불량 칩(C2)을 포함할 수 있다.
또한, 예컨대, 불량 칩(C2)에는 신호전달매체(M)가 연결되지 않고, 불량 칩(C2)들 상에 적층되는 정상 칩(C1)들에는 신호전달매체(M)가 연결될 수 있다.
도 10은 도 1의 다이 본딩 장치(100)의 기판(S)에 수직 적층된 불량 다이(2)들과 경사 적층된 정상 다이(1)들을 나타내는 측면도이고, 도 11은 도 10의 다이 본딩 장치(100)의 기판(S)에 수직 적층된 불량 다이(2)들과 경사 적층된 정상 다이(1)들을 나타내는 사시도이다.
도 2와, 도 10 및 도 11에 도시된 바와 같이, 예컨대, 제어부(20)는, 불량 다이 본딩 제어부(22)에 의해 적층되는 불량 다이(2)들은 하중 분산 면적을 최대로 하기 위해 수직 방향으로 적층될 수 있도록 본딩 유닛(10)에 수직 적층 제어 신호를 인가하는 수직 본딩 제어부(29) 및 정상 다이 본딩 제어부(23)에 의해 적층되는 정상 다이(1)들의 신호전달매체용 패드면(F)이 노출될 수 있도록 본딩 유닛(10)에 경사 적층 제어 신호를 인가하는 단차 본딩 제어부(30)를 더 포함할 수 있다.
따라서, 제어부(20)의 단차 본딩 제어부(30)에 의하면, 기판(S) 상에 신호전달매체(M)를 연결할 필요가 없는 불량 다이(2)들은 충격이나 하중이 최대한 넓게 분산되도록 수직으로 적층되고, 그 위에 정상 다이(1)들은 신호전달매체용 패드면(F)이 노출될 수 있도록 마치 계단 형태로 경사 적층될 수 있다.
도 12는 도 1의 다이 본딩 장치(100)의 기판(S)에 수직 적층된 불량 다이(2)들과 지그재그 적층된 정상 다이(1)들을 나타내는 측면도이고, 도 13은 도 12의 다이 본딩 장치(100)의 기판(S)에 수직 적층된 불량 다이(2)들과 지그재그 적층된 정상 다이(1)들을 나타내는 사시도이다.
이외에도, 도 2와, 도 12 및 도 13에 도시된 바와 같이, 제어부(20)의 단차 본딩 제어부(30)에 의하면, 기판(S) 상에 신호전달매체(M)를 연결할 필요가 없는 불량 다이(2)들은 충격이나 하중이 최대한 넓게 분산되도록 수직으로 적층되고, 그 위에 정상 다이(1)들은 신호전달매체용 패드면(F)이 노출될 수 있도록 마치 벽돌을 쌓는 것처럼 지그 재그 형태로 적층될 수 있다.
도 14는 도 1의 다이 본딩 장치(100)의 기판(S)에 수직 적층된 불량 다이(2)들과 중심 교차 적층된 정상 다이(1)들을 나타내는 측면도이고, 도 15는 도 14의 다이 본딩 장치(100)의 기판(S)에 수직 적층된 불량 다이(2)들과 중심 교차 적층된 정상 다이들을 나타내는 사시도이다.
이외에도, 도 2와, 도 14 및 도 15에 도시된 바와 같이, 제어부(20)의 단차 본딩 제어부(30)에 의하면, 기판(S) 상에 신호전달매체(M)를 연결할 필요가 없는 불량 다이(2)들은 충격이나 하중이 최대한 넓게 분산되도록 수직으로 적층되고, 그 위에 정상 다이(1)들은 신호전달매체용 패드면(F)이 노출될 수 있도록 다이들의 중심을 기준으로 90도씩 교대로 교차하여 배치시키는 중심 교차 형태로 적층될 수 있다.
도 16은 도 1의 다이 본딩 장치(100)의 기판(S)에 수직 적층된 불량 다이(2)들과 편심 교차 적층된 정상 다이(1)들을 나타내는 사시도이다.
이외에도, 도 2와, 도 146에 도시된 바와 같이, 제어부(20)의 단차 본딩 제어부(30)에 의하면, 기판(S) 상에 신호전달매체(M)를 연결할 필요가 없는 불량 다이(2)들은 충격이나 하중이 최대한 넓게 분산되도록 수직으로 적층되고, 그 위에 정상 다이(1)들은 신호전달매체용 패드면(F)이 노출될 수 있도록 다이들의 일측면을 기준으로 90도씩 교대로 교차하여 배치시키는 편심 교차 형태로 적층될 수 있다.
그러나, 이러한 다양한 형태의 적층 방식은 도면에만 국한되지 않는 것으로서, 매우 다양한 형태로 혼합되어 적용되는 것도 가능하다.
따라서, 제어부(20)를 이용하여 불량 다이(2)들은 하중 분산 면적을 최대로 하기 위해 수직 방향으로 적층되고, 정상 다이(1)들은 수직 적층되거나 또는 도 10에 도시된 바와 같이, 신호전달매체용 패드면(F)이 노출될 수 있도록 본딩 유닛(10)에 의해 경사 적층되거나, 지그 재그 적층되거나, 중심 교차 적층되거나, 편심 교차 적층될 수 있다.
도 17은 도 1의 다이 본딩 장치(100)의 기판(S)에 수직 적층된 불량 다이(2)들과 등급에 따라 적층된 정상 다이(1)들을 나타내는 측면도이다.
도 2 및 도 17에 도시된 바와 같이, 제어부(20)는, 정상 다이 본딩 제어부(23)에 의해 적층되는 정상 다이(1)들 중에서 성능 등급이 낮을수록 아래층에 배치되고, 성능 등급이 높을수록 윗층에 배치되도록 상기 본딩 유닛(10)에 성능별 다이 본딩 제어 신호를 인가하는 성능별 다이 본딩 제어부(27) 및 적층된 상기 정상 다이(1)들 중에서 최종 비정상으로 판별된 비정상 다이는 연결된 신호전달매체(M)와는 상관없이 소프트웨어적으로 비활성화시키는 비활성 제어 신호를 인가하는 비활성 제어부(28)를 더 포함할 수 있다.
여기서, 예컨대, 1층 및 2층은 폐기 등급으로 설정된 7등급인 불량 다이(2)가 적층되고, 그 위에 적층된 정상 다이(1)들은 예를 들면, 아래에서 위쪽으로 6등급 다이(1-6), 5등급 다이(1-5), 4등급 다이(1-4), 3등급 다이(1-3), 1등급 다이(1-1), 다른 1등급 다이(1-1)의 순서로 배치될 수 있다. 즉 평가된 성능 등급에 따라 1등급 내지 6등급들 중에서 성능 등급이 낮을수록 아래층에 배치되고, 성능 등급이 높을수록 윗층에 배치될 수 있다.
따라서, 제어부(20)를 이용하여, 정상 다이(1)들 중에서 성능 등급이 낮을수록 파손될 확률이 높은 아래층에 배치하고, 성능 등급이 높을수록 파손될 확률이 낮은 윗층에 배치하여 적층된 상기 정상 다이(1)들 중에서 주로 하층에서 최종 비정상으로 판별된 비정상 다이는 신호전달매체(M)가 연결되어 있다 하더라도 소프트웨어적으로 비활성화시키는 일련의 과정을 수행할 수 있다.
도 17에 도시된 바와 같이, 이러한 본 발명의 일부 다른 실시예들에 따른 다이 본딩 장치(100)에 의해 제조된 반도체 장치(2000)는, 기판(S) 및 기판(S)에 복수개의 층으로 적층되는 반도체 칩(C)들을 포함하는 것으로서, 반도체 칩(C)들은, 기판(S)과 접촉되는 최하층 위치에 적어도 1개층 이상의 층으로 적층되는 불량 칩(C2)을 포함할 수 있다.
또한, 예컨대, 불량 칩(C2)에는 신호전달매체(M)가 연결되지 않고, 불량 칩(C2)들 상에 적층되는 정상 칩(C1)들에는 신호전달매체(M)가 연결될 수 있다.
여기서, 적층되는 정상 다이(1)들 중에서 성능 등급이 낮을수록 아래층에 배치되고, 성능 등급이 높을수록 윗층에 배치될 수 있다.
그러므로, 불량 다이(1) 상에 적층되는 정상 다이(1)는 성능 등급이 낮을수록 아래층에 배치하고 성능 등급이 높을수록 윗층에 배치하여 확률적으로 아래층에서 빈번하게 발생되는 비정상 다이 발생시, 등급이 상대적으로 낮은 아래층 다이를 소프트웨어적으로 비활성화시킬 수 있어서 메모리 용량 손해나 고성능칩 손실 등의 피해를 최소화할 수 있다.
도 18은 도 1의 다이 본딩 장치(100)의 제어부(40)의 다른 일례를 나타내는 블록도이고, 도 19는 도 1의 다이 본딩 장치(100)의 기판(S)에 성능 등급에 따라 적층된 정상 다이(1)들을 나타내는 측면도이다.
도 1과, 도 18 및 도 19에 도시된 바와 같이, 제어부(40)는, 웨이퍼(W)의 다이(D)를 전기적 성능을 검사하는 검사 장치(E)로부터 각각의 다이(D)에 대한 성능 등급 정보를 취득하는 성능 정보 취득부(41) 및 본딩 유닛(10)이 웨이퍼(W)에서 다이(D)를 픽업하고, 픽업한 다이(D)의 성능 등급이 낮을수록 아래층에 배치되고, 성능 등급이 높을수록 윗층에 배치되도록 본딩 유닛(10)에 성능별 다이 본딩 제어 신호를 인가하는 성능별 다이 본딩 제어부(42)를 포함할 수 있다.
여기서, 예컨대, 기판(S)에 적층된 정상 다이(1)들은 아래에서 위쪽으로 6등급 다이(1-6), 다른 6등급 다이(1-6), 5등급 다이(1-5), 4등급 다이(1-4), 다른 4등급 다이(1-4), 2등급 다이(1-2), 1등급 다이(1-1), 다른 1등급 다이(1-1)의 순서로 배치될 수 있다.
즉 평가된 성능 등급에 따라 1등급 내지 6등급들 중에서 성능 등급이 낮을수록 아래층에 배치되고, 성능 등급이 높을수록 윗층에 배치될 수 있다.
따라서, 제어부(20)를 이용하여, 정상 다이(1)들 중에서 성능 등급이 낮을수록 파손될 확률이 높은 아래층에 배치하고, 성능 등급이 높을수록 파손될 확률이 낮은 윗층에 배치하여 적층된 상기 정상 다이(1)들 중에서 주로 하층에서 최종 비정상으로 판별된 비정상 다이는 신호전달매체(M)가 연결되어 있다 하더라도 소프트웨어적으로 비활성화시키는 일련의 과정을 수행할 수 있다.
도 17에 도시된 바와 같이, 이러한 본 발명의 일부 또 다른 실시예들에 따른 다이 본딩 장치(100)에 의해 제조된 반도체 장치(3000)는, 기판(S) 및 기판(S)에 복수개의 층으로 적층되는 반도체 칩(C)들을 포함하고, 반도체 칩(C)들은, 반도체 칩(C)의 성능 등급이 낮을수록 아래층에 배치되고, 성능 등급이 높을수록 윗층에 배치될 수 있다.
그러므로, 기판(S)에 적층되는 복수층의 다이(D)들 중에서 최하층 또는 최하층에 가까운 다이들은 기존에 버려지던 불량 다이(2)를 본딩하여 그 상방에 적층된 정상 다이(1)들을 보호할 수 있고, 이로 인하여 멀티칩 반도체 소자의 불량품 발생율을 낮춰서 제품의 수율을 크게 향상시키고, 제품의 성능을 높일 수 있으며, 외부 충격이나 열적 스트레스 등에 대한 제품의 강도나 내구성을 크게 향상시킬 수 있고, 불량 다이(2) 상에 적층되거나 기판 상에 적층되는 정상 다이(2)는 성능 등급이 낮을수록 아래층에 배치하고 성능 등급이 높을수록 윗층에 배치하여 확률적으로 아래층에서 빈번하게 발생되는 비정상 다이 발생시, 등급이 상대적으로 낮은 아래층 다이를 소프트웨어적으로 비활성화시킬 수 있어서 메모리 용량 손해나 고성능칩 손실 등의 피해를 최소화할 수 있다.
도 20은 본 발명의 일부 실시예들에 따른 다이 본딩 방법을 나타내는 순서도이다.
도 1 내지 도 20에 도시된 바와 같이, 본 발명의 일부 실시예들에 따른 다이 본딩 방법은, (a) 웨이퍼(W)의 다이(D)를 검사하는 검사 장치(E)로부터 정상 등급으로 판별된 정상 다이(1)에 대한 정상 다이 정보 및 불량 등급으로 판별된 불량 다이(2)에 대한 불량 다이 정보를 취득하는 단계와, (b) 본딩 유닛(10)이 상기 웨이퍼(W)에서 상기 불량 다이(2)를 픽업하고, 상기 불량 다이(2)를 상기 기판(S)의 1층(최하층) 위치에 적어도 1개 층 이상의 층으로 적층되게 본딩하는 단계 및 (c) 상기 본딩 유닛(10)이 상기 웨이퍼(W)에서 상기 정상 다이(1)를 픽업하고, 상기 정상 다이(1)를 상기 기판(S)에 본딩된 상기 불량 다이(2)에 적어도 1개 층 이상의 층으로 적층되게 본딩하는 단계를 포함할 수 있다.
여기서, 상기 (b) 단계에서, 상기 본딩 유닛(10)은 상기 기판(S)의 제 1 셀 영역(A1)에 상기 불량 다이를 적층하고, 상기 (c) 단계에서, 상기 본딩 유닛(10)은 상기 기판(S)의 상기 제 1 셀 영역(A1)의 상방으로 상기 정상 다이(1)를 적층할 수 있다.
이외에도, 상기 (b) 단계에서, 상기 본딩 유닛(10)은 상기 기판(S)의 제 1 셀 영역(A1)에 상기 불량 다이(2)를 적층하고, 제 2 셀 영역(A2)에 다른 불량 다이(2)를 적층하며, 상기 (c) 단계에서, 상기 본딩 유닛(10)은 상기 기판(S)의 상기 제 1 셀 영역(A1)의 상기 불량 다이(2) 상에 상기 정상 다이(1)를 적층하고, 상기 제 2 셀 영역(A2)의 상기 다른 불량 다이(2) 상에 다른 정상 다이(1)를 적층할 수 있다.
도 21은 본 발명의 일부 다른 실시예들에 따른 다이 본딩 방법을 나타내는 순서도이다.
도 21에 도시된 바와 같이, 본 발명의 일부 다른 실시예들에 따른 다이 본딩 방법은, (a) 웨이퍼(W)의 다이(D)를 검사하는 검사 장치(E)로부터 정상 등급으로 판별된 정상 다이(1)에 대한 정상 다이 정보 및 불량 등급으로 판별된 불량 다이(2)에 대한 불량 다이 정보를 취득하는 단계와, (d) 발생된 상기 불량 다이(2)의 개수에 따라 상기 불량 다이(2)가 적층되는 불량 다이 적층 단수를 사용자의 명령 신호 또는 프로그램에 의해 결정하는 단계와, (b) 본딩 유닛(10)이 상기 웨이퍼(W)에서 상기 불량 다이(2)를 픽업하고, 상기 불량 다이(2)를 상기 기판(S)의 1층(최하층) 위치에 적어도 1개 층 이상의 층으로 적층되게 본딩하는 단계와, (h) 적층되는 상기 불량 다이(2)들은 하중 분산 면적을 최대로 하기 위해 수직 방향으로 적층될 수 있도록 상기 본딩 유닛(10)에 수직 적층 제어 신호를 인가하는 단계와, (c) 상기 본딩 유닛(10)이 상기 웨이퍼(W)에서 상기 정상 다이(1)를 픽업하고, 상기 정상 다이(1)를 상기 기판(S)에 본딩된 상기 불량 다이(2)에 적어도 1개 층 이상의 층으로 적층되게 본딩하는 단계와, (f) 적층되는 상기 정상 다이(1)들 중에서 성능 등급이 낮을수록 아래층에 배치되고, 성능 등급이 높을수록 윗층에 배치되도록 상기 본딩 유닛(10)에 성능별 다이 본딩 제어 신호를 인가하는 단계와, (i) 적층되는 상기 정상 다이(1)들의 신호전달매체용 패드면(F)이 노출될 수 있도록 상기 본딩 유닛(10)에 적어도 경사 적층 제어 신호, 지그 재그 적층 제어 신호, 중심 교차 적층 제어 신호, 편심 교차 적층 제어 신호들 중 어느 하나 또는 이들의 조합들 중 어느 하나 이상을 선택하여 인가하는 단계와, (e) 상기 기판(S)의 최하층으로부터 적어도 1개 층 이상의 층으로 적층된 상기 불량 다이(2)에 각각 신호전달매체(M)가 연결되지 않도록 신호전달매체 생략 정보를 생성하고, 상기 기판(S)에 적층된 상기 불량 다이(2)에 적어도 1개 층 이상의 층으로 적층된 상기 정상 다이(1)에 각각 신호전달매체(M)가 연결되도록 신호전달매체 연결 정보를 생성하는 단계 및 (g) 적층된 상기 정상 다이(1)들 중에서 최종 비정상으로 판별된 비정상 다이는 연결된 신호전달매체(M)와는 상관없이 소프트웨어적으로 비활성화시키는 비활성 제어 신호를 인가하는 단계를 포함할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
T: 다이싱 테이프
W: 웨이퍼
D: 다이
1: 정상 다이
2: 불량 다이
S: 기판
A1: 제 1 셀 영역
A2: 제 2 셀 영역
E: 검사 장치
M: 신호전달매체
F: 신호전달매체용 패드면
WS: 웨이퍼 스테이지
MS: 중간 스테이지
SS: 기판 스테이지
10: 본딩 유닛
11: 픽업 유닛
12: 어태치 유닛
13: 마운트 프레임
14: 확장 링
15: 클램프
16: 다이 이젝터
17: 카메라
20, 40: 제어부
21: 다이 정보 취득부
22: 불량 다이 본딩 제어부
23: 정상 다이 본딩 제어부
24: 불량 다이 적층 단수 결정부
25: 신호전달매체 생략 제어부
26: 신호전달매체 연결 제어부
27: 성능별 다이 본딩 제어부
28: 비활성 제어부
29: 수직 본딩 제어부
30: 단차 본딩 제어부
41: 성능 정보 취득부
42: 성능별 다이 본딩 제어부
C: 반도체 칩
C1: 정상 칩
C2: 불량 칩
100: 다이 본딩 장치
1000, 2000, 3000: 반도체 장치

Claims (20)

  1. 다이싱 테이프에 부착된 웨이퍼로부터 다이를 픽업하고, 상기 다이를 기판에 본딩하는 본딩 유닛; 및
    상기 다이의 등급에 따라 상기 기판에 적층되는 상기 다이들의 적층 순서를 결정하여 상기 본딩 유닛에 적층 제어 신호를 인가하는 제어부;
    를 포함하는, 다이 본딩 장치.
  2. 제 1 항에 있어서,
    상기 제어부는,
    상기 웨이퍼의 상기 다이를 검사하는 검사 장치로부터 정상 등급으로 판별된 정상 다이에 대한 정상 다이 정보 및 불량 등급으로 판별된 불량 다이에 대한 불량 다이 정보를 취득하는 다이 정보 취득부;
    상기 본딩 유닛이 상기 웨이퍼에서 상기 불량 다이를 픽업하고, 상기 불량 다이를 상기 기판의 1층(최하층) 위치에 적어도 1개 층 이상의 층으로 적층되게 본딩할 수 있도록 상기 본딩 유닛에 불량 다이 본딩 제어 신호를 인가하는 불량 다이 본딩 제어부; 및
    상기 본딩 유닛이 상기 웨이퍼에서 상기 정상 다이를 픽업하고, 상기 정상 다이를 상기 기판에 본딩된 상기 불량 다이에 적어도 1개 층 이상의 층으로 적층되게 본딩할 수 있도록 상기 본딩 유닛에 정상 다이 본딩 제어 신호를 인가하는 정상 다이 본딩 제어부;
    를 포함하는, 다이 본딩 장치.
  3. 제 2 항에 있어서,
    상기 제어부는,
    상기 다이 정보 취득부에서 발생된 상기 불량 다이의 개수에 따라 상기 불량 다이가 적층되는 불량 다이 적층 단수를 사용자의 명령 신호 또는 프로그램에 의해 결정하는 불량 다이 적층 단수 결정부;
    를 더 포함하는, 다이 본딩 장치.
  4. 제 2 항에 있어서,
    상기 제어부는,
    상기 기판의 최하층으로부터 적어도 1개 층 이상의 층으로 적층된 상기 불량 다이에 각각 신호전달매체가 연결되지 않도록 신호전달매체 생략 정보를 생성하는 신호전달매체 생략 제어부;
    를 더 포함하는, 다이 본딩 장치.
  5. 제 4 항에 있어서,
    상기 제어부는,
    상기 기판에 적층된 상기 불량 다이에 적어도 1개 층 이상의 층으로 적층된 상기 정상 다이에 각각 신호전달매체가 연결되도록 신호전달매체 연결 정보를 생성하는 신호전달매체 연결 제어부;
    를 더 포함하는, 다이 본딩 장치.
  6. 제 2 항에 있어서,
    상기 제어부는,
    상기 정상 다이 본딩 제어부에 의해 적층되는 상기 정상 다이들 중에서 성능 등급이 낮을수록 아래층에 배치되고, 성능 등급이 높을수록 윗층에 배치되도록 상기 본딩 유닛에 성능별 다이 본딩 제어 신호를 인가하는 성능별 다이 본딩 제어부;
    를 더 포함하는, 다이 본딩 장치.
  7. 제 6 항에 있어서,
    상기 제어부는,
    적층된 상기 정상 다이들 중에서 최종 비정상으로 판별된 비정상 다이는 소프트웨어적으로 비활성화시키는 비활성 제어 신호를 인가하는 비활성 제어부;
    를 더 포함하는, 다이 본딩 장치.
  8. 제 1 항에 있어서,
    상기 제어부는,
    상기 웨이퍼의 상기 다이를 검사하는 검사 장치로부터 각각의 다이에 대한 성능 등급 정보를 취득하는 성능 정보 취득부; 및
    상기 본딩 유닛이 상기 웨이퍼에서 상기 다이를 픽업하고, 픽업한 상기 다이의 성능 등급이 낮을수록 아래층에 배치되고, 성능 등급이 높을수록 윗층에 배치되도록 상기 본딩 유닛에 성능별 다이 본딩 제어 신호를 인가하는 성능별 다이 본딩 제어부;
    를 포함하는, 다이 본딩 장치.
  9. 제 2 항에 있어서,
    상기 제어부는,
    상기 불량 다이 본딩 제어부에 의해 적층되는 상기 불량 다이들은 하중 분산 면적을 최대로 하기 위해 수직 방향으로 적층될 수 있도록 상기 본딩 유닛에 수직 적층 제어 신호를 인가하는 수직 본딩 제어부;
    를 더 포함하는, 다이 본딩 장치.
  10. 제 2 항에 있어서,
    상기 제어부는,
    상기 정상 다이 본딩 제어부에 의해 적층되는 상기 정상 다이들의 신호전달매체용 패드면이 노출될 수 있도록 상기 본딩 유닛에 적어도 경사 적층 제어 신호, 지그 재그 적층 제어 신호, 중심 교차 적층 제어 신호, 편심 교차 적층 제어 신호들 중 어느 하나 또는 이들의 조합들 중 어느 하나 이상을 선택하여 인가하는 단차 본딩 제어부;
    를 더 포함하는, 다이 본딩 장치.
  11. (a) 웨이퍼의 다이를 검사하는 검사 장치로부터 정상 등급으로 판별된 정상 다이에 대한 정상 다이 정보 및 불량 등급으로 판별된 불량 다이에 대한 불량 다이 정보를 취득하는 단계;
    (b) 본딩 유닛이 상기 웨이퍼에서 상기 불량 다이를 픽업하고, 상기 불량 다이를 상기 기판의 1층(최하층) 위치에 적어도 1개 층 이상의 층으로 적층되게 본딩하는 단계; 및
    (c) 상기 본딩 유닛이 상기 웨이퍼에서 상기 정상 다이를 픽업하고, 상기 정상 다이를 상기 기판에 본딩된 상기 불량 다이에 적어도 1개 층 이상의 층으로 적층되게 본딩하는 단계;
    를 포함하는, 다이 본딩 방법.
  12. 제 11 항에 있어서,
    상기 (b) 단계에서, 상기 본딩 유닛은 상기 기판의 제 1 셀 영역에 상기 불량 다이를 적층하고,
    상기 (c) 단계에서, 상기 본딩 유닛은 상기 기판의 상기 제 1 셀 영역의 상방으로 상기 정상 다이를 적층하는, 다이 본딩 방법.
  13. 제 11 항에 있어서,
    상기 (b) 단계에서, 상기 본딩 유닛은 상기 기판의 제 1 셀 영역에 상기 불량 다이를 적층하고, 제 2 셀 영역에 다른 불량 다이를 적층하며,
    상기 (c) 단계에서, 상기 본딩 유닛은 상기 기판의 상기 제 1 셀 영역의 상기 불량 다이 상에 상기 정상 다이를 적층하고, 상기 제 2 셀 영역의 상기 다른 불량 다이 상에 다른 정상 다이를 적층하는, 다이 본딩 방법.
  14. 제 11 항에 있어서,
    상기 (a) 단계 이후에,
    (d) 발생된 상기 불량 다이의 개수에 따라 상기 불량 다이가 적층되는 불량 다이 적층 단수를 사용자의 명령 신호 또는 프로그램에 의해 결정하는 단계;
    를 더 포함하는, 다이 본딩 방법.
  15. 제 11 항에 있어서,
    상기 (d) 단계 이후에,
    (e) 상기 기판의 최하층으로부터 적어도 1개 층 이상의 층으로 적층된 상기 불량 다이에 각각 신호전달매체가 연결되지 않도록 신호전달매체 생략 정보를 생성하고, 상기 기판에 적층된 상기 불량 다이에 적어도 1개 층 이상의 층으로 적층된 상기 정상 다이에 각각 신호전달매체가 연결되도록 신호전달매체 연결 정보를 생성하는 단계;
    를 더 포함하는, 다이 본딩 방법.
  16. 제 11 항에 있어서,
    상기 (c) 단계 이후에,
    (f) 적층되는 상기 정상 다이들 중에서 성능 등급이 낮을수록 아래층에 배치되고, 성능 등급이 높을수록 윗층에 배치되도록 상기 본딩 유닛에 성능별 다이 본딩 제어 신호를 인가하는 단계;
    를 더 포함하는, 다이 본딩 방법.
  17. 제 16 항에 있어서,
    상기 (f) 단계 이후에,
    (g) 적층된 상기 정상 다이들 중에서 최종 비정상으로 판별된 비정상 다이는 연결된 신호전달매체와는 상관없이 소프트웨어적으로 비활성화시키는 비활성 제어 신호를 인가하는 단계;
    를 더 포함하는, 다이 본딩 방법.
  18. 제 11 항에 있어서,
    상기 (b) 단계 이후에,
    (h) 적층되는 상기 불량 다이들은 하중 분산 면적을 최대로 하기 위해 수직 방향으로 적층될 수 있도록 상기 본딩 유닛에 수직 적층 제어 신호를 인가하는 단계;
    를 더 포함하는, 다이 본딩 방법.
  19. 제 11 항에 있어서,
    상기 (c) 단계 이후에,
    (i) 적층되는 상기 정상 다이들의 신호전달매체용 패드면이 노출될 수 있도록 상기 본딩 유닛에 적어도 경사 적층 제어 신호, 지그 재그 적층 제어 신호, 중심 교차 적층 제어 신호, 편심 교차 적층 제어 신호들 중 어느 하나 또는 이들의 조합들 중 어느 하나 이상을 선택하여 인가하는 단계;
    를 더 포함하는, 다이 본딩 방법.
  20. 다이싱 테이프에 부착된 웨이퍼로부터 다이를 픽업하고, 상기 다이를 기판에 본딩하는 본딩 유닛; 및
    상기 다이의 등급에 따라 상기 기판에 적층되는 상기 다이들의 적층 순서를 결정하여 상기 본딩 유닛에 적층 제어 신호를 인가하는 제어부;를 포함하고,
    상기 제어부는,
    상기 웨이퍼의 상기 다이를 검사하는 검사 장치로부터 정상 등급으로 판별된 정상 다이에 대한 정상 다이 정보 및 불량 등급으로 판별된 불량 다이에 대한 불량 다이 정보를 취득하는 다이 정보 취득부;
    상기 본딩 유닛이 상기 웨이퍼에서 상기 불량 다이를 픽업하고, 상기 불량 다이를 상기 기판의 1층(최하층) 위치에 적어도 1개 층 이상의 층으로 적층되게 본딩할 수 있도록 상기 본딩 유닛에 불량 다이 본딩 제어 신호를 인가하는 불량 다이 본딩 제어부;
    상기 본딩 유닛이 상기 웨이퍼에서 상기 정상 다이를 픽업하고, 상기 정상 다이를 상기 기판에 본딩된 상기 불량 다이에 적어도 1개 층 이상의 층으로 적층되게 본딩할 수 있도록 상기 본딩 유닛에 정상 다이 본딩 제어 신호를 인가하는 정상 다이 본딩 제어부;
    상기 다이 정보 취득부에서 발생된 상기 불량 다이의 개수에 따라 상기 불량 다이가 적층되는 불량 다이 적층 단수를 사용자의 명령 신호 또는 프로그램에 의해 결정하는 불량 다이 적층 단수 결정부;
    상기 기판의 최하층으로부터 적어도 1개 층 이상의 층으로 적층된 상기 불량 다이에 각각 신호전달매체가 연결되지 않도록 신호전달매체 생략 정보를 생성하는 신호전달매체 생략 제어부; 및
    상기 기판에 적층된 상기 불량 다이에 적어도 1개 층 이상의 층으로 적층된 상기 정상 다이에 각각 신호전달매체가 연결되도록 신호전달매체 연결 정보를 생성하는 신호전달매체 연결 제어부;
    를 포함하는, 다이 본딩 장치.
KR1020220069488A 2022-06-08 2022-06-08 다이 본딩 장치 및 다이 본딩 방법 KR20230168789A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220069488A KR20230168789A (ko) 2022-06-08 2022-06-08 다이 본딩 장치 및 다이 본딩 방법
CN202310395514.0A CN117198925A (zh) 2022-06-08 2023-04-13 晶粒键合装置及晶粒键合方法
TW112117221A TW202349516A (zh) 2022-06-08 2023-05-09 晶粒鍵合裝置及晶粒鍵合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220069488A KR20230168789A (ko) 2022-06-08 2022-06-08 다이 본딩 장치 및 다이 본딩 방법

Publications (1)

Publication Number Publication Date
KR20230168789A true KR20230168789A (ko) 2023-12-15

Family

ID=89004079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220069488A KR20230168789A (ko) 2022-06-08 2022-06-08 다이 본딩 장치 및 다이 본딩 방법

Country Status (3)

Country Link
KR (1) KR20230168789A (ko)
CN (1) CN117198925A (ko)
TW (1) TW202349516A (ko)

Also Published As

Publication number Publication date
TW202349516A (zh) 2023-12-16
CN117198925A (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
US7482695B2 (en) Stack MCP and manufacturing method thereof
KR100541395B1 (ko) 반도체칩 적층장치, 이것을 이용한 반도체 패키지의제조방법, 그리고 이러한 방법에 의하여 제조된 반도체패키지
US20090130821A1 (en) Three dimensional packaging with wafer-level bonding and chip-level repair
JPH10144705A (ja) 多重ボンディングシステムを有するダイボンディング装置
KR101217505B1 (ko) 다이 본딩 장비 및 이를 이용한 반도체 칩의 본딩 방법
JP2008016720A (ja) 半導体装置の製造方法
US10128218B2 (en) Semiconductor device including die bond pads at a die edge
JP6116827B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
KR102080865B1 (ko) 다이 본딩 방법
KR20230168789A (ko) 다이 본딩 장치 및 다이 본딩 방법
KR102630226B1 (ko) 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법
KR101687706B1 (ko) 지지봉을 이용한 박형 칩의 적층방법
KR20120005341A (ko) 반도체 칩 및 패키지
US20210358886A1 (en) Semiconductor device including vertical bond pads
CN110556312B (zh) 晶粒接合方法
KR20050095101A (ko) 다이 부착 공정에서 얇은 두께의 칩을 픽업하는 픽업 장치
KR102654727B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
KR102267950B1 (ko) 다이 본딩 방법
KR20080088103A (ko) 어태치 장치
TW202407853A (zh) 晶粒鍵合裝置及晶粒鍵合方法
JP7328848B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP2013065876A (ja) 多層基板及びその製造方法
KR101675737B1 (ko) 지지대를 이용한 박형 칩 적층방법
CN117542750A (zh) 晶粒键合装置及晶粒键合方法
JP2010532923A (ja) 多層基板及びその製造方法