KR102080865B1 - 다이 본딩 방법 - Google Patents

다이 본딩 방법 Download PDF

Info

Publication number
KR102080865B1
KR102080865B1 KR1020180017047A KR20180017047A KR102080865B1 KR 102080865 B1 KR102080865 B1 KR 102080865B1 KR 1020180017047 A KR1020180017047 A KR 1020180017047A KR 20180017047 A KR20180017047 A KR 20180017047A KR 102080865 B1 KR102080865 B1 KR 102080865B1
Authority
KR
South Korea
Prior art keywords
bonding
dies
die
groups
grade
Prior art date
Application number
KR1020180017047A
Other languages
English (en)
Other versions
KR20190097523A (ko
Inventor
김창진
김응석
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020180017047A priority Critical patent/KR102080865B1/ko
Priority to CN201910110178.4A priority patent/CN110164777B/zh
Publication of KR20190097523A publication Critical patent/KR20190097523A/ko
Application granted granted Critical
Publication of KR102080865B1 publication Critical patent/KR102080865B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90

Abstract

다이 본딩 방법이 개시된다. 상기 다이 본딩 방법은, 동작 성능에 따라 등급이 각각 부여된 복수의 다이들로 이루어진 웨이퍼를 준비하는 단계와, 상기 다이들을 복수의 본딩 그룹들로 분할하는 단계와, 상기 본딩 그룹들에 속하는 다이들을 픽업하여 기판 상에 본딩하는 단계를 포함하며, 상기 본딩 그룹들 각각에는 상기 다이들 중 최저 등급을 갖는 다이가 하나 이하로 포함되도록 한다.

Description

다이 본딩 방법{Die bonding method}
본 발명의 실시예들은 다이 본딩 방법에 관한 것이다. 보다 상세하게는, 멀티칩 반도체 소자를 형성하기 위하여 기판 상에 다이들을 적층 방식으로 본딩하는 다이 본딩 방법에 관한 것이다.
일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있으며, 상기와 같이 형성된 반도체 소자들은 다이싱 공정을 통해 분할될 수 있고, 이어서 다이 본딩 공정을 통해 기판 상에 본딩될 수 있다.
상기 다이 본딩 공정을 수행하기 위한 장치는 복수의 다이들로 분할된 웨이퍼를 지지하는 스테이지와 상기 스테이지에 인접하도록 위치된 본딩 영역으로 기판을 이송하기 위한 기판 이송 유닛과 상기 다이들을 레시피에 따라 픽업하여 상기 기판 상에 본딩하기 위한 본딩 유닛을 포함할 수 있다. 상기와 같은 다이 본딩 장치의 일 예는 대한민국 등록특허공보 제10-0929197호에 개시되어 있다.
한편 상기 다이싱 공정을 수행하기 전에 프로브 스테이션과 같은 검사 장치를 통해 상기 다이들에 대한 전기적인 특성 검사가 수행될 수 있으며, 상기 검사 공정의 결과에 따라 상기 다이들에는 복수의 등급들이 각각 부여될 수 있다. 예를 들면, 상기 검사 공정에 의해 확인된 동작 성능에 따라 상기 웨이퍼가 5개 이상의 등급들을 갖는 다이들로 이루어진 경우 1등급 및 2등급의 다이들은 다이 본딩 공정을 통해 반도체 장치로서 제조되고, 그 이하의 등급들을 갖는 다이들은 폐기 처리될 수 있다.
그러나, 최근 기판 상에 복수의 다이들을 주어진 레시피에 따라 적층하여 멀티칩 반도체 장치를 제조하는 경우 상대적으로 낮은 등급의 다이들도 사용될 수 있다. 상기와 같이 낮은 등급들을 갖는 다이들이 사용되는 경우 반도체 장치의 제조 수율이 향상될 수 있으나 다이 본딩 공정을 효율적으로 수행하기에는 어려움이 있다. 따라서, 사용 가능한 여러 등급의 다이들이 혼재되어 있는 경우 다이 본딩 공정을 효율적으로 수행할 수 있는 방법이 요구되고 있다.
본 발명의 실시예들은 동작 성능에 따라 등급이 각각 부여된 다이들을 이용하여 멀티칩 반도체 소자들을 제조하는 경우 상기 다이들을 기판 상에 보다 효율적으로 본딩할 수 있는 다이 본딩 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 다이 본딩 방법은, 동작 성능에 따라 등급이 각각 부여된 복수의 다이들로 이루어진 웨이퍼를 준비하는 단계와, 상기 다이들을 복수의 본딩 그룹들로 분할하는 단계와, 상기 본딩 그룹들에 속하는 다이들을 픽업하여 기판 상에 본딩하는 단계를 포함할 수 있으며, 상기 본딩 그룹들 각각에는 상기 다이들 중 최저 등급을 갖는 다이가 하나 이하로 포함되도록 할 수 있다.
본 발명의 실시예들에 따르면, 상기 본딩 그룹들 중에서 상기 최저 등급을 갖는 다이를 포함하는 본딩 그룹은 상기 최저 등급보다 한 단계 높은 등급의 다이를 포함하지 않도록 설정될 수 있다.
본 발명의 실시예들에 따르면, 상기 본딩 그룹들 각각에 속하는 다이들은 서로 인접하게 위치될 수 있다.
본 발명의 실시예들에 따르면, 상기 다이들을 상기 복수의 본딩 그룹들로 분할하는 단계는, 상기 다이들 중 최저 등급을 갖는 다이를 검출하는 단계와, 상기 최저 등급을 갖는 다이가 포함되도록 제1 본딩 그룹을 설정하는 단계와, 상기 제1 본딩 그룹을 제외한 나머지 다이들을 제2 본딩 그룹들로 분할하는 단계를 포함할 수 있으며, 상기 제1 본딩 그룹은 상기 최저 등급보다 한 단계 높은 등급의 다이를 포함하지 않도록 설정될 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 본딩 그룹은 상기 최저 등급을 갖는 다이에 인접하는 다이들을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 본딩 그룹들 각각에 속하는 다이들은 멀티칩 반도체 소자를 형성하기 위하여 상기 기판 상에 적층될 수 있다.
본 발명의 실시예들에 따르면, 상기 다이들 각각의 하부면에는 다이 어태치 필름이 구비될 수 있다.
본 발명의 실시예들에 따르면, 상기 다이 본딩 방법은 상기 본딩 그룹들의 픽업 순서를 설정하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 본딩하는 단계에서는 카메라를 이용하여 픽업하고자 하는 다이의 위치를 확인하는 단계 및 상기 위치가 확인된 다이를 픽업하여 상기 기판 상에 본딩하는 단계가 상기 다이들에 대하여 반복적으로 수행될 수 있으며, 상기 픽업하고자 하는 다이가 상기 카메라에 의해 검출되지 않는 경우 상기 본딩하는 단계를 중단하고, 상기 웨이퍼 상에 남아있는 다이들에 대하여 상기 분할하는 단계를 재수행한 후 상기 본딩하는 단계를 재개할 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 다이 본딩 방법은, 동작 성능에 따라 등급이 각각 부여된 복수의 다이들로 이루어진 웨이퍼를 준비하는 단계와, 상기 다이들을 적어도 하나의 제1 본딩 그룹과 복수의 제2 본딩 그룹들로 분할하는 단계와, 상기 제1 본딩 그룹에 속하는 다이들을 픽업하여 제1 기판에 본딩하는 단계와, 상기 제2 본딩 그룹들에 속하는 다이들을 픽업하여 제2 기판에 본딩하는 단계를 포함할 수 있으며, 상기 제1 본딩 그룹은 상기 다이들 중 최저 등급을 갖는 다이 하나를 포함하도록 설정되고, 상기 제2 본딩 그룹들은 상기 최저 등급을 갖는 다이를 포함하지 않도록 설정될 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 본딩 그룹은 상기 최저 등급보다 한 단계 높은 등급의 다이를 포함하지 않도록 설정될 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 본딩 그룹 및 상기 제2 본딩 그룹들 각각에 속하는 다이들은 멀티칩 반도체 소자들을 형성하기 위하여 상기 제1 기판 및 제2 기판 상에 각각 적층될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 동작 성능에 따라 서로 다른 등급들을 각각 갖는 다이들을 이용하여 다이 본딩 공정을 수행하는 경우, 최저 등급을 갖는 다이들이 하나씩 포함되도록 제1 본딩 그룹들을 먼저 설정하고, 나머지 다이들을 이용하여 제2 본딩 그룹들을 설정하며, 상기 제1 본딩 그룹들과 제2 본딩 그룹들 각각에 속하는 다이들을 순차적으로 픽업하여 기판 상에 본딩할 수 있다.
상기와 같이 다소 낮은 등급의 다이들을 멀티칩 반도체 소자의 제조에 사용함으로써 제조 수율이 크게 향상될 수 있으며, 아울러 상기와 같이 본딩 단계를 수행하기 전에 먼저 상기 다이들을 제1 및 제2 본딩 그룹들로 분할함으로써 특정 등급의 다이들만 먼저 소진되거나 남게되는 문제점이 제거될 수 있고, 또한 다소 등급이 낮은 다이들을 효율적으로 분배함으로써 상기 멀티칩 반도체 소자의 동작 성능을 일정하게 관리할 수 있다.
추가적으로, 제1 본딩 그룹들 각각에 상기 최저 등급보다 한 단계 높은 등급을 갖는 다이가 포함되지 않도록 함으로써 멀티칩 반도체 소자의 성능 저하를 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명하기 위한 순서도이다.
도 2는 도 1에 도시된 다이 본딩 방법을 수행하기 위한 다이 본딩 장치를 설명하는 개략도이다.
도 3은 도 2에 도시된 웨이퍼의 일 예를 설명하기 위한 개략도이다.
도 4는 도 1에 도시된 S110 단계를 설명하기 위한 순서도이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명하기 위한 순서도이고, 도 2는 도 1에 도시된 다이 본딩 방법을 수행하기 위한 다이 본딩 장치를 설명하는 개략도이며, 도 3은 도 2에 도시된 웨이퍼의 일 예를 설명하기 위한 개략도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 다이 본딩 방법은 멀티칩 반도체 소자를 적층 방식으로 제조하기 위해 사용될 수 있다. 특히, 동작 성능에 따라 서로 다른 등급들이 각각 부여된 다이들(12)을 기판(미도시) 상에 본딩하기 위해 사용될 수 있다. 일 예로서, 상기 동작 성능은 웨이퍼(10) 상에 복수의 반도체 다이들(12)이 형성된 후 프로브 카드를 통해 상기 다이들(12)에 전기적인 검사 신호를 제공함으로써 확인될 수 있다. 상기와 같이 동작 성능이 확인된 후 상기 웨이퍼(10)는 다이싱 공정에 의해 복수의 다이들(12)로 개별화될 수 있으며, 다이 본딩 공정을 수행하기 위한 장치(100)로 공급될 수 있다.
상기 웨이퍼(10)는 다이싱 테이프(14)를 통해 대략 원형 링 형태를 갖는 마운트 프레임(16)에 지지된 상태에서 상기 장치(100)로 제공될 수 있으며, 상기 장치(100)는 상기 웨이퍼(10)를 지지하기 위한 웨이퍼 스테이지(110)를 구비할 수 있다. 예를 들면, 상기 웨이퍼(10)는 상기 다이싱 테이프(14) 상에 부착된 상태로 제공될 수 있으며, 상기 웨이퍼 스테이지(110) 상에는, 상기 다이싱 테이프(14)의 가장자리 부위를 지지하기 위한 확장 링(112)과, 상기 마운트 프레임(16)을 파지하기 위한 클램프(114)와, 상기 클램프(114)를 하방으로 이동시킴으로써 상기 다이싱 테이프(14)를 확장시키는 구동부(미도시) 등이 구비될 수 있다.
상기 웨이퍼 스테이지(110)의 하부에는 상기 다이싱 테이프(14) 상의 상기 다이들(12)을 선택적으로 상기 다이싱 테이프(14)로부터 분리시키기 위한 다이 이젝터(120)가 배치될 수 있으며, 상기 웨이퍼 스테이지(110)의 상부에는 상기 다이들(12)을 선택적으로 픽업하여 기판 상에 본딩하기 위한 본딩 유닛(130)이 배치될 수 있다. 그러나, 상기와 다르게, 상기 웨이퍼(10)로부터 상기 다이들(12)을 선택적으로 픽업하기 위한 픽업 유닛과, 상기 픽업 유닛에 의해 픽업된 다이(12)를 지지하기 위한 다이 스테이지가 더 구비될 수도 있으며, 이 경우 상기 본딩 유닛(130)은 상기 다이 스테이지 상으로 이송된 다이(12)를 픽업하여 상기 기판 상에 본딩할 수도 있다.
또한, 도시되지는 않았으나, 상기 웨이퍼 스테이지(110)는 상기 다이들(12)의 선택적인 픽업을 위해 수평 방향으로 이동될 수 있다. 즉 픽업하고자 하는 다이(12)가 상기 다이 이젝터(120) 상부에 위치되도록 상기 웨이퍼 스테이지(110)가 스테이지 구동부(미도시)에 의해 수평 방향으로 이동될 수 있다. 아울러, 상기 웨이퍼 스테이지(110)의 상부에는 픽업하고자 하는 다이(12)를 검출하고 그 위치를 확인하기 위한 카메라(140)가 배치될 수 있다.
한편, 상기에서는 하나의 본딩 유닛(130)이 설명되고 있으나, 상기 장치(100)는 다이 본딩 공정에 소요되는 시간을 단축하고 보다 효율적인 본딩 공정을 수행하기 위해 두 개의 본딩 유닛들을 구비할 수도 있다. 아울러, 상기 장치(100)는 상기 기판을 공급하기 위한 기판 공급 유닛을 구비할 수 있으며, 도시되지는 않았으나, 상기 기판 공급 유닛은 서로 다른 제1 기판과 제2 기판을 동시에 공급할 수도 있다.
본 발명의 일 실시예에 따르면, 상기 다이들(12)의 하부면에는 상기 다이들(12)의 적층을 위해 다이 어태치 필름(미도시)(Die Attach Film; DAF)이 구비될 수 있으며, 상기 본딩 유닛(130)은 상기 다이들(12)을 설정된 순서에 따라 픽업하여 상기 기판 상에 적층 방식으로 본딩할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명한다.
도 1을 참조하면, S100 단계에서 복수의 다이들(12)로 이루어진 웨이퍼(10)가 준비될 수 있다. 예를 들면, 상기 웨이퍼(10)가 상기 웨이퍼 스테이지(110) 상으로 제공될 수 있으며, 상기 다이들(12)은 전기적인 검사를 통해 확인된 동작 성능에 따라 각각 부여된 등급을 가질 수 있다.
S110 단계에서 상기 다이들(12)을 복수의 본딩 그룹들로 분할할 수 있다. 예를 들면, 상기 본딩 그룹들은 각각 복수의 다이들(12)로 이루어질 수 있으며, 상기 본딩 그룹들 각각에 속하는 복수의 다이들(12)은 멀티칩 반도체 소자를 형성하기 위해 각각 사용될 수 있다. 예를 들면, 상기 다이들(12)은 상기 기판 상에 적층될 개수만큼 복수의 그룹들로 분할될 수 있다. 특히, 본 발명의 일 실시예에 따르면, 상기 본딩 그룹들 각각에는 상기 다이들(12) 중에서 최저 등급을 갖는 다이(12C)가 하나 이하로 포함되도록 분할될 수 있다.
도 4는 도 1에 도시된 S110 단계를 설명하기 위한 순서도이다.
도 4를 참조하면, S112 단계에서 상기 다이들(12) 중 최저 등급을 갖는 다이들(12C)을 검출할 수 있으며, S114 단계에서 상기 최저 등급을 갖는 다이(12C)가 하나씩 포함되도록 제1 본딩 그룹들을 설정할 수 있다. 이때, 상기 제1 본딩 그룹들 각각은 상기 최저 등급을 갖는 다이들(12C) 각각에 인접하는 다이들(12)을 포함하도록 설정될 수 있다. 이는 상기 제1 본딩 그룹들에 포함된 다이들(12)을 픽업하는데 소요되는 시간을 단축시키기 위함이다.
특히, 상기 제1 본딩 그룹들 각각에는 상기 최저 등급보다 한 단계 높은 등급의 다이가 포함되지 않도록 하는 것이 바람직하다. 예를 들면, 상기 웨이퍼(10) 상에 1등급부터 3등급까지의 다이들(12)이 혼재되어 있고, 상기 제1 본딩 그룹들이 두 개의 다이들(12)을 포함하는 경우, 상기 제1 본딩 그룹들은 1등급 다이(12A)와 3등급 다이(12C)로 이루어질 수 있다. 상기와 다르게, 상기 제1 본딩 그룹들이 2등급 다이(12B)와 3등급 다이(12C)를 포함하는 경우 상기 2등급 다이(12B)와 3등급 다이(12C)로 이루어진 멀티칩 반도체 소자의 동작 성능이 크게 저하될 수 있으므로 상기 2등급 다이(12B)와 3등급 다이(12C)의 조합은 바람직하지 않다.
특히, 도 3에 도시된 바와 같이 2등급 다이(12B)와 3등급 다이(12C)가 인접하게 위치된 경우라도 상기 3등급 다이(12C)와 상기 인접하게 위치된 2등급 다이(12B)를 하나의 제1 본딩 그룹으로 설정하는 것이 아니라, 상기 3등급 다이(12C)와 인접하는 1등급 다이(12A)를 제1 본딩 그룹으로 설정하는 것이 바람직하다.
다른 예로서, 도시되지는 않았으나, 상기 웨이퍼 상에 1등급부터 4등급까지의 다이들이 혼재되어 있고, 상기 제1 본딩 그룹들이 두 개의 다이들을 포함하는 경우, 상기 제1 본딩 그룹들은 4등급 다이 하나를 포함하되 3등급 다이는 포함하지 않는 것이 바람직하다. 즉, 상기 제1 본딩 그룹들은 1등급 다이와 4등급 다이 또는 2등급 다이와 4등급 다이로 이루어질 수 있으며, 3등급 다이와 4등급 다이로 이루어지는 조합은 바람직하지 않다.
상기에서는 제1 본딩 그룹들이 두 개의 다이들(12)을 포함하는 경우에 대하여 설명하였으나, 상기 제1 본딩 그룹들 각각에 속하는 다이들(12)의 개수는 다양하게 변경될 수 있으므로 상기 제1 본딩 그룹들을 각각 이루는 다이들(12)의 개수에 의해 본 발명의 범위가 제한되지는 않을 것이다.
상기와 같이 제1 본딩 그룹들을 설정한 후, S116 단계에서 상기 제1 본딩 그룹들을 제외한 나머지 다이들(12) 즉 1등급 다이들(12A)과 2등급 다이들(12B)을 제2 본딩 그룹들로 분할할 수 있다. 상기 제2 본딩 그룹들의 경우에도 다이 픽업에 소요되는 시간을 단축하기 위해 서로 인접하는 다이들(12)을 이용하여 상기 제2 본딩 그룹들을 설정하는 것이 바람직하다.
다시 도 1을 참조하면, 상기와 같이 제1 및 제2 본딩 그룹들의 설정이 완료된 후 S120 단계에서 상기 제1 및 제2 본딩 그룹들의 픽업 순서를 설정할 수 있다. 예를 들면, 도 3에 도시된 화살표와 같이 지그재그 형태로 상기 제1 및 제2 본딩 그룹들의 픽업 순서를 설정할 수 있다.
이어서, S130 단계에서 상기 픽업 순서에 따라 상기 제1 및 제2 본딩 그룹들을 순차적으로 픽업하여 상기 기판 상에 본딩할 수 있다. 이때, 상기 S130 본딩 단계에서는 상기 카메라(140)를 이용하여 픽업하고자 하는 다이(12)의 위치를 확인하는 단계와 상기 위치가 확인된 다이(12)를 픽업하여 상기 기판 상에 본딩하는 단계가 반복적으로 수행될 수 있다. 그러나, 상기 카메라에 의해 상기 픽업하고자 하는 다이가 검출되지 않는 경우, 즉 상기 픽업하고자 하는 다이가 상기 다이싱 테이프(14) 상에 없는 경우 상기 S130 본딩 단계가 중단될 수 있다.
예를 들면, 상기 웨이퍼(10) 상의 보호 테이프를 박리하거나 상기 웨이퍼(10)를 이송하는 과정에서 상기 다이들(12) 중 어느 하나가 분실된 경우 해당 위치에서 상기 분실된 다이가 검출되지 않을 수 있으며, 이 경우 상기 S130 본딩 단계가 일시 중단될 수 있다.
상기와 같이 S130 본딩 단계가 중단되는 경우 상기 웨이퍼(10) 상에 남아있는 다이들(12)에 대하여 상기 S110 본딩 그룹 분할 단계가 재수행될 수 있으며, 이어서 상기 남아있는 다이들(12)에 대한 S130 본딩 단계가 재개될 수 있다.
도시되지는 않았으나, 본 발명의 다른 실시예에 따르면, 상기 제1 본딩 그룹들에 속하는 다이들(12)은 제1 기판 상에 본딩될 수 있으며, 상기 제2 본딩 그룹들에 속하는 다이들(12)은 상기 제1 기판과 다른 제2 기판 상에 본딩될 수 있다. 즉, 서로 다른 종류의 멀티칩 반도체 소자들의 제조가 상기 제1 본딩 그룹들 및 제2 본딩 그룹들의 다이들(12)을 이용하여 동시에 수행될 수도 있다.
한편, 상기 S130 본딩 단계에서 상기 다이들(12)은 기 설정된 본딩 레시피에 따라 상기 기판 상에 본딩될 수 있다. 상기 본딩 레시피는 상기 다이들(12)이 본딩되는 위치, 적층 순서, 적층 방향, 각 다이들의 적층 위치 등을 포함할 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 동작 성능에 따라 서로 다른 등급들을 각각 갖는 다이들(12)을 이용하여 다이 본딩 공정을 수행하는 경우, 최저 등급을 갖는 다이들(12C)이 하나씩 포함되도록 제1 본딩 그룹들을 먼저 설정하고, 나머지 다이들(12A, 12B)을 이용하여 제2 본딩 그룹들을 설정하며, 상기 제1 본딩 그룹들과 제2 본딩 그룹들 각각에 속하는 다이들(12)을 순차적으로 픽업하여 기판 상에 본딩할 수 있다.
상기와 같이 다소 낮은 등급의 다이들(12C)을 멀티칩 반도체 소자의 제조에 사용함으로써 제조 수율이 크게 향상될 수 있으며, 아울러 상기와 같이 본딩 단계를 수행하기 전에 먼저 상기 다이들(12)을 제1 및 제2 본딩 그룹들로 분할함으로써 특정 등급의 다이들만 먼저 소진되거나 남게되는 문제점이 제거될 수 있고, 또한 다소 등급이 낮은 다이들을 효율적으로 분배함으로써 상기 멀티칩 반도체 소자의 동작 성능을 일정하게 관리할 수 있다.
추가적으로, 제1 본딩 그룹들 각각에 상기 최저 등급보다 한 단계 높은 등급을 갖는 다이(12B)가 포함되지 않도록 함으로써 멀티칩 반도체 소자의 성능 저하를 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 웨이퍼 12 : 다이
12A : 1등급 다이 12B : 2등급 다이
12C : 3등급 다이 14 : 다이싱 테이프
110 : 웨이퍼 스테이지 120 : 다이 이젝터
130 : 본딩 유닛 140 : 카메라

Claims (12)

  1. 검사 공정을 통해 확인된 동작 성능에 따라 등급이 각각 부여된 사용 가능한 복수의 다이들을 포함하는 웨이퍼를 준비하는 단계;
    상기 다이들을 복수의 본딩 그룹들로 분할하는 단계; 및
    상기 본딩 그룹들에 속하는 다이들을 픽업하여 기판 상에 본딩하는 단계를 포함하되,
    상기 본딩 그룹들은 상기 다이들 중 최저 등급을 갖는 다이를 하나 포함하거나 포함하지 않도록 설정되고, 상기 최저 등급을 갖는 다이를 포함하는 본딩 그룹은 상기 최저 등급보다 한 단계 높은 등급의 다이를 포함하지 않도록 설정되는 것을 특징으로 하는 다이 본딩 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 본딩 그룹들 각각에 속하는 다이들은 서로 인접하게 위치된 것을 특징으로 하는 다이 본딩 방법.
  4. 제1항에 있어서, 상기 다이들을 상기 복수의 본딩 그룹들로 분할하는 단계는,
    상기 다이들 중 최저 등급을 갖는 다이를 검출하는 단계;
    상기 최저 등급을 갖는 다이가 하나씩 포함되도록 제1 본딩 그룹을 설정하는 단계; 및
    상기 제1 본딩 그룹을 제외한 나머지 다이들을 제2 본딩 그룹들로 분할하는 단계를 포함하는 것을 특징으로 하는 다이 본딩 방법.
  5. 제4항에 있어서, 상기 제1 본딩 그룹은 상기 최저 등급을 갖는 다이에 인접하는 다이들을 포함하는 것을 특징으로 하는 다이 본딩 방법.
  6. 제1항에 있어서, 상기 본딩 그룹들 각각에 속하는 다이들은 멀티칩 반도체 소자를 형성하기 위하여 상기 기판 상에 적층되는 것을 특징으로 하는 다이 본딩 방법.
  7. 제1항에 있어서, 상기 다이들 각각의 하부면에는 다이 어태치 필름이 구비되는 것을 특징으로 하는 다이 본딩 방법.
  8. 제1항에 있어서, 상기 본딩 그룹들의 픽업 순서를 설정하는 단계를 더 포함하는 것을 특징으로 하는 다이 본딩 방법.
  9. 제1항에 있어서, 상기 본딩하는 단계에서는 카메라를 이용하여 픽업하고자 하는 다이의 위치를 확인하는 단계 및 상기 위치가 확인된 다이를 픽업하여 상기 기판 상에 본딩하는 단계가 상기 다이들에 대하여 반복적으로 수행되며,
    상기 픽업하고자 하는 다이가 상기 카메라에 의해 검출되지 않는 경우 상기 본딩하는 단계를 중단하고,
    상기 웨이퍼 상에 남아있는 다이들에 대하여 상기 분할하는 단계를 재수행한 후 상기 본딩하는 단계를 재개하는 것을 특징으로 하는 다이 본딩 방법.
  10. 검사 공정을 통해 확인된 동작 성능에 따라 등급이 각각 부여된 사용 가능한 복수의 다이들을 포함하는 웨이퍼를 준비하는 단계;
    상기 다이들을 적어도 하나의 제1 본딩 그룹과 복수의 제2 본딩 그룹들로 분할하는 단계;
    상기 제1 본딩 그룹에 속하는 다이들을 픽업하여 제1 기판에 본딩하는 단계; 및
    상기 제2 본딩 그룹들에 속하는 다이들을 픽업하여 제2 기판에 본딩하는 단계를 포함하되,
    상기 제1 본딩 그룹은 상기 다이들 중 최저 등급을 갖는 다이 하나를 포함하고 상기 최저 등급보다 한 단계 높은 등급의 다이를 포함하지 않도록 설정되며, 상기 제2 본딩 그룹들은 상기 최저 등급을 갖는 다이를 포함하지 않도록 설정되는 것을 특징으로 하는 다이 본딩 방법.
  11. 삭제
  12. 제10항에 있어서, 상기 제1 본딩 그룹 및 상기 제2 본딩 그룹들 각각에 속하는 다이들은 멀티칩 반도체 소자들을 형성하기 위하여 상기 제1 기판 및 제2 기판 상에 각각 적층되는 것을 특징으로 하는 다이 본딩 방법.
KR1020180017047A 2018-02-12 2018-02-12 다이 본딩 방법 KR102080865B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180017047A KR102080865B1 (ko) 2018-02-12 2018-02-12 다이 본딩 방법
CN201910110178.4A CN110164777B (zh) 2018-02-12 2019-02-11 裸芯结合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180017047A KR102080865B1 (ko) 2018-02-12 2018-02-12 다이 본딩 방법

Publications (2)

Publication Number Publication Date
KR20190097523A KR20190097523A (ko) 2019-08-21
KR102080865B1 true KR102080865B1 (ko) 2020-02-24

Family

ID=67645359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180017047A KR102080865B1 (ko) 2018-02-12 2018-02-12 다이 본딩 방법

Country Status (2)

Country Link
KR (1) KR102080865B1 (ko)
CN (1) CN110164777B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102654727B1 (ko) 2021-07-21 2024-04-03 세메스 주식회사 다이 본딩 방법 및 다이 본딩 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102240027B1 (ko) * 2019-11-07 2021-04-13 양진석 칩 분류 방법
TWI768815B (zh) * 2021-04-07 2022-06-21 梁晋碩 分類多個晶片的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2591464B2 (ja) * 1993-12-24 1997-03-19 日本電気株式会社 ダイボンディング装置
TW383435B (en) * 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
KR100806060B1 (ko) * 1999-11-29 2008-02-21 루센트 테크놀러지스 인크 멀티-칩 패키지들의 ｉｃ칩들의 클러스터 패키징
JP2012151272A (ja) * 2011-01-19 2012-08-09 Renesas Electronics Corp 半導体チップ及び半導体装置
KR102037948B1 (ko) * 2012-12-28 2019-10-29 세메스 주식회사 다이 본딩 방법 및 장치
CN107579011A (zh) * 2013-09-27 2018-01-12 英特尔公司 用于互连堆叠的半导体器件的方法
CN104051337B (zh) * 2014-04-24 2017-02-15 上海珏芯光电科技有限公司 立体堆叠集成电路系统芯片封装的制造方法与测试方法
US9653184B2 (en) * 2014-06-16 2017-05-16 Sandisk Technologies Llc Non-volatile memory module with physical-to-physical address remapping

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102654727B1 (ko) 2021-07-21 2024-04-03 세메스 주식회사 다이 본딩 방법 및 다이 본딩 장치

Also Published As

Publication number Publication date
CN110164777B (zh) 2023-08-29
KR20190097523A (ko) 2019-08-21
CN110164777A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
CN106486398B (zh) 芯片贴装机、贴装方法及半导体器件的制造方法
US10083846B2 (en) Apparatuses for bonding semiconductor chips
US8343851B2 (en) Wafer temporary bonding method using silicon direct bonding
US20090130821A1 (en) Three dimensional packaging with wafer-level bonding and chip-level repair
US10155369B2 (en) Wafer debonding system and method
KR102080865B1 (ko) 다이 본딩 방법
US20130133188A1 (en) Apparatus For Mounting Semiconductor Chips
US20220392792A1 (en) Apparatus and method for characterization and optional sorting and assembly of microelectronic components according to warpage
US10049909B2 (en) Wafer handler and methods of manufacture
CN110289227A (zh) 芯片贴装装置及半导体器件的制造方法
KR102556329B1 (ko) 반도체 기판을 지지하는 진공척
JP6589050B2 (ja) ボンディング装置及びボンディング方法
CN107452641B (zh) 从晶圆上拾取裸芯的方法
CN110556312B (zh) 晶粒接合方法
KR20160051488A (ko) 이종 레시피를 이용한 다이 본딩 장치
KR102267950B1 (ko) 다이 본딩 방법
US20060030130A1 (en) Method of dicing a wafer
US10312118B2 (en) Bonding apparatus and method
KR20170137329A (ko) 다이 본딩 장치
KR20200093177A (ko) 다이 본딩 장치
KR102654727B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
US20230028219A1 (en) Die bonding method and die bonding apparatus
JP7328848B2 (ja) ダイボンディング装置および半導体装置の製造方法
CN105575852A (zh) 用于采用彼此不同的操作规定粘接裸芯的装置
KR20230168789A (ko) 다이 본딩 장치 및 다이 본딩 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant