CN106486398B - 芯片贴装机、贴装方法及半导体器件的制造方法 - Google Patents

芯片贴装机、贴装方法及半导体器件的制造方法 Download PDF

Info

Publication number
CN106486398B
CN106486398B CN201610743102.1A CN201610743102A CN106486398B CN 106486398 B CN106486398 B CN 106486398B CN 201610743102 A CN201610743102 A CN 201610743102A CN 106486398 B CN106486398 B CN 106486398B
Authority
CN
China
Prior art keywords
chip
microscope carrier
bare chip
bare
pick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610743102.1A
Other languages
English (en)
Other versions
CN106486398A (zh
Inventor
牧浩
滩本启祐
冈本直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jie Jin Science And Technology Ltd
Original Assignee
Jie Jin Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jie Jin Science And Technology Ltd filed Critical Jie Jin Science And Technology Ltd
Publication of CN106486398A publication Critical patent/CN106486398A/zh
Application granted granted Critical
Publication of CN106486398B publication Critical patent/CN106486398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供一种芯片贴装机、贴装方法及半导体器件的制造方法。解决当上推单元为一个(拾取部位为一处)时无法提高多个拾取头的效率的课题。芯片贴装机具有：晶片支承台、单一的上推单元、晶片识别相机、多个拾取头、多个中间载台、多个贴装载台和多个贴装头。晶片识别相机按进行多次裸芯片拾取而拍摄一次的比例来对晶片中的裸芯片进行拍摄。

Description

芯片贴装机、贴装方法及半导体器件的制造方法
技术领域
本发明涉及芯片贴装机(Die Bonder)，能够适用于例如具有多个拾取头的芯片贴装机。
背景技术
在日本特开2013-65711号公报(专利文献1)中公开有一种具有两个拾取头和两个贴装头的芯片贴装机。
现有技术文献
专利文献
专利文献1：日本特开2013-65711号公报
发明内容
在专利文献1中，由于裸芯片上推单元只有一个(拾取部位只有一处)，所以无法提高多个拾取头的效率。
本发明的技术课题在于提供一种能够提高多个拾取头的效率的芯片贴装技术。
其他技术课题和新颖的特征将根据本说明书的记述及附图而得以明确。
若简单地说明本发明中的具有代表性的方案的概要，则为如下。
即，芯片贴装机具有晶片支承台、单一的上推单元、晶片识别相机、多个拾取头、多个中间载台、多个贴装载台和多个贴装头。晶片识别相机按进行多次裸芯片拾取而拍摄一次的比例对晶片中的裸芯片进行拍摄。
发明效果
根据本发明，能够提高多个拾取头的效率。
附图说明
图1是表示实施例的芯片贴装机的结构的概略俯视图。
图2是表示图1的裸芯片供给部的结构的外观立体图。
图3是表示图2的裸芯片供给部的主要部分的概略剖视图。
图4是说明图1的芯片贴装机的概略结构及其动作的图。
图5是表示图1的芯片贴装机的拾取动作的流程图。
图6是用于说明图5的晶片识别的俯视图。
图7是表示图1的芯片贴装机的拾取动作的变形例的流程图。
图8是用于说明图7的晶片识别的俯视图。
图9是表示图1的芯片贴装机的拾取动作的比较例的流程图。
图10是说明图1的芯片贴装机的拾取动作的图。
图11是说明图1的芯片贴装机的拾取动作的比较例的图。
图12是表示图1的芯片贴装机的动作的流程图。
附图标记说明
10：芯片贴装机
1：晶片供给部
11：晶片
D：裸芯片
14：晶片环
16：切割胶带
18：粘片膜(die attach film)
WRH：晶片环保持架(晶片支承台)
15：扩展环
17：支承环
WDE：裸芯片上推单元
2A、2B：拾取部
BPH：拾取头
BPT：拾取头工作台
22：筒夹(collet)
VSW：晶片识别相机
3A、3B：对准部
BAS：中间载台
VSA：载台识别相机
4A、4B：贴装部
BBH：贴装头
BHT：贴装头工作台
42：筒夹
VSB：基板识别相机
5：搬送部
51：第1搬送线
52：第2搬送线
BS：贴装载台
P：基板
8：控制装置
具体实施方式
在半导体器件的制造工序的一部分中具有将半导体裸芯片(以下简称为裸芯片)搭载到布线基板或引线框架等(以下简称为基板)上并对封装(package)进行组装的工序，在对封装进行组装的工序的一部分中具有从半导体晶片(以下简称为晶片)分割裸芯片的工序、和将分割出的裸芯片搭载到基板上的贴装工序。用于贴装工序的制造装置为芯片贴装机。
芯片贴装机是以焊锡、镀金、树脂为接合材料将裸芯片贴装到基板或已被贴装(搭载并粘结)的裸芯片上的装置。在将裸芯片贴装到例如基板的表面上的芯片贴装机中，重复进行如下动作(作业)：使用被称为筒夹(collet)的吸附嘴从晶片吸附裸芯片来进行拾取，将其搬送到基板上，付与按压力，并且通过对接合材料进行加热来进行贴装。筒夹是具有吸附孔、并通过吸引空气来吸附保持裸芯片的保持件，具有与裸芯片相同程度的大小。
实施方式的芯片贴装机具有晶片支承台、单一的上推单元、晶片识别相机、多个拾取头、多个中间载台、多个贴装载台和多个贴装头。晶片识别相机按进行多次裸芯片拾取或多次晶片节距移动而拍摄一次的比例来对晶片中的裸芯片进行拍摄。
由此，由于不是在每次裸芯片拾取或晶片节距移动中都会通过晶片识别相机来对晶片进行拍摄，所以能够将晶片节距移动后的拾取头的移动开始提前，能够缩短拾取时间，从而能够提高贴装工序的处理能力。此外，在实施方式的芯片贴装机中，为了也会维持、提高裸芯片贴装精度，而优选在中间载台中进行裸芯片的对准。
以下，使用附图来说明实施例、变形例及比较例。但是，在以下的说明中，存在对相同结构要素标注相同附图标记并省略重复的说明的情况。此外，关于附图，为了使说明更加明确，而存在与实际样态相比示意地示出各部分的宽度、厚度、形状等的情况，但原则上是一个例子，并不限定本发明的解释。
实施例
图1是实施例的芯片贴装机的概略俯视图。芯片贴装机10大致具有晶片供给部1、拾取部2A、2B、对准部3A、3B、贴装部4A、4B、搬送部5和控制装置8。晶片供给部1供给晶片环14，该晶片环14搭载有要安装到基板P上的裸芯片D(参照图2、图3)。拾取部2A、2B从晶片供给部1拾取裸芯片D。对准部3A、3B暂时将被拾取的裸芯片D居中地载置。贴装部4A、4B拾取对准部3A、3B上的裸芯片D并将其贴装到基板P或已被贴装的裸芯片D上。搬送部5将基板P搬送到安装位置。控制装置8监视并控制各部分的动作。
晶片供给部1具有晶片盒升降机WCL、晶片校正槽WRA、晶片环保持架(晶片支承台)WRH、裸芯片上推单元WDE和晶片识别相机VSW。晶片盒升降机WCL使存放有多个晶片环14的晶片盒上下移动至晶片搬送高度。晶片校正槽WRA进行由晶片盒升降机WCL供给的晶片环14的对准。晶片抽提器WRE从晶片盒取出晶片环14，并将其收纳。晶片环保持架WRH通过未图示的驱动机构而沿X方向及Y方向移动，来使所拾取的裸芯片D移动到裸芯片上推单元WDE的位置。图1的双点划线圆为晶片环保持架WRH的移动范围。裸芯片上推单元WDE从安装在晶片胶带(切割胶带)16上的晶片11按每个裸芯片单位将其上推而剥离。晶片识别相机VSW对由晶片环保持架WRH支承的晶片11的裸芯片D进行拍摄，识别要拾取的裸芯片D的位置。
各个拾取部2A、2B具有拾取头BPH和拾取头工作台BPT。拾取头BPH具有将由裸芯片上推单元WDE上推的裸芯片D吸附保持在前端的筒夹22(参照图4)，拾取头BPH拾取裸芯片D，将其载置到中间载台BAS上。拾取头工作台BPT使拾取头BPH升降，并使其沿X方向及Y方向移动。也能够在拾取头BPH中附加使其与裸芯片D的角度匹配地旋转的功能。拾取是基于示出晶片11所具有的电气特性不同的多个裸芯片的等级的分类图来进行的。分类图预先存储在控制部50中。
各个对准部3A、3B具有暂时载置裸芯片D的中间载台BAS和用于识别中间载台BAS上的裸芯片D的载台识别相机VSA(参照图4)。裸芯片上推单元WDE在俯视观察时位于对准部3A的中间载台BAS与对准部3B的中间载台BAS的中间，裸芯片上推单元WDE、对准部3A的中间载台BAS及对准部3B的中间载台BAS沿着X方向配置。
各个贴装部4A、4B具有贴装头BBH、筒夹42(参照图4)、贴装头工作台BHT和基板识别相机VSB(参照图4)。贴装头BBH具有与拾取头BPH相同的构造，从中间载台BAS拾取裸芯片D，并将其贴装到搬送来的基板P上。筒夹42安装在贴装头BBH的前端，吸附保持裸芯片D。贴装头工作台BHT使贴装头BBH沿X方向及Y方向移动。基板识别相机VSB对搬送来的基板P的位置识别标记(未图示)进行拍摄，识别要贴装的裸芯片D的贴装位置。
通过这样的结构，贴装头BBH基于载台识别相机VSA的拍摄数据来修正拾取位置/姿势，从中间载台BAS拾取裸芯片D，并基于基板识别相机VSB的拍摄数据将裸芯片D贴装到基板P上。
搬送部5具有将载置着供裸芯片D贴装的基板P(在图1中为18片)的托盘(magazine)(在图1中为5个)沿X方向搬送的第1搬送线51及第2搬送线52。第1搬送线51具有第1清洁载台CS1、第1贴装载台BS1和第2贴装载台BS2。在图1中，在第1清洁载台CS1上载置有托盘91，在第1贴装载台BS1上载置有托盘92，在第2贴装载台BS2上载置有托盘93。第2搬送线52具有第2清洁载台CS2和第3贴装载台BS3。在图1中，在第2清洁载台CS2上载置有托盘94，在第3贴装载台BS3上载置有托盘95。在第1清洁载台CS1及第2清洁载台CS2的预视点(pre-vision point)PVP处，进行对附在基板P上的基板不合格记号的识别、及将基板P上的异物吸掉的清洁。在第1贴装载台BS1、第2贴装载台BS2及第3贴装载台BS3的贴装点BP处，对基板P进行贴装。将对准部3A的中间载台BAS、第1贴装载台BS1的贴装点BP及第3贴装载台BS3的贴装点BP连结的线沿着Y方向配置，将对准部3B的中间载台BAS及第2贴装载台BS2的贴装点BP连结的线沿着Y方向配置。第1搬送线51及第2搬送线52分别具有托盘装载机IMH(Magazine loader)、送料槽(Feeder chute)FMT、装载送料器(Load feeder)FIG、主送料器(Main feeder)FMG1、主送料器FMG2、主送料器MFG3、卸载送料器(Unloader feeder)FOG和托盘卸载机(Magazine unloader)OMH。托盘装载机IMH使存放有基板P的托盘上下移动至基板搬送高度，当通过推进器(pusher)供给了所有的基板P后，推出托盘，并重新使存放有基板P的托盘上下移动至基板搬送高度。送料槽FMT根据基板宽度对基板搬送部的槽进行开闭。装载送料器FIG将供给的基板P夹持搬送至预视点PVP。主送料器FMG1将夹持搬送至预视点PVP的基板P夹持搬送直至交付到主送料器FMG2。主送料器FMG2从主送料器FMG1接受基板P并将其夹持搬送直至交付到主送料器MFG3。主送料器FMG3从主送料器FMG2接受基板P并将其夹持搬送直至卸载位置。卸载送料器FOG将夹持搬送至卸载位置的基板P夹持搬送至推出位置。托盘卸载机OMH使被供给的空托盘上下移动至基板搬送高度，当托盘中被推出的基板充满时，推出托盘，并重新使空托盘上下移动至基板搬送高度。
接下来，使用图2及图3来说明晶片供给部的详细结构。图2是表示晶片供给部的主要部分的外观立体图。图3是表示晶片供给部的主要部分的概略剖视图。在晶片11的背面贴附有粘片膜(DAF)18，进而在其背侧还贴附有切割胶带16。而且，切割胶带16的边缘贴附在晶片环14上，并夹入扩展环(expand ring)15地被固定。即，晶片环保持架WRH具有：扩展环15，其保持晶片环14；和支承环17，其对保持在晶片环14上且粘结有多个裸芯片D(晶片11)的切割胶带16水平地进行定位。晶片供给部1具有配置在支承环17的内侧且用于将裸芯片D向上方上推的裸芯片上推单元WDE。裸芯片上推单元WDE通过未图示的驱动机构而沿上下方向移动，晶片环保持架WRH沿水平方向移动。像这样，随着裸芯片D的薄型化，裸芯片贴装用的粘结剂从液态状变为膜状，而构成为在晶片11与切割胶带16之间贴附被称为粘片膜18的膜状的粘结材料。在具有粘片膜18的晶片11中，对晶片11和粘片膜18进行切割。此外，也可以是将切割胶带16和粘片膜18一体化了的胶带。
晶片环保持架WRH在裸芯片D被上推时使保持着晶片环14的扩展环15下降。此时由于支承环17没有下降，所以保持在晶片环14上的切割胶带16被拉伸，裸芯片D彼此之间的间隔扩大，而防止各裸芯片D彼此之间的干涉/接触，成为各个裸芯片容易分离上推的条件。裸芯片上推单元WDE通过从裸芯片下方上推裸芯片D来进行裸芯片D的剥离，从而提高基于筒夹实现的裸芯片D的拾取性。
图4是芯片贴装机的主要部分的概略侧视图。芯片贴装机10具有三个贴装载台BS1、BS2、BS3，但在图4中记载为贴装载台BS。芯片贴装机10将通过拾取头BPH拾取的芯片D暂时载置到中间载台BAS上，并通过贴装头BBH来再次拾取所载置的裸芯片D，将其贴装到安装位置上，从而安装到基板P上。
芯片贴装机10具有：识别晶片11上的裸芯片D的姿势的晶片识别相机VSW；识别载置在中间载台BAS上的裸芯片D的姿势的载台识别相机VSA；和识别贴装载台BS上的安装位置的基板识别相机VSB。在本实施例中必须进行识别相机之间的姿势偏差修正的相机是：参与基于贴装头BBH进行的拾取的载台识别相机VSA、和参与基于贴装头BBH进行的向安装位置的贴装的基板识别相机VSB。
另外，芯片贴装机10具有：设在中间载台BAS上的旋转驱动装置25；设在中间载台BAS与贴装载台BS之间的仰视相机(under vision camera)CUV；设在贴装载台BS上的加热装置34；和控制装置8。旋转驱动装置25在与具有安装位置的安装面平行的面上使中间载台BAS旋转，来修正载台识别相机VSA与基板识别相机VSB之间的旋转角偏差等。仰视相机CUV从正下方观察贴装头BBH在移动中所吸附的裸芯片D的状态，加热装置34为了安装芯片D而对贴装载台BS进行加热。
控制装置8具有未图示的CPU(Central Processor Unit)、存储控制程序的存储器、存储数据的存储器、控制总线等，对构成芯片贴装机10的各要素进行控制，并进行以下所述的安装控制。
图5是用于说明图1的芯片贴装机的拾取动作的流程图。
步骤S1：晶片识别相机VSW汇总地(一次性地)对晶片11上的多个裸芯片D进行拍摄。
步骤S2：控制装置8根据由晶片识别相机VSW拍摄到的多个裸芯片D中的最先拾取的裸芯片的图像来对裸芯片的位置进行运算并识别(识别结果运算)。其结果为，在需要进行晶片的位置修正的情况下，转移到步骤S3。在不需要进行晶片的位置修正的情况下，转移到步骤S5。
步骤S3：控制装置8使晶片环保持架WRH沿水平方向移动来进行晶片的位置修正。
步骤S4：控制装置8根据由晶片识别相机VSW拍摄到的多个裸芯片D中的第二到最后拾取的裸芯片的多个图像来对多个裸芯片各自的位置进行运算并识别，并存储到存储器中。步骤S4能够与步骤S5以后的步骤并行地进行。
步骤S5：拾取头BPH拾取第一个裸芯片D。此外，在第一个裸芯片D为不合格品的情况下，拾取头BPH不进行裸芯片D的拾取。对于晶片11，由检查装置对每个裸芯片进行检查，并按每个裸芯片生成表示合格、不合格的分类图数据，存储到控制装置8的存储器中。成为拾取对象的裸芯片D是合格品还是不合格品的判断通过分类图数据来进行。
步骤S6：控制装置8基于在步骤S4中存储到存储器中的裸芯片D的位置来使晶片环保持架WRH沿水平方向移动，而使第二个裸芯片D位于裸芯片上推单元WDE之上(晶片节距移动：wafer-pitch)。此外，在第二个裸芯片D为不合格品的情况下，使下一个合格品(例如第3个)的裸芯片D位于裸芯片上推单元WDE之上。即，跳过不合格品的裸芯片D地进行晶片节距移动。在以下的晶片节距移动中也是同样的。
步骤S7：拾取头BPH拾取第二个裸芯片D。
步骤S8：控制装置8基于在步骤S4中存储到存储器中的裸芯片D的位置来使晶片环保持架WRH沿水平方向移动(晶片节距移动)。
步骤S9：拾取头BPH拾取拍摄范围内的最后的裸芯片D。
步骤S10：控制装置8基于在步骤S4中存储到存储器中的裸芯片D的位置来使晶片环保持架WRH沿水平方向移动至下一个拍摄位置，使下一个拍摄范围内的第一个裸芯片D位于裸芯片上推单元WDE之上(存储最终晶片节距)。转移到步骤S1。
图6是用于说明图5的晶片识别的俯视图。在图6中示出了晶片识别相机VSW一次性对九个裸芯片D进行拍摄的例子，但并不限定于此。在相邻的拍摄范围IA1、IA2、IA3中有重叠。施加了阴影线的裸芯片D最先被拾取，前端为箭头的S字状的线示出拾取的顺序。在图中右侧的拍摄范围IA1最先被拍摄，再按照中间的拍摄范围IA2、左侧的拍摄范围IA3的顺序进行拍摄。另外，拍摄范围内的右上的裸芯片最先被拾取，左下的裸芯片最后被拾取。
在实施例中对多个裸芯片进行一次性拍摄，首先识别一个裸芯片，然后识别剩余的裸芯片，因此最先的一个裸芯片的识别不会延迟，位置修正和最先的裸芯片拾取不会延迟。
图7是用于说明图1的芯片贴装机的拾取动作的变形例的流程图。在变形例中通过一次拍摄来识别一个裸芯片，但紧接着不会进行多个裸芯片的识别，而是通过计算来求出节距移动量并进行多次的节距移动。以使偏差不会增大的方式设定要识别的节距。
步骤S1A：晶片识别相机VSW对晶片11上的一个裸芯片D进行拍摄。
步骤S2A：控制装置8根据由晶片识别相机VSW拍摄到的一个裸芯片D的图像来计算并求出多个裸芯片D的位置(识别结果运算)。其结果为，在需要进行晶片的位置修正的情况下，转移到步骤S3。在不需要进行晶片的位置修正的情况下，转移到步骤S5。
步骤S3：控制装置8使晶片环保持架WRH沿水平方向移动来进行晶片的位置修正。
步骤S5：拾取头BPH拾取第一个裸芯片D。此外，在第一个裸芯片D为不合格品的情况下，拾取头BPH不进行裸芯片D的拾取。
步骤S6：控制装置8基于在步骤S2A中求出的裸芯片D的位置来使晶片环保持架WRH沿水平方向移动(晶片节距移动)。此外，在裸芯片D为不合格品的情况下使下一个合格品的裸芯片D位于裸芯片上推单元WDE之上，这与实施例相同。
步骤S7：拾取头BPH拾取第二个裸芯片D。
步骤S8：控制装置8基于在步骤S2A中求出的裸芯片D的位置来使晶片环保持架WRH沿水平方向移动(晶片节距移动)。
步骤S9：拾取头BPH拾取拍摄范围内的最后的裸芯片D。
步骤S10：控制装置8基于在步骤S2A中求出的上述裸芯片D的位置来使晶片环保持架WRH沿水平方向移动至下一个拍摄位置(存储最终晶片节距)。转移到步骤S1A。
图8是用于说明图7的晶片识别的俯视图。在图8中示出了晶片识别相机VSW按每五个裸芯片D进行拍摄的例子，但并不限定于此。另外，由于不对所有的裸芯片D进行拍摄，所以为了避免位置精度劣化而优选比实施例中的一次性拍摄的裸芯片D的数量少。关于拍摄范围IA1、IA2、IA3、IA4，虽然分别将比裸芯片D大且相邻的裸芯片的一部分包含在拍摄范围中，但相邻的多个裸芯片整体不包含在拍摄范围中。施加了阴影线的裸芯片D实际上被拍摄并最先被拾取，前端为箭头的线示出拾取的顺序。在图中，右上的拍摄范围IA1最先被拍摄，再按照左上的拍摄范围IA2、第二级的左拍摄范围IA3、第二级的右拍摄范围IA4的顺序进行拍摄。此外，如拍摄范围IA2的中心裸芯片的左邻裸芯片、即位于晶片周边的裸芯片那样，裸芯片的一部分欠缺的裸芯片被预先识别，并跳过该裸芯片地进行晶片节距移动。
在变形例中由于裸芯片的识别量比实施例少，所以运算量减少，从而能够减轻控制装置的负荷。
图9是用于说明图1的芯片贴装机的拾取动作的比较例的流程图。在比较例中在每次晶片节距移动中均进行晶片识别。
步骤S1B：晶片识别相机VSW对晶片11上的一个裸芯片D进行拍摄。
步骤S2B：控制装置8根据由晶片识别相机VSW拍摄到的一个裸芯片D的图像来计算并求出裸芯片D的位置(识别结果运算)。其结果为，在需要进行晶片的位置修正的情况下(在超过了允许值的情况下)，转移到步骤S3。在不需要进行晶片的位置修正的情况下，转移到步骤S5。
步骤S3：控制装置8使晶片环保持架WRH沿水平方向移动来进行晶片的位置修正。
步骤S5：拾取头BPH拾取裸芯片D。此外，在裸芯片D为不合格品的情况下，拾取头BPH不进行裸芯片D的拾取。
步骤S6：控制装置8基于在步骤S2B中求出的裸芯片D的位置来使晶片环保持架WRH沿水平方向移动至下一个拍摄位置(晶片节距移动)。转移到步骤S1B。此外，为了将裸芯片D的位置精度维持得高，即使在裸芯片D为不合格品的情况下，与实施例和变形例不同地，也可以跳过不合格品的裸芯片D而不进行晶片节距移动。
图10是说明图1的芯片贴装机的拾取动作的图，是与图5及图7的流程图相对应的时序图。
(a)控制装置8使晶片环保持架WRH沿水平方向移动至下一个拍摄位置并维持(晶片节距移动(WP))。与此并行地，控制装置8将拾取部2A的拾取头BPH(左拾取头BPH)的水平位置(PUPL(X))维持在对准部3A的中间载台BAS(左中间载台BAS)的装入(place)位置(PL_L)与拾取位置(PKUP)的中间位置，将左拾取头BPH的垂直位置(PUPL(Z))维持在最高位置。与此并行地，控制装置8使拾取部2B的拾取头BPH(右拾取头BPH)的水平位置(PUPR(X))朝向对准部3B的中间载台BAS(右中间载台BAS)的装入位置(PL_R)移动，使右拾取头BPH的垂直位置(PUPR(Z))移动到右中间载台BAS的装入位置(PL_R)与最高位置之间的位置并维持。
(b)当晶片节距移动(WP)结束后，控制装置8通过晶片识别相机VSW对晶片11进行拍摄来识别裸芯片D(晶片识别(WR))。为了避免妨碍由晶片识别相机VSW进行的晶片11的拍摄，控制装置8将左拾取头BPH的水平位置(PUPL(X))维持在左中间载台BAS的装入位置(PL_L)与拾取位置(PKUP)的中间位置，并使右拾取头BPH的水平位置(PUPR(X))从拾取位置(PKUP)朝向右中间载台BAS的装入位置(PL_R)移动。与此并行地，控制装置8将左拾取头BPH的垂直位置(PUPL(Z))维持在最高位置，将右拾取头BPH的垂直位置(PUPR(Z))维持在右中间载台BAS的装入位置(PL_R)与最高位置之间的位置。
(c)当晶片识别(WR)结束后，控制装置8使左拾取头BPH的水平位置(PUPL(X))移动到拾取位置(PKUP)并维持，使左拾取头BPH的垂直位置(PUPL(Z))朝向拾取位置(PKUP)移动(下降)。然后，控制装置8将左拾取头BPH的水平位置(PUPL(X))维持在拾取位置(PKUP)，将左拾取头BPH的垂直位置(PUPL(Z))维持在拾取位置(PKUP)并吸附裸芯片D，然后使左拾取头BPH的垂直位置(PUPL(Z))朝向左中间载台BAS的装入位置(PL_L)与最高位置的中间位置移动而拾取裸芯片D。
(d)与上述(c)并行地，控制装置8将右拾取头BPH的水平位置(PUPR(X))维持在右中间载台BAS的装入位置(PL_R)，并使右拾取头BPH的垂直位置(PUPR(Z))移动到右中间载台BAS的装入位置(PL_R)，将裸芯片D载置到右中间载台BAS上，然后使右拾取头BPH的垂直位置(PUPR(Z))朝向最高位置移动。然后，控制装置8使右拾取头BPH的水平位置(PUPR(X))移动到右中间载台BAS的装入位置(PL_R)与拾取位置(PKUP)的中间位置并维持，将右拾取头BPH的垂直位置(PUPR(Z))维持在最高位置。
(e)当左拾取头BPH的垂直位置(PUPL(Z))成为规定的高度时，控制装置8使晶片环保持架WRH沿水平方向移动至下一个拍摄位置并维持(晶片节距移动(WP))。与此并行地，控制装置8使左拾取头BPH的水平位置(PUPL(X))朝向左中间载台BAS的装入位置(PL_L)移动，使左拾取头BPH的垂直位置(PUPL(Z))朝向左中间载台BAS的装入位置(PL_L)与最高位置的中间位置移动。另外，控制装置8将右拾取头BPH的水平位置(PUPR(X))维持在右中间载台BAS的装入位置(PL_R)与拾取位置(PKUP)的中间位置，将右拾取头BPH的垂直位置(PUPR(Z))维持在最高位置。
(f)当左拾取头BPH的水平位置(PUPL(X))成为拾取位置(PKUP)与左中间载台BAS的装入位置(PL_L)的中间位置时，控制装置8使右拾取头BPH的水平位置(PUPR(X))移动到拾取位置(PKUP)并维持，使右拾取头BPH的垂直位置(PUPR(Z))朝向拾取位置(PKUP)移动(下降)。然后，控制装置8将右拾取头BPH的水平位置(PUPR(X))维持在拾取位置(PKUP)，将右拾取头BPH的垂直位置(PUPR(Z))维持在拾取位置(PKUP)并吸附裸芯片D，使右拾取头BPH的垂直位置(PUPR(Z))朝向右中间载台BAS的装入位置(PL_R)与最高位置之间的位置移动而拾取裸芯片D。
(g)与上述(f)并行地，控制装置8使左拾取头BPH的水平位置(PUPL(X))朝向左中间载台BAS的装入位置(PL_L)移动并维持，使左拾取头BPH的垂直位置(PUPL(Z))从最高位置与左中间载台BAS的装入位置(PL_L)之间的位置移动到左中间载台BAS的装入位置(PL_L)，将裸芯片D载置到左中间载台BAS上，使左拾取头BPH的垂直位置(PUPL(Z))移动到最高位置。然后，控制装置8使左拾取头BPH的水平位置(PUPL(X))从左中间载台BAS的装入位置(PL_L)移动到左中间载台BAS的装入位置(PL_L)与拾取位置(PKUP)的中间位置并维持，将左拾取头BPH的垂直位置(PUPL(Z))维持在最高位置。
(h)当右拾取头BPH的垂直位置(PUPR(Z))成为规定的高度时，控制装置8使晶片环保持架WRH沿水平方向移动至下一个拍摄位置并维持(晶片节距移动(WP))。与此并行地，控制装置8使右拾取头BPH的水平位置(PUPR(X))朝向右中间载台BAS的装入位置(PL_L)移动，使右拾取头BPH的垂直位置(PUPR(Z))朝向右中间载台BAS的装入位置(PL_R)与最高位置的中间位置移动。另外，控制装置8将左拾取头BPH的水平位置(PUPR(X))维持在左中间载台BAS的装入位置(PL_L)与拾取位置(PKUP)的中间位置，将左拾取头BPH的垂直位置(PUPL(Z))维持在最高位置。
(i)当右拾取头BPH的水平位置(PUPR(X))成为拾取位置(PKUP)与右中间载台BAS的装入位置(PL_R)的中间位置时，控制装置8使左拾取头BPH的水平位置(PUPL(X))移动到拾取位置(PKUP)并维持，使左拾取头BPH的垂直位置(PUPL(Z))朝向拾取位置(PKUP)移动(下降)。然后，控制装置8将左拾取头BPH的水平位置(PUPL(X))维持在拾取位置(PKUP)，将左拾取头BPH的垂直位置(PUPL(Z))维持在拾取位置(PKUP)并吸附裸芯片D，使左拾取头BPH的垂直位置(PUPL(Z))朝向左中间载台BAS的装入位置(PL_L)与最高位置之间的位置移动而拾取裸芯片D。
(j)与上述(i)并行地，控制装置8使右拾取头BPH的水平位置(PUPR(X))朝向右中间载台BAS的装入位置(PL_R)移动并维持，使右拾取头BPH的垂直位置(PUPR(Z))从最高位置与右中间载台BAS的装入位置(PL_R)之间的位置移动到右中间载台BAS的装入位置(PL_R)，将裸芯片D载置到右中间载台BAS上，使右拾取头BPH的垂直位置(PUPR(Z))移动到最高位置。然后，控制装置8使右拾取头BPH的水平位置(PUPR(X))从右中间载台BAS的装入位置(PL_R)移动到右中间载台BAS的装入位置(PL_R)与拾取位置(PKUP)的中间位置并维持，将右拾取头BPH的垂直位置(PUPR(Z))维持在最高位置。
在上述(a)的晶片节距移动后进行了(b)的晶片识别，但在(e)及(f)的晶片节距移动后没有进行晶片识别，因此能够相较于(c)的裸芯片拾取与(d)的裸芯片装入的并列度而提高(g)的裸芯片拾取与(f)的裸芯片装入的并列度，能够使(e)的晶片节距移动与(h)的晶片节距移动之间的时间(tp2)比(a)的晶片节距移动与(e)的晶片节距移动之间的时间(tp1)短。
图11是说明图1的芯片贴装机的拾取动作的比较例的图，是与图9的流程图相对应的时序图。
图11的(a)～(e)与图10的(a)～(e)相同。
(f)当晶片节距移动(WP)结束后，控制装置8通过晶片识别相机VSW对晶片11进行拍摄并识别裸芯片D(晶片识别(WR))。为了避免妨碍由晶片识别相机VSW进行的晶片11的拍摄，控制装置8将右拾取头BPH的水平位置(PUPR(X))维持在右中间载台BAS的装入位置(PL_R)与拾取位置(PKUP)的中间位置，使左拾取头BPH的水平位置(PUPL(X))从拾取位置(PKUP)朝向左中间载台BAS的装入位置(PL_L)移动。另外，控制装置8将右拾取头BPH的垂直位置(PUPR(Z))维持在最高位置，将左拾取头BPH的垂直位置(PUPR(Z))维持在左中间载台BAS的装入位置(PL_R)与最高位置之间的位置。
(g)当晶片识别(WR)结束后，控制装置8使右拾取头BPH的水平位置(PUPR(X))移动到拾取位置(PKUP)并维持，使右拾取头BPH的垂直位置(PUPR(Z))朝向拾取位置(PKUP)移动(下降)。然后，控制装置8将右拾取头BPH的水平位置(PUPR(X))维持在拾取位置(PKUP)，将右拾取头BPH的垂直位置(PUPR(Z))维持在拾取位置(PKUP)并吸附裸芯片D，然后使右拾取头BPH的垂直位置(PUPR(Z))朝向右中间载台BAS的装入位置(PL_L)与最高位置的中间位置移动而拾取裸芯片D。
(h)与上述(g)并行地，控制装置8将左拾取头BPH的水平位置(PUPL(X))维持在左中间载台BAS的装入位置(PL_L)，使左拾取头BPH的垂直位置(PUPL(Z))移动到左中间载台BAS的装入位置(PL_L)，将裸芯片D载置到左中间载台BAS上，然后使左拾取头BPH的垂直位置(PUPL(Z))朝向最高位置移动。然后，控制装置8使左拾取头BPH的水平位置(PUPL(X))移动到左中间载台BAS的装入位置(PL_L)与拾取位置(PKUP)的中间位置并维持，将左拾取头BPH的垂直位置(PUPL(Z))维持在最高位置。
(i)控制装置8使晶片环保持架WRH沿水平方向移动至下一个拍摄位置并维持(晶片节距移动(WP))。与此并行地，控制装置8将拾取部2A的拾取头BPH(左拾取头BPH)的水平位置(PUPL(X))维持在对准部3A的中间载台BAS(左中间载台BAS)的装入位置(PL_L)与拾取位置(PKUP)的中间位置，将左拾取头BPH的垂直位置(PUPL(Z))维持在最高位置。与此并行地，控制装置8使拾取部2B的拾取头BPH(右拾取头BPH)的水平位置(PUPR(X))朝向对准部3B的中间载台BAS(右中间载台BAS)的装入位置(PL_R)移动，使右拾取头BPH的垂直位置(PUPR(Z))移动到右中间载台BAS的装入位置(PL_R)与最高位置之间的位置并维持。
(j)当晶片节距移动(WP)结束后，控制装置8通过晶片识别相机VSW对晶片11进行拍摄并识别裸芯片D(晶片识别(WR))。为了避免妨碍由晶片识别相机VSW进行的晶片11的拍摄，控制装置8将左拾取头BPH的水平位置(PUPL(X))维持在左中间载台BAS的装入位置(PL_L)与拾取位置(PKUP)的中间位置，使右拾取头BPH的水平位置(PUPR(X))从拾取位置(PKUP)朝向右中间载台BAS的装入位置(PL_R)移动。与此并行地，控制装置8将左拾取头BPH的垂直位置(PUPL(Z))维持在最高位置，将右拾取头BPH的垂直位置(PUPR(Z))维持在右中间载台BAS的装入位置(PL_R)与最高位置之间的位置。
(k)当晶片识别(WR)结束后，控制装置8使左拾取头BPH的水平位置(PUPL(X))移动到拾取位置(PKUP)并维持，使左拾取头BPH的垂直位置(PUPL(Z))朝向拾取位置(PKUP)移动(下降)。然后，控制装置8将左拾取头BPH的水平位置(PUPL(X))维持在拾取位置(PKUP)，将左拾取头BPH的垂直位置(PUPL(Z))维持在拾取位置(PKUP)并吸附裸芯片D，然后使左拾取头BPH的垂直位置(PUPL(Z))朝向左中间载台BAS的装入位置(PL_L)与最高位置的中间位置移动而拾取裸芯片D。
(l)与上述(c)并行地，控制装置8将右拾取头BPH的水平位置(PUPR(X))维持在右中间载台BAS的装入位置(PL_R)，使右拾取头BPH的垂直位置(PUPR(Z))移动到右中间载台BAS的装入位置(PL_R)，将裸芯片D载置到右中间载台BAS上，然后使右拾取头BPH的垂直位置(PUPR(Z))朝向最高位置移动。然后，控制装置8使右拾取头BPH的水平位置(PUPR(X))移动到右中间载台BAS的装入位置(PL_R)与拾取位置(PKUP)的中间位置并维持，将右拾取头BPH的垂直位置(PUPR(Z))维持在最高位置。
在上述(a)、(e)的晶片节距移动后进行了(b)、(f)的晶片识别，因此(c)的裸芯片拾取与(d)的裸芯片装入的并列度及(g)的裸芯片拾取与(h)的裸芯片装入的并列度相同。(e)的晶片节距移动与(i)的晶片节距移动之间的时间(tp1)和(a)的晶片节距移动与(e)的晶片节距移动之间的时间(tp1)相同，比图10的(e)的晶片节距移动与(h)的晶片节距移动之间的时间(tp2)大。
图12是表示图1的芯片贴装机的动作的流程图。
步骤S11：与步骤S1、S1A相当，晶片识别相机VSW汇总地(一次性地)对晶片11上的多个裸芯片D进行拍摄。
步骤S12：与步骤S2、S2A相当，控制装置8根据由晶片识别相机VSW拍摄到的多个裸芯片D的图像来进行识别多个裸芯片D的位置的运算，或根据由晶片识别相机VSW拍摄到的一个裸芯片D的图像来计算并求出裸芯片D的位置(识别结果运算)。其结果为，在需要进行晶片的位置修正的情况下，转移到步骤S13。在不需要进行晶片的位置修正的情况下，转移到步骤S15。
步骤S13：控制装置8使晶片环保持架WRH沿水平方向移动来进行晶片的位置修正。
步骤S15：控制装置8通过拾取头BPH来拾取裸芯片D。此外，在裸芯片D为不合格品的情况下，拾取头BPH不进行裸芯片D的拾取。当进行了拾取后转移到步骤S21。
步骤S16：控制装置8基于在步骤S11中识别出的裸芯片D的位置来使晶片环保持架WRH沿水平方向移动(晶片节距移动)。向步骤15转移直到进行完规定次数的晶片节距移动。当进行了规定次数的晶片节距移动后转移到步骤11。
步骤S21：控制装置8将由拾取头BPH拾取的裸芯片D载置到中间载台BAS上(装入)。
步骤S22：控制装置8通过载台识别相机VSA来对载置在中间载台BAS上的裸芯片D的姿势进行拍摄并识别。
步骤S23：控制装置8对拍摄到的图像进行运算来识别旋转角偏差。在载台识别相机VSA与基板识别相机VSB之间没有旋转角偏差的情况下，转移到步骤S33。在载台识别相机VSA与基板识别相机VSB之间存在旋转角偏差的情况下，转移到步骤S24。
步骤S24：控制装置8通过旋转驱动装置25使中间载台BAS旋转来进行修正。
步骤S31：控制装置8通过基板识别相机VSB对基板P的位置识别标记进行拍摄并识别。
步骤S32：控制装置8对拍摄到的图像进行运算来识别要进行贴装的裸芯片D的贴装位置。
步骤S33：控制装置8通过贴装头BBH来拾取载置在中间载台BAS上的裸芯片D。
步骤S34：控制装置8将通过贴装头BBH拾取的裸芯片D贴装到基板P或已被贴装的裸芯片上。
以上，基于实施方式、实施例及变形例来具体地说明了由本发明者研发的发明，但本发明并不限定于上述实施方式、实施例及变形例，当然能够进行各种变更。

Claims (15)

1.一种芯片贴装机，其特征在于，具有：
晶片支承台，其支承晶片；
单一的上推单元，其从所述晶片上推裸芯片；
晶片识别相机，其识别所述晶片中的裸芯片；
第1拾取头及第2拾取头，其拾取被上推的所述裸芯片；
第1中间载台及第2中间载台，其载置被拾取的所述裸芯片；
第1贴装载台及第2贴装载台，其载置基板；
第1贴装头及第2贴装头，其将载置在所述第1中间载台及第2中间载台上的裸芯片贴装到所述基板或已被贴装到所述基板上的裸芯片上；和
控制部，其控制所述晶片支承台、所述上推单元、所述晶片识别相机、所述第1拾取头及第2拾取头、所述第1中间载台及第2中间载台、所述第1贴装载台及第2贴装载台、以及所述第1贴装头及第2贴装头，
所述控制部每进行多次裸芯片拾取，通过所述晶片识别相机汇总地对所述晶片中的多个裸芯片进行拍摄，
在拍摄的多个裸芯片中，首先识别一个裸芯片，然后识别剩余的裸芯片，根据识别结果来运算多个晶片节距并将其存储，基于所存储的多个晶片节距来移动所述晶片支承台。
2.如权利要求1所述的芯片贴装机，其特征在于，
所述控制部通过所述第1拾取头和第2拾取头来交替地拾取所述晶片中的裸芯片，并分别将其载置到所述第1中间载台及第2中间载台上，通过所述第1贴装头及第2贴装头来拾取载置在所述第1中间载台及第2中间载台上的裸芯片，并分别将其贴装到载置在所述第1贴装载台及第2贴装载台上的基板或已被贴装的裸芯片上。
3.如权利要求2所述的芯片贴装机，其特征在于，
还具有分别识别所述第1中间载台及第2中间载台上的裸芯片的第1载台识别相机及第2载台识别相机，
所述控制部在识别出所述第1中间载台或第2中间载台上的裸芯片的位置产生偏差的情况下，修正产生偏差的裸芯片的位置。
4.如权利要求3所述的芯片贴装机，其特征在于，
还具有分别识别所述第1贴装载台及第2贴装载台上的基板的第1基板识别相机及第2基板识别相机。
5.如权利要求4所述的芯片贴装机，其特征在于，
所述控制部通过所述晶片识别相机对所述晶片中的一个裸芯片及相邻的裸芯片的一部分进行拍摄，根据识别结果来运算并求出多个晶片节距，基于所述多个晶片节距来移动所述晶片支承台。
6.一种贴装方法，采用该贴装方法的贴装机具有：支承晶片的晶片支承台；从所述晶片上推裸芯片的单一的上推单元；识别所述晶片中的裸芯片的晶片识别相机；拾取被上推的所述裸芯片的第1拾取头及第2拾取头；载置被拾取的所述裸芯片的第1中间载台及第2中间载台；载置基板的第1贴装载台及第2贴装载台；和将裸芯片贴装到所述基板或已被贴装的裸芯片上的第1贴装头及第2贴装头，所述贴装方法的特征在于，具有：
(a)识别所述晶片中的裸芯片的步骤；
(b)拾取所述晶片中的裸芯片的步骤；和
(c)基于在所述步骤(a)中识别出的结果来移动所述晶片的步骤，
所述步骤(a)中，每进行多次裸芯片拾取，通过所述晶片识别相机汇总地对所述晶片中的多个裸芯片进行拍摄，在拍摄的多个裸芯片中，首先识别一个裸芯片，然后识别剩余的裸芯片，根据识别结果来运算多个晶片节距并将其存储，
所述步骤(c)中，基于所存储的多个晶片节距来移动所述晶片支承台，
在实施了规定次数的所述步骤(b)、(c)后再进行所述(a)的步骤。
7.如权利要求6所述的贴装方法，其特征在于，还具有：
(d)通过所述第1拾取头和第2拾取头来交替地拾取所述晶片中的裸芯片并分别将其载置到所述第1中间载台及第2中间载台上的步骤；和
(e)通过所述第1贴装头及第2贴装头来拾取载置在所述第1中间载台及第2中间载台上的裸芯片并分别将其贴装到载置在所述第1贴装载台及第2贴装载台上的基板或已被贴装的裸芯片上的步骤。
8.如权利要求7所述的贴装方法，其特征在于，
在所述步骤(d)与(e)之间具有：
(f)在识别出所述第1中间载台或第2中间载台上的裸芯片的位置产生偏差的情况下修正产生偏差的裸芯片的位置的步骤。
9.如权利要求8所述的贴装方法，其特征在于，
在所述步骤(f)与(e)之间还具有：
(g)识别所述第1贴装载台及第2贴装载台上的基板的步骤。
10.如权利要求9所述的贴装方法，其特征在于，
所述步骤(a)中，通过所述晶片识别相机对所述晶片中的一个裸芯片及相邻的裸芯片的一部分进行拍摄，并根据识别结果来运算并求出多个晶片节距，
所述步骤(c)中，基于多个晶片节距来移动所述晶片支承台。
11.一种半导体器件的制造方法，其特征在于，具有：
(a)准备晶片的工序，其中，该晶片搭载在切割膜上且被切割；
(b)准备贴装机的工序，其中，该贴装机具有：支承所述晶片的晶片支承台；从所述晶片上推裸芯片的单一的上推单元；识别所述晶片中的裸芯片的晶片识别相机；拾取被上推的所述裸芯片的第1拾取头及第2拾取头；载置被拾取的所述裸芯片的第1中间载台及第2中间载台；载置基板的第1贴装载台及第2贴装载台；和在所述基板或已被贴装的裸芯片上进行贴装的第1贴装头及第2贴装头；以及
(c)将所述晶片中的裸芯片贴装到所述基板或已被贴装的裸芯片上的工序，
所述工序(c)具有：
(c1)识别所述晶片中的裸芯片的步骤；
(c2)拾取所述晶片中的裸芯片的步骤；和
(c3)基于在所述步骤(c1)中识别出的结果来移动所述晶片的步骤，
所述步骤(c1)中，每进行多次裸芯片拾取，通过所述晶片识别相机汇总地对所述晶片中的多个裸芯片进行拍摄，在拍摄的多个裸芯片中，首先识别一个裸芯片，然后识别剩余的裸芯片，根据识别结果来运算多个晶片节距并将其存储，
所述步骤(c3)中，基于所存储的多个晶片节距来移动所述晶片支承台，
在实施了规定次数的所述步骤(c2)、(c3)后再进行所述步骤(c1)。
12.如权利要求11所述的半导体器件的制造方法，其特征在于，
所述工序(c)具有：
(c4)通过所述第1拾取头和第2拾取头来交替地拾取所述晶片中的裸芯片并分别将其载置到所述第1中间载台及第2中间载台上的步骤；和
(c5)通过所述第1贴装头及第2贴装头拾取载置在所述第1中间载台及第2中间载台上的裸芯片并分别将其贴装到载置在所述第1贴装载台及第2贴装载台上的基板或已被贴装的裸芯片上的步骤。
13.如权利要求12所述的半导体器件的制造方法，其特征在于，
所述工序(c)在所述步骤(c4)与(c5)之间具有：
(c6)在识别出所述第1中间载台或第2中间载台上的裸芯片的位置产生偏差的情况下，修正产生偏差的所述裸芯片的位置的步骤。
14.如权利要求13所述的半导体器件的制造方法，其特征在于，
所述工序(c)在所述步骤(c6)与(c5)之间具有：
(c7)识别所述第1贴装载台及第2贴装载台上的基板的步骤。
15.如权利要求14所述的半导体器件的制造方法，其特征在于，
所述步骤(c1)中，通过所述晶片识别相机对所述晶片中的一个裸芯片及相邻的裸芯片的一部分进行拍摄，并根据识别结果来运算并求出多个晶片节距，
所述步骤(c2)中，基于多个晶片节距来移动所述晶片支承台。
CN201610743102.1A 2015-08-31 2016-08-26 芯片贴装机、贴装方法及半导体器件的制造方法 Active CN106486398B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-170628 2015-08-31
JP2015170628A JP6584234B2 (ja) 2015-08-31 2015-08-31 ダイボンダ、ボンディング方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN106486398A CN106486398A (zh) 2017-03-08
CN106486398B true CN106486398B (zh) 2019-07-09

Family

ID=58273932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610743102.1A Active CN106486398B (zh) 2015-08-31 2016-08-26 芯片贴装机、贴装方法及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP6584234B2 (zh)
KR (2) KR101807419B1 (zh)
CN (1) CN106486398B (zh)
TW (1) TWI623982B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101802080B1 (ko) 2016-05-31 2017-11-27 세메스 주식회사 웨이퍼로부터 다이들을 픽업하는 방법
JP6846958B2 (ja) * 2017-03-09 2021-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP6694404B2 (ja) * 2017-03-17 2020-05-13 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP6818608B2 (ja) * 2017-03-28 2021-01-20 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP6975551B2 (ja) * 2017-05-18 2021-12-01 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6868471B2 (ja) * 2017-05-31 2021-05-12 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7102113B2 (ja) * 2017-09-11 2022-07-19 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN111344849B (zh) * 2017-09-29 2023-09-08 株式会社新川 封装装置
CN108155125B (zh) * 2017-12-25 2020-07-21 北京中电科电子装备有限公司 一种半导体芯片贴片装置
JP7018338B2 (ja) * 2018-03-19 2022-02-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
KR102568388B1 (ko) * 2018-06-04 2023-08-18 한화정밀기계 주식회사 본딩 장치
CN110364446B (zh) * 2019-07-22 2021-04-09 深圳市得润光学有限公司 一种塑封光电耦合器的制造装置
JP7285162B2 (ja) * 2019-08-05 2023-06-01 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN110690152A (zh) * 2019-08-28 2020-01-14 苏州均华精密机械有限公司 大尺寸晶片接合装置
TWI739438B (zh) * 2020-05-21 2021-09-11 鴻騏新技股份有限公司 具有雙作業線的基板貼合機台以及具有雙作業線的基板處理系統
JP7498630B2 (ja) * 2020-09-11 2024-06-12 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2022136916A (ja) 2021-03-08 2022-09-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2023041413A (ja) * 2021-09-13 2023-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917841A (ja) * 1995-06-27 1997-01-17 Nichiden Mach Ltd ピックアップ装置及びチップ位置決め方法
JP2010040738A (ja) * 2008-08-05 2010-02-18 Toshiba Corp 半導体装置の製造装置及び製造方法
CN203387842U (zh) * 2012-07-06 2014-01-08 松下电器产业株式会社 元件安装装置
CN104205317A (zh) * 2012-03-27 2014-12-10 富士机械制造株式会社 裸片供给装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632344A (ja) * 1986-06-23 1988-01-07 Matsushita Electric Works Ltd ウエハチツプの検出方法
JPH05190904A (ja) * 1992-01-08 1993-07-30 Riyoukoushiya:Kk 微小チップの取り出し方法
EP1612843A1 (de) * 2004-07-02 2006-01-04 Unaxis International Trading Ltd Verfahren und Einrichtung fuer die Montage von Halbleiterchips
US7568606B2 (en) * 2006-10-19 2009-08-04 Asm Technology Singapore Pte Ltd. Electronic device handler for a bonding apparatus
CH698334B1 (de) * 2007-10-09 2011-07-29 Esec Ag Verfahren für die Entnahme und Montage von auf einem Wafertisch bereitgestellten Halbleiterchips auf einem Substrat.
KR101086303B1 (ko) * 2009-12-04 2011-11-23 주식회사 탑 엔지니어링 엘이디 칩 본딩 장치
CN102834910B (zh) 2010-04-13 2015-07-22 日本先锋公司 元件移送装置及方法
JP5815345B2 (ja) * 2011-09-16 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
TW201415562A (zh) * 2012-10-12 2014-04-16 Ind Tech Res Inst 黏晶方法及其裝置
JP5999855B2 (ja) 2012-12-20 2016-09-28 富士機械製造株式会社 ダイ供給装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917841A (ja) * 1995-06-27 1997-01-17 Nichiden Mach Ltd ピックアップ装置及びチップ位置決め方法
JP2010040738A (ja) * 2008-08-05 2010-02-18 Toshiba Corp 半導体装置の製造装置及び製造方法
CN104205317A (zh) * 2012-03-27 2014-12-10 富士机械制造株式会社 裸片供给装置
CN203387842U (zh) * 2012-07-06 2014-01-08 松下电器产业株式会社 元件安装装置

Also Published As

Publication number Publication date
TW201719773A (zh) 2017-06-01
KR101838456B1 (ko) 2018-03-13
KR20170136483A (ko) 2017-12-11
KR20170026281A (ko) 2017-03-08
TWI623982B (zh) 2018-05-11
CN106486398A (zh) 2017-03-08
JP6584234B2 (ja) 2019-10-02
JP2017050327A (ja) 2017-03-09
KR101807419B1 (ko) 2017-12-08

Similar Documents

Publication Publication Date Title
CN106486398B (zh) 芯片贴装机、贴装方法及半导体器件的制造方法
US9603294B2 (en) Apparatus for mounting semiconductor chips
US6773543B2 (en) Method and apparatus for the multiplexed acquisition of a bare die from a wafer
US11189507B2 (en) Chip packaging apparatus and method thereof
KR20180095874A (ko) 칩-본딩 시스템 및 방법
CN104347435A (zh) 吸附筒夹和芯片接合器
CN108346585A (zh) 半导体制造装置及半导体器件的制造方法
TWI608965B (zh) Electronic parts packaging equipment and labeling equipment
KR102080865B1 (ko) 다이 본딩 방법
KR20180124101A (ko) 본딩 장치 및 본딩 방법
CN103781341B (zh) 元件安装装置和元件安装方法
KR100395981B1 (ko) 다이본딩 방법 및 그 장치
KR101266512B1 (ko) 고속 ｌｅｄ 칩 분류 장치
TWI753584B (zh) 半導體封裝多重夾片黏合裝置及同裝置製造的半導體封裝
CN108605431B (zh) 元件封装设备及其方法
KR101642659B1 (ko) 반도체 칩 다이 본딩 장치
KR101404664B1 (ko) 반도체 패키지 제조장치
KR100740594B1 (ko) 범프 형성 장치
US20230028219A1 (en) Die bonding method and die bonding apparatus
KR102267950B1 (ko) 다이 본딩 방법
TWI419249B (zh) 半導體元件之整合式製造設備及其製造方法
JP7328848B2 (ja) ダイボンディング装置および半導体装置の製造方法
KR20100026748A (ko) 반도체 패키지 제조용 웨이퍼 프레임 반송 장치 및 방법
CN116169073A (zh) 裸片绑定装置以及裸片绑定方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant