JP2010040738A - 半導体装置の製造装置及び製造方法 - Google Patents

Abstract

【課題】高精度で半導体チップまたは配線部材を実装する半導体装置の製造装置及び製造方法を提供する。
【解決手段】第１及び第２の半導体チップを実装部材に実装するマウント台と、前記半導体チップをピックアップするコレットと、実装前の第２の半導体チップを撮像する第１撮像部と、実装部材の第２の半導体チップが実装されるべき位置と、実装部材に実装された後の第１の半導体チップと、を同一視野で撮像する第２撮像部と、第１撮像部による撮像画像から第２の半導体チップの第１位置データを検出し、第２撮像部による撮像画像から、前記位置の第２位置データと、実装された後の第１の半導体チップの第３位置データと、を検出する画像処理装置と、前記第１、第２、第３位置データを用いてマウント台及びコレットを制御する制御部と、を備えたことを特徴とする半導体装置の製造装置が提供される。
【選択図】図１

Description

本発明は、半導体装置の製造装置及び製造方法に関し、特にダイボンディング装置及びダイボンディング方法、並びに、ストラップボンディング装置及びストラップボンディング方法に関する。

半導体チップを、リードフレームや基板等の実装部材に実装するダイボンディングにおいては、例えば、第１カメラによって半導体チップを認識し、良品チップをコレットによってピックアップする。そして、ピックアップされた後のチップを第２カメラによって認識し、これによりピックアップ後のチップのアライメント位置を検出する。一方、第３カメラで、実装部材の、チップがマウントされる実装部（ベッド）のアライメント位置を認識し、その結果に基づき、チップを実装部材の実装部にマウントする。
そして、必要に応じて、マウント後のチップの位置を別途認識して、その結果をその後に行われるチップのマウントにフィードバックして、アライメント位置が補正される。

一方、例えばコレットが搭載されるアームが動作中の温度変化によって伸縮することなどによって、チップマウントのアライメント位置は時間と伴に変動する。また、装置異常等によって、アライメント位置は突発的に変化する。そして、酷い場合は突発的な不良を発生させる。

従来の技術においては、マウント後のチップのアライメント位置の検出が、実装部材の実装部の位置の検出とは別に行われるため、上記のような時間と伴に変動し、また突発的に変化するアライメントずれのフィードバックに時間遅れを生じ、アライメントの位置精度の向上の妨げとなる。

なお、特許文献１には、リードフレームのペレット取り付け部の位置データ、及び、ペレット取り付け後のペレットとペレット取り付け部との位置データを認識し、補正データを得る技術が開示されている。

また、実装部材及びそれに実装された半導体チップにストラップなどの配線部材を接続するストラップボンディング装置があり、この場合においても、接続されるストラップの位置精度の向上が求められている。
特開平４−２９９５４２号公報

本発明は、高精度で半導体チップまたは配線部材を実装する半導体装置の製造装置及び製造方法を提供する。

本発明の一態様によれば、実装部材に複数の半導体チップを実装する半導体装置の製造装置であって、実装部材が載置されるマウント台と、半導体チップをピックアップするコレットと、前記実装部材に実装される前の前記半導体チップを撮像する第１撮像部と、前記マウント台に載置された前記実装部材を撮像する第２撮像部と、前記第１撮像部及び前記第２撮像部によって撮像された画像から位置データをそれぞれ取得する画像処理部と、第１の半導体チップを前記コレットにピックアップさせ、前記マウント台に載置された前記実装部材に実装させ、第２の半導体チップを前記コレットにピックアップさせ、前記実装部材に実装される前の前記第２の半導体チップを前記第１撮像部に撮像させ、前記実装部材に実装された前記第１の半導体チップと、前記実装部材において第２の半導体チップが実装されるべき位置と、を同一視野で前記第２撮像部に撮像させ、前記第１撮像部及び第２撮像部によって撮像された画像からそれぞれ取得された位置データを前記画像処理部から入力し、前記実装部材に実装される前の前記第２の半導体チップの位置と、前記実装部材において前記第２の半導体チップが実装されるべき位置と、前記実装部材において前記第１の半導体チップが実装された位置と、に基づいて、前記マウント台及び前記コレットの少なくともいずれかを制御しつつ前記第２の半導体チップを前記実装部材に実装させる制御部と、を備えたことを特徴とする半導体装置の製造装置が提供される。

本発明の別の一態様によれば、第１の半導体チップを実装部材に実装する工程と、前記実装部材に実装される前の第２の半導体チップを撮像して、前記第２の半導体チップの第１位置データを検出する工程と、前記実装部材において前記第２の半導体チップが実装されるべき位置と、前記実装部材に実装された前記第１の半導体チップと、を同一視野で撮像し、前記実装されるべき位置の第２位置データと、前記実装された前記第１の半導体チップの第３位置データと、を検出する工程と、前記第１位置データと、前記第２位置データと、前記第３位置データと、に基づいて、前記第２の半導体チップを前記実装部材に実装する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。

本発明の別の一態様によれば、実装部材と、前記実装部材にマウントされた半導体チップと、に、配線部材を接続する半導体装置の製造装置であって、半導体チップがマウントされた実装部材が載置される実装台と、配線部材をピックアップするボンディングツールと、前記実装部材及び前記半導体チップに接続される前の前記配線部材を撮像する第１撮像部と、前記実装台に載置された前記実装部材及び前記半導体チップの少なくともいずれかを撮像する第２撮像部と、前記第１撮像部及び前記第２撮像部によって撮像された画像から位置データをそれぞれ取得する画像処理部と、前記ボンディングツールに、第１の配線部材をピックアップさせ、前記第１の配線部材の一端を、前記実装台に載置された前記実装部材に接続させ、前記第１の配線部材の他端を、前記半導体チップに接続させ、前記ボンディングツールに、第２の配線部材をピックアップさせ、前記実装部材及び前記半導体チップに接続される前の前記第２の配線部材を前記第１撮像部に撮像させ、前記実装部材及び前記半導体チップに接続された前記第１の配線部材と、前記実装部材及び前記半導体チップの少なくともいずれかにおいて第２の配線部材が接続されるべき位置と、を同一視野で前記第２撮像部に撮像させ、前記第１撮像部及び第２撮像部によって撮像された画像からそれぞれ取得された位置データを前記画像処理部から入力し、前記実装部材及び前記半導体チップに接続される前の前記第２の配線部材の位置と、前記実装部材及び前記半導体チップの少なくともいずれかにおいて前記第２の配線部材が接続されるべき位置と、前記実装部材及び前記半導体チップにおいて前記第１の配線部材が接続された位置と、に基づいて、前記実装台及び前記ボンディングツールの少なくともいずれかを制御しつつ、前記第２の配線部材の一端を前記実装部材に接続させ、前記第２の配線部材の他端を前記半導体チップに接続させる制御部と、を備えたことを特徴とする半導体装置の製造装置が提供される。

本発明の別の一態様によれば、実装部材と、前記実装部材にマウントされた半導体チップと、に、配線部材を接続する半導体装置の製造方法であって、第１の配線部材の一端を実装部材に接続し、前記第１の配線部材の他端を前記実装部材にマウントされた半導体チップに接続する工程と、前記実装部材及び前記半導体チップに接続される前の第２の配線部材を撮像して、前記第２の配線部材の第１位置データを検出する工程と、前記実装部材及び前記半導体チップの少なくともいずれかにおいて前記第２の配線部材が接続されるべき位置と、前記実装部材及び前記半導体チップに接続された前記第１の配線部材と、を同一視野で撮像し、前記接続されるべき位置の第２位置データと、前記接続された前記第１の配線部材の第３位置データと、を検出する工程と、前記第１位置データと、前記第２位置データと、前記第３位置データと、に基づいて、前記第２の配線部材の一端を前記実装部材に接続し前記第２の配線部材の他端を前記半導体チップに接続する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。

本発明によれば、高精度で半導体チップまたは配線部材を実装する半導体装置の製造装置及び製造方法が提供される。

以下、本発明の実施の形態について図面を参照して詳細に説明する。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置の製造装置は、ダイボンディング装置である。
図１は、本発明の第１の実施形態に係る半導体装置の製造装置の構成を例示する模式図である。
図２は、本発明の第１の実施形態に係る半導体装置の製造装置の１つの動作を例示する模式図である。
図３は、本発明の第１の実施形態に係る半導体装置の製造装置の別の動作を例示する模式図である。
図４は、本発明の第１の実施形態に係る半導体装置の製造装置の別の動作を例示する模式図である。
図５は、本発明の第１の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
すなわち、図２は、図１に例示したピックアップポジション１２１での動作を例示しており、図３は、図１に例示した移送ポジション１２２での動作を例示しており、図４は、図１に例示したマウントポジション１２３での動作を例示している。

図１に表したように、本発明の第１の実施形態に係る半導体装置の製造装置１０は、ピックアップポジション１２１と、移送ポジション１２２と、マウントポジション１２３と、を有する。

ピックアップポジション１２１においては、ウェーハステージ（第１Ｘ−Ｙステージ）１３１が設けられ、ウェーハステージ１３１の上方には、第１鏡筒１６６に取り付けられたウェーハ撮像部１６１と、第１照明１７１が設けられる。

また、移送ポジション１２２においては、第２鏡筒１６７に取り付けられたチップ撮像部１６２と、第２照明１７２が設けられる。

また、マウントポジション１２３においては、マウントステージ（マウント台、第２Ｘ−Ｙステージ）１３３が設けられ、マウントステージ１３３の上方には、第３鏡筒１６８に取り付けられたマウント撮像部１６３と、第３照明１７３が配置される。

そして、ピックアップポジション１２１と、移送ポジション１２２と、マウントポジション１２３と、を移動可能なアーム１５１が設けられ、アーム１５１の先端には、コレット１５０が設けられている。コレット１５０には、平コレット、角錐コレット、二面テーパコレットなど各種の形態のコレットを用いることができ、また、加熱機構を有していても良い。なお、アーム１５１とコレット１５０とをマウントヘッド１５３と言う。

また、ウェーハ撮像部１６１、チップ撮像部１６２及びマウント撮像部１６３と接続され、ウェーハ撮像部１６１、チップ撮像部１６２及びマウント撮像部１６３の出力が入力される画像処理部１８０が設けられる。ただし、画像処理部１８０は、例えば、ウェーハ撮像部１６１、チップ撮像部１６２及びマウント撮像部１６３のそれぞれに対応して独立して設けても良い。以下では、画像処理部１８０が、ウェーハ撮像部１６１、チップ撮像部１６２及びマウント撮像部１６３と接続される場合として説明する。

また、ウェーハステージ１３１、マウントステージ１３３、マウントヘッド１５３及びコレット１５０を制御する制御部１８１が設けられる。また、必要に応じて、画像処理部１８０及び制御部１８１に接続され、各種のデータを記憶する記憶部１８２をさらに設けても良い。

ここで、ウェーハステージ１３１及びマウントステージ１３３の上面に対して平行な平面をＸ−Ｙ平面とする。Ｘ−Ｙ平面に対して平行な軸をＸ軸とし、Ｘ−Ｙ平面に対して平行でＸ軸に対して直交する軸をＹ軸とする。そして、Ｘ軸及びＹ軸に対して直交する軸をＺ軸とする。また、Ｚ軸を中心とした回転方向の角度をθとする。

ウェーハステージ１３１の上には、半導体チップ１１０が載置される。すなわち、例えば、半導体ウェーハ１１１の裏面に樹脂フィルムが貼られ、カットされた半導体チップ１１０が、裏面に樹脂フィルムが貼られた状態で、ウェーハステージ１３１の上に載置される。

第１照明１７１は、ウェーハステージ１３１の上に載置された半導体チップ１１０を照明する。第１照明１７１は、複数設けても単数設けても良く、また、第１照明１７１には、環状の形状の照明を用いることもできる。

一方、マウントステージ１３３の上には、半導体チップ１１０がマウントされる、リードフレームや基板などの実装部材１４０が載置される。マウントステージ１３３には、実装部材１４０を加熱する機構を付与しても良く、これにより、実装部材１４０の実装部１４１が加熱され、実装部１４１の例えばメタルを融解し、その上にマウントされる半導体チップ１１０と実装部１４１とを接合することができる。

第３照明１７３は、マウントステージ１３３の上に載置された実装部材１４０及び、実装部材１４０にマウントされた半導体チップ１１０を照明する。第３照明１７３は、複数設けても単数設けても良く、また、第３照明１７３には、環状の形状の照明を用いることもできる。

そして、ピックアップポジション１２１において、半導体チップ１１０は、コレット１５０によりピックアップされ、移送ポジション１２２を経て、マウントポジション１２３まで移送される。

図１、図３に表したように、チップ撮像部１６２は、移送ポジション１２２において、例えば、コレット１５０に保持された状態の半導体チップ１１０を、その裏面から撮像する。この場合、第２照明１７２には、移送中の半導体チップ１１０を瞬間的に照明できるストロボ式の照明を用いることができる。このように半導体チップ１１０を移送中に裏面から撮像する場合には、チップ撮像部１６２と第２鏡筒１６７と第２照明１７２とは、コレット１５０が通過する下方に設けることができる。

ただし、本発明はこれに限らず、コレット１５０によってピックアップされた半導体チップ１１０を、一旦、例えばアライメント補正ステージに置き、その状態で、半導体チップ１１０のアライメント位置を検出する構成としても良い。この場合は、チップ撮像部１６２と第２鏡筒１６７と第２照明１７２とは、アライメント補正ステージの上方に設けることができる。
以下では、チップ撮像部１６２と第２鏡筒１６７と第２照明１７２とが、コレット１５０が通過する下方に設けられ、チップ撮像部１６２が、コレット１５０に保持された状態の半導体チップ１１０を、裏面から撮像する構成である場合として説明する。

ウェーハ撮像部１６１、チップ撮像部１６２及びマウント撮像部１６３には、例えばＣＣＤセンサやＣＭＯＳセンサなどを用いることができる。また、第１、第２、第３鏡筒１６６、１６７、１６８に設けられたレンズによって、ウェーハ撮像部１６１、チップ撮像部１６２及びマウント撮像部１６３は、適切な倍率で、半導体チップ１１０や実装部材１４０を撮像する。

また、図１に例示したように、実装部材１４０には、半導体チップ１１０が複数マウントされる。すなわち、実装部材１４０には、半導体チップ１１０がマウントされる実装部（ベッド）１４１が複数設けられる。

以下、図１〜図５を参照しながら、本実施形態に係る半導体装置の製造装置の動作及び半導体装置の製造方法を説明する。
まず、図２に表したように、ウェーハ撮像部１６１により、ウェーハステージ１３１の上に載置された半導体チップ１１０を撮像する。例えば、同一視野において複数の半導体チップ１１０が写る倍率で、半導体チップ１１０を撮像する。そして、撮像された像のデータが、画像処理部１８０に入力され、画像処理部１８０により、半導体チップ１１０が画像検査され、不良のチップと良品のチップが判定される。なお、不良の半導体チップ１１０は、この後の工程でピックアップされることなく、ウェーハステージ１３１の上の樹脂フィルムに残される。

そして、図５に表したように、最初の良品の半導体チップ１１０ａを、アーム１５１の先端に設けられたコレット１５０で吸着してピックアップする（ステップＳ１１０）。
そして、コレット１５０に保持された半導体チップ１１０ａは、マウントヘッド１５３が移動することにより、移送ポジション１２２中を移送される。

そして、図３に表したように、移送ポジション１２２においては、コレット１５０に保持された半導体チップ１１０ａの裏面を、チップ撮像部１６２により撮像する。そして、撮像された像のデータが、画像処理部１８０に入力され、画像処理部１８０により、コレットに保持された状態における半導体チップ１１０ａの位置データを検出する（ステップＳ１２０）。
この時、半導体チップ１１０ａのＸ軸方向の値Ｘ１ａ、Ｙ軸方向の値Ｙ１ａ、及び、角度θ１ａが、半導体チップ１１０ａの位置データ（Ｘ１ａ、Ｙ１ａ、θ１ａ）となる。

そして、マウントポジション１２３において、マウントステージ１３３の上に載置された実装部材１４０の、最初のマウントを行う実装部１４１ａを撮像する。そして、撮像された像のデータが、画像処理部１８０に入力され、画像処理部１８０により、最初のマウントを行う実装部１４１ａの位置データを検出する（ステップＳ１３０）。

すなわち、最初のマウントを行う実装部１４１ａのＸ軸方向の値Ｘ２ａ、Ｙ軸方向の値Ｙ２ａ、及び、角度θ２ａが求められ、最初のマウントを行う実装部１４１ａの位置データ（Ｘ２ａ、Ｙ２ａ、θ２ａ）とされる。

そして、上記の最初の半導体チップ１１０ａの位置データ（Ｘ１ａ、Ｙ１ａ、θ１ａ）と、最初のマウントを行う実装部１４１ａの位置データ（Ｘ２ａ、Ｙ２ａ、θ２ａ）に基づいて、最初の半導体チップ１１０ａのマウントを行う（ステップＳ１４０）。

そして、次の良品の半導体チップ１１０ｂを、アーム１５１の先端に設けられたコレット１５０で吸着してピックアップする（ステップＳ２１０）。
そして、コレット１５０に保持された半導体チップ１１０ｂは、マウントヘッド１５３が移動することにより、移送ポジション１２２中を移送される。

そして、移送ポジション１２２においては、コレット１５０に保持された半導体チップ１１０ｂの裏面を、チップ撮像部１６２により撮像する。そして、撮像された像のデータが、画像処理部１８０に入力され、画像処理部１８０により、コレットに保持された状態における半導体チップ１１０ｂの位置データ（第１位置データ）を検出する（ステップＳ２２０）。すなわち、ピックアップ後の、次の半導体チップ１１０ｂの第１位置データ（Ｘ１ｂ、Ｙ１ｂ、θ１ｂ）を検出する。

そして、マウントポジション１２３において、マウントステージ１３３の上に載置された実装部材１４０の、次のマウントを行う実装部１４１ｂと、既にマウントされた最初の半導体チップ１１０ａとを、同一視野で写る倍率で撮像する。そして、撮像された像のデータが、画像処理部１８０に入力され、画像処理部１８０により、次のマウントを行う実装部１４１ｂの位置データ（第２位置データ）と、既にマウントされた半導体チップ１１０ａの位置データ（第３位置データ）とを、同時に検出する（ステップＳ２３０）。

すなわち、次のマウントを行う実装部１４１ｂと、既にマウントされた最初の半導体チップ１１０ａとが同一視野で撮像された画像から、次のマウントを行う実装部１４１ｂのＸ軸方向の値Ｘ２、Ｙ軸方向の値Ｙ２、及び、回転方向の角度の値θ２が求められ、次のマウントを行う実装部１４１ｂの第２位置データ（Ｘ２ｂ、Ｙ２ｂ、θ２ｂ）とされる。そして、既にマウントされた最初の半導体チップ１１０ａのＸ軸方向の値Ｘ３、Ｙ軸方向の値Ｙ３、及び、角度θ３が求められ、最初の半導体チップ１１０ａの第３位置データ（Ｘ３ａ、Ｙ３ａ、θ３ａ）とされる。

そして、上記の次の半導体チップ１１０ｂの第１位置データ（Ｘ１ｂ、Ｙ１ｂ、θ１ｂ）、上記の次のマウントを行う実装部１４１ｂの第２位置データ（Ｘ２ｂ、Ｙ２ｂ、θ２ｂ）、及び、既にマウントされた最初の半導体チップ１１０ａの第３位置データ（Ｘ３ａ、Ｙ３ａ、θ３ａ）に基づいて、アライメント位置データを補正して、次の半導体チップ１１０ｂを実装部材１４０の次のマウントを行う実装部１４１ｂにマウントする（ステップＳ２４０）。
以降、上記の工程を繰り返す。

このように、本実施形態に係る半導体装置の製造装置及び半導体装置の製造方法によれば、マウント後の半導体チップ１１０と、これからマウントする実装部１４１とを、同一視野で撮像し、その画像から、マウント後の半導体チップ１１０のアライメント位置を、これからマウントする実装部１４１の位置の検出と同時に行うことができる。これにより、例えば時間と伴に変動したり、また突発的に変化したりするアライメントずれを、時間遅れを生じさせることなく、次のマウント作業にフィードバックできる。

これにより、本実施形態に係る半導体装置の製造装置１０及び半導体装置の製造方法によって、高精度で半導体チップをマウントする半導体装置の製造装置及び半導体装置の製造方法が提供できる。

なお、上記において、ステップＳ１１０及びステップＳ１２０と、ステップＳ１３０と、は順序を入れ替えても良く、また、同時に行っても良い。また、ステップＳ２１０及びステップＳ２２０と、ステップＳ２３０と、は順序を入れ替えても良く、また、同時に行っても良い。

上記の具体例では、第１位置データは、コレット１５０によってピックアップされた後の半導体チップ１１０ｂの撮像データ、すなわち、チップ撮像部１６２による撮像画像によって求められたが、本発明はこれに限らない。すなわち、第１位置データは、マウントされる前の半導体チップ１１０ｂの撮像画像であれば良く、上記のチップ撮像部１６２による撮像の他に、ウェーハ撮像部１６１による撮像画像を用いても良い。さらに、チップ撮像部１６２による撮像画像とウェーハ撮像部１６１の両方の撮像画像を用いても良い。ただし、ウェーハステージ１３１の上から半導体チップをコレット１５０によってピックアップする際に、半導体チップ１１０ｂのアライメントがずれる可能性があるので、より高精度のマウントを実現するために、半導体チップ１１０ｂをピックアップした後の撮像画像（チップ撮像部１６２による撮像画像）を用いることがより望ましい。

このように、マウント前の半導体チップ１１０ｂの位置データ（第１位置データ）は、第１撮像部によって撮像された画像によって検出される。第１撮像部には、ウェーハ撮像部１６１及びチップ撮像部１６２の少なくともいずれかを用いることができる。以下では、説明を簡単にするために、第１撮像部にチップ撮像部１６２が用いられるとして説明する。すなわち、マウント前の半導体チップ１１０ｂの位置データ（第１位置データ）が、チップ撮像部１６２により撮像された像のデータに基づく場合として説明する。

なお、上記のマウント撮像部１６３を第２撮像部とすることができる。

上記の半導体装置の製造装置１０の動作及び半導体装置の製造方法を一般化すると以下のようになる。
図６は、本発明の第１の実施形態に係る半導体装置の製造方法を例示する別のフローチャート図である。
本実施形態に係る半導体装置の製造方法は、実装部材１４０に、複数（Ｎ個）の半導体チップ１１０を実装する半導体装置の製造方法である。ここで、Ｎは２以上の整数である。
そして、図６に表したように、まず、（ｉ−１）番目の半導体チップ１１０_ｉ−１（第１の半導体チップ）を、実装部材１４０にマウント（実装する）（ステップＳ１４１）。ここで、ｉは２以上、Ｎ以下の整数である。

そして、ｉ番目の半導体チップ１１０_ｉをピックアップし、ピックアップした後のｉ番目の半導体チップ１１０_ｉ（第２の半導体チップ）を撮像して、ｉ番目の半導体チップ１１０_ｉの第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）を検出する（ステップＳ２２１）。

そして、実装部材１４０のｉ番目の半導体チップ１１０_ｉが実装されるべき位置、すなわち、ｉ番目の実装部１４１_ｉと、実装部材１４０にマウントされた後の（ｉ−１）番目の半導体チップ１１０_ｉ−１と、を同一視野で同時に撮像し、ｉ番目の実装部１４１_ｉの第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）と、マウント後の（ｉ−１）番目の半導体チップ１１０_ｉ−１の第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）と、を検出する（ステップＳ２３１）。

そして、上記の第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）と、第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）と、第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）と、を用いて、ｉ番目の半導体チップ１１０_ｉを実装部材１４０にマウントする（ステップＳ２４１）。

このように、マウント後の（ｉ−１）番目の半導体チップ１１０_ｉ−１と、ｉ番目の実装部１４１_ｉとを、同一視野で同時に撮像し、その画像から、マウント後の（ｉ−１）番目の半導体チップ１１０_ｉ−１のアライメント位置を、ｉ番目の実装部１４１_ｉの位置の検出と同時に行うことができ、例えば時間と伴に変動したり、また突発的に変化したりするアライメントずれに対して時間遅れを生じさせることなく、次のマウント作業にフィードバックできる。

このように、本実施形態に係る半導体装置の製造装置１０は、実装部材１４０に複数の半導体チップ１１０を実装する半導体装置の製造装置であって、実装部材１４０が載置されるマウント台１３３と、半導体チップ１１０をピックアップするコレット１５０と、前記実装部材１４０に実装される前の前記半導体チップ１１０を撮像する第１撮像部と、前記マウント台１３３に載置された前記実装部材１４０を撮像する第２撮像部と、前記第１撮像部及び前記第２撮像部によって撮像された画像から位置データをそれぞれ取得する画像処理部１８０と、制御部１８１と、を備える。

制御部１８１は、第１の半導体チップ（（ｉ−１）番目の半導体チップ１１０_ｉ−１）を前記コレット１５０にピックアップさせ、前記マウント台１３３に載置された前記実装部材１４０に実装させ、第２の半導体チップ（ｉ番目の半導体チップ１１０_ｉ）を前記コレット１５０にピックアップさせ、前記実装部材１４０に実装される前の前記第２の半導体チップ（ｉ番目の半導体チップ１１０_ｉ）を前記第１撮像部に撮像させ、前記実装部材１４０に実装された前記第１の半導体チップ（（ｉ−１）番目の半導体チップ１１０_ｉ−１）と、前記実装部材１４０において第２の半導体チップ（ｉ番目の半導体チップ１１０_ｉ）が実装されるべき位置（ｉ番目の実装部１４１_ｉ）と、を同一視野で前記第２撮像部に撮像させ、前記第１撮像部及び第２撮像部によって撮像された画像からそれぞれ取得された位置データを前記画像処理部１８０から入力し、前記実装部材１４０に実装される前の前記第２の半導体チップ（ｉ番目の半導体チップ１１０_ｉ）の位置と、前記実装部材１４０において前記第２の半導体チップ（ｉ番目の半導体チップ１１０_ｉ）が実装されるべき位置（ｉ番目の実装部１４１_ｉ）と、前記実装部材１４０において前記第１の半導体チップ（（ｉ−１）番目の半導体チップ１１０_ｉ−１）が実装された位置と、に基づいて、前記マウント台１３３及び前記コレット１５０の少なくともいずれかを制御しつつ前記第２の半導体チップ（ｉ番目の半導体チップ１１０_ｉ）を前記実装部材１４０に実装させる。

なお、上記の前記実装部材１４０に実装される前の前記第２の半導体チップ（ｉ番目の半導体チップ１１０_ｉ）の位置が、第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）である。そして、上記の前記実装部材１４０において前記第２の半導体チップ（ｉ番目の半導体チップ１１０_ｉ）が実装されるべき位置（ｉ番目の実装部１４１_ｉ）が、第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）である。そして、上記の前記実装部材１４０において前記第１の半導体チップ（（ｉ−１）番目の半導体チップ１１０_ｉ−１）が実装された位置が第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）である。

そして、本実施形態に係る半導体装置の製造方法は、第１の半導体チップ（（ｉ−１）番目の半導体チップ１１０_ｉ−１）を実装部材１４０に実装する工程と、ピックアップし前記実装部材１４０に実装される前の第２の半導体チップ（ｉ番目の半導体チップ１１０_ｉ）を撮像して、前記第２の半導体チップ（ｉ番目の半導体チップ１１０_ｉ）の第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）を検出する工程と、前記実装部材１４０において前記第２の半導体チップ（ｉ番目の半導体チップ１１０_ｉ）が実装されるべき位置（ｉ番目の実装部１４１_ｉ）と、前記実装部材１４０に実装された前記第１の半導体チップ（（ｉ−１）番目の半導体チップ１１０_ｉ−１）と、を同一視野で撮像し、前記実装されるべき位置（ｉ番目の実装部１４１_ｉ）の第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）と、前記実装された前記第１の半導体チップ（（ｉ−１）番目の半導体チップ１１０_ｉ−１）の第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）と、を検出する工程と、前記第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）と、前記第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）と、前記第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）と、に基づいて、前記第２の半導体チップ（ｉ番目の半導体チップ１１０_ｉ）を前記実装部材１４０に実装する工程と、を備える。

さらに、本実施形態に係る半導体装置の製造装置１０及び半導体装置の製造方法は以下のように変形することができる。

図７は、本発明の第１の実施形態に係る半導体装置の製造方法を例示する別のフローチャート図である。
本実施形態に係る変形例の半導体装置の製造方法は、実装部材１４０に、複数（Ｎ個）の半導体チップ１１０を実装する半導体装置の製造方法である。
そして、図７に表したように、まず、（ｉ−ｊ）番目の半導体チップ１１０_ｉ−ｊ（第１の半導体チップ）を実装部材１４０にマウント（実装）する（ステップＳ１４２）。ここで、ｉは２以上、Ｎ以下の整数である。また、ｊは、１以上で、ｉ−１以下の整数である。

そして、ｉ番目の半導体チップ１１０_ｉをピックアップし、ピックアップした後のｉ番目の半導体チップ１１０_ｉ（第２の半導体チップ）を撮像して、ｉ番目の半導体チップ１１０_ｉの第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）を検出する（ステップＳ２２２）。

そして、実装部材１４０のｉ番目の半導体チップ１１０ｉが実装されるべき位置、すなわち、ｉ番目の実装部１４１_ｉと、実装部材１４０にマウントされた後の（ｉ−ｊ）番目半導体チップ１１０_ｉ−ｊと、を同一視野で同時に撮像し、ｉ番目の実装部１４１_ｉの第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）と、マウント後の（ｉ−ｊ）番目の半導体チップ１１０_ｉ−ｊの第３位置データ（Ｘ３_ｉ−ｊ、Ｙ３_ｉ−ｊ、θ３_ｉ−ｊ）と、を検出する（ステップＳ２３２）。

そして、上記の第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）と、第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）と、第３位置データ（Ｘ３_ｉ−ｊ、Ｙ３_ｉ−ｊ、θ３_ｉ−ｊ）と、を用いて、ｉ番目の半導体チップ１１０_ｉを実装部材１４０にマウントする（ステップＳ２４２）。

なお、図７に例示した本具体例において、ｊを１とした場合が、図６に例示した具体例である。すなわち、図６に例示した具体例では、ｉ番目のマウント作業において、（ｉ−１）番目、すなわち、前回のマウント作業においてマウントされた半導体チップ１１０_ｉ−１のマウント後のアライメント位置を、第３位置データとして用いていたが、図７に例示した具体例では、ｉ番目のマウント作業において、（ｉ−ｊ）番目、すなわち、何回か前のマウント作業においてマウントされた半導体チップ１１０_ｉ−ｊのマウント後のアライメント位置を、第３位置データとして用いている。

例えば、実装部材１４０における実装部１４１が、縦横のマトリクス状に配置されている場合、縦または横の端の実装部１４１においては、ｉ番目の実装部１４１_ｉの位置が、（ｉ−１）番目の実装部１４１_ｉ−１から離れて、別の列または行に配置されることがある。このような場合においては、（ｉ−ｊ）番目の、すなわち、何回か前のマウント作業においてマウントされた半導体チップ１１０_ｉ−ｊのマウント後のアライメント位置を、第３位置データとして用いることができる。また、この場合だけでなく、縦横のマトリクス状に配置された、縦または横の端以外の場所においても、必要に応じて、（ｉ−ｊ）番目の半導体チップ１１０_ｉ−ｊのマウント後のアライメント位置を、第３位置データとして用いることができる。

このように、本実施形態に係る半導体装置の製造装置１０及び半導体装置の製造方法における、ステップＳ２３２においては、ｉ番目の実装部１４１_ｉと、実装部材１４０にマウントされた後の（ｉ−ｊ）番目半導体チップ１１０_ｉ−ｊと、が同じ視野で撮像されれば良い。これにより、高精度で半導体チップをマウントする半導体装置の製造装置及び半導体装置の製造方法が提供できる。

ただし、実装部材１４０における実装部１４１が、例えば、縦横のマトリクス状に配置されている場合、縦または横の端の実装部１４１へのマウントの場合を除き、直前にマウントされた半導体チップ、すなわち、半導体チップ１１０_ｉ−１の第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）を用いると時間遅れが短くなるので望ましい。

なお、ｉ番目のマウントが、例えば、縦横のマトリクス状に配置された縦または横の端の実装部１４１へのマウントであるのか、端以外の実装部１４１へのマウントであるかは、個々の実装部材１４０における実装部１４１の配列情報を予め半導体装置の製造装置１０に入力しておくことで判断できる。また、ｉ番目の実装部１４１_ｉの撮像結果によって、判断することもできる。

さらに、実装部材１４０における実装部１４１が、例えば、縦横のマトリクス状に配置された縦または横の端の実装部１４１へのマウントの場合においても、前回マウントした半導体チップ１１０が同一視野の中に納まるように、マウント撮像部１６３の撮像時の拡大率を調整しておくことにより、縦または横の端の実装部１４１へのマウントの場合においても、前回マウントした半導体チップ１１０とこれからマウントする実装部１４１とを同一視野で撮像することもできる。このように、マウント撮像部１６３の拡大率の調整により、ｊを常に１にすることもできる。

（実施例）
以下、本実施形態に係る半導体装置の製造装置及び半導体装置の製造方法として、実施例のダイボンディング装置及びダイボンディング方法について説明する。
図８は、本発明の実施例に係る半導体装置の製造装置の動作及び半導体装置の製造方法を例示するフローチャートである。
図９は、本発明の実施例に係る半導体装置の製造装置及び半導体装置の製造方法のピックアップポジションにおける撮像画像を例示する模式図である。
図１０は、本発明の実施例に係る半導体装置の製造装置及び半導体装置の製造方法の移送ポジションにおける撮像画像を例示する模式図である。
図１１は、本発明の実施例に係る半導体装置の製造装置及び半導体装置の製造方法のマウントポジションにおける撮像画像を例示する模式図である。
図１２は、本発明の実施例に係る半導体装置の製造装置のコレット部の構成を例示する模式図である。
すなわち、同図（ａ）は側面図であり、同図（ｂ）は、下方（図（ａ）の矢印Ｄ）からみた時の平面図である。
また、以下説明する本実施例に係る半導体装置の製造装置及び半導体装置の製造方法においては、上記のｊが１の場合、すなわち、図６に例示した方法であるとして説明する。

図８に表したように、本発明の実施例に係る半導体装置の製造装置１０及び半導体装置の製造方法においては、まず、半導体ウェーハ１１１がウェーハステージ１３１の上に載せられる（ステップＳ１０１）。

そして、半導体ウェーハ１１１の半導体チップ１１０が、ウェーハ撮像部１６１に撮像され、半導体チップ１１０の良品、不良品の判定が行われる。
すなわち、図９に表したように、ピックアップポジション１２１においては、ウェーハステージ１３１の上に載せられた半導体チップ１１０がウェーハ撮像部１６１により撮像される。この撮像画像１６１ａから、良品半導体チップ１１２と、不良品半導体チップ１１３が判定される。なお、不良品半導体チップ１１３には、不良マーク１１４が付けられる。

そして、ｉ番目の半導体チップ１１０_ｉを、ウェーハ撮像部１６１で認識する（ステップＳ１０２）。

そして、ｉ番目の半導体チップ１１０_ｉが所定のピックアップ用位置１１６にあるかどうかを判断する（ステップＳ１０３）。

そして、ｉ番目の半導体チップ１１０_ｉがピックアップ用位置１１６にない場合は、ウェーハステージ１３１を移動し、ステップＳ１０２に戻る（ステップＳ１０４）。
一方、そして、ｉ番目の半導体チップ１１０_ｉがピックアップ用位置１１６にある場合は、ｉ番目の半導体チップ１１０_ｉをコレット１５０によってピックアップする（ステップＳ２１１）。

そして、図１０に表したように、移送ポジション１２２において、ピックアップされているｉ番目の半導体チップ１１０_ｉの裏面が、チップ撮像部１６２によって撮像される。そして、この撮像画像１６２ａから、ｉ番目の半導体チップ１１０_ｉの第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）が検出される（ステップＳ２２１）。
なお、これに引き続き、マウントヘッド１５３は、移送ポジション１２２を経て、マウントポジション１２３に移動する（ステップＳ１０８）。

この時、ｉ番目の半導体チップ１１０_ｉの裏面と、コレット１５０に設けられたコレット基準部１５５とを同一視野で同時に撮像し、ｉ番目の半導体チップ１１０_ｉの第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）を検出することができる。以下、この手法について詳しく説明する。

図１２（ａ）に表したように、コレット１５０の例えば側面に連結部１５６が設けられ、連結部１５６の先端にコレット基準部１５５が設けられている。そして、図１２（ｂ）に表したように、コレット基準部１５５の平面形状は、例えば、半導体チップ１１０に対向する側が凹状となった形状とすることができる。ただし、この形状に限らず、例えば、２つの略直線が交差する２つの辺が設けられていれば良い。

そして、図１２（ｂ）に表したように、コレット基準部１５５と半導体チップ１１０とを同一視野で同時に撮像し、その撮像画像から、以下のように、コレット１５０と半導体チップ１１０の、それぞれの位置と角度を求める。

すなわち、コレット基準部１５５の２辺、例えば縦辺１５７ａと、下側横辺１５７ｂの交点１５５ａにおけるＸ軸方向の座標をＸｃとし、Ｙ軸方向の座標をＹｃとする。そして、画像内の所定の基準軸１６２ｘ、１６２ｙに対する、上記の２辺、すなわち、縦辺１５７ａの角度と、下側横辺１５７ｂの角度の平均値をθｃとする。なお、この時、画像内の所定の基準軸１６２ｘ、１６２ｙは、コレット基準部１５５の座標及び角度を表現できるように適切に選択される。

一方、半導体チップ１１０の４つの頂点１１５ａ、１１５ｂ、１１５ｃ、１１５ｄの中心のＸ軸方向の座標をＸｓとし、Ｙ軸方向の座標をＹｓとする。そして、半導体チップ１１０の４辺、すなわち、頂点１１５ａと頂点１１５ｂとを結ぶ線、頂点１１５ｂと頂点１１５ｃとを結ぶ線、頂点１１５ｃと頂点１１５ｄとを結ぶ線、及び、頂点１１５ｄと頂点１１５ａとを結ぶ線、のそれぞれが、画像内の所定の基準軸１６２ｘ、１６２ｙに対する、角度の平均値をθｓとする。なお、この時、画像内の所定の基準軸１６２ｘ、１６２ｙは、半導体チップ１１０の座標及び角度を表現できるように適切に選択される。

上記のコレット基準部１５５の座標及び角度（Ｘｃ、Ｙｃ、θｃ）、及び、上記の半導体チップ１１０の座標及び角度（Ｘｓ、Ｙｓ、θｓ）を用いて、半導体チップ１１０の第１位置データ（Ｘ１、Ｙ１、θ１）は、（Ｘｓ−Ｘｃ、Ｙｓ−Ｙｃ、θｓ−θｃ）と、半導体装置の製造装置１０の所定の設定値（Ｘ１ｐ、Ｙ１ｐ、θ１ｐ）との差となる。

すなわち、ｉ番目の半導体チップ１１０_ｉの第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）は、（Ｘｓ_ｉ−Ｘｃ_ｉ、Ｙｓ_ｉ−Ｙｃ_ｉ、θｓ_ｉ−θｃ_ｉ）と（Ｘ１ｐ、Ｙ１ｐ、θ１ｐ）との差となる。
以上のようにして、図１０に例示した、ｉ番目の半導体チップ１１０_ｉの撮像画像１６２ａから、ｉ番目の半導体チップ１１０_ｉの第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）が算出される。

一方、図８に表したように、実装部材１４０が、マウントステージ１３３の上に配置される（ステップＳ１０５）。

そして、マウントポジション１２３において、マウント撮像部１６３によって、実装部材１４０のｉ番目の実装部１４１_ｉと、実装部材１４０にマウントされた後の（ｉ−１）番目半導体チップ１１０_ｉ−１と、が同一視野で同時に撮像される。そして、この撮像画像１６３ａから、ｉ番目の実装部１４１_ｉの第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）と、マウント後の（ｉ−１）番目の半導体チップ１１０_ｉ−１の第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）と、を検出する（ステップＳ２３１）。

この時、例えば、図１１に例示したような撮像画像１６３ａが得られる。同図には、ｉ番目の実装部１４１_ｉと、（ｉ−１）番目の半導体チップ１１０_ｉ−１とが、同一視野で同時に撮像されている。また、さらに、この画像には、（ｉ−２）番目の半導体チップ１１０_ｉ−２、及び、（ｉ−３）番目の半導体チップ１１０_ｉ−３も、同時に撮像されている。

このような撮像画像１６３ａから、例えば、ｉ番目の実装部１４１_ｉの４つの頂点の中心のＸ軸方向の座標をＸｒ_ｉとし、Ｙ軸方向の座標をＹｒ_ｉとする。そして、ｉ番目の実装部１４１_ｉの４つの頂点の画像内の所定の基準軸に対する角度の平均をθｒ_ｉとする。そして、ｉ番目の実装部１４１_ｉの第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）は、（Ｘｒ_ｉ、Ｙｒ_ｉ、θｒ_ｉ）と、半導体装置の製造装置１０の所定の設定値（Ｘ２ｐ、Ｙ２ｐ、θ２ｐ）との差となる。

一方、マウント後の（ｉ−１）番目の半導体チップ１１０_ｉ−１の４つの頂点の中心のＸ軸方向の座標をＸｔ_ｉ−１とし、Ｙ軸方向の座標をＹｔ_ｉ−１とする。そして、マウント後の（ｉ−１）番目の半導体チップ１１０_ｉ−１の４つの頂点の画像内の所定の基準軸に対する角度の平均をθｔ_ｉ−１とする。そして、（ｉ−１）番目の半導体チップ１１０_ｉ−１の第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）は、（Ｘｔ_ｉ−１、Ｙｔ_ｉ−１、θｔ_ｉ−１）と、半導体装置の製造装置１０の所定の設定値（Ｘ３ｐ、Ｙ３ｐ、θ３ｐ）との差となる。

そして、本実施形態に係る半導体装置の製造装置１０の動作及び半導体装置の製造方法においては、上記の第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）、第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）、第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）を、用いて、ｉ番目の半導体チップ１１０_ｉのマウントを行う。

すなわち、ｉ番目の半導体チップ１１０_ｉをｉ番目の実装部１４１_ｉにマウントする際に、ｉ番目のマウント基準位置（Ｘｍ_ｉ、Ｙｍ_ｉ、θｍ_ｉ）に対して、第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）、第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）及び第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）を、加算して、マウント位置を補正する。

例えば、上記の補正値に基づき、Ｘ軸方向及びＹ軸方向のずれに関しては、例えば、マウントステージ１３３を移動させて補正する（ステップＳ１０６）。また、角度のずれに関しては、コレット１５０の角度θを補正する（ステップＳ１０７）。ただし、本発明はこれに限らず、アライメントずれの補正の方法は任意である。

そして、ｉ番目の半導体チップ１１０_ｉをｉ番目の実装部１４１_ｉにマウントする（ステップＳ２４１）。
これにより、高精度で半導体チップをマウントする半導体装置の製造装置及び半導体装置の製造方法が提供できる。

そして、全ての実装部１４１へのマウントが終了したかどうかを判断する（ステップＳ１０９）。そして、終了していない場合は、上記の手法が繰り返され、半導体チップ１１０が実装部１４１にマウントされる。そして、全ての実装部１４１へのマウントが終了したら、ステップＳ１０５に戻り、別の実装部材１４０がマウントステージ１３３に配置さら、さらに、上記の手法が繰り返される。

そして、半導体ウェーハ１１１に良品の半導体チップ１１０が残っているかどうかが判断され（ステップＳ１１９）、半導体ウェーハ１１１に良品の半導体チップ１１０が残っていない場合は、ステップＳ１０１に戻り、別の半導体ウェーハ１１１がウェーハステージ１３１に配置される。そして、さらに、上記の方法が繰り返される。

これにより、高精度で半導体チップをマウントする半導体装置の製造装置及び半導体装置の製造方法が提供できる。

なお、上記において、ｉ番目のマウント基準位置（Ｘｍ_ｉ、Ｙｍ_ｉ、θｍ_ｉ）に対して、第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）、第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）及び第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）を、加算する際には、各値の正負の方向を考慮して加算され、例えば、場合によっては、減算される場合もある。

なお、上記のｉ番目のマウント基準位置（Ｘｍ_ｉ、Ｙｍ_ｉ、θｍ_ｉ）とは、実装部１４１の位置がマウントごとに移動する量と、半導体装置の製造装置１０に固有の補正値とを含めた、マウント作業の基準となる設計値である。

また、（ｉ−１）番目の半導体チップ１１０_ｉ−１の第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）を得る別の方法としては、例えば、半導体チップ１１０が規格内でマウントされた実装部材１４０の撮像画像を用いる方法もある。すなわち、規格内の半導体チップ１１０が実装されていることを別の検査装置で検査して確認した校正用実装部材の半導体チップを撮像し、その撮像画像と、（ｉ−１）番目の半導体チップ１１０_ｉ−１の撮像画像と、を比較して、第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）を得ることもできる。

すなわち、第３位置データは、実装部材１４０の第２の半導体チップ（ｉ番目の半導体チップ１１０_ｉ）が実装されるべき位置（ｉ番目の実装部１４１_ｉ）と、実装された後の第１の半導体チップ（実装された後の（ｉ−ｊ）番目の半導体チップ１１０_ｉ−ｊ）と、を同時に撮像した画像と、規格内でマウントされた校正用実装部材の撮像画像と、に基づいて算出することができる。この時、実装された後の第１の半導体チップ（実装された後の（ｉ−ｊ）番目の半導体チップ１１０_ｉ−ｊ）の撮像画像と、校正用実装部材の撮像画像と、を比較して、第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）が求められる。

また、（ｉ−１）番目の半導体チップ１１０_ｉ−１の第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）を得るさらに別の方法としては、設計パタン枠１４４を利用する方法もある。
すなわち、例えば、図１１に表したように、それぞれの実装部１４１において、マウントする半導体チップ１１０のサイズに対応した設計パタン枠１４４を設ける。この設計パタン枠１４４は、それぞれのマウントごとに実装部１４１が移動する量と、半導体装置の製造装置１０に固有の補正値とで補正される。このようにして、（ｉ−１）番目の半導体チップ１１０_ｉ−１がマウントされるべき基準位置に対応した設計パタン枠１４４_ｉ−１が求められる。一方、マウント後の（ｉ−１）番目の半導体チップ１１０_ｉ−１の撮像画像から求めた位置データ（Ｘｔ_ｉ−１、Ｙｔ_ｉ−１、θｔ_ｉ−１）から算出される検出パタン外形１４５_ｉ−１を求める。そして、設計パタン枠１４４_ｉ−１と、検出パタン外形１４５_ｉ−１とを比較することにより、（ｉ−１）番目の半導体チップ１１０_ｉ−１の第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）が求められる。

なお、上記のそれぞれの実装部１４１における設計パタン枠１４４は、予め求めておき記憶部１８２に格納しておくことができる。また、それぞれのマウントごとに求めた検出パタン外形１４５_ｉを、それぞれに対応する設計パタン枠１４４_ｉと伴に、記憶部１８２に格納しておくことができる。

すなわち、第３位置データは、実装部材１４０の第２の半導体チップ（ｉ番目の半導体チップ１１０_ｉ）が実装されるべき位置（ｉ番目の実装部１４１_ｉ）と、実装された後の第１の半導体チップ（実装された後の（ｉ−ｊ）番目の半導体チップ１１０_ｉ−ｊ）と、を同時に撮像した画像と、（ｉ−ｊ）番目の半導体チップ１１０_ｉ−１がマウントされるべき基準位置に対応した設計パタン枠１４４_ｉ−ｊと、に基づいて算出することができる。
この場合、上記で説明した校正用実装部材を用いないのでさらに効率が高まる。

なお、本実施形態に係る半導体装置の製造装置１０の動作及び半導体装置の製造方法においては、第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）、第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）、第３位置データ（Ｘ３_ｉーｊ、Ｙ３_ｉーｊ、θ３_ｉーｊ）を、用いて、マウント位置を補正して、ｉ番目の半導体チップ１１０_ｉのマウントを行うが、この補正の実施に関しては各種の形態をとることができる。

例えば、毎々のマウントごとに補正を行う方法や、マウントの所定の回数ごとに補正を行う方法を用いることができる。さらに、例えば、（ｉ−ｊ−１）回目のアライメントずれ量と（ｉ−ｊ）回目のアライメントずれ量との差が所定の値よりも大きくなった時に補正を実施する方法を用いることができる。そして、これらを組み合わせた方法を用いることができる。

（第２の実施の形態）
本発明の第２の実施形態に係る半導体装置の製造装置及び半導体装置の製造方法もダイボンディング装置及びダイボンディング方法に関するものである。
そして本実施形態に係る半導体装置の製造装置の動作及び半導体装置の製造方法においては、実装部材１４０にマウントされた後の半導体チップ１１０のアライメントの検査をさらに行うものである。この時、用いる半導体装置の製造装置は、第１の実施形態で説明した半導体装置の製造装置１０と同様とすることができる。ただし、画像処理部１８０及びそれに連動する制御部１８１の動作に以下の動作が付加される。

図１３は、本発明の第２の実施形態に係る半導体装置の製造装置の動作及び半導体装置の製造方法を例示するフローチャート図である。
図１３に表したように、本実施形態に係る半導体装置の製造装置の動作及び半導体装置の製造方法においては、ステップＳ１４２〜ステップＳ２３２までの工程は、図７に例示したものと同様に実施される。

そして、本実施形態に係る半導体装置の製造装置の動作及び半導体装置の製造方法においては、ステップＳ２３２において、ｉ番目の実装部１４１_ｉと同じ視野で同時に撮像した（ｉ−ｊ）番目半導体チップ１１０_ｉ−ｊの画像データに基づいて、（ｉ−ｊ）番目の半導体チップ１１０_ｉーｊのアライメントの良品または不良品の判定を行う（ステップＳ２５２）。
すなわち、本実施形態に係る半導体装置の製造方法は、前記第３位置データを用いて、前記第２の半導体チップの実装不良を判定する工程をさらに備える。
これにより、不良発見の時間遅れを最小限にすることができる。

なお、上記のステップＳ２５２の前、後、または同時に、図７に例示したステップＳ２４２を実施しても良い。

また、上記においては、任意のｊについてステップＳ２５２を実施する場合について説明したが、半導体チップ１１０のアライメント不良の発見はできるだけ時間遅れなく行われた方が良いので、ｊ＝１とすることが望ましい。ただし、先に説明したように、実装部１４１が例えばマトリクス状に配列した縦または横の端に位置する場合は、場合によってはこれに限らず、できるだけ時間遅れなくアライメント不良が発見できるように、ｊはそれぞれの実装部１４１の位置によって適切に設定することができる。さらに、既に説明したように、マウント撮像部１６３の拡大率の調整により、実装部１４１が例えばマトリクス状に縦または横の端に位置する場合においても、常にｊ＝１とすることもできる。

以下、ｊ＝１の場合について、（ｉ−１）番目の半導体チップ１１０_ｉ−１のアライメントの良品または不良品の判定を行う方法の一例について説明する。
図１４は、本発明の第２の実施形態に係る半導体装置の製造装置の動作及び半導体装置の製造方法のマウントポジションでの撮像画像を例示する模式図である。
すなわち、同図は、マウントポジションでの撮像画像の一例である。

図１４に表したように、マウントポジション１２３において、ｉ番目の実装部１４１_ｉと、マウント後の（ｉ−１）番目の半導体チップ１１０_ｉ−１と、が同時に撮像された撮像画像１６３ａにおいて、マウント位置基準１４２を予め定めておく。
そして、マウント位置基準１４２に基づいて、それぞれの実装部１４１における、アライメント標準位置１４３ａ及びアライメントずれ許容領域１４３ｂが定められる。
これにより、（ｉ−１）番目の実装部１４１_ｉ−１におけるアライメント標準位置１４３ａ_ｉ−１及びアライメントずれ許容領域１４３ｂ_ｉ−１が定められる。

そして、（ｉ−１）番目の半導体チップ１１０_ｉ−１が、（ｉ−１）番目の実装部１４１_ｉ−１におけるアライメントずれ許容領域１４３ｂ_ｉ−１よりも外側にある部分の面積を算出する。そして、この算出された面積と、予め定めた基準値とが比較され、算出された面積が、その基準値を超えた場合は不良と判定され、基準値以下の場合は良品と判定することができる。

すなわち、本実施形態に係る半導体装置の製造装置１０の動作及び半導体装置の製造方法においては、実装部材１４０の第２の半導体チップ（ｉ番目の半導体チップ１１０_ｉ）が実装されるべき位置（ｉ番目の実装部１４１_ｉ）と、実装部材１４０に実装された後の第１の半導体チップ（（ｉ−１）番目の半導体チップ１１０_ｉ−１）と、を同時に撮像し、第１の半導体チップ（（ｉ−１）番目の半導体チップ１１０_ｉ−１）が、予め定めたアライメントずれ許容領域１４３ｂ_ｉ−１よりも外側に有る面積に基づいて、良品または不良品の判定が行われる。

このようにして、（ｉ−１）番目の半導体チップ１１０_ｉ−１のアライメントに関して、直ちに良品と不良との判定を行う。これにより、不良発見の時間遅れを最小限にすることができる。
すなわち、本実施形態に係る半導体装置の製造装置及び半導体装置の製造方法によれば、高精度で半導体チップをマウントし、不良発見の時間遅れが縮小した高効率の半導体装置の製造装置及び半導体装置の製造方法が提供される。

なお、上記の（ｉ−１）番目の実装部１４１_ｉ−１におけるアライメントずれ許容領域１４３ｂ_ｉ−１は、マウントする半導体チップのサイズ、実装部の配置、製造する半導体装置の要求仕様等に基づいて適切に定められる。

なお、上記のマウント位置基準１４２は、撮像された画像の上に設けられるカーソルで設定することができる。

また、上記のマウント位置基準１４２は、パタンマッチング、及び、検出された線の交点、の少なくともいずれかに基づく画像処理によって設定することができる。

なお、上記の他、例えば図６に例示したステップＳ２３１において検出された（ｉ−１）番目の半導体チップ１１０_ｉ−１の第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）を用いて、（ｉ−１）番目の半導体チップ１１０_ｉ−１のアライメントの良品または不良品の判定を行うこともできる。すなわち、（ｉ−１）番目の半導体チップ１１０_ｉ−１の第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）と、マウント規格基準（Ｘ３０、Ｙ３０、θ３０）との差異によって、直ちに良品と不良との判定を行うこともできる。これによっても、不良発見の時間遅れを最小限にすることができる。

また、予め設定したマウント位置基準１４２からのそれぞれの実装部１４１における、アライメント標準位置１４３ａ及びアライメントずれ許容領域１４３ｂは、撮像画像１６３ａにおいて常時表示しておくこともできる。これにより、各実装部１４１における半導体チップ１１０のマウント状態を分かりやすく把握することができる。

また、（ｉ−１）番目の半導体チップ１１０_ｉ−１のアライメント位置データ（第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１））の導出には、上記の、第１の実施形態に係る実施例で説明した各種の方法を採用することができる。

なお、上記において、ｉ番目の半導体チップのマウントの際に、（ｉ−１）番目の半導体チップのアライメントの良品または不良品の判定が行われるので、最後にマウントされた半導体チップに関しては、別途その半導体チップのアライメントの良品または不良品の判定を行うことができる。

（第３の実施の形態）
本発明の第３の実施形態に係る半導体装置の製造装置もダイボンディング装置に関するものである。
図１５は、本発明の第３の実施形態に係る半導体装置の製造装置の構成を例示する模式図である。
図１５に表したように、本発明の第３の実施形態に係る半導体装置の製造装置１１においては、移送ポジション１２２において、半導体チップ１１０を一旦載置できるアライメント補正ステージ１３２が設けられている。そして、チップ撮像部１６２と第２鏡筒１６７と第２照明１７２とは、アライメント補正ステージ１３２の上方に設けられている。

すなわち、本実施形態に係る半導体装置の製造装置１１は、第２の半導体チップ（ｉ番目面の半導体チップ１１０_ｉ）を載置し、第２の半導体チップを載置した状態で、第１撮像部（チップ撮像部１６２）によってピックアップされた後の第２の半導体チップを撮像可能とするアライメント補正ステージ１３２を、さらに備えている。

本実施形態に係る半導体装置の製造装置１１においては、コレット１５０によってピックアップされた半導体チップ１１０が、一旦、アライメント補正ステージ１３２に置かれる。そして、この状態で、半導体チップ１１０をチップ撮像部１６２で撮像し、半導体チップ１１０の第１位置データが検出される。

また、このとき、アライメント補正ステージ１３２に置かれた半導体チップ１１０をチップ撮像部１６２で撮像した画像に基づいて、半導体チップ１１０のアライメントずれを補正して、次のマウントポジション１２３に移送することができる。例えば、半導体チップ１１０のＸ軸方向とＹ軸方向のアライメントずれはコレット１５０に接続されたアーム１５１で補正し、半導体チップ１１０の角度（θ）の補正は、アライメント補正ステージ１３２の角度を調整して補正することができる。これにより、高精度で半導体チップ１１０をマウント位置に載置することができる。
なお、この場合、上記のアライメント補正後の半導体チップ１１０のアライメント状態が、第１位置データとされる。

なお、本実施形態に係る半導体装置の製造装置１１においても、第１の実施形態で説明した各種の補正を行ったマウントが実施でき、本実施形態に係る半導体装置の製造装置及び半導体装置の製造方法によれば、高精度で半導体チップをマウントする半導体装置の製造装置及び半導体装置の製造方法が提供される。

さらに、本実施形態に係る半導体装置の製造装置１１においても、第２の実施形態で説明した各種の不良半導体チップのマウント判定を実施することができ、本実施形態に係る半導体装置の製造装置及び半導体装置の製造方法によれば、高精度で半導体チップをマウントし、不良発見の時間遅れが縮小した高効率の半導体装置の製造装置及び半導体装置の製造方法が提供される。

（第４の実施の形態）
本発明の第４の実施の形態に係る半導体装置の製造装置は、ストラップボンディング装置である。すなわち、実装部材１４０にマウントされた半導体チップ１１０に、配線部材を接続する装置である。
図１６は、本発明の第４の実施形態に係る半導体装置の製造装置の構成を例示する模式図である。
図１７は、本発明の第４の実施形態に係る半導体装置の製造装置及び製造方法によって製造される半導体装置の構成を例示する模式的斜視図である。
図１８は、本発明の第４の実施形態に係る半導体装置の製造方法を例示する模式的平面図である。

まず、図１７により、本実施形態に係る半導体装置の製造装置及び半導体装置の製造方法で製造される半導体装置について説明する。
図１７に例示したように、本実施形態に係る半導体装置の製造装置及び半導体装置の製造方法で製造される半導体装置５００においては、実装部材１４０に半導体チップ１１０がマウントされており、そして、配線部材３１０が実装部材１４０と半導体チップ１１０とに接続されている。配線部材３１０としては、例えばアルミストラップが用いられる。ただし、配線部材３１０は導電性を有していれば良く、用いられる材料及びその形状は任意である。配線部材３１０の一端３１１は、実装部材１４０の接続部である実装部材接続部１４９に接続され、配線部材３１０の他端３１２は、半導体チップ１１０の半導体チップ接続部１１９に接続される。

このような半導体装置５００は、以下のようにして製造される。
すなわち、図１８に表したように、実装部材１４０に複数の半導体チップ１１０がマウントされており、これに対して、実装部材１４０と半導体チップ１１０とに配線部材３１０が接続される。

実装部材１４０と半導体チップ１１０とに対する配線部材３１０接続は、順次行われる。例えば、（ｉ−１）番目の配線部材３１０_ｉ−１を実装部材１４０と半導体チップ１１０に接続する。すなわち、（ｉ−１）番目の配線部材３１０_ｉ−１の一端を、（ｉ−１）番目の実装部材１４０の実装部材接続部１４９_ｉ−１に接続し、（ｉ−１）番目の配線部材３１０_ｉ−１の他端を、（ｉ−１）番目の半導体チップ１１０の半導体チップ接続部１１９_ｉ−１に接続する。

そして、その後、ｉ番目の配線部材３１０_ｉを実装部材１４０と半導体チップ１１０に接続する。すなわち、ｉ番目の配線部材３１０_ｉの一端を、ｉ番目の実装部材１４０の実装部材接続部１４９_ｉに接続し、ｉ番目の配線部材３１０_ｉの他端を、ｉ番目の半導体チップ１１０の半導体チップ接続部１１９_ｉに接続する。

これらの接続の際には、例えば、ボンディングツールによる超音波印加によって、配線部材３１０と、実装部材１４０の実装部材接続部１４９及び半導体チップ１１０の半導体チップ接続部１１９と、が接合される。

このように、配線部材３１０を順次接続していく際に、第１〜第３の実施形態で説明した半導体装置の製造装置及び半導体装置の製造方法と同様の動作及び方法が実施される。

そして、例えば全ての半導体チップ１１０と実装部材１４０とに配線部材３１０が接続された後、実装部材１４０を切り離して、図１７に例示した個別の半導体装置５００が作製される。

なお、図１７に例示した半導体装置５００では、半導体装置の１つに対して、１つの配線部材３１０が設けられる例であるが、半導体装置の１つに対して複数の配線部材を設ける構造でも良い。また、１つの半導体装置において、複数の半導体チップ１１０及びそれらに接続された複数の配線部材３１０が設けられる構造でも良い。以下では、説明を簡単にするために、１つの半導体装置が、１つの半導体チップ１１０と１つの配線部材３１０とを有する場合として説明する。

以下、本実施形態に係る半導体装置の製造装置２０の構成を説明する。
図１６に表したように、本発明の第４の実施形態に係る半導体装置の製造装置２０は、ピックアップポジション３２１と、移送ポジション３２２と、実装ポジション３２３と、を有する。

ピックアップポジション３２１においては、ピックアップステージ３３１が設けられ、ピックアップステージ３３１の上方には、第４鏡筒３６６に取り付けられたピックアップ部撮像部３６１と、第４照明３７１が設けられる。

また、移送ポジション３２２においては、第５鏡筒３６７に取り付けられた配線部材撮像部３６２と、第５照明３７２が設けられる。

また、実装ポジション３２３においては、実装台３３３が設けられ、実装台３３３の上方には、第６鏡筒３６８に取り付けられた実装部撮像部３６３と、第６照明３７３が配置される。

そして、ピックアップポジション３２１と、移送ポジション３２２と、実装ポジション３２３と、を移動可能なボンディングツール３５０が設けられている。ボンディングツール３５０は、配線部材３１０をピックアップする。また、後述するように、ボンディングツール３５０は、配線部材３１０を実装部材１４０及び半導体チップ１１０に接続する。ボンディングツール３５０は、配線部材３１０に超音波を印加する機能を有することができる。

また、ピックアップ部撮像部３６１、配線部材撮像部３６２及び実装部撮像部３６３と接続され、ピックアップ部撮像部３６１、配線部材撮像部３６２及び実装部撮像部３６３の出力が入力される画像処理部１８０が設けられる。ただし、画像処理部１８０は、例えば、ピックアップ部撮像部３６１、配線部材撮像部３６２及び実装部撮像部３６３のそれぞれに対応して独立して設けても良い。以下では、画像処理部１８０が、ピックアップ部撮像部３６１、配線部材撮像部３６２及び実装部撮像部３６３と接続される場合として説明する。

また、実装台３３３及びボンディングツール３５０を制御する制御部１８１が設けられる。また、必要に応じて、画像処理部１８０及び制御部１８１に接続され、各種のデータを記憶する記憶部１８２をさらに設けても良い。

ここで、実装台３３３（及びピックアップステージ３３１）の上面に対して平行な平面をＸ−Ｙ平面とする。Ｘ−Ｙ平面に対して平行な軸をＸ軸とし、Ｘ−Ｙ平面に対して平行でＸ軸に対して直交する軸をＹ軸とする。そして、Ｘ軸及びＹ軸に対して直交する軸をＺ軸とする。また、Ｚ軸を中心とした回転方向の角度をθとする。

ピックアップステージ３３１の上には、配線部材３１０が載置される。配線部材３１０は、例えば、アルミストラップである。

第４照明３７１は、ピックアップステージ３３１の上に載置された配線部材３１０を照明する。第４照明３７１は、複数設けても単数設けても良く、また、第４照明３７１には、環状の形状の照明を用いることもできる。

一方、実装台３３３の上には、リードフレームや基板などの実装部材１４０が載置される。実装部材１４０の上には、半導体チップ１１０がマウントされている。実装台３３３に載置された実装部材１４０及びその上の半導体チップ１１０に対して、配線部材３１０が、ボンディングツール３５０によって接続される。

第６照明３７３は、実装台３３３の上に載置された実装部材１４０及び、実装部材１４０にマウントされた半導体チップ１１０、並びに、実装部材１４０及び半導体チップ１１０に接続された配線部材３１０、を照明する。第６照明３７３は、複数設けても単数設けても良く、また、第３照明３７３には、環状の形状の照明を用いることもできる。

そして、ピックアップポジション３２１において、配線部材３１０は、ボンディングツール３５０によりピックアップされ、移送ポジション３２２を経て、実装ポジション３２３まで移送される。

そして、配線部材撮像部３６２は、移送ポジション３２２において、例えば、ボンディングツール３５０に保持された状態の配線部材３１０を、その裏面や表面から撮像する。図１６に示した具体例は、裏面から撮像する場合の例であるが、表面から撮像しても良い。

ピックアップ部撮像部３６１、配線部材撮像部３６２及び実装部撮像部３６３には、例えばＣＣＤセンサやＣＭＯＳセンサなどを用いることができる。また、第４、第５、第６鏡筒３６６、３６７、３６８に設けられたレンズによって、ピックアップ部撮像部３６１、配線部材撮像部３６２及び実装部撮像部３６３は、適切な倍率で、配線部材３１０、並びに、半導体チップ１１０及び実装部材１４０の少なくともいずれかを撮像する。

上記のピックアップ部撮像部３６１及び配線部材撮像部３６２の少なくともいずれかが第１撮像部とされ、上記の実装部撮像部３６３が第２撮像部とされる。

本実施形態に係る半導体装置の製造装置２０の動作、及び半導体装置の製造方法においては、第１〜第３の実施形態に係る半導体装置の製造装置１０、１１及び半導体装置の製造方法と類似の処理が行われる。すなわち、第１〜第３の実施形態に係る半導体装置の製造装置１０、１１及び半導体装置の製造方法においては、実装部材１４０に対して半導体チップ１１０がマウントされたが、本実施形態に係る半導体装置の製造方法及び半導体装置の製造方法においては、実装部材１４０及びそれにマウントされた半導体チップ１１０に対して、配線部材３１０が接続される。すなわち、目標物が、「実装部材１４０」から、「実装部材１４０及びそれにマウントされた半導体チップ１１０」に変更になり、目標物に対して位置合わせされて載置される被載置物が、「半導体チップ１１０」から「配線部材３１０」に変更になる。

図１９は、本発明の第４の実施形態に係る半導体装置の製造装置の動作及び半導体装置の製造方法を例示するフローチャート図である。
図２０は、本発明の第４の実施形態に係る半導体装置の製造装置における撮像画像を例示する模式図である。
すなわち、同図（ａ）は、ピックアップポジション３２１における画像を例示しており、同図（ｂ）は、実装ポジション３２３における画像を例示している。

まず、図１９に表したように、ピックアップ部撮像部３６１により、ピックアップステージ３３１の上に載置された配線部材３１０を撮像する。例えば、同一視野において複数の配線部材３１０が写る倍率で、配線部材３１０を撮像する。

例えば、図２０（ａ）に表したように、ピックアップポジション３２１における、ピックアップ部撮像部３６１の撮像画像３６１ａに、配線部材３１０の像が撮像される。

この時、撮像された像のデータが、画像処理部１８０に入力され、画像処理部１８０により、配線部材３１０が画像検査され、不良の配線部材と良品の配線部材とが判定されるようにしても良い。なお、不良の配線部材３１０は、この後の工程でピックアップされることなく、ピックアップステージ３３１の上に残される。

そして、最初の配線部材３１０ａを、ボンディングツール３５０でピックアップする（ステップＳ３１０）。
そして、ボンディングツール３５０に保持された配線部材３１０ａは、ボンディングツール３５０が移動することにより、移送ポジション３２２中を移送される。

この時、移送ポジション３２２において、ボンディングツール３５０に保持された配線部材３１０ａの例えば裏面（表面でも良い）を、配線部材撮像部３６２により撮像することができる。

そして、ピックアップ部撮像部３６１及び配線部材撮像部３６２によって撮像された像のデータが、画像処理部１８０に入力され、画像処理部１８０により、接続前の状態における配線部材３１０ａの位置データを検出する（ステップＳ３２０）。

すなわち、接続前の配線部材３１０ａの位置データは、ピックアップ部撮像部３６１及び配線部材撮像部３６２の少なくともいずれかにより撮像された像のデータに基づくことができる。以下では、説明を簡単にするために、接続前の配線部材３１０ａの位置データが、配線部材撮像部３６２により撮像された像のデータに基づく場合として説明する。

この時、第１の実施形態で説明したのと同様の方法によって、配線部材３１０ａのＸ軸方向の値Ｘ１ａ、Ｙ軸方向の値Ｙ１ａ、及び、角度θ１ａが、配線部材３１０ａの位置データ（Ｘ１ａ、Ｙ１ａ、θ１ａ）となる。

そして、実装ポジション３２３において、実装台３３３の上に載置された実装部材１４０及びその上にマウントされている半導体チップ１１０の少なくともいずれかの、最初の接続を行う接続部（実装部材接続部１４９ａ及び半導体チップ接続部１１９ａの少なくともいずれか）を撮像する。そして、撮像された像のデータが、画像処理部１８０に入力され、画像処理部１８０により、最初の接続を行う接続部（実装部材接続部１４９ａ及び半導体チップ接続部１１９ａの少なくともいずれか）の位置データを検出する（ステップＳ３３０）。

ここで、既に説明したように、配線部材３１０の一端３１１が、実装部材接続部１４９に接続され、配線部材３１０の他端３１２が半導体チップ接続部１１９に接続される。従って、配線部材３１０が接続される接続部は、実装部材接続部１４９及び半導体チップ接続部１１９であるが、実装部材接続部１４９と半導体チップ接続部１１９との相対位置が予め定められた許容範囲にあり、一方の位置により他方の位置が定められる場合がある。従って、撮像する接続部としては、実装部材接続部１４９及び半導体チップ接続部１１９の少なくともいずれかを採用することができる。

そして、最初の接続を行う接続部（実装部材接続部１４９ａ及び半導体チップ接続部１１９の少なくともいずれか）のＸ軸方向の値Ｘ２ａ、Ｙ軸方向の値Ｙ２ａ、及び、角度θ２ａが求められ、最初の接続を行う接続部の位置データ（Ｘ２ａ、Ｙ２ａ、θ２ａ）とされる。

そして、上記の最初の配線部材３１０ａの位置データ（Ｘ１ａ、Ｙ１ａ、θ１ａ）と、最初の接続を行う接続部（実装部材接続部１４９ａ及び半導体チップ接続部１１９の少なくともいずれか）の位置データ（Ｘ２ａ、Ｙ２ａ、θ２ａ）に基づいて、最初の配線部材３１０ａの接続を行う（ステップＳ３４０）。すなわち、配線部材３１０ａの一端３１１を実装部材１４０に接続し、配線部材３１０ａの他端３１２を半導体チップ１１０に接続する。

そして、次の配線部材３１０ｂを、ボンディングツール３５０でピックアップする（ステップＳ４１０）。
そして、ボンディングツール３５０に保持された配線部材３１０ｂは、ボンディングツール３５０が移動することにより、移送ポジション３２２中を移送される。

そして、移送ポジション３２２においては、ボンディングツール３５０に保持された配線部材３１０ｂの例えば裏面（表面でも良い）を、配線部材撮像部３６２により撮像する。そして、撮像された像のデータが、画像処理部１８０に入力され、画像処理部１８０により、ボンディングツール３５０に保持された状態における配線部材３１０ｂの位置データ（第１位置データ）を検出する（ステップＳ４２０）。すなわち、接続前の、次の配線部材３１０ｂの第１位置データ（Ｘ１ｂ、Ｙ１ｂ、θ１ｂ）を検出する。

なお、この時、接続前の配線部材３１０ｂの位置データは、ピックアップ部撮像部３６１及び配線部材撮像部３６２の少なくともいずれかにより撮像された像のデータに基づくことができる。以下では、説明を簡単にするために、接続前の配線部材３１０ｂの位置データが、配線部材撮像部３６２により撮像された像のデータに基づく場合として説明する。

そして、実装ポジション３２３において、実装台３３３の上に載置された実装部材１４０及び半導体チップ１１０の少なくともいずれかの、次の接続を行う接続部（実装部材接続部１４９ｂ及び半導体チップ接続部１１９ｂの少なくともいずれか）と、既に接続された最初の配線部材３１０ａと、を、同一視野で写る倍率で撮像する。

例えば、図２０（ｂ）に表したように、実装ポジション３２３における、実装部撮像部３６３の撮像画像３６３ａに、実装部材１４０及び半導体チップ１１０の少なくともいずれかの次の接続を行う接続部（実装部材接続部１４９_ｉ及び半導体チップ接続部１１９_ｉの少なくともいずれか、すなわち、実装部材接続部１４９ｂ及び半導体チップ接続部１１９ｂの少なくともいずれか）と、既に接続された最初の配線部材（配線部材３１０_ｉ−１、すなわち、配線部材３１０ａ）と、が、撮像される。

そして、撮像された像のデータが、画像処理部１８０に入力され、画像処理部１８０により、次の接続を行う接続部（実装部材接続部１４９ｂ及び半導体チップ接続部１１９ｂの少なくともいずれか）の位置データ（第２位置データ）と、既に接続された配線部材３１０ａの位置データ（第３位置データ）とを、同時に検出する（ステップＳ４３０）。

すなわち、次の接続を行う接続部と、既に接続された最初の配線部材３１０ａとが同一視野で撮像された画像から、次の接続を行う接続部のＸ軸方向の値Ｘ２、Ｙ軸方向の値Ｙ２、及び、回転方向の角度の値θ２が求められ、次の接続を行う接続部の第２位置データ（Ｘ２ｂ、Ｙ２ｂ、θ２ｂ）とされる。そして、既に接続された最初の配線部材３１０ａのＸ軸方向の値Ｘ３、Ｙ軸方向の値Ｙ３、及び、角度θ３が求められ、最初の配線部材３１０ａの第３位置データ（Ｘ３ａ、Ｙ３ａ、θ３ａ）とされる。

そして、上記の次の配線部材３１０ｂの第１位置データ（Ｘ１ｂ、Ｙ１ｂ、θ１ｂ）、上記の次の接続を行う接続部の第２位置データ（Ｘ２ｂ、Ｙ２ｂ、θ２ｂ）、及び、既に接続された最初の配線部材３１０ａの第３位置データ（Ｘ３ａ、Ｙ３ａ、θ３ａ）に基づいて、アライメント位置データを補正して、次の配線部材３１０ｂを、実装部材１４０及び半導体チップ１１０の次の接続を行う接続部（実装部材接続部１４９ｂ及び半導体チップ接続部１１９ｂ）に接続する（ステップＳ４４０）。すなわち、配線部材３１０ｂの一端３１１を実装部材１４０の実装部材接続部１４９に接続し、配線部材３１０ｂの他端３１２を半導体チップ１１０の半導体チップ接続部１１９に接続する。
以降、上記の工程を繰り返す。

このように、本実施形態に係る半導体装置の製造装置２０及び半導体装置の製造方法によれば、接続後の配線部材３１０と、これから接続する接続部（実装部材接続部１４９及び半導体チップ接続部１１９の少なくともいずれか）とを、同一視野で撮像し、その画像から、接続後の配線部材３１０のアライメント位置を、これから接続する接続部（実装部材接続部１４９及び半導体チップ接続部１１９の少なくともいずれか）の位置の検出と同時に行うことができる。これにより、例えば時間と伴に変動したり、また突発的に変化したりするアライメントずれを、時間遅れを生じさせることなく、次の接続作業にフィードバックできる。

これにより、本実施形態に係る半導体装置の製造装置２０及び半導体装置の製造方法によって、高精度で配線部材を実装（接続）する半導体装置の製造装置及び半導体装置の製造方法が提供できる。

なお、上記において、ステップＳ３１０及びステップＳ３２０と、ステップＳ３３０と、は順序を入れ替えても良く、また、同時に行っても良い。また、ステップＳ４１０及びステップＳ４２０と、ステップＳ４３０と、は順序を入れ替えても良く、また、同時に行っても良い。

上記の半導体装置の製造装置２０の動作及び半導体装置の製造方法を一般化すると以下のようになる。
図２１は、本発明の第４の実施形態に係る半導体装置の製造方法を例示する別のフローチャート図である。
本実施形態に係る半導体装置の製造方法は、実装部材１４０及び半導体チップ１１０に、複数（Ｎ個）の配線部材３１０を接続する半導体装置の製造方法である。ここで、Ｎは２以上の整数である。

まず、図２１に表したように、まず、（ｉ−１）番目の配線部材３１０_ｉ−１（第１の配線部材）を、実装部材１４０及び半導体チップ１１０に接続する（ステップＳ３４１）。ここで、ｉは２以上、Ｎ以下の整数である。

すなわち、第１の配線部材の一端を実装部材に接続し、前記第１の配線部材の他端を前記実装部材にマウントされた半導体チップに接続する。

そして、ｉ番目の配線部材３１０_ｉをピックアップし、接続前のｉ番目の配線部材３１０_ｉ（第２の配線部材）を撮像して、ｉ番目の配線部材３１０_ｉの第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）を検出する（ステップＳ４２１）。

そして、実装部材１４０及び半導体チップ１１０の少なくともいずれかにおいてｉ番目の配線部材３１０ｉが接続されるべき位置、すなわち、ｉ番目の接続部（ｉ番目の実装部材接続部１４９_ｉ、及び、ｉ番目の半導体チップ接続部１１９_ｉの少なくともいずれか）と、実装部材１４０及び半導体チップ１１０に接続された後の（ｉ−１）番目の配線部材３１０_ｉ−１と、を同一視野で同時に撮像し、ｉ番目の接続部（ｉ番目の実装部材接続部１４９_ｉ、及び、ｉ番目の半導体チップ接続部１１９_ｉの少なくともいずれか）の第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）と、接続後の（ｉ−１）番目の配線部材３１０_ｉ−１の第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）と、を検出する（ステップＳ４３１）。

そして、上記の第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）と、第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）と、第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）と、を用いて、ｉ番目の配線部材３１０_ｉを、実装部材１４０及び半導体チップ１１０に接続する（ステップＳ４４１）。すなわち、ｉ番目の配線部材３１０_ｉの一端を実装部材１４０に接続し、ｉ番目の配線部材３１０_ｉの他端を半導体チップ１１０に接続する。

このように、接続後の（ｉ−１）番目の配線部材３１０_ｉ−１と、ｉ番目の接続部（ｉ番目の実装部材接続部１４９_ｉ、及び、ｉ番目の半導体チップ接続部１１９_ｉの少なくともいずれか）とを、同一視野で同時に撮像し、その画像から、接続後の（ｉ−１）番目の配線部材３１０_ｉ−１のアライメント位置を、ｉ番目の接続部（ｉ番目の実装部材接続部１４９_ｉ、及び、ｉ番目の半導体チップ接続部１１９_ｉの少なくともいずれか）の位置の検出と同時に行うことができ、例えば時間と伴に変動したり、また突発的に変化したりするアライメントずれに対して時間遅れを生じさせることなく、次の接続作業にフィードバックできる。

このように、本実施形態に係る半導体装置の製造装置２０は、実装部材１４０と、前記実装部材１４０にマウントされた半導体チップ１１０と、に、配線部材３１０を接続する半導体装置の製造装置であって、半導体チップ１１０がマウントされた実装部材１４０が載置される実装台３３３と、配線部材３１０をピックアップするボンディングツール３５０と、前記実装部材１４０及び前記半導体チップ１１０に接続される前の前記配線部材３１０を撮像する第１撮像部（ピックアップ部撮像部３６１及び配線部材撮像部３６２の少なくともいずれか）と、前記実装台３３３に載置された前記実装部材１４０及び前記半導体チップ１１０の少なくともいずれかを撮像する第２撮像部（実装部撮像部３６３）と、前記第１撮像部及び前記第２撮像部によって撮像された画像から位置データをそれぞれ取得する画像処理部１８０と、制御部１８１と、を備える。

制御部１８１は、前記ボンディングツール３５０に、第１の配線部材（（ｉ−１）番目の配線部材３１０_ｉ−１）をピックアップさせ、前記第１の配線部材の一端を、前記実装台３３３に載置された前記実装部材１４０に接続させ、前記第１の配線部材の他端を、前記半導体チップ１１０に接続させ、前記ボンディングツール３５０に、第２の配線部材（ｉ番目の配線部材３１０_ｉ）をピックアップさせ、前記実装部材１４０及び前記半導体チップ１１０に接続される前の前記第２の配線部材（ｉ番目の配線部材３１０_ｉ）を前記第１撮像部に撮像させ、前記実装部材１４０及び前記半導体チップ１１０に接続された前記第１の配線部材（（ｉ−１）番目の配線部材３１０_ｉ−１）と、前記実装部材１４０及び前記半導体チップ１１０の少なくともいずれかにおいて第２の配線部材（ｉ番目の配線部材３１０_ｉ）が接続されるべき位置（ｉ番目の接続部、すなわち、ｉ番目の実装部材接続部１４９_ｉ、及び、ｉ番目の半導体チップ接続部１１９_ｉの少なくともいずれかの位置）と、を同一視野で前記第２撮像部に撮像させ、前記第１撮像部及び第２撮像部によって撮像された画像からそれぞれ取得された位置データを前記画像処理部１８０から入力し、前記実装部材１４０及び前記半導体チップ１１０に接続される前の前記第２の配線部材（ｉ番目の配線部材３１０_ｉ）の位置（ｉ番目の接続部、すなわち、ｉ番目の実装部材接続部１４９_ｉ、及び、ｉ番目の半導体チップ接続部１１９_ｉの少なくともいずれかの位置）と、前記実装部材１４０及び前記半導体チップ１１０の少なくともいずれかにおいて前記第２の配線部材（ｉ番目の配線部材３１０_ｉ）が接続されるべき位置（（ｉ−１）番目の接続部、すなわち、（ｉ−１）番目の実装部材接続部１４９_ｉ−１、及び、（ｉ−１）番目の半導体チップ接続部１１９_ｉ−１の少なくともいずれかの位置）と、前記実装部材１４０及び前記半導体チップ１１０において前記第１の配線部材（（ｉ−１）番目の配線部材３１０_ｉ−１）が接続された位置と、に基づいて、前記実装台３３３及び前記ボンディングツール３５０の少なくともいずれかを制御しつつ、前記第２の配線部材（ｉ番目の配線部材３１０_ｉ）の一端３１１を前記実装部材１４０に接続させ、前記第２の配線部材（ｉ番目の配線部材３１０_ｉ）の他端３１２を前記半導体チップ１１０に接続させる。

なお、上記の前記実装部材１４０及び半導体チップ１１０に接続される前の前記第２の配線部材（ｉ番目の配線部材３１０_ｉ）の位置が、第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）である。そして、上記の前記実装部材１４０及び前記半導体チップ１１０の少なくともいずれかにおいて前記第２の配線部材（ｉ番目の配線部材３１０_ｉ）が接続されるべき位置（ｉ番目の接続部、すなわち、ｉ番目の実装部材接続部１４９_ｉ、及び、ｉ番目の半導体チップ接続部１１９_ｉの少なくともいずれか）が、第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）である。そして、上記の前記実装部材１４０及び前記半導体チップ１１０において前記第１の配線部材（（ｉ−１）番目の配線部材３１０_ｉ−１）が接続された位置が第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）である。

そして、本実施形態に係る半導体装置の製造方法は、第１の配線部材（（ｉ−１）番目の配線部材３１０_ｉ−１）を実装部材１４０及び半導体チップ１１０に接続する工程と、前記実装部材１４０及び前記半導体チップ１１０に接続される前の第２の配線部材（ｉ番目の配線部材３１０_ｉ）を撮像して、前記第２の配線部材（ｉ番目の配線部材３１０_ｉ）の第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）を検出する工程と、前記実装部材１４０及び前記半導体チップ１１０の少なくともいずれかにおいて前記第２の配線部材（ｉ番目の配線部材３１０_ｉ）が接続されるべき位置（ｉ番目の接続部、すなわち、ｉ番目の実装部材接続部１４９_ｉ、及び、ｉ番目の半導体チップ接続部１１９_ｉの少なくともいずれか）と、前記実装部材１４０及び前記半導体チップ１１０の少なくともいずれかに接続された前記第１の配線部材（ｉ番目の配線部材３１０_ｉ）と、を同一視野で撮像し、前記接続されるべき位置（ｉ番目の接続部、すなわち、ｉ番目の実装部材接続部１４９_ｉ、及び、ｉ番目の半導体チップ接続部１１９_ｉの少なくともいずれか）の第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）と、前記接続された前記第１の配線部材（（ｉ−１）番目の配線部材３１０_ｉ−１）の第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）と、を検出する工程と、前記第１位置データ（Ｘ１_ｉ、Ｙ１_ｉ、θ１_ｉ）と、前記第２位置データ（Ｘ２_ｉ、Ｙ２_ｉ、θ２_ｉ）と、前記第３位置データ（Ｘ３_ｉ−１、Ｙ３_ｉ−１、θ３_ｉ−１）と、に基づいて、前記第２の配線部材（ｉ番目の配線部材３１０_ｉ）を前記実装部材１４０及び前記半導体チップ１１０に実装する工程と、を備える。

また、本実施形態に係る半導体装置の製造方法において、第２の実施形態で説明したのと同様に、前記第３位置データを用いて、前記第２の配線部材の接続不良を判定する工程をさらに備えることもできる。

なお、本実施形態においても、図７に関して説明したのと同様に、ｉ番目と（ｉ−ｊ）番目とのデータに基づいて上記の処理を行うことができるが、詳細は省略する。

さらに、本発明の実施形態に係る半導体装置の製造方法は、上記のダイボンディング装置及びストラップボンディング装置の他、各種の実装部材に、各種の被配置物を配置する各種の半導体装置の製造装置に応用できる。

すなわち、本発明の実施形態に係る半導体装置の製造装置は、実装部材に複数の被配置体を位置合わせして配置する半導体装置の製造装置であって、実装部材が載置される配置台と、被配置体をピックアップする治具と、前記実装部材に配置される前の前記被配置体を撮像する第１撮像部と、前記配置台に載置された前記実装部材を撮像する第２撮像部と、前記第１撮像部及び前記第２撮像部によって撮像された画像から位置データをそれぞれ取得する画像処理部と、第１の被配置体を前記治具にピックアップさせ、前記配置台に載置された前記実装部材に配置させ、第２の被配置体を前記治具にピックアップさせ、前記実装部材に配置される前の前記第２の被配置体を前記第１撮像部に撮像させ、前記実装部材に実装された前記第１の被配置体と、前記実装部材において第２の被配置体が配置されるべき位置と、を同一視野で前記第２撮像部に撮像させ、前記第１撮像部及び第２撮像部によって撮像された画像からそれぞれ取得された位置データを前記画像処理部から入力し、前記実装部材に配置される前の前記第２の被配置体と、前記実装部材において前記第２の被配置体が配置されるべき位置と、前記実装部材において前記第１の被配置体が配置された位置と、に基づいて、前記配置台及び前記治具の少なくともいずれかを制御しつつ前記第２の被配置体を前記実装部材に配置させる制御部と、を備えることができる。

また、本発明の実施形態に係る半導体装置の製造方法は、実装部材に複数の被配置体を配置する半導体装置の製造方法であって、第１の被配置体を実装部材に配置する工程と、前記実装部材に配置される前の第２の被配置体を撮像して、前記第２の被配置体の第１位置データを検出する工程と、前記実装部材において前記第２の被配置体が配置されるべき位置と、前記実装部材に配置された前記第１の被配置体と、を同一視野で撮像し、前記配置されるべき位置の第２位置データと、前記配置された前記第１の被配置体の第３位置データと、を検出する工程と、前記第１位置データと、前記第２位置データと、前記第３位置データと、に基づいて、前記第２の被配置体を前記実装部材に配置する工程と、を備えることができる。

上記において、実装部材は、リードや基板などの実装部材の他、リードや基板などにマウントされた半導体チップを含むことができる。また、被配置体は、半導体チップや配線部材である。治具は、コレットやボンディングツールである。配置台は、マウント台や実装台である。また上記において、配置は、マウントや、配置した後の接続を含むことができる。

これにより、高精度で、半導体チップ及び配線部材などの被配置物を配置する半導体装置の製造装置及び製造方法が提供できる。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置の製造装置及び半導体装置の製造方法を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した半導体装置の製造装置及び半導体装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置の製造装置及び半導体装置の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明の第１の実施形態に係る半導体装置の製造装置の構成を例示する模式図である。 本発明の第１の実施形態に係る半導体装置の製造装置の１つの動作を例示する模式図である。 本発明の第１の実施形態に係る半導体装置の製造装置の別の動作を例示する模式図である。 本発明の第１の実施形態に係る半導体装置の製造装置の別の動作を例示する模式図である。 本発明の第１の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 本発明の第１の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 本発明の第１の実施形態に係る半導体装置の製造方法を例示する別のフローチャート図である。 本発明の実施例に係る半導体装置の製造装置の動作及び半導体装置の製造方法を例示するフローチャートである。 本発明の実施例に係る半導体装置の製造装置及び半導体装置の製造方法のピックアップポジションにおける撮像画像を例示する模式図である。 本発明の実施例に係る半導体装置の製造装置及び半導体装置の製造方法の移送ポジションにおける撮像画像を例示する模式図である。 本発明の実施例に係る半導体装置の製造装置及び半導体装置の製造方法のマウントポジションにおける撮像画像を例示する模式図である。 本発明の実施例に係る半導体装置の製造装置のコレット部の構成を例示する模式図である。 本発明の第２の実施形態に係る半導体装置の製造装置の動作及び半導体装置の製造方法を例示するフローチャート図である。 本発明の第２の実施形態に係る半導体装置の製造装置の動作及び半導体装置の製造方法のマウントポジションでの撮像画像を例示する模式図である。 本発明の第３の実施形態に係る半導体装置の製造装置の構成を例示する模式図である。 本発明の第４の実施形態に係る半導体装置の製造装置の構成を例示する模式図である。 本発明の第４の実施形態に係る半導体装置の製造装置及び製造方法によって製造される半導体装置の構成を例示する模式的斜視図である。 本発明の第４の実施形態に係る半導体装置の製造方法を例示する模式的平面図である。 本発明の第４の実施形態に係る半導体装置の製造装置の動作及び半導体装置の製造方法を例示するフローチャート図である。 本発明の第４の実施形態に係る半導体装置の製造装置における撮像画像を例示する模式図である。 本発明の第４の実施形態に係る半導体装置の製造方法を例示する別のフローチャート図である。

符号の説明

１０、１１、２０ 半導体装置の製造装置
１１０ 半導体チップ
１１０ｂ、１１０_ｉ 第２の半導体チップ
１１０ａ、１１０_ｉ−１、１１０_ｉ−ｊ 第１の半導体チップ
１１１ 半導体ウェーハ
１１２ 良品半導体チップ
１１３ 不良品半導体チップ
１１４ 不良マーク
１１５ａ、１１５ｂ、１１５ｃ、１１５ｄ 頂点
１１６ ピックアップ用位置
１１９、１１９_ｉ 半導体チップ接続部
１２１ ピックアップポジション
１２２ 移送ポジション
１２３ マウントポジション
１３１ ウェーハステージ（第１Ｘ−Ｙステージ）
１３２ アライメント補正ステージ
１３３ マウントステージ（マウント台、第２Ｘ−Ｙステージ）
１４０ 実装部材
１４１、１４１_ｉ 実装部
１４２ マウント位置基準
１４３ａ、１４３ａ_ｉ アライメント標準位置
１４３ｂ、１４３ｂ_ｉ アライメントずれ許容領域
１４４、１４４_ｉ 設計パタン枠
１４５_ｉ 検出パタン外形
１４９、１４９_ｉ 実装部材接続部
１５０ コレット
１５１ アーム
１５３ マウントヘッド
１５５ コレット基準部
１５５ａ 交点
１５６ 連結部
１５７ａ 縦辺
１５７ｂ 下側横辺
１６１ ウェーハ撮像部（第１撮像部）
１６１ａ 撮像画像
１６２ チップ撮像部（第１撮像部）
１６２ａ 撮像画像
１６２ｘ、１６２ｙ 基準軸
１６３ マウント撮像部（第２撮像部）
１６３ａ 撮像画像
１６６ 第１鏡筒
１６７ 第２鏡筒
１６８ 第３鏡筒
１７１ 第１照明
１７２ 第２照明
１７３ 第３照明
１８０ 画像処理部
１８１ 制御部
１８２ 記憶部
３１０、３１０_ｉ、３１０_ｉ−１、３１０_ｉ−ｊ 配線部材
３１１ 一端
３１２ 他端
３２１ ピックアップポジション
３２２ 移送ポジション
３２３ 実装ポジション
３３１ ピックアップステージ
３３３ 実装台
３５０ ボンディングツール
３６１ ピックアップ部撮像部（第１撮像部）
３６１ａ 撮像画像
３６２ 配線部材撮像部（第１撮像部）
３６３ 実装部撮像部（第２撮像部）
３６３ａ 撮像画像
３６６ 第４鏡筒
３６７ 第５鏡筒
３６８ 第６鏡筒
３７１ 第４照明
３７２ 第５照明
３７３ 第６照明
５００ 半導体装置

Claims (5)

1. 実装部材に複数の半導体チップを実装する半導体装置の製造装置であって、
   実装部材が載置されるマウント台と、
   半導体チップをピックアップするコレットと、
   前記実装部材に実装される前の前記半導体チップを撮像する第１撮像部と、
   前記マウント台に載置された前記実装部材を撮像する第２撮像部と、
   前記第１撮像部及び前記第２撮像部によって撮像された画像から位置データをそれぞれ取得する画像処理部と、
   第１の半導体チップを前記コレットにピックアップさせ、前記マウント台に載置された前記実装部材に実装させ、
   第２の半導体チップを前記コレットにピックアップさせ、
   前記実装部材に実装される前の前記第２の半導体チップを前記第１撮像部に撮像させ、
   前記実装部材に実装された前記第１の半導体チップと、前記実装部材において第２の半導体チップが実装されるべき位置と、を同一視野で前記第２撮像部に撮像させ、
   前記第１撮像部及び第２撮像部によって撮像された画像からそれぞれ取得された位置データを前記画像処理部から入力し、前記実装部材に実装される前の前記第２の半導体チップの位置と、前記実装部材において前記第２の半導体チップが実装されるべき位置と、前記実装部材において前記第１の半導体チップが実装された位置と、に基づいて、前記マウント台及び前記コレットの少なくともいずれかを制御しつつ前記第２の半導体チップを前記実装部材に実装させる制御部と、
   を備えたことを特徴とする半導体装置の製造装置。
2. 実装部材に複数の半導体チップを実装する半導体装置の製造方法であって、
   第１の半導体チップを実装部材に実装する工程と、
   前記実装部材に実装される前の第２の半導体チップを撮像して、前記第２の半導体チップの第１位置データを検出する工程と、
   前記実装部材において前記第２の半導体チップが実装されるべき位置と、前記実装部材に実装された前記第１の半導体チップと、を同一視野で撮像し、前記実装されるべき位置の第２位置データと、前記実装された前記第１の半導体チップの第３位置データと、を検出する工程と、
   前記第１位置データと、前記第２位置データと、前記第３位置データと、に基づいて、前記第２の半導体チップを前記実装部材に実装する工程と、
   を備えたことを特徴とする半導体装置の製造方法。
3. 前記実装部材に実装される前の第２の半導体チップの前記撮像は、前記第２の半導体チップの裏面からの撮像であることを特徴とする請求項２記載の半導体装置の製造方法。
4. 実装部材と、前記実装部材にマウントされた半導体チップと、に、配線部材を接続する半導体装置の製造装置であって、
   半導体チップがマウントされた実装部材が載置される実装台と、
   配線部材をピックアップするボンディングツールと、
   前記実装部材及び前記半導体チップに接続される前の前記配線部材を撮像する第１撮像部と、
   前記実装台に載置された前記実装部材及び前記半導体チップの少なくともいずれかを撮像する第２撮像部と、
   前記第１撮像部及び前記第２撮像部によって撮像された画像から位置データをそれぞれ取得する画像処理部と、
   前記ボンディングツールに、第１の配線部材をピックアップさせ、前記第１の配線部材の一端を、前記実装台に載置された前記実装部材に接続させ、前記第１の配線部材の他端を、前記半導体チップに接続させ、
   前記ボンディングツールに、第２の配線部材をピックアップさせ、
   前記実装部材及び前記半導体チップに接続される前の前記第２の配線部材を前記第１撮像部に撮像させ、
   前記実装部材及び前記半導体チップに接続された前記第１の配線部材と、前記実装部材及び前記半導体チップの少なくともいずれかにおいて第２の配線部材が接続されるべき位置と、を同一視野で前記第２撮像部に撮像させ、
   前記第１撮像部及び第２撮像部によって撮像された画像からそれぞれ取得された位置データを前記画像処理部から入力し、前記実装部材及び前記半導体チップに接続される前の前記第２の配線部材の位置と、前記実装部材及び前記半導体チップの少なくともいずれかにおいて前記第２の配線部材が接続されるべき位置と、前記実装部材及び前記半導体チップにおいて前記第１の配線部材が接続された位置と、に基づいて、前記実装台及び前記ボンディングツールの少なくともいずれかを制御しつつ、前記第２の配線部材の一端を前記実装部材に接続させ、前記第２の配線部材の他端を前記半導体チップに接続させる制御部と、
   を備えたことを特徴とする半導体装置の製造装置。
5. 実装部材と、前記実装部材にマウントされた半導体チップと、に、配線部材を接続する半導体装置の製造方法であって、
   第１の配線部材の一端を実装部材に接続し、前記第１の配線部材の他端を前記実装部材にマウントされた半導体チップに接続する工程と、
   前記実装部材及び前記半導体チップに接続される前の第２の配線部材を撮像して、前記第２の配線部材の第１位置データを検出する工程と、
   前記実装部材及び前記半導体チップの少なくともいずれかにおいて前記第２の配線部材が接続されるべき位置と、前記実装部材及び前記半導体チップに接続された前記第１の配線部材と、を同一視野で撮像し、前記接続されるべき位置の第２位置データと、前記接続された前記第１の配線部材の第３位置データと、を検出する工程と、
   前記第１位置データと、前記第２位置データと、前記第３位置データと、に基づいて、前記第２の配線部材の一端を前記実装部材に接続し前記第２の配線部材の他端を前記半導体チップに接続する工程と、
   を備えたことを特徴とする半導体装置の製造方法。

Images