JP4838095B2 - 半導体チップの実装装置及び実装方法 - Google Patents

半導体チップの実装装置及び実装方法 Download PDF

Info

Publication number
JP4838095B2
JP4838095B2 JP2006292887A JP2006292887A JP4838095B2 JP 4838095 B2 JP4838095 B2 JP 4838095B2 JP 2006292887 A JP2006292887 A JP 2006292887A JP 2006292887 A JP2006292887 A JP 2006292887A JP 4838095 B2 JP4838095 B2 JP 4838095B2
Authority
JP
Japan
Prior art keywords
mounting
semiconductor chip
alignment mark
image
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006292887A
Other languages
English (en)
Other versions
JP2008109057A (ja
Inventor
義之 新井
幸治 西村
健史 ▲濱▼川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2006292887A priority Critical patent/JP4838095B2/ja
Priority to TW096133791A priority patent/TWI397147B/zh
Priority to KR1020070100367A priority patent/KR101390890B1/ko
Publication of JP2008109057A publication Critical patent/JP2008109057A/ja
Application granted granted Critical
Publication of JP4838095B2 publication Critical patent/JP4838095B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体チップを基板に実装する実装装置及び実装方法に関するものである。
一般に、半導体チップを基板に実装する実装装置では、半導体チップと基板との間に設けられた撮像手段により、供給された半導体チップ（以下単にチップという）と基板とを撮像し、得られた画像に基づいてアライメントを行った後、半導体チップが基板に実装される。具体的には、回路が形成される半導体チップの回路形成面にはアライメントマークが付されており、これらのアライメントマークの画像に基づいてアライメントを行った後、半導体チップが基板に実装される。
ここで、実装基板には、半導体チップがその回路形成面を上側に向けた状態（フェイスアップ状態）で実装されている実装基板（フェイスアップ実装基板）と、回路形成面が下側（基板側）に向けた状態（フェイスダウン状態）で実装されている実装基板（フェイスダウン実装基板）とがある。
例えば、フェイスダウン実装基板を生産する場合には、実装前では半導体チップのアライメントマークが下側を向く状態で保持されているため、このアライメントマークに基づいてアライメントすることができる。また、フェイスアップ実装基板を生産する場合には、実装前において半導体チップのアライメントマークが上側を向く状態で保持されているため、アライメントマークを視認できず、このアライメントマークに基づいてアライメントすることができない。
このように生産する実装基板のタイプにより、半導体チップのアライメントマークが表裏逆転して視認することができないため、従来の実装装置は、フェイスアップ実装基板又はフェイスダウン実装基板のいずれか一方のみを生産するように構成されている。また、一方では、アライメントマークを直接視認できない場合に、例えば特許文献１のようにＸ線撮像装置や赤外線顕微鏡等を用いてアライメントマークを認識する方法も考えられている。
特開平１１−１８３４０６号公報
近年では、例えばチップ埋め込み基板のように半導体チップを基板に埋め込むタイプの薄型の基板が開発されており、このようなチップ埋め込み基板についてもフェイスアップ実装型とフェイスダウン実装型とが要求されている。しかしながら、フェイスアップ、フェイスダウンの様態に対応する実装装置を別々に用意するには、コスト面、装置の設置スペースを確保できないという問題がある。そのため、生産する実装基板のタイプに応じて、実装装置の装置構成を変更して使用する必要があるが、このような設備変更は変更作業及び調節作業に非常に手間がかかり、結果として生産コストを悪化させる要因となっていた。
また、上記特許文献１のようにＸ線撮像装置や赤外線顕微鏡等を用いる場合には、装置の構成が複雑になるとともに、アライメントマークの認識に時間を要しタクトタイムが長くなるという問題があった。
本発明は、上記の問題点に鑑みてなされたものであり、フェイスダウン実装基板とフェイスアップ実装基板のいずれのタイプの基板であっても共通の装置で生産することができるとともに、タクトタイムの短縮を図ることのできる実装装置及び実装方法を提供することを目的としている。
上記課題を解決するために、本発明に係る実装装置は、
供給された半導体チップの片面に付されたアライメントマークと基板に付されたアライメントマークとに基づいて、半導体チップを基板の所定位置に実装する実装装置において、
半導体チップが保持された状態で、アライメントマークが付された前記半導体チップの表面とこの裏面とを撮像するチップ認識部と、
実装前の半導体チップ及び基板が対向した状態で
前記実装前の半導体チップの基板側の面及び前記基板を撮像する実装前撮像装置と、
半導体チップのアライメントを行って半導体チップを基板に実装する実装部と、
これらを駆動制御する制御装置と、
を有しており、
前記チップ認識部は、
発光部と受光部とを備えるとともに前記半導体チップの表裏一方面側から前記半導体チップを撮像する第１撮像手段と、
発光部と受光部とを有するとともに前記第１撮像手段と対向する側から前記半導体チップを撮像する第２撮像手段とを有しており、
前記第１撮像手段は、前記第１撮像手段側から前記半導体チップに向けて照射された光のうち前記半導体チップの前記第１撮像手段側の面で反射した光を撮像でき、
前記第２撮像手段は、前記第２撮像手段側から前記半導体チップに向けて照射された光のうち前記半導体チップの前記第２撮像手段側の面で反射した光を撮像でき、
前記制御装置は、
前記実装前撮像装置により前記実装前の半導体チップの基板側の面として撮像される画像が当該半導体チップの表面である場合には
前記半導体チップ表面のアライメントマーク位置情報に基づいて、
前記実装前撮像装置により前記実装前の半導体チップの基板側の面として撮像される画像が当該半導体チップの裏面である場合には
前記チップ認識部によって得られた前記半導体チップ裏面の画像と前記半導体チップ表面のアライメントマーク位置情報との関係に基づいて、
半導体チップをアライメントして実装するように前記実装部を制御することを特徴としている。
上記実装装置によれば、アライメントマークが付された前記半導体チップの表面とこの裏面とを撮像して得られた画像から裏面の画像におけるアライメントマーク位置情報を取得することにより、実装時において半導体チップの表面が撮像できない場合には、この裏面の画像におけるアライメントマーク位置情報に基づいてアライメントすることができる。そのため、実装時において半導体チップの表面が撮像できない場合には、アライメントマーク位置情報に基づいてアライメントを行い、実装時において半導体チップの表面が撮像できる場合には、表面の画像におけるアライメントマーク位置に基づいて実装することができる。したがって、フェイスダウン実装基板とフェイスアップ実装基板のいずれのタイプの基板であっても設備変更や調節作業を行うことなく共通の実装装置で生産することができる。また、裏面画像におけるアライメント情報によりアライメント可能となるため、従来のようにＸ線像装置等を用いて半導体チップの表面のアライメントマークを認識する場合に比べて、複雑な装置構成が不要となるとともに、アライメントマークを認識する時間も短くなるため、実装装置のタクトタイムを短縮させることができる。
具体的には、前記アライメントマーク位置情報は、前記チップ認識部で得られた半導体チップの裏面角部における画像とアライメントマーク位置とを対応させたアライメント基準画像であって、前記制御装置は、このアライメント基準画像を前記実装前撮像装置で撮像された半導体チップの裏面の画像と照合させることにより、実装前の半導体チップ裏面における裏面アライメントマーク位置を算出し、この裏面アライメントマーク位置を基準として半導体チップをアライメントするように前記実装部を駆動制御する構成としてもよい。
この構成によれば、チップ認識部で得られた半導体チップの表面角部と裏面角部との画像から半導体チップのアライメント基準画像を取得するため、それぞれの特定チップの形状に応じたアライメント基準画像を半導体チップごとに設定することができる。したがって、予め半導体チップの種類に応じたアライメント基準画像を用意し、このアライメント基準画像を用いて裏面アライメントマーク位置を算出する場合に比べて、特定チップの裏面形状にバラツキがある場合や欠け等がある場合であっても、これらの形状に応じたアライメント基準画像を設定し、精度よく裏面アライメントマーク位置を算出することができる。
また、前記制御装置は、前記実装前撮像装置により半導体チップの表面が撮像される場合には、半導体チップのアライメントマーク位置を基準としてアライメントするように前記実装部を駆動制御する構成とすることができる。
この構成によれば、半導体チップが実装前撮像装置により半導体チップの表面が撮像される状態で保持されている場合には、アライメントマークを基準とされるため、半導体チップをより確実にアライメントすることができる。
また、前記チップ認識部は、発光部と受光部とを備えるとともに前記半導体チップの表裏一方面側から前記半導体チップを撮像する第１撮像手段と、発光部と受光部とを有するとともに前記第１撮像手段と対向する側から前記半導体チップを撮像する第２撮像手段とを有しており、少なくとも第１撮像手段の受光部と第２撮像手段の発光部との光学的経路間には、第２撮像手段の発光部からの光が第１撮像手段の受光部で受光されるのを抑制するフィルタが設けられ、少なくとも第２撮像手段の受光部と第１撮像手段の発光部との光学的経路間には、第１撮像手段の発光部からの光が第２撮像手段の受光部で受光されるのを抑制するフィルタが設けられている構成とすることができる。
この構成によれば、第１撮像手段と第２撮像手段とが、それぞれ相手側の発光部からの光の透過を抑制するフィルタを有しているため、相手側の発光部からの光の影響を受けずに撮像することができる。これにより、第１の撮像手段と第２の撮像手段におけるそれぞれの発光部を同時に発光させて半導体チップの表面と裏面とを撮像することができる。したがって、互いの発光部の影響を避けるために第１撮像手段と第２撮像手段を異なるタイミングで撮像する場合に比べて、半導体チップの撮像に要する時間が短縮することができ実装装置全体のタクトタイムを短縮させることができる。
また、前記半導体チップが基板に実装された状態を撮像する実装後撮像装置をさらに有しており、前記制御装置は、この実装後撮像装置により半導体チップの裏面が撮像される場合には、前記裏面アライメントマーク位置と基板のアライメントマーク位置とのずれ量を算出し、実装状態の良否を判定する構成としてもよい。
この構成によれば、半導体チップの裏面が撮像される場合、すなわち、実装後にアライメントマークを視認できないフェイスダウン状態で実装されている場合であっても、裏面アライメントマーク位置を基準として判定することができる。したがって、フェイスダウン実装基板とフェイスアップ実装基板のいずれのタイプの基板であっても設備変更や調節作業を行うことなく実装基板の良否を判定することができる。
また、前記実装前撮像装置と実装後撮像装置は、共通する２視野カメラで構成するのが好ましい。
この構成によれば、実装前撮像装置と実装後撮像装置とを共通のカメラで構成することができ、装置構成を簡素化することができる。
また、前記半導体チップを表裏反転させるチップ供給部を備えており、このチップ供給部により、半導体チップがフェイスアップ状態又はフェイスダウン状態で前記チップ認識部に供給される構成としてもよい。
この構成によれば、前記チップ供給部により半導体チップをフェイスアップ状態、フェイスダウン状態を選択的に供給することができる。
上記課題を解決するために本発明に係る実装方法によれば、
供給された半導体チップの片面に付されたアライメントマークと基板に付されたアライメントマークとに基づいて、半導体チップを基板の所定位置に実装する実装方法であって、
半導体チップのアライメントマークが付された前記半導体チップの表面とこの裏面とを同時に撮像して得られた画像から、半導体チップ表面のアライメントマーク位置と半導体チップ裏面の一部形状とを関連づけてアライメント基準画像を取得する基準画像取得工程と、
実装前の半導体チップと基板とを対向させた状態で
前記実装前の半導体チップの基板側の面及び前記基板の画像を取得する実装前画像取得工程と、 前記実装前画像取得工程で得られた画像から半導体チップのアライメントマーク位置と基板のアライメントマーク位置を取得する実装前アライメントマーク位置取得工程と、
前記実装前アライメントマーク位置取得工程により得られた半導体チップのアライメントマーク位置と、基板のアライメントマーク位置とに基づいて半導体チップのアライメントを行って半導体チップを基板に実装する実装工程と、
を有しており、
前記実装前アライメントマーク位置取得工程において、
前記実装前取得工程により前記実装前の半導体チップの基板側の面として得られる画像が当該半導体チップの表面の画像である場合には
前記半導体チップ表面のアライメントマーク位置を実装する際のアライメントマーク位置とし、
前記実装前取得工程により前記実装前の半導体チップの基板側の面として得られる画像が当該半導体チップの裏面の画像である場合には
前記チップ認識部によって得られた前記半導体チップ裏面の画像と前記半導体チップ表面のアライメントマーク位置情報との関係に基づいて、
画像照合処理を行うことにより裏面アライメントマーク位置を算出し、この裏面アライメントマーク位置を実装する際のアライメントマーク位置とすることを特徴としている。
この実装方法によれば、前記実装前画像取得工程で得られた画像が半導体チップの裏面の画像である場合には、前記実装前アライメントマーク位置取得工程により得られた裏面アライメントマーク位置に基づいて半導体チップを基板に実装するため、実装時においてアライメントマークを視認できない状態で保持されている場合であっても、この裏面アライメントマーク位置を基準として実装することができる。したがって、フェイスダウン実装基板とフェイスアップ実装基板のいずれのタイプの基板であっても設備変更や調節作業を行うことなく共通の実装装置で生産することができる。また、チップ認識工程では、前記半導体チップの表面とこの裏面とを同時に撮像するため、異なるタイミングで撮像する場合に比べて、半導体チップの撮像に要する時間が短縮することができ実装装置のタクトタイムを短縮させることができる。
また、前記実装工程後に実装後の半導体チップ及び基板を撮像して半導体チップの画像と基板の画像を取得する実装後画像取得工程と、前記実装後画像取得工程で得られた画像から、基板に実装された半導体チップのアライメントマーク位置と、基板のアライメントマーク位置を取得する実装後アライメントマーク位置取得工程と、前記実装後アライメントマーク位置取得工程により得られた半導体チップのアライメントマーク位置と、基板のアライメントマーク位置に基づいて半導体チップが基板の所定位置に実装されたか否かを検査する検査工程と、をさらに有しており、前記実装後アライメントマーク位置取得工程において、半導体チップの裏面の画像が取得される場合には、前記アライメント基準画像に基づいて画像照合処理を行うことにより裏面アライメントマーク位置を算出し、この裏面アライメントマーク位置をアライメントマーク位置とする構成としてもよい。
この構成によれば、半導体チップの裏面が撮像される場合、すなわち、実装後にアライメントマークを視認できないフェイスダウン状態で実装されている場合であっても、裏面アライメントマーク位置を基準として判定することができる。したがって、フェイスダウン実装基板とフェイスアップ実装基板のいずれのタイプの基板であっても設備変更や調節作業を行うことなく共通の実装装置で実装基板の良否を検査することができる。
本発明の実装装置及び実装方法によれば、フェイスダウン実装基板、フェイスアップ実装基板のいずれのタイプの基板であっても共通の実装装置で生産することができる。また、実装装置のタクトタイムを短縮させることができる。
本発明の実施の形態について図面を用いて説明する。
図１は、本実施形態に係る実装装置を概略的にしたものである。
本実施形態における実装装置は、供給された半導体チップ１０（以下チップ１０と称す）を基板２０に実装するものであり、チップ供給部３、チップ認識部４、実装部５を有している。供給された半導体チップ１０は、搬送装置６によりチップ供給部３からチップ認識部４、実装部５に搬送されるように構成されており、これらにおいて所定の処理がなされることにより、基板２０上の所定位置に実装されるようになっている。
なお、以下の説明では、搬送装置６によりチップ１０が搬送される方向をＸ軸方向、これと水平面上で直交する方向をＹ軸方向、Ｘ軸およびＹ軸方向の双方に直交する方向をＺ軸方向として説明を進める。
ここで、供給されるチップ１０はチップトレイ７上に載置されており、すべてのチップ１０は回路形成面（以下単に表面１１といい、この表面１１の裏側を裏面１２という）を上向きにした状態（フェイスアップ状態）で載置されている。そして、このチップ１０の表面１１の角部にはアライメントマークが２カ所付されている（図１１における×印）。
前記チップ供給部３は、チップトレイ７から特定チップ１０ａ（実装対象となるチップ１０）を取り出して、搬送装置６に供給するものであり、移載ヘッド３１と反転ツール３２とを備えている。
前記移載ヘッド３１は、特定チップ１０ａを吸着して保持し、この状態で搬送装置６に搬送するものである。具体的には、移載ヘッド３１には、駆動装置（不図示）が取り付けられており、この駆動装置を駆動させることにより、移載ヘッド３１がＸ軸方向（図１において左右方向）、Ｙ軸方向（図１において紙面を貫通する方向）に移動するようになっている。これにより、移載ヘッド３１は、チップトレイ７のＸＹ平面上を自由に走査することができるとともに、チップ１０を搬送装置６に移送することができるようになっている。
また、移載ヘッド３１は、特定チップ１０ａと接するヘッド面３１ａには、吸引孔が形成されており、この吸引孔と真空ポンプ９（図４参照）とが連結されている。すなわち、この真空ポンプ９を作動させることにより、吸引孔に負圧を発生させて特定チップ１０ａを吸着できるようになっている。また、移載ヘッド３１は、Ｚ軸方向（図１において上下方向に）に伸縮できるように構成されている。これにより、移載ヘッド３１は、チップトレイ７まで下降して特定のチップ１０を直接吸着保持できるようになっている。すなわち、移載ヘッド３１は、特定チップ１０ａをチップトレイ７に載置された姿勢（本実施形態ではフェイスアップの姿勢）を保持した状態で搬送装置６に供給できるようになっている。
また、前記反転ツール３２は、特定チップ１０ａを表裏反転させて前記移載ヘッド３１に供給するものである。具体的には、反転ツール３２は特定チップ１０ａを吸着保持する吸着ヘッド３２ａを有しており、この吸着ヘッド３２ａを回動させることにより特定チップ１０ａを反転させることができる。
前記吸着ヘッド３２ａは、特定チップ１０ａを吸着させる吸着面３２ｂを有している。この吸着面３２ｂには吸引口が形成されており、この吸引口が真空ポンプ９とが連結されている。したがって、真空ポンプ９を作動させることにより、吸引口に負圧が発生しチップ１０を吸着面３２ｂに吸着させて保持できるようになっている。
また、前記反転ツール３２には回転駆動装置（不図示）が連結されており、この回転駆動装置を作動させることにより、反転ツール３２がＹ軸回りに回転するようになっている。
これにより、チップトレイ７上の特定チップ１０ａを吸着ヘッド３２ａに吸着させた状態で反転ツール３２を反転させることにより、特定チップ１０ａの表面１１が上側を向く姿勢（フェイスアップ状態）から下側を向く姿勢（フェイスダウン状態）に特定チップ１０ａを反転させることができるようになっている。
そして、この反転ツール３２により反転させた特定チップ１０ａを移載ヘッド３１により吸着保持し、この特定チップ１０ａを搬送装置６に移送することにより、フェイスダウンの状態で特定チップ１０ａを搬送装置６に供給することができる。
また、反転ツール３２には、駆動装置（不図示）が取り付けられており、この駆動装置を駆動させることにより、反転ツール３２がＸ軸方向、Ｙ軸方向に移動できるように構成されている。すなわち、この駆動装置を駆動させることにより、反転ツール３２の吸着ヘッド３２ａを特定チップ１０ａ上に位置させるとともに、反転ツール３２を供給されたチップトレイ７上から待避させる待避位置に位置させることができるようになっている。
したがって、特定チップ１０ａをフェイスアップの状態で搬送装置６に供給する場合には、反転ツール３２を待避位置に位置させた状態で、移載ヘッド３１のみによりチップ１０を搬送装置６に移送する。また、特定チップ１０ａをフェイスダウンの状態で搬送装置６に供給する場合には、反転ツール３２により特定チップ１０ａを反転させて、この状態の特定チップ１０ａを移載ヘッド３１により吸着させて搬送装置６に移送する。このようにして、チップトレイ７上にフェイスアップ状態で供給された特定チップ１０ａを搬送装置６に移送する際、フェイスアップ状態で供給するか、フェイスダウン状態で供給するかを選択して供給することができるようになっている。
前記搬送装置６は、チップ供給部３により供給された特定チップ１０ａをチップ認識部４、実装部５に搬送するものである。具体的には、この搬送装置６は、チップ１０を載置するチップスライダ６１と駆動装置６ａとを有している。そして、この駆動装置６ａを作動させることにより、チップスライダ６１をＸ軸方向に移動可能にするとともに、所定の位置で停止させることができるようになっている。本実施形態では、チップスライダ６１は、チップ供給位置（位置Ａ）、チップ認識位置（位置Ｂ）、チップ受け渡し位置（位置Ｃ）でそれぞれ停止できるようになっている。そして、チップ供給位置（位置Ａ）では、チップ供給部３から特定チップ１０ａが供給され、チップ認識位置（位置Ｂ）では特定チップ１０ａの表面１１及び裏面１２の撮像が行われ、チップ受け渡し位置（位置Ｃ）では実装部５における特定チップ１０ａの受け渡し動作が行われる。
ここで図２はチップ認識部４を拡大した図である。図２に示すように、前記チップスライダ６１は、特定チップ１０ａを載置するための載置部６１ａとこの載置部６１ａと直交する取付部６１ｂとを有しており、取付部６１ｂと駆動装置６ａとが連結されている。
前記載置部６１ａは、平板状に形成されており、特定チップ１０ａを載置する部分、すなわちチップ載置領域６２は、載置部６１ａの厚み方向に光が透過するように形成されている。具体的には、載置部６１ａのチップ載置領域６２は、ガラス部材によって形成されており、特定チップ１０ａの外形よりも広範囲に亘って形成されている。これにより、上側（又は下側）から光が照射されると下側（又は上側）に光が透過するようになっており、載置部６１ａの上面に載置された特定チップ１０ａを載置部６１ａの下面側から視認できるようになっている。
前記チップ認識部４は、搬送装置６に載置された特定チップ１０ａの表面１１及びこの表面１１に対応する裏面１２を撮像するためのものである。チップ認識部４は、図１、図２に示すように、上下方向に互いに対向するように２つの撮像手段４１，４２と、これらを連結する支持フレーム４３とを有している。この支持フレーム４３は、２つの撮像手段４１，４２が上下方向ほぼ同軸上に配置された状態で連結支持するものである。したがって、この２つの撮像手段４１，４２で撮像することにより、特定チップ表面１１の角部の画像４５（図１１（ａ）参照）と、この表面１１に対応する裏面１２の画像４６（図１１（ｂ）参照）とが撮像できるようになっている。また、この支持フレーム４３には、駆動装置（不図示）が取り付けられており、この駆動装置を駆動制御することにより、これらの撮像手段４１，４２がチップ１０を撮像する撮像位置とこの撮像位置から搬送方向に対してほぼ垂直をなす方向（Ｙ軸方向）に離れる待機位置とに移動できるようになっている。すなわち、搬送装置６がチップ認識位置（位置Ｂ）に停止した場合には、この撮像装置が撮像位置に移動することにより、チップ載置領域６２の延長線上に上下の撮像手段４１，４２が位置して、載置部６１ａに載置された特定チップ１０ａを撮像できるようになっている。
ここで、図３は撮像手段４１，４２を示す概略図である。図３に示すように、前記２つの撮像手段４１，４２、すなわち上側撮像手段４１と下側撮像手段４２は、同じ構成を有している。この上側撮像手段は、撮像本体部４１ａとミラー４１ｂとを有しており、ミラー４１ｂで反射された撮像対象物が撮像本体部４１ａで撮像されるように構成されている。具体的には、この撮像本体部４１ａは、ＣＣＤカメラ４１ｃ（本発明の受光部）と照明４１ｄ（本発明の発光部）とこれらを連結するミラーケース４１ｅとを有しており、ミラーケース４１ｅ内にはＣＣＤカメラ４１ｃと照明４１ｄとの光学的経路が交差する位置にハーフミラー４１ｆが収容されている。これにより、図３に実線で示した経路ように、照明４１ｄから照射された光がハーフミラー４１ｆによってミラー４１ｂ側に反射され、ミラー４１ｂにより撮像対象物側に反射される。そして、撮像対象物によって反射された後、ミラー４１ｂによって撮像本体部４１ａ側に反射された光がハーフミラー４１ｆを透過してＣＣＤカメラ４１ｃで受光される。すなわち、照明４１ｄから照射された光が特定チップ１０ａによって反射され、その反射された光をＣＣＤカメラ４１ｃで受光することにより特定チップ１０ａを撮像できるようになっている。
また、下側撮像手段４２は、撮像本体部４２ａ、ミラー４２ｂを有しており、撮像本体部４２ａは、ＣＣＤカメラ４２ｃと照明４２ｄとこれらを連結するミラーケース４２ｅ内にはハーフミラー４２ｆを有している。この下側撮像手段４２は、上側撮像手段４１と同じ構成であるため、詳細な説明は省略する。
そして、本実施形態では、上側及び下側撮像手段４１，４２により、特定チップ１０ａの表面１１の角部におけるアライメントマークとその裏面１２の角部を撮像できるようになっている。例えば、搬送装置６の載置部６１ａに特定チップ１０ａの表面１１が上向き状態（フェイスアップ状態）で載置されている場合には、上側撮像手段４１によりアライメントマークが付された特定チップ１０ａの表面１１の角部が撮像されるとともに、下側撮像手段４２によりそれに対応する特定チップ１０ａの裏面１２の角部が撮像される。
なお、チップ１０の表面１１及び裏面１２は鏡面に仕上げられているため、チップ１０の表面１１又は裏面１２に照射された照明４１ｄ，４２ｄからの光はほぼ全反射されるが、アライメントマーク及びチップ載置領域６２のガラス部材は光をほとんど反射しないため、ＣＣＤカメラ４１ｃ，４２ｃにおいてコントラストの差が十分に得られ、アライメントマーク及び特定チップ１０ａの裏面１２の角部が精度よく撮像できるようになっている。
また、上側撮像手段４１には、ミラー４１ｂと撮像本体部４１ａとの間に上側フィルタ４１ｇが設けられており、これにより、下側撮像手段４２の照明４２ｄの光がＣＣＤカメラ４１ｃに入射するのを抑制するようになっている。また、下側撮像手段４２には、ミラー４２ｂと撮像本体部４２ａとの間に下側フィルタ４２ｇが設けられており、これにより、上側撮像手段４１の照明４１ｄの光がＣＣＤカメラ４２ｃに入射するのを抑制するようになっている。本実施形態では、上側撮像手段４１の照明４１ｄには赤色ＬＥＤが設けられており、下側撮像手段４２の照明４２ｄには青色ＬＥＤが設けられているため、上側フィルタ４１ｇには青色ＬＥＤの光を抑制するものが設けられ、下側フィルタ４２ｇは赤色ＬＥＤの光を抑制するものが設けられている。
このように上側及び下側フィルタ４１ｇ，４２ｇを設けることにより、特定チップ１０ａの表面１１と裏面１２とを、上側撮像手段４１と下側撮像手段４２とによって同時に撮像することができる。すなわち、図３に示すように、上側撮像手段４１と下側撮像手段４２で同時に撮像すると、下側撮像手段４２には、特定チップ１０ａの裏面１２によって反射した光とチップ載置領域６２を透過した上側撮像手段４１の照明光とが入射されるが、下側フィルタ４２ｇの存在により上側撮像手段４１の照明光の透過が抑制される。したがって、下側撮像手段４２のＣＣＤカメラ４２ｃには特定チップ１０ａの裏面１２の反射光のみが入射される。同様に上側撮像手段４１のＣＣＤカメラ４１ｃにはチップ１０の表面１１の反射光のみが入射される。すなわち、上側及び下側フィルタ４１ｇ，４２ｇの存在により、上側及び下側撮像手段４１，４２により、それぞれ同時に撮像した場合であっても相手側の撮像手段（下側撮像手段４２又は上側撮像手段４１）における照明光の影響を受けずに撮像できるため、ＣＣＤカメラ４１ｃ，４２ｃにおけるコントラストの差が十分に得られ、アライメントマーク及び特定チップ１０ａの裏面１２の角部を精度よく撮像することができるようになっている。
前記実装部５は、供給された特定チップ１０ａを基板２０の所定位置にアライメントして実装するものである。この実装部５は、供給された特定チップ１０ａを保持する実装ヘッド５１と、基板２０を保持する実装ステージ５２とを有しており、搬送装置６により搬送された特定チップ１０ａを実装ヘッド５１で吸着保持し、この実装ヘッド５１により実装ステージ５２に保持された基板２０に実装できるようになっている。
前記実装ヘッド５１は、特定チップ１０ａを吸着保持するように構成されている。具体的には、特定チップ１０ａと接する部分には吸着孔が形成されており、この吸着孔が真空ポンプ９と連通されている。したがって、実装ヘッド５１を特定チップ１０ａに当接する状態で真空ポンプ９を作動させることにより、吸着孔に吸引力が発生し実装ヘッド５１に特定チップ１０ａを吸着保持できるようになっている。また、実装ヘッド５１には駆動装置５１ａが取り付けられており、この駆動装置５１ａを駆動制御することにより、実装ステージ５２に対して接離する方向（上下方向）に移動可能であるとともに所定位置で停止できるように構成されている。これにより、特定チップ１０ａを載置した搬送装置６がチップ受け渡し位置（位置Ｃ）に停止した状態で、実装ヘッド５１が下降して特定チップ１０ａを吸着保持することにより、特定チップ１０ａが搬送装置６から実装ヘッド５１に受け渡しできるようになっている。
前記実装ステージ５２は、基板２０を保持するものである。具体的には、ステージ表面５２ａ上には真空ポンプ９と連通された吸引孔が設けられており、真空ポンプ９を作動させて吸引孔に吸引力を発生させることにより基板２０をステージ上に吸着保持できるようになっている。また、実装ステージ５２は、位置決め機構５２ｂが設けられており、ステージ表面５２ａをＸ軸方向、Ｙ軸方向及びＺ軸回りに回転可能に構成されている。したがって、実装ヘッド５１に保持された特定チップ１０ａと、基板２０上の実装位置とが一致するように前記位置決め機構５２ｂを駆動制御することにより、特定チップ１０ａを基板２０上の実装位置にアライメントできるようになっている。
また、実装部５には撮像装置８が設けられている。この撮像装置８は、特定チップ１０ａをアライメントするために、特定チップ１０ａと基板２０とを撮像するものである。本実施形態における撮像装置８は、上向きカメラと下向きカメラとを有する２視野カメラ８ａになっており、上側の画像と下側の画像とを１台のカメラで得ることができるようになっている。具体的には、この２視野カメラ８ａは、実装ヘッド５１と実装ステージ５２との間に進出して撮像を行う撮像位置と、実装部５から退避する退避位置とに進退駆動するように構成されており、撮像位置に位置した状態で上側及び下側を撮像することができるようになっている。すなわち、特定チップ１０ａが実装される前の状態では、上向きカメラで実装ヘッド５１に吸着された特定チップ１０ａが撮像され、下向きカメラで基板２０が撮像される（本発明の実装前撮像装置）。また、特定チップ１０ａが実装された後の状態では、下向きカメラで基板２０上の特定チップ１０ａと基板２０とを撮像できるようになっている（本発明の実装後撮像装置）。
図４は、この実装装置に設けられた制御装置９０の制御系を示すブロック図である。図４に示すように、この実装装置は、上述した各種ユニットの駆動を制御する制御装置９０が設けられている。この制御装置９０は、制御本体部９１、駆動制御部９２、画像処理部９３、撮像装置制御部９４、外部装置制御部９５、入力部９６とを有している。
制御本体部９１は、論理演算を実行する周知のＣＰＵ、そのＣＰＵを制御する種々のプログラムなどを予め記憶するＲＯＭ、装置動作中に種々のデータを一時的に記憶するＲＡＭ、種々のプログラムやＯＳ、さらに生産プログラム等の各種データを記憶するＨＤＤ等を備えている。そして、制御本体部９１は、主制御部９１ａ、基準画像設定部９１ｂ、照合演算部９１ｃ、ずれ量演算部９１ｄ、判定部９１ｅ、記憶部９１ｆを有している。
主制御部９１ａは、予め記憶されたプログラムに従って一連の実装動作を実行すべく、駆動制御部９２を介して各種ユニットの駆動装置５１ａ，５２ｂ等を駆動制御するとともにこの実装動作において必要な各種演算を行うものである。また、チップ認識部４で得られた画像に基づいて特定チップ１０ａの裏面画像におけるアライメントマーク位置Ｐ（図１１のＰ１（Ｘ１、Ｙ１）及びＰ２（Ｘ２、Ｙ２））を演算し、これに基づいて実装部５におけるアライメント動作を制御するものである。
基準画像設定部９１ｂは、特定チップ１０ａの表面１１のアライメントマーク位置Ｐと特定チップ裏面１２の角部の画像とを対応させたアライメント基準画像Ｓを設定するものである。具体的には、チップ認識部４で得られた特定チップ１０ａの表面１１の画像４５（図１１（ａ））からアライメントマーク位置Ｐを算出する。そして、この表面１１の画像４５とアライメントマーク位置Ｐとの位置関係から、この表面１１の画像４５と対応する裏面１２の画像４６におけるアライメントマーク位置Ｐ（裏面アライメントマーク位置Ｐ’）を算出する。この算出された裏面アライメントマーク位置Ｐ’と裏面画像４６とを対応させたものを、特定チップ１０ａの裏面１２の画像からアライメントマーク位置Ｐを検出するための基準画像（アライメント基準画像Ｓ）として設定する。
照合演算部９１ｃは、得られた特定チップ１０ａの裏面の画像とアライメント基準画像Ｓとを照合することにより、得られた裏面の画像から裏面アライメントマーク位置Ｐ’を演算するものである。すなわち、実装部５における２視野カメラ８ａで得られた特定チップ裏面１２の画像に対してアライメント基準画像Ｓを照合（パターンマッチング）させることにより、特定チップ裏面１２の画像からアライメント基準画像Ｓと同一形状部分を検出する。そして、この検出された同一形状部分から裏面アライメントマーク位置Ｐ’を算出する。すなわち、アライメント基準画像Ｓと裏面アライメントマーク位置Ｐ’の関係から、前記同一形状部分における裏面アライメントマーク位置Ｐ’を算出する。
ずれ量演算部９１ｄは、基板２０と特定チップ１０ａの位置関係におけるずれ量を演算するものである。具体的には、基板２０のアライメントマーク位置Ｑに対する現在の特定チップ１０ａのアライメントマーク位置Ｐ（現在アライメントマーク位置Ｐｑ）と、予め設定された基板２０のアライメントマーク位置Ｑに対するアライメントマーク位置Ｐ（設定アライメントマーク位置Ｐｑｏ）とのずれ量を演算する。すなわち、実装前における特定チップ１０ａの現在アライメントマーク位置Ｐｑと設定アライメントマーク位置Ｐｑｏとのずれ量（Ｘ，Ｙ，θ）、及び、実装後における特定チップ１０ａの現在アライメントマーク位置Ｐｑと設定アライメントマーク位置Ｐｑｏとの実装後ずれ量（Ｘ’，Ｙ’，θ’）を演算する。
ここで、現在アライメントマーク位置Ｐｑは、２視野カメラ８ａにより特定チップ１０ａの表面１１が撮像される場合には、基板２０のアライメントマーク位置Ｑに対する特定チップ１０ａの表面１１上に付されたアライメントマーク位置Ｐである。また、特定チップ１０ａの裏面１２が撮像される場合には、基板２０のアライメントマーク位置Ｑに対する照合演算部９１ｃで算出された裏面アライメントマーク位置Ｐ’である。
判定部９１ｅは、ずれ量演算部９１ｄで演算されたずれ量、実装後ずれ量が、許容範囲内にあるか否かを判定する。具体的には、ずれ量演算部９１ｄにおいて演算されたずれ量、実装後ずれ量が、記憶部９１ｆに記憶された許容ずれ量の範囲内であるかを判定する。そして、この判定結果を主制御部９１ａに出力する。そして、主制御部９１ａは、この判定結果に基づいて駆動制御部９２を介して実装ヘッド５１及び実装ステージ５２を駆動制御する。
記憶部９１ｆは、各種データが格納されているとともに、演算結果等を一時的に格納するためのものである。具体的には、設定アライメントマーク位置Ｐｑｏ、現在アライメントマーク位置Ｐｑと設定アライメントマーク位置Ｐｑｏとの許容ずれ量に関するデータ等が格納されている。また、上側及び下側撮像手段４１，４２、２視野カメラ８ａで撮像された画像データや、基準画像設定部９１ｂで作成されたアライメント基準画像Ｓに関するデータが一時的に格納される。
駆動制御部９２は、制御部本体からの制御信号に基づいて、チップ供給部３、チップ認識部４、実装部５等の各ユニットの駆動装置５１ａ，５２ｂ等を制御するものである。
画像処理部９３は、上側及び下側撮像手段４１，４２、２視野カメラ８ａから出力される画像信号に所定の処理を施すことにより画像認識に適した画像データを生成して制御部本体に出力するものである。
撮像装置制御部９４は、制御部本体からの制御信号に基づいて、上側及び下側撮像手段４１，４２、２視野カメラ８ａの駆動を制御するものである。また、上側及び下側撮像手段４１，４２の照明４１ｄ，４２ｄについても制御する。
外部装置制御部９５は、真空ポンプ９等の外部装置の駆動を制御するものである。
入力部９６は、各種設定及びデータ入力をキーボード７１やタッチパネル７２を用いて制御部本体に行うものである。具体的には、設定アライメントマーク位置Ｐｑｏデータ等の各種データをオペレータ側から設定及び入力を行うことができる。また、基板２０に特定チップ１０ａをフェイスアップ状態で実装するか、フェイスダウン状態で実装するかについて、これらの入力手段を用いて選択できるようになっている。
次に、この実装装置における動作について、図５〜図１０に示すフローチャートを参照しながら説明する。
まず、実装装置にチップトレイ７の供給が行われる（ステップＳ１）。このチップトレイ７には複数の半導体チップ１０がフェイスアップ状態で載置されており、前工程における装置からチップ供給部３の所定位置にセットされる。
チップ供給部３にチップトレイ７が供給されると、これから実装する特定チップ１０ａが基板２０にフェイスアップ状態で実装されるか否かが判断される（ステップＳ２）。本実施形態では、オペレータによる入力情報により判断される。具体的には、実装前の準備作業として、タッチパネル７２からオペレータにより生産する実装基板２０のタイプ（フェイスアップ実装、フェイスダウン実装）が入力されると、制御装置９０の記憶部９１ｆに生産基板情報として記憶される。すなわち、この生産基板情報に基づいて、特定チップ１０ａが基板２０にフェイスアップ状態で実装されるか否かが判断される。そして、フェイスアップ状態で実装する場合には、ステップＳ２においてＹＥＳの方向に進み、吸着ヘッド３２ａによってチップトレイ７上の特定チップ１０ａが吸着保持される（ステップＳ３）。また、フェイスダウン状態で実装する場合には、ステップＳ２においてＮＯの方向に進み、反転ツール３２によって特定チップ１０ａが反転された状態に保持されて、この特定チップ１０ａを吸着ヘッド３２ａによって吸着保持される（ステップＳ４）。すなわち、吸着ヘッド３２ａには、特定チップ１０ａの表面１１が下向きの状態で吸着保持されることとなる。
次に搬送装置６に特定チップ１０ａの受け渡しが行われる（ステップＳ５）。すなわち、吸着ヘッド３２ａが搬送装置６側（図１において右側）に移動し、チップ供給位置（位置Ａ）に停止しているチップスライダ６１の載置部６１ａに特定チップ１０ａが載置される。このとき、特定チップ１０ａは、載置部６１ａのチップ載置領域６２内に載置される。
搬送装置６への特定チップ１０ａの受け渡しが完了すると、アライメント基準画像Ｓ（アライメントマーク位置情報）の取得が行われる（ステップＳ６における基準画像取得工程）。すなわち、特定チップ１０ａが搬送装置６に載置されると、チップスライダ６１がチップ認識位置（位置Ｂ）に移動し、この位置において特定チップ１０ａを撮像することにより、特定チップ１０ａのアライメント基準画像Ｓが取得される。
具体的には、図６のフローチャートに従って、上側撮像手段４１と下側撮像手段４２により特定チップ１０ａの表面１１及び裏面１２が同時に撮像されることにより、図１１に示す特定チップ表面１１の角部の画像４５とこれに対応する裏面１２の角部との画像４６とを取得する（ステップＳ２１）。そして、特定チップ表面１１の画像４５からアライメントマーク位置Ｐ（Ｐ１及びＰ２）を取得する（ステップＳ２２）。このアライメントマーク位置Ｐは、特定チップ表面１１の角部の画像４５から、予め記憶部９１ｆに記憶された特定チップ１０ａのアライメントマークの画像を照合させることにより検出する。これにより、特定チップ表面１１のアライメントマーク位置Ｐを取得する。
一方、図１１（ｂ）に示す特定チップ裏面１２の角部における画像４６から、裏面１２における裏面アライメントマーク位置Ｐ’を取得する（ステップＳ２３）。具体的には、特定チップ裏面１２の角部の画像４６と表面１１の角部の画像４５とを対応させることにより、特定チップの裏面１２における裏面アライメントマーク位置Ｐ’を算出する。すなわち、上側撮像手段４１と下側撮像手段４２とは、ほぼ同軸上に配置されているため、これらにより得られる画像は、特定チップ１０ａの同一角部における表面１１及び裏面１２の画像である。したがって、この表面画像４５上の特定チップ１０ａの端部とアライメントマーク位置Ｐ（座標）との位置関係を求め、特定チップ１０ａの裏面画像４６における前記位置関係となる位置を裏面アライメントマーク位置Ｐ’（Ｐ１’、Ｐ２’）（図１１（ｂ）において破線で示す）として算出する。そして、この算出された裏面アライメントマーク位置Ｐ’と特定チップ１０ａの裏面の画像４６とを対応させてアライメント基準画像Ｓとして記憶部９１ｆに記憶する（ステップＳ２４）。
チップ認識部４におけるアライメント基準画像Ｓが取得されると、チップスライダ６１がチップ受け渡し位置（位置Ｃ）まで移動し、実装部５に特定チップ１０ａの受け渡しが行われる（ステップＳ７）。具体的には、このチップスライダ６１がチップ受け渡し位置に停止すると、実装ヘッド５１が特定チップ１０ａに当接するまで下降してチップスライダ６１に載置された特定チップ１０ａを吸着する。そして実装ヘッド５１がチップスライダ６１の移動を妨げることのない高さ位置まで上昇して、その位置において特定チップ１０ａが吸着保持した状態で停止する。
次に、特定チップ１０ａを基板２０に実装するために実装前の特定チップ１０ａ及び基板２０の画像を取得する（ステップＳ８における実装前画像取得工程）。具体的には、チップ受け渡し位置（位置Ｃ）に位置するチップスライダ６１が次の特定チップ１０ａを受け取るためにチップ供給位置（位置Ａ）に移動した後に、退避位置に位置していた２視野カメラ８ａが実装ヘッド５１と実装ステージ５２との間に進出し、上向きのカメラにて実装ヘッド５１に吸着保持された特定チップ１０ａを撮像するとともに、下向きのカメラにて基板２０を撮像して、これらの画像を取得する。
そして、得られた画像から、基板２０のアライメントマーク位置Ｑと、特定チップ１０ａのアライメントマーク位置Ｐとを取得する（実装前アライメントマーク位置取得工程）。具体的には、得られた基板２０の画像と予め記憶部９１ｆに記憶された基板２０のアライメントマークの画像とを照合させることにより基板２０のアライメントマーク位置Ｑを取得する（ステップＳ９）。
また、得られた特定チップ１０ａの画像から、特定チップ１０ａのアライメントマーク位置Ｐを取得する（ステップＳ１０）。ここで、フェイスアップ実装の場合とフェイスダウン実装の場合とによって、実装ヘッド５１に吸着保持された特定チップ１０ａの姿勢が異なっている。すなわち、フェイスアップ実装の場合には、特定チップ１０ａが実装ヘッド５１にフェイスアップ状態で保持されているため、２視野カメラ８ａでは特定チップ１０ａの裏面１２が撮像される。また、フェイスダウン実装の場合には、特定チップ１０ａが実装ヘッド５１にフェイスダウン状態で保持されているため、２視野カメラ８ａでは特定チップ１０ａの表面１１が撮像される。そのため、このステップＳ１０の処理は、ステップＳ２において入力された生産基板情報がフェイスアップ実装であるか、又はフェイスダウン実装であるかによって異なる処理が行われる。すなわち、フェイスアップ実装である場合には、図７のフローチャートに従って処理が行われ、フェイスダウン実装である場合には、図８のフローチャートに従って処理が行われる。なお、本実施形態では、ステップＳ２において入力された生産基板情報により、図７又は図８の処理が自動的に選択されるようになっている。
そして、生産基板情報がフェイスアップ実装である場合には、図７のフローチャートに従って、まず、２視野カメラ８ａで取得された特定チップ１０ａの画像、すなわち特定チップ１０ａの裏面１２の画像を取得するとともに（ステップＳ３１）、記憶部９１ｆに記憶されたアライメント基準画像Ｓの読み込みが行われる（ステップＳ３２）。そして、特定チップ１０ａの裏面１２の画像に対してアライメント基準画像Ｓを照合させることにより、特定チップ１０ａの裏面１２の画像におけるアライメント基準画像Ｓ（特定チップ裏面１２の角部）を検出する（ステップＳ３３）。そして、記憶されたアライメント基準画像Ｓと裏面アライメントマーク位置Ｐ’との関係から、得られた裏面１２の画像における裏面アライメントマーク位置Ｐ’を算出する（ステップＳ３４）。そして、この算出された裏面アライメントマーク位置Ｐ’と基板２０のアライメントマーク位置Ｑとの関係から、基板２０のアライメントマーク位置Ｑに対する裏面アライメントマーク位置Ｐ’を現在アライメントマーク位置Ｐｑとして設定する（ステップＳ３５）。
なお、生産基板情報がフェイスダウン実装である場合には、２視野カメラ８ａにより特定チップ１０ａの表面１１の画像が得られるため、特定チップ１０ａに付されたアライメントマーク位置Ｐを直接が検出することができる。すなわち、図８のフローチャートにより、特定チップ１０ａの表面１１の画像を取得し（ステップＳ４１）、この特定チップ１０ａの表面１１の画像と、予め記憶部９１ｆに記憶された特定チップ１０ａのアライメントマーク画像とを照合させることにより（ステップＳ４２）、特定チップ１０ａのアライメントマーク位置Ｐを取得する（ステップＳ４３）。そして、算出されたアライメントマーク位置Ｐと基板２０のアライメントマーク位置Ｑとの関係から、基板２０のアライメントマーク位置Ｑに対するアライメントマーク位置Ｐを現在アライメントマーク位置Ｐｑとして設定する（ステップＳ４４）。
次に、特定チップ１０ａを基板２０の所定位置に実装する（ステップＳ１１）。具体的には、実装前アライメントマーク位置取得工程において取得した現在アライメントマーク位置Ｐｑと、設定アライメントマーク位置Ｐｑｏとのずれ量（Ｘ，Ｙ，θ）を演算する。そして、このずれ量に基づいて実装ステージ５２の位置決め機構５２ｂを駆動制御することにより、現在アライメントマーク位置Ｐｑが設定アライメントマーク位置Ｐｑｏとなるように調節する。そして、２視野カメラ８ａを退避させた状態で、実装ヘッド５１を下降させることにより特定チップ１０ａを基板２０の所定箇所に実装する（実装工程）。
次に、特定チップ１０ａが基板２０の所定位置に実装されているか否かを確認する。具体的には、特定チップ１０ａが基板２０に実装された状態の画像を取得することによって確認する（ステップＳ１２における実装後画像取得工程）。すなわち、２視野カメラ８ａを進出させて実装された状態の特定チップ１０ａ及び基板２０を撮像する。そして、得られた画像から基板２０のアライメントマーク位置Ｑと特定チップ１０ａのアライメントマーク位置Ｐとを取得する（実装後アライメントマーク位置取得工程）。
すなわち、得られた画像から、予め記憶部９１ｆに記憶された基板２０のアライメントマークの画像を照合させることにより基板のアライメントマーク位置Ｑを取得する（ステップＳ１３）。
また、得られた画像から、特定チップ１０ａのアライメントマーク位置Ｐを取得する（ステップＳ１４）。ここで、基板２０に実装される特定チップ１０ａがフェイスアップ実装の場合とフェイスダウン実装の場合とによって、２視野カメラ８ａで撮像される特定チップ１０ａの画像が異なっている。すなわち、フェイスアップ実装の場合には、特定チップ１０ａの表面１１が撮像され、フェイスダウン実装の場合には、特定チップ１０ａの裏面１２が撮像される。そのため、このステップＳ１４の処理は、ステップＳ２において入力された生産基板情報がフェイスアップ実装であるか、又はフェイスダウン実装であるかによって異なる処理が行われる。すなわち、フェイスアップ実装である場合には、図９のフローチャートに従って処理が行われ、フェイスダウン実装である場合には、図１０のフローチャートに従って処理が行われる。なお、本実施形態では、ステップＳ２において入力された生産基板情報により、図９又は図１０の処理が自動的に選択されるようになっている。
なお、図９におけるステップＳ５１〜Ｓ５４の処理は、上述のステップＳ４１〜Ｓ４４の処理と同様であり、図１０におけるステップＳ６１〜Ｓ６５の処理は、上述のステップＳ３１〜Ｓ３５の処理と同様であるため、ここでは説明を省略する。
次に、特定チップ１０ａの実装位置が許容範囲であるか否かを検査する（ステップＳ１５）。具体的には、実装後の現在アライメントマーク位置Ｐｑ（実装後に取得した基板２０のアライメントマーク位置Ｑに対する現在実装されている特定チップ１０ａのアライメントマーク位置Ｐ）と、設定アライメントマーク位置Ｐｑｏ（予め記憶部９１ｆに記憶された基板２０のアライメントマーク位置Ｑに対する特定チップ１０ａのアライメントマーク位置Ｐ）との実装後ずれ量（Ｘ’，Ｙ’，θ’）を演算する。そして、この実装後ずれ量が許容範囲内である場合には次工程に基板２０を排出し、許容範囲にない場合には基板２０を不良品として排出する。
このように、上記実施形態における実装装置によれば、アライメントマークが付された前記特定チップ１０ａの表面１１の角部とこの裏面１２の角部とを撮像して、得られた画像から裏面画像４６における裏面アライメントマーク位置Ｐ’を算出することにより、実装時又は検査時において、特定チップ１０ａの表面１１が撮像できる場合には表面画像４５におけるアライメントマーク位置Ｐに基づいて実装又は検査を行い、また、特定チップ１０ａの表面１１が撮像できない場合には、算出された裏面アライメントマーク位置Ｐ’に基づいて実装又は検査を行うことができる。したがって、フェイスダウン実装基板２０とフェイスアップ実装基板２０のいずれのタイプの基板２０であっても設備変更や調節作業を行うことなく共通の実装装置で生産することができる。また、裏面画像４６からアライメント可能となるため、従来のようにＸ線像装置等を用いて半導体チップ１０の表面１１のアライメントマークを認識する場合に比べて、複雑な装置構成が不要となり、アライメントマークを認識する時間も短くなるため、実装装置のタクトタイムを短縮させることができる。
また、アライメント基準画像Ｓを取得するための上側撮像手段４１と下側撮像手段４２とが、それぞれフィルタ４１ｇ、４２ｇを備えているため、相手側の撮像手段（下側撮像手段４２又は上側撮像手段４１）における照明光の影響を受けずに撮像できる。したがって、上側撮像手段４１と下側撮像手段４２とが、それぞれの同時に照明４１ｄ、４２ｄを発光させて特定チップ１０ａの表面１１と裏面１２とを撮像することができるため、互いの照明光の影響を避けるために異なるタイミングで撮像する場合に比べて、特定チップ１０ａの撮像に要する時間を短縮させることができ、実装装置全体のタクトタイムを短縮させることができる。
また、本発明の実装装置は、上記実施形態に限定されものではない。例えば、上記実施形態では、チップ認識部４で得られた特定チップ１０ａの裏面１２角部の画像をアライメント基準画像Ｓとして設定している例について説明したが、半導体チップ１０の角部に限定されず、半導体チップ１０の外形端部の画像をアライメント基準画像Ｓとしてもよい。
また、上記実施形態では、アライメントマーク位置情報として、アライメント基準画像Ｓを用いた例について説明したが、画像に限定されず、チップ認識部４で得られた半導体チップ１０の裏面画像４６から選択される複数の基準点（座標）を用いるものであってもよい。すなわち、これらの基準点とアライメントマーク位置Ｐとを対応させたものをアライメント位置情報として設定することにより、実装時における特定チップ１０ａの裏面画像から裏面アライメントマーク位置Ｐ’を算出することができる。
また、上記実施形態では、上側及び下側フィルタ４１ｇ、４２ｇをミラーケース４１ｅ，４２ｅの外側に配置する場合について説明したが、これに限定されず、相手側照明４１ｄ，４２ｄからの光がＣＣＤカメラ４１ｃ，４２ｃで受光されるのを抑制されるように、ＣＣＤカメラ４１ｃ，４２ｃと相手側照明４１ｄ，４２ｄとの光学的経路間に配置されていればよい。
また、上記実施形態では、実装部５において２視野カメラ８ａを用いる例について説明したが、上方を撮像する上向きカメラと下方を撮像する下向きカメラとを別々に設ける構成であってもよい。
本発明に係る実装装置を示す概略図である。 チップ認識部を示す拡大概略図である。 撮像手段の構成を示す概略図である。 制御装置の制御系を示すブロック図である。 実装装置全体の動作を示すフローチャートである。 基準画像取得工程の動作を示すフローチャートである。 フェイスアップ実装を行う場合に、実装前の特定チップのアライメントマーク位置を取得する動作を示すフローチャートである。 フェイスダウン実装を行う場合に、実装前の特定チップのアライメントマーク位置を取得する動作を示すフローチャートである。 ファイスアップ実装を行った場合に、実装後の特定チップのアライメントマーク位置を取得する動作を示すフローチャートである。 ファイスダウン実装を行った場合に、実装後の特定チップのアライメントマーク位置を取得する動作を示すフローチャートである。 特定チップの角部の画像を示す概略図であり、（ａ）は特定チップの表面角部の画像、（ｂ）は特定チップの裏面角部の画像を示す図である。
符号の説明
３ チップ供給部
４ チップ認識部
５ 実装部
６ 搬送装置
８ａ ２視野カメラ
１０ａ 特定チップ
１１ 表面
１２ 裏面
２０ 基板
３１ 移載ヘッド
３２ 反転ツール
４１ 上側撮像手段
４２ 下側撮像手段
５１ 実装ヘッド
５２ 実装ステージ

Claims (9)

  1. 供給された半導体チップの片面に付されたアライメントマークと基板に付されたアライメントマークとに基づいて、半導体チップを基板の所定位置に実装する実装装置において、
    半導体チップが保持された状態で、アライメントマークが付された前記半導体チップの表面とこの裏面とを撮像するチップ認識部と、
    実装前の半導体チップ及び基板が対向した状態で
    前記実装前の半導体チップの基板側の面及び前記基板を撮像する実装前撮像装置と、
    半導体チップのアライメントを行って半導体チップを基板に実装する実装部と、
    これらを駆動制御する制御装置と、
    を有しており、
    前記チップ認識部は、
    発光部と受光部とを備えるとともに前記半導体チップの表裏一方面側から前記半導体チップを撮像する第１撮像手段と、
    発光部と受光部とを有するとともに前記第１撮像手段と対向する側から前記半導体チップを撮像する第２撮像手段とを有しており、
    前記第１撮像手段は、前記第１撮像手段側から前記半導体チップに向けて照射された光のうち前記半導体チップの前記第１撮像手段側の面で反射した光を撮像でき、
    前記第２撮像手段は、前記第２撮像手段側から前記半導体チップに向けて照射された光のうち前記半導体チップの前記第２撮像手段側の面で反射した光を撮像でき、
    前記制御装置は、
    前記実装前撮像装置により前記実装前の半導体チップの基板側の面として撮像される画像が当該半導体チップの表面である場合には
    前記半導体チップ表面のアライメントマーク位置情報に基づいて、
    前記実装前撮像装置により前記実装前の半導体チップの基板側の面として撮像される画像が当該半導体チップの裏面である場合には
    前記チップ認識部によって得られた前記半導体チップ裏面の画像と前記半導体チップ表面のアライメントマーク位置情報との関係に基づいて、
    半導体チップをアライメントして実装するように前記実装部を制御することを特徴とする実装装置。
  2. 前記アライメントマーク位置情報は、前記チップ認識部で得られた半導体チップの裏面角部における画像とアライメントマーク位置とを対応させたアライメント基準画像であって、前記制御装置は、このアライメント基準画像を前記実装前撮像装置で撮像された半導体チップの裏面の画像と照合させることにより、実装前の半導体チップ裏面における裏面アライメントマーク位置を算出し、この裏面アライメントマーク位置を基準として半導体チップをアライメントするように前記実装部を駆動制御することを特徴とする請求項１に記載の実装装置。
  3. 前記制御装置は、前記実装前撮像装置により半導体チップの表面が撮像される場合には、半導体チップのアライメントマーク位置を基準としてアライメントするように前記実装部を駆動制御することを特徴とする請求項１又は２に記載の実装装置。
  4. 前記チップ認識部は、
    少なくとも第１撮像手段の受光部と第２撮像手段の発光部との光学的経路間には、第２撮像手段の発光部からの光が第１撮像手段の受光部で受光されるのを抑制するフィルタが設けられ、
    少なくとも第２撮像手段の受光部と第１撮像手段の発光部との光学的経路間には、第１撮像手段の発光部からの光が第２撮像手段の受光部で受光されるのを抑制するフィルタが設けられていることを特徴とする請求項１〜３のいずれかに記載の実装装置。
  5. 前記半導体チップが基板に実装された状態を撮像する実装後撮像装置をさらに有しており、前記制御装置は、この実装後撮像装置により半導体チップの裏面が撮像される場合には、前記裏面アライメントマーク位置と基板のアライメントマーク位置とのずれ量を算出し、実装状態の良否を判定することを特徴とする請求項１〜４のいずれかに記載の実装装置。
  6. 前記実装前撮像装置と実装後撮像装置は、共通する２視野カメラで構成されていることを特徴とする請求項１〜５のいずれかに記載の実装装置。
  7. 前記半導体チップを表裏反転させるチップ供給部を備えており、このチップ供給部により、半導体チップがフェイスアップ状態又はフェイスダウン状態で前記チップ認識部に供給されることを特徴とする請求項１〜６のいずれかに記載の実装装置。
  8. 供給された半導体チップの片面に付されたアライメントマークと基板に付されたアライメントマークとに基づいて、半導体チップを基板の所定位置に実装する実装方法であって、
    半導体チップのアライメントマークが付された前記半導体チップの表面とこの裏面とを同時に撮像して得られた画像から、半導体チップ表面のアライメントマーク位置と半導体チップ裏面の一部形状とを関連づけてアライメント基準画像を取得する基準画像取得工程と、
    実装前の半導体チップと基板とを対向させた状態で
    前記実装前の半導体チップの基板側の面及び前記基板の画像を取得する実装前画像取得工程と、 前記実装前画像取得工程で得られた画像から半導体チップのアライメントマーク位置と基板のアライメントマーク位置を取得する実装前アライメントマーク位置取得工程と、
    前記実装前アライメントマーク位置取得工程により得られた半導体チップのアライメントマーク位置と、基板のアライメントマーク位置とに基づいて半導体チップのアライメントを行って半導体チップを基板に実装する実装工程と、
    を有しており、
    前記実装前アライメントマーク位置取得工程において、
    前記実装前取得工程により前記実装前の半導体チップの基板側の面として得られる画像が当該半導体チップの表面の画像である場合には
    前記半導体チップ表面のアライメントマーク位置を実装する際のアライメントマーク位置とし、
    前記実装前取得工程により前記実装前の半導体チップの基板側の面として得られる画像が当該半導体チップの裏面の画像である場合には
    前記チップ認識部によって得られた前記半導体チップ裏面の画像と前記半導体チップ表面のアライメントマーク位置情報との関係に基づいて、
    画像照合処理を行うことにより裏面アライメントマーク位置を算出し、この裏面アライメントマーク位置を実装する際のアライメントマーク位置とすることを特徴とする実装方法。
  9. 前記実装工程後に実装後の半導体チップ及び基板を撮像して半導体チップの画像と基板の画像を取得する実装後画像取得工程と、
    前記実装後画像取得工程で得られた画像から、基板に実装された半導体チップのアライメントマーク位置と、基板のアライメントマーク位置を取得する実装後アライメントマーク位置取得工程と、
    前記実装後アライメントマーク位置取得工程により得られた半導体チップのアライメントマーク位置と、基板のアライメントマーク位置に基づいて半導体チップが基板の所定位置に実装されたか否かを検査する検査工程と、
    をさらに有しており、
    前記実装後アライメントマーク位置取得工程において、半導体チップの裏面の画像が取得される場合には、前記アライメント基準画像に基づいて画像照合処理を行うことにより裏面アライメントマーク位置を算出し、この裏面アライメントマーク位置をアライメントマーク位置とすることを特徴とする請求項８に記載の実装方法。
JP2006292887A 2006-10-27 2006-10-27 半導体チップの実装装置及び実装方法 Expired - Fee Related JP4838095B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006292887A JP4838095B2 (ja) 2006-10-27 2006-10-27 半導体チップの実装装置及び実装方法
TW096133791A TWI397147B (zh) 2006-10-27 2007-09-11 Installation device and installation method of semiconductor wafer
KR1020070100367A KR101390890B1 (ko) 2006-10-27 2007-10-05 반도체 칩의 실장장치 및 실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006292887A JP4838095B2 (ja) 2006-10-27 2006-10-27 半導体チップの実装装置及び実装方法

Publications (2)

Publication Number Publication Date
JP2008109057A JP2008109057A (ja) 2008-05-08
JP4838095B2 true JP4838095B2 (ja) 2011-12-14

Family

ID=39442136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006292887A Expired - Fee Related JP4838095B2 (ja) 2006-10-27 2006-10-27 半導体チップの実装装置及び実装方法

Country Status (3)

Country Link
JP (1) JP4838095B2 (ja)
KR (1) KR101390890B1 (ja)
TW (1) TWI397147B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545236A (zh) * 2013-11-12 2014-01-29 江苏艾科瑞思封装自动化设备有限公司 装片机的自动对位机构、包括它的装片机及方法
CN106153629A (zh) * 2015-04-27 2016-11-23 昆山市和博电子科技有限公司 用于检测与切割晶片电阻的流程装置
US10766973B2 (en) 2015-06-22 2020-09-08 Maruzen Petrochemical Co., Ltd. Method for producing polymer for electronic material and polymer for electronic material obtained by the production method
JP6717630B2 (ja) * 2016-03-29 2020-07-01 芝浦メカトロニクス株式会社 電子部品の実装装置
JP6942829B2 (ja) * 2016-03-29 2021-09-29 芝浦メカトロニクス株式会社 電子部品の実装装置
KR102429362B1 (ko) * 2017-04-27 2022-08-04 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법
JP6902974B2 (ja) * 2017-09-19 2021-07-14 芝浦メカトロニクス株式会社 電子部品の実装装置および実装方法
CN110970321B (zh) * 2018-09-30 2022-06-10 上海微电子装备（集团）股份有限公司 一种芯片贴片设备及芯片贴片方法
JP2020136361A (ja) * 2019-02-14 2020-08-31 ファスフォードテクノロジ株式会社 実装装置および半導体装置の製造方法
JP7307323B2 (ja) * 2019-05-28 2023-07-12 澁谷工業株式会社 ボンディング装置
JP2020120132A (ja) * 2020-04-28 2020-08-06 パナソニックＩｐマネジメント株式会社 部品搭載装置
CN115836383A (zh) * 2020-07-13 2023-03-21 东丽工程株式会社 安装装置及安装方法
WO2024005222A1 (ko) * 2022-06-28 2024-01-04 엘지전자 주식회사 마이크로 엘이디 디스플레이 제조 장치
DE102022135081A1 (de) * 2022-12-31 2024-07-11 Besi Switzerland Ag Verfahren und Vorrichtung zur Bestimmung eines Positionierungsfehlers einer aufnehmbaren Komponente

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917830A (ja) * 1995-06-27 1997-01-17 Canon Inc ワイヤボンディング検査装置
JP4517533B2 (ja) * 2001-04-27 2010-08-04 ソニー株式会社 部品実装方法および部品実装装置
JP3948551B2 (ja) * 2001-11-05 2007-07-25 東レエンジニアリング株式会社 実装方法および実装装置
JP3993114B2 (ja) * 2003-02-06 2007-10-17 株式会社新川 ダイボンディング方法及び装置

Also Published As

Publication number Publication date
TW200822275A (en) 2008-05-16
KR20080038013A (ko) 2008-05-02
JP2008109057A (ja) 2008-05-08
TWI397147B (zh) 2013-05-21
KR101390890B1 (ko) 2014-04-30

Similar Documents

Publication Publication Date Title
JP4838095B2 (ja) 半導体チップの実装装置及び実装方法
US8769810B2 (en) Part mounting method
US8782879B2 (en) Workpiece transfer apparatus
KR20050086680A (ko) 전자 부품 실장 장치 및 방법
JP4710432B2 (ja) 部品実装装置及び部品実装方法
JP4651581B2 (ja) 部品実装方法
JP5755502B2 (ja) 位置認識用カメラ及び位置認識装置
JP6475165B2 (ja) 実装装置
JP5365618B2 (ja) 位置調整装置及び位置調整方法
JP6836938B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP2014179558A (ja) ダイ認識手段及びダイ認識方法並びにダイボンダ
JP7365487B2 (ja) 画像補正方法、撮像装置および検査装置
JP2022118301A (ja) 照明条件作成支援装置および撮像画像推定方法ならびに照明条件作成方法
JP4704218B2 (ja) 部品認識方法、同装置および表面実装機
JP2009272325A (ja) 電子部品の実装装置
JP5740082B2 (ja) 複数の表面実装装置からなる基板生産ライン
JP6064168B2 (ja) マークの撮像方法及び部品実装ライン
JP4901451B2 (ja) 部品実装装置
JP6990309B2 (ja) 表面実装機
JPH11219974A (ja) チップ認識装置およびこれを備えたチップ実装装置
JP4394822B2 (ja) 部品実装装置
JP2019201006A (ja) ボンディング装置
JP2009206378A (ja) 電子部品装着装置
JP5663869B2 (ja) 素子、実装装置および方法
JP4698101B2 (ja) 基板の重ね合わせ機構および基板の重ね合わせ方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees