TWI623982B - 晶粒接合器、接合方法及半導體裝置之製造方法 - Google Patents

晶粒接合器、接合方法及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI623982B
TWI623982B TW105123445A TW105123445A TWI623982B TW I623982 B TWI623982 B TW I623982B TW 105123445 A TW105123445 A TW 105123445A TW 105123445 A TW105123445 A TW 105123445A TW I623982 B TWI623982 B TW I623982B
Authority
TW
Taiwan
Prior art keywords
wafer
die
bonding
pickup
platforms
Prior art date
Application number
TW105123445A
Other languages
English (en)
Other versions
TW201719773A (zh
Inventor
牧浩
Hiroshi Maki
灘本啓祐
Keisuke Nadamoto
岡本直樹
Naoki Okamoto
Original Assignee
捷進科技有限公司
Fasford Technology Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 捷進科技有限公司, Fasford Technology Co., Ltd. filed Critical 捷進科技有限公司
Publication of TW201719773A publication Critical patent/TW201719773A/zh
Application granted granted Critical
Publication of TWI623982B publication Critical patent/TWI623982B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

當上推單元為一個(拾取為一處)時，無法提升複數之拾取頭之效率。
晶粒接合器具備晶圓支撐台、單一的上推單元、晶圓辨識攝影機、複數之拾取頭、複數之中間平台、複數之接合平台和複數之接合頭。晶圓辨識攝影機係以進行複數次的晶粒拾取一次的比例來攝影晶圓中之晶粒。

Description

晶粒接合器、接合方法及半導體裝置之製造方法
本發明係關於晶粒接合器，例如能夠適用於具有複數之拾取頭之晶粒接合器。
日本特開2013-65711號公報(專利文獻1)中揭示具有兩個拾取頭和兩個接合頭之晶粒接合器。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]日本特開2013-65711號公報
在專利文獻1中，由於晶粒上推單元為一個(拾取為一處)，故無法提升複數之拾取頭之效率。
本發明之課題係提供能夠提升複數之拾取頭之效率的晶粒接合技術。
其他之課題和新穎之特徵從本說明書之記載及附件圖 面明顯可知。
若簡單說明本發明中代表性之內容的概要則如下述般。
即是，晶粒接合器具備晶圓支撐台、單一的上推單元、晶圓辨識攝影機、複數之拾取頭、複數之中間平台、複數之接合平台和複數之接合頭。晶圓辨識攝影機係以進行複數次的晶粒拾取一次的比例來攝影晶圓中之晶粒。
若藉由本發明時，可以提升複數之拾取頭的效率。
10‧‧‧晶粒接合器
1‧‧‧晶圓供給部
11‧‧‧晶圓
D‧‧‧晶粒
14‧‧‧晶圓環
16‧‧‧切割膠帶
18‧‧‧晶粒黏接膜
WRH‧‧‧晶圓環保持器(晶圓支持台)
15‧‧‧擴張環
17‧‧‧支撐環
WDE‧‧‧晶粒上推單元
2A、2B‧‧‧拾取部
BPH‧‧‧拾取頭
BPT‧‧‧拾取頭平台
22‧‧‧吸附器
VSW‧‧‧晶圓辨識攝影機
3A、3B‧‧‧對準部
BAS‧‧‧中間平台
VSA‧‧‧平台辨識攝影機
4A、4B‧‧‧接合部
BBH‧‧‧接合頭
BHT‧‧‧接合頭平台
42‧‧‧吸附器
VSB‧‧‧基板辨識攝影機
5‧‧‧搬運部
51‧‧‧第1搬運線道
52‧‧‧第2搬運線道
BS‧‧‧接合平台
P‧‧‧基板
8‧‧‧控制裝置
圖1為表示與實施例有關之晶粒接合器之構成的概略上視圖。
圖2為表示圖1之晶粒供給部之構成的外觀斜視圖。
圖3為表示圖2之晶粒供給部之主要部位的概略剖面圖。
圖4為說明圖1之晶粒接合器之概略構成和其動作之圖示。
圖5為說明圖1之晶粒接合器之拾取動作之流程圖。
圖6為用以說明圖5之晶圓辨識之俯視圖。
圖7為說明圖1之晶粒接合器之拾取動作之變形例的流程圖。
圖8為用以說明圖7之晶圓辨識之俯視圖。
圖9為說明圖1之晶粒接合器之拾取動作之比較例的流程圖。
圖10為說明圖1之晶粒接合器之拾取動作的圖示。
圖11為說明圖1之晶粒接合器之拾取動作之比較例的圖示。
圖12為說明圖1之晶粒接合器之動作的流程圖。
半導體裝置之製造工程之一部分具有在配線基板或引線框架等(以下，單稱為基板)搭載半導體晶片(以下，單稱為晶粒)而組裝封裝體之工程，組裝封裝體之工程之一部分具有從半導體晶圓(以下，單稱為晶圓)分割晶粒之工程，和將分割之晶粒搭載在基板上之接合工程。在接合工程中使用之製造裝置為晶粒接合器。
晶粒接合器係以焊料、鍍金、樹脂作為接合材料，將晶粒接合(搭載而予以接合)在基板或已被接合之晶粒上的裝置。將晶粒在例如接合於基板之表面的晶粒接合器中，重覆進行使用被稱為吸附器之吸附噴嘴從晶圓吸附晶粒而進行拾取，且搬運至基板上，賦予推壓力，並且藉由對接合材加熱，進行接合的動作(作業)。吸附器 為具有吸附孔，吸引氣體，吸附保持晶粒的保持具，具有與晶粒相同程度的大小。
與實施型態有關之晶粒接合器具備：晶圓支撐台、單一上推單元、晶圓辨識攝影機、複數之拾取頭、複數之中間平台、複數之接合平台和複數之接合頭。晶圓辨識攝影機係以進行複數次的晶粒拾取或複數次之晶圓間距一次的比例來攝影晶圓中之晶粒。
依此，由於每次進行晶粒之拾取或晶圓間距不以晶圓辨識攝影機攝影晶圓，故可以使晶圓間距後之拾取頭之移動開始更早，且可以縮短拾取時間，可以提升接合工程之處理量。另外，在與實施型態有關之晶粒接合器中，為了維持及提升晶粒接合精度，在中間平台中，以進行晶粒之對準為佳。
以下，針對實施例、變形例及比較例使用圖面進行說明。但是，在以下之說明中，對相同構成要素賦予相同符號，省略重覆說明。另外，為了使說明更明確，雖然有圖面比起實際態樣，針對各部之寬度、厚度、形狀等，以示意性表示之情形，但是此僅為一例，並非用以限定本發明之解釋。
〔實施例〕
圖1為實施例有關之晶粒接合器之概略上視圖。晶粒接合器10大致具備晶圓供給部1、拾取部2A、2B、對準部3A、3B、接合部4A、4B、搬運部5和控制 裝置8。晶圓供給部1係供給搭載安裝於基板P之晶粒D的晶圓環14(參照圖2、圖3)。拾取部2A、2B係從晶圓供給部1拾取晶粒D。對準部3A、3B係中間性層地暫時載置被拾取的晶粒D。接合部4A、4B係拾取對準部3A、3B之晶粒D，接合於基板P或已被接合之晶粒D上。搬運部5係將基板P搬運至安裝位置。控制裝置8監視各部之動作，且進行控制。
晶圓供給部1具備晶圓匣盒升降機WCL和晶圓修正斜槽WRA和晶圓環保持器(晶圓支撐台)WRH和晶粒上推單元WDE和晶圓辨識攝影機VSW。晶圓匣盒升降機WCL係使儲存複數晶圓環14之晶圓匣盒上下移動至晶圓搬運高度。晶圓修正斜槽WRA係進行從晶圓匣盒升降機WCL被供給之晶圓環14之對準。晶圓分料器WRE係從晶圓匣盒取出晶圓環14，並予以收納。晶圓環保持器WRH係藉由無圖示之驅動手段在X方向及Y方向移動，使拾取之晶粒D移動至晶粒上推單元WDE之位置。圖1之2點虛線圓係晶圓環保持器WRH之移動範圍。從被安裝於晶粒上推單元WDE晶圓膠帶(切割膠帶)16之晶圓11以晶粒單位上推剝離。晶圓辨識攝影機VSW攝影在晶圓環保持器WRH被支撐之晶圓11之晶粒D，辨識應拾取之晶粒D的位置。
拾取部2A、2B各具備拾取頭BPH和拾取頭平台BPT。拾取頭BPH具有將藉由晶粒上推單元WDE被上推之晶粒D吸附保持在前端之吸附器22(參照圖4)， 拾取晶粒D，載置於中間平台BAS。拾取頭平台BPT使拾取頭BPH升降，且移動至X方向及Y方向。在拾取頭BPH中，也能夠附加配合晶粒D之角度使予以旋轉的功能。拾取係根據表示晶圓11所具有之複數電特性不同之晶粒的吸附器的分類地圖。分類地圖事先被記憶在控制部50。
對準部3A、3B分別具備暫時性地載置晶粒D之中間平台BAS和用以辨識中間平台BAS上之晶粒D之平台辨識攝影機VSA(參照圖4)。晶粒上推單元WDE在俯視下位於對準部3A之中間平台BAS，和對準部3B之中間平台BAS之中間，晶粒上推單元WDE、對準部3A之中間平台BAS及對準部3B之中間平台BAS沿著X方向配置。
接合部4A、4B分別具備接合頭BBH和吸附器42(參照圖4)，和接合頭平台BHT和基板辨識攝影機VSB(參照圖4)。接合頭BBH具有與拾取頭BPH相同之構造，從中間平台BAS拾取晶粒D，且接合於被搬運來的基板P上。吸附器42被安裝於接合頭BBH之前端且吸附保持晶粒D。拾取頭平台BHT使拾取頭BBH在X方向及Y方向移動。基板辨識攝影機VSB攝影被搬運的基板P之位置辨識標記(無圖示)，辨識應接合之晶粒D之接合位置。
依此，藉由如此之構成，接合頭BBH根據平台辨識攝影機VSA之攝影資料而補正拾取位置、姿勢， 從中間平台BAS拾取晶粒D，且根據基板辨識攝影機VSB之攝影資料將晶粒D接合於基板P。
搬運部5具備將載置被接合晶粒D之基板P(在圖1中為18片)之倉匣(在圖1中為5個)搬運至X方向之第1搬運線道51及第2搬運線道52。第1搬運線道51具備第1洗淨平台CS1和第1接合平台BS1和第2接合平台BS2。在圖1中，在第1洗淨平台CS1載置倉匣91，在第1接合平台BS1載置倉匣92，在第2接合平台BS2載置倉匣93。第2搬運線道52具備第2洗淨平台CS2和第3接合平台BS3。在圖1中，在第2洗淨平台CS2載置倉匣94，在第3接合平台BS3載置倉匣95。在第1洗淨平台CS1及第2洗淨平台CS2之預覽點PVP中，進行在被賦予基板P之基板之不良的標示的辨識及吸引基板P上之異物的洗淨。在第1接合平台BS1、第2接合平台BS2及第3接合平台BS3之接合點BP中，對基板P進行接合。連結對準部3A之中間平台BAS、第1接合平台BS1之接合點BP及第3接合平台BS3之接合點BP之直線沿著Y方向配置，連結對準部3B之中間平台BA及第2接合平台BS2之接合點BP之直線沿著Y方向配置。第1搬運線道51及第2搬運線道52分別具備自動儲存送料裝置IMH和進給滑槽FMT和裝載送料機FIG和主送料機FMG1和主送料機FMG2和主送料機MFG3和卸載送料機FOG和倉匣卸載機OMH。自動儲存送料裝置IMH係使儲存基板P之倉匣上下移動至基板搬運高度，當基板 P藉由推桿全部被供給時，排出倉匣，且將儲存新的基板P之倉匣上下移動至基板搬運高度。進給滑槽FMT因應基板寬度開關基板搬運部之滑槽。裝載送料機FIG係將被供給之基板P夾緊搬運至預覽點PVP。主送料機FMG1進行夾緊搬運將被夾緊搬運至預覽點PVP之基板P收授至主送料機FMG2為止。主送料機FMG2係從主送料機FMG1接取基板P，進行夾緊搬運收授至主送料機MFG3。主送料機FMG3從主送料機FMG2接取基板P，夾緊搬運至卸載位置。卸載送料機FOG係將被夾緊搬運至卸載位置之基板P夾緊搬運至排出位置。倉匣卸載機OMH使被供給之空倉匣上下移動至基板搬運高度，當被排出之基板塞滿整個倉匣時，使倉匣排出，重新使空倉匣上下移動至基板搬運高度。
接著，使用圖2及圖3說明晶圓供給部之詳細構成。圖2為表示晶圓供給部之主要部位的外觀斜視圖。圖3為表示晶圓供給部之主要部位的概略剖面圖。在晶圓11之背面貼附晶粒黏接膜(DAF)18，而且在其背側貼附切割膠帶16。而且，切割膠帶16之邊緣被貼附於晶圓環14，被夾入擴張環15而固定。即是，晶圓環保持器WRH具備保持晶圓環14之擴張環15，和被保持在晶圓環14，且將接合複數之晶粒D(晶圓11)的切割膠帶16予以水平定位的支撐環17。晶圓供給部1具有用以將被配置在支撐環17之內側之晶粒D上推至上方之晶粒上推單元WDE。晶粒上推單元WDE藉由無圖示之驅動機 構，在上下方向移動，晶圓環保持器WRH在水平方向移動。如此一來，隨著晶粒D之薄型化，晶粒接合用之黏接劑從液狀改成薄膜狀，成為在晶圓11和切割膠帶16之間貼附被稱為晶粒黏接膜18之薄膜狀之黏接材料的構造。在具有晶粒黏接膜18之晶圓11中，切割係對晶圓11和晶粒黏接膜18進行。另外，即使為切割膠帶16和晶粒黏接膜18被一體化之膠帶亦可。
晶圓環保持器WRH於晶粒D之上推時，使保持晶圓環14之擴充環15下降。此時，由於支撐環17不下降，故被保持在晶圓環14之切割膠帶16被拉伸，晶粒D彼此之間隔變寬，防止各晶粒D彼此之干涉、接觸，成為各個晶粒容易分離上推的條件。晶粒上推單元WDE係藉由從晶粒下方上推晶粒D使進行晶粒D之剝離，提升藉由吸附器所進行的晶粒D之拾取性。
圖4為晶粒接合器之主要部位的概略側面圖。晶粒接合器10具備3個接合平台BS1、BS2、BS3，但在圖4中記載成接合平台BS。接合器10係將在拾取頭BPH進行拾取之晶粒D暫時載置在中間平台BAS，以接合頭BBH再次拾取載置之晶粒D，且接合至安裝位置，安裝在基板P。
晶粒接合器10具有辨識晶圓11上之晶粒D之姿勢的晶圓辨識攝影機VSW，和辨識被載置在中間平台BAS之晶粒D之姿勢的平台辨識攝影機VSA，和辨識接合平台BS上之安裝位置的基板辨識攝影機VSB。在本 實施例中必須補正辨識攝影機間之姿勢偏移，係與藉由接合頭BBH所進行之拾取有關的平台辨識攝影機VSA，和與藉由接合頭BBH所進行的朝安裝位置之接合有關的基板辨識攝影機VSB。
再者，晶粒接合器10具有被設置在中間平台BAS之旋轉驅動裝置25，和被設置在中間平台BAS和接合平台BS之間的下視攝影機CUV，和被設置在接合平台BS之加熱裝置34，和控制裝置8。旋轉驅動裝置25係使在與具有安裝位置之安裝面平行之面使中間平台BAS旋轉，補正平台辨識攝影機VSA和基板辨識攝影機VSB間之旋轉角偏移等。下視攝影機CUV從正下方觀察接合頭BBH在移動中吸附的晶粒D之狀態，加熱裝置34為了安裝晶粒D，加熱接合平台BS。
具有控制裝置8、無圖示之CPU(Central Processor Unit)、儲存控制程式之記憶體或資料的記憶體、控制匯流排等，控制構成晶粒接合器10之各要素，進行下述的安裝控制。
圖5為用以說明圖1之晶粒接合器之拾取動作之流程圖。
步驟S1：晶圓辨識攝影機VSW係總括(整批)攝影晶圓11上之複數晶粒D。
步驟S2：控制裝置8係從以晶圓辨識攝影機VSW攝影到之複數晶粒D中最初拾取之畫像運算晶粒之位置而進行辨識(辨識結果運算)。其結果，於需要晶圓 之位置補正之情況下移至步驟S3。於不需要晶圓之位置補正之情況下移至步驟S5。
步驟S3：控制裝置8係將晶圓環保持器WRH移動至水平方向而進行晶圓之位置補正。
步驟S4：控制位置8係藉由從以晶圓辨識攝影機VSW攝影之複數晶粒D中第2號以後拾取至最後的複數畫像，運算複數晶粒之各個位置並予以辨識，記憶於記憶體。步驟S4可以與步驟S5以後之步驟同時進行。
步驟S5：拾取頭BPH拾取第1號之晶粒D。另外，於第1號之晶粒D為不良品之情況下，拾取頭BPH不進行晶粒D之拾取。晶圓11係藉由檢查裝置，對每晶粒檢查，生成對每晶粒表示良、不良的地圖資料，記憶於控制裝置8之記憶體。成為拾取對象之晶粒D為良品，或不良品之判定藉由地圖資料進行。
步驟S6：控制裝置8係根據在步驟S4記憶於記憶體之晶粒D之位置，將晶圓環保持器WRH移動至水平方向，且使第2號之晶粒D位於晶粒上推單元WDE之上(晶圓間距)。另外，在第2號之晶粒D為不良品之情況下，使下一個良品(例如第3號)之晶粒D位於晶粒上推單元WDE之上。即是，跳過不良品之晶粒D而進行晶圓間距。即使在以下之晶圓間距中也相同。
步驟S7：拾取頭BPH拾取第2號之晶粒D。
步驟S8：控制裝置8係根據在步驟S4中記憶於記憶體之晶粒D之位置而使晶圓環保持器WRH在水平 方向移動(晶圓間距)。
步驟S9：拾取頭BPH拾取攝影範圍內之最後的晶粒D。
步驟S10：控制裝置8係根據在步驟S4記憶於記憶體之晶粒D之位置，將晶圓環保持器WRH在水平方向移動至下一個攝影位置，且使下一個之攝影範圍內之第1個的晶粒D位於晶粒上推單元WDE之上(記憶最終晶圓間距)。移至步驟S1。
圖6為用以說明圖5之晶圓辨識之俯視圖。在圖6中，雖然表示晶圓辨識攝影機VSW一次攝影為9個晶粒D之例，但是並不限定於此。鄰接之攝影範圍IA1、IA2、IA3重疊。劃上陰影線之晶粒D係最初被拾取，前端為箭號之S字狀的線表示拾取的順序。在圖中，右側之攝影範圍IA1最初被攝影，依正中間的攝影範圍IA2、左側之攝影範圍IA3之順序被攝影。再者，攝影範圍內之右上之晶粒最初被拾取，左下之晶粒最後被拾取。
在實施例中，由於整批攝影複數個晶粒，最初辨識1個晶粒，之後辨識剩下的晶粒，故不會有最初之1個晶粒之辨識的延遲，也不會有位置補正或最初之晶粒拾取的延遲。
圖7為用以說明圖1之晶粒接合器之拾取動作之變形例的流程圖。在變形例中，雖然以1次之攝影辨識1個晶粒，但是接著複數之晶粒不進行辨識以計算求出間距移動量而進行複數次之間距移動。設定以偏移不會變 大之方式進行辨識的間距。
步驟S1A：晶圓辨識攝影機VSW係攝影晶圓11上之1個晶粒D。
步驟S2A：控制裝置8係從以晶圓辨識攝影機VSW攝影到之1個晶粒D之畫像計算並求出複數晶粒D之位置(辨識結果運算)。其結果，於需要晶圓之位置補正之情況下移至步驟S3。於不需要晶圓之位置補正之情況下移至步驟S5。
步驟S3：控制裝置8係將晶圓環保持器WRH移動至水平方向而進行晶圓之位置補正。
步驟S5：拾取頭BPH拾取第1號之晶粒D。另外，於第1號之晶粒D為不良品之情況下，拾取頭BPH不進行晶粒D之拾取。
步驟S6：控制裝置8係根據在步驟S2A求出之晶粒D之位置使晶圓環保持器WRH在水平方向移動(晶圓間距)。另外，於晶粒D為不良品之情況下，使下一個良品之晶粒D位於晶粒上推單元WDE之上的情形與實施例相同。
步驟S7：拾取頭BPH拾取第2號之晶粒D。
步驟S8：控制裝置8係根據在步驟S2A求出之晶粒D之位置使晶圓環保持器WRH在水平方向移動(晶圓間距)。
步驟S9：拾取頭BPH拾取攝影範圍內之最後的晶粒D。
步驟S10：控制裝置8係根據在步驟S2A求出之晶粒D之位置使晶圓環保持器WRH在水平方向移動至下一個攝影位置(記憶最終晶圓間距)。移至步驟S1A。
圖8為用以說明圖7之晶圓辨識之俯視圖。在圖8中，雖然表示晶圓辨識攝影機VSW每5個晶粒D進行攝影之例，但是並不限定於此。但是，由於不攝影所有的晶粒D，故以少於實施例中之整批攝影的晶粒D之數量，以使位置精度不會劣化為佳。攝影範圍IA1、IA2、IA3、IA4分別大於晶粒D，攝影範圍雖然包含鄰接之晶粒之一部分，但在攝影範圍不包含鄰接之複數的晶粒全體。劃上陰影線之晶粒D係實際被攝影且最初被拾取者，前端為箭號的線表示拾取的順序。在圖中右上之攝影範圍IA1最初被攝影，依左上之攝影範圍IA2、第2段之左邊的攝影範圍IA3、第2段之右邊的攝影範圍IA4之順序被攝影。另外，如攝影範圍IA2之中心之晶粒之左鄰的晶粒，即是位於晶圓周邊的晶粒般，事先辨識晶粒之一部分欠缺之晶粒。跳過其晶粒而進行晶圓間距。
在變形例中，由於晶粒之辨識量較實施例少，故運算量變少，可以減輕控制裝置之負荷。
圖9為用以說明圖1之晶粒接合器之拾取動作之比較例的流程圖。在比較例中，每晶圓間距進行晶圓辨識。
步驟S1B：晶圓辨識攝影機VSW係攝影晶圓 11上之1個晶粒D。
步驟S2B：控制裝置8係從以晶圓辨識攝影機VSW攝影到之1個晶粒D之畫像計算晶粒D之位置而求出(辨識結果運算)。其結果，於需要晶圓之位置補正之情況下(超過容許值之情況)移至步驟S3。於不需要晶圓之位置補正之情況下移至步驟S5。
步驟S3：控制裝置8係將晶圓環保持器WRH移動至水平方向而進行晶圓之位置補正。
步驟S5：拾取頭BPH拾取晶粒D。另外，於晶粒D為不良品之情況下，拾取頭BPH不進行晶粒D之拾取。
步驟S6：控制裝置8係根據在步驟S2B求出之晶粒D之位置使晶圓環保持器WRH在水平方向移動至下一個攝影位置(晶圓間距)。移至步驟S1B。另外，為了維持晶粒D之位置精度，即使晶粒D為不良品之情況下，實施例或變形例不同，跳過不良品之晶粒D而不進行晶圓間距。
圖10係說明圖1之晶粒接合器之拾取動作的圖示，與圖5及圖7之流程圖對應之時序圖。
(a)控制裝置8係將晶圓環保持器WRH在水平方向移動至下一個攝影位置而加以維持(晶圓間距(WP))。與此同時，控制裝置8將拾取部2A之拾取頭BPH(左邊之拾取頭BPH)之水平位置(PUPL(X))維持在對準部3A之中間平台BAS(左邊之中間平台BAS) 之載置位置(PL_L)和拾取位置(PKUP)之中間之位置，將左邊之拾取頭BPH之垂直位置(PUPL(Z)維持在最高位置。與此同時，控制裝置8將拾取部2B之拾取頭BPH(右邊之拾取頭BPH)之水平位置(PUPR(X))朝向對準部3B之中間平台BAS(右邊之中間平台BAS)之載置位置(PL_R)移動，且將右邊之拾取頭BPH之垂直位置(PUPR(Z))移動至右邊之中間平台BAS之載置位置(PL_R)和最高位置之間的位置並予以維持。
(b)當晶圓間距(WP)結束時，控制裝置8藉由晶圓辨識攝影機VSW攝影晶圓11而辨識晶粒D(晶圓辨識(WR))。以不會成為晶圓辨識攝影機VSW攝影晶圓11之障礙之方式，控制裝置8係將左邊之拾取頭BPH之水平位置(PUPL(X)維持在左邊之中間平台BAS之載置位置(PL_L)和拾取位置(PKUP)之中間之位置，將右邊之拾取頭BPH之水平位置(PUPR(X))從拾取位置(PKUP)朝向右邊之中間平台BAS之載置位置(PL_R)移動。與此同時，控制裝置8係將左邊之拾取頭BPH之垂直位置(PUPL(Z))維持在最高位置，且將右邊之拾取頭BPH之垂直位置(PUPR(Z))維持在右邊之中間平台BAS之載置位置(PL_R)和最高位置之間的位置。
(c)當晶圓辨識(WR)結束時，控制裝置8將左邊之拾取頭BPH之水平位置(PUPL(X))移動至 拾取位置(PKUP)而予以維持，且將左邊之拾取頭BPH之垂直位置(PUPL(Z))朝向拾取位置(PKUP)移動(下降)。之後，控制裝置8係將左邊之拾取頭BPH之水平位置(PUPL(X))維持在拾取位置(PKUP)，且將左邊之拾取頭BPH之垂直位置(PUPL(Z))維持在拾取位置(PKUP)而吸附晶粒D，之後將左邊之拾取頭BPH之垂直位置(PUPL(Z))朝向左邊之中間平台BAS之載置位置(PL_L)和最高位置之中間的位置移動而拾取晶粒D。
(d)與上述(c)同時，控制裝置8係將右邊之拾取頭BPH之水平位置(PUPR(X))維持在右邊之中間平台BAS之載置位置(PL_R)，且將右邊之拾取頭BPH之垂直位置(PUPR(Z))移動至右邊之中間平台BAS之載置位置(PL_R)，且將晶粒D載置在右邊之中間平台BAS上，之後將右邊之拾取頭BPH之垂直位置(PUPR(Z))朝向最高位置移動。之後，控制裝置8係將右邊之拾取頭BPH之水平位置(PUPR(X))移動至右邊之中間平台BAS之載置位置(PL_R)和拾取位置(PKUP)之中間的位置而予以維持，且將右邊之拾取頭BPH之垂直位置(PUPR(Z))維持在最高位置。
(e)當左邊之拾取頭BPH之垂直位置(PUPL(Z))成為特定高度時，控制裝置8係使晶圓環保持器WRH在水平方向移動至下一個攝影位置而予以維持(晶圓間距(WP))。與此同時，控制裝置8係使左 邊之拾取頭BPH之水平位置(PUPL(X))朝左邊之中間平台BAS之載置位置(PL_L)移動，且使左邊之拾取頭BPH之垂直位置(PUPL(Z))朝向左邊之中間平台BAS之載置位置(PL_L)和最高位置之中間的位置移動。再者，控制裝置8係將右邊之拾取頭BPH之水平位置(PUPR(X))維持在右邊之中間平台BAS之載置位置(PL_R)和拾取位置(PKUP)之中間的位置，且將右邊之拾取頭BPH之垂直位置(PUPR(Z))維持在最高位置。
(f)當左邊之拾取頭BPH之水平位置(PUPL(X))成為拾取位置(PKUP)和左邊之中間平台BAS之載置位置(PL_L)之中間的位置時，控制裝置8係將右邊之拾取頭BPH之水平位置(PUPR(X))移動至拾取位置(PKUP)而予以維持，且將右邊之拾取頭BPH之垂直位置(PUPR(Z))朝向拾取位置(PKUP)移動(下降)。之後，控制裝置8係將右邊之拾取頭BPH之水平位置(PUPR(X))維持在拾取位置(PKUP)，且將右邊之拾取頭BPH之垂直位置(PUPL(Z))維持在拾取位置(PKUP)而吸附晶粒D，之後將右邊之拾取頭BPH之垂直位置(PUPR(Z))朝向右邊之中間平台BAS之載置位置(PL_R)和最高位置之間的位置移動而拾取晶粒D。
(g)與上述(f)同時，控制裝置8係將左邊之拾取頭BPH之水平位置(PUPL(X))朝向左邊之 中間平台BAS之載置位置(PL_L)移動而予以維持，將左邊之拾取頭BPH之垂直位置((PUPL(Z))從最高位置和左邊之中間平台BAS之載置位置(PL_L)之間之位置移動至左邊之中間平台BAS之載置位置(PL_L)，且將晶粒D載置在左邊之中間平台BAS上，將左邊之拾取頭BPH之垂直位置(PUPL(Z))移動至最高位置。之後，控制裝置8係將左邊之拾取頭BPH之水平位置(PUPL(X))從左邊之中間平台BAS之載置位置(PL_L)移動至左邊之中間平台BAS之載置位置(PL_L)和拾取位置(PKUP)之中間的位置而予以維持，且將左邊之拾取頭BPH之垂直位置(PUPL(Z))維持在最高位置。
(h)當右邊之拾取頭BPH之垂直位置(PUPR(Z))成為特定高度時，控制裝置8係使晶圓環保持器WRH在水平方向移動至下一個攝影位置而予以維持(晶圓間距(WP))。與此同時，控制裝置8係使右邊之拾取頭BPH之水平位置(PUPR(X))朝右邊之中間平台BAS之載置位置(PL_L)移動，且使右邊之拾取頭BPH之垂直位置(PUPR(Z))朝向右邊之中間平台BAS之載置位置(PL_R)和最高位置之中間的位置移動。再者，控制裝置8係將左邊之拾取頭BPH之水平位置(PUPR(X))移動至左邊之中間平台BAS之載置位置(PL_L)和拾取位置(PKUP)之中間的位置而予以維持，且將左邊之拾取頭BPH之垂直位置(PUPL(Z)) 維持在最高位置。
(i)當右邊之拾取頭BPH之水平位置(PUPR(X))成為拾取位置(PKUP)和右邊之中間平台BAS之載置位置(PL_R)之中間的位置時，控制裝置8係將左邊之拾取頭BPH之水平位置(PUPL(X))移動至拾取位置(PKUP)而予以維持，且將左邊之拾取頭BPH之垂直位置(PUPL(Z))朝向拾取位置(PKUP)移動(下降)。之後，控制裝置8係將左邊之拾取頭BPH之水平位置(PUPL(X))維持在拾取位置(PKUP)，且將左邊之拾取頭BPH之垂直位置(PUPL(Z))維持在拾取位置(PKUP)而吸附晶粒D，將左邊之拾取頭BPH之垂直位置(PUPL(Z))朝向左邊之中間平台BAS之載置位置(PL_L)和最高位置之中間的位置移動而拾取晶粒D。
(j)與上述(i)同時，控制裝置8係將右邊之拾取頭BPH之水平位置(PUPR(X))朝向右邊之中間平台BAS之載置位置(PL_R)移動而予以維持，將右邊之拾取頭BPH之垂直位置((PUPR(Z))從最高位置和左邊之中間平台BAS之載置位置(PL_R)之間之位置移動至右邊之中間平台BAS之載置位置(PL_R)，且將晶粒D載置在右邊之中間平台BAS上，將右邊之拾取頭BPH之垂直位置(PUPR(Z))移動至最高位置。之後，控制裝置8係將右邊之拾取頭BPH之水平位置(PUPR(X))從右邊之中間平台BAS之載置位置 (PL_R)移動至右邊之中間平台BAS之載置位置(PL_R)和拾取位置(PKUP)之中間的位置而予以維持，且將右邊之拾取頭BPH之垂直位置(PUPR(Z))維持在最高位置。
雖然在上述(a)之晶圓間距之後，具有(b)的晶圓辨識，但是由於在(e)及(f)之晶圓之後無晶圓辨識，故可以使(g)之晶粒之拾取和(f)之晶粒的載置之平行度，較(c)之晶粒之拾取和(d)之晶粒之載置之並列度提升，且使(e)之晶圓間距和(h)之晶圓間距之間的時間(tp2)較(a)之晶圓間距和(e)之晶圓間距之間的時間(tp1)短。
圖11係說明圖1之晶粒接合器之拾取動作之比較例的圖示，與圖9之流程圖對應之時序圖。
圖11之(a)~(e)與圖10之(a)~(e)相同。
(f)當晶圓間距(WP)結束時，控制裝置8藉由晶圓辨識攝影機VSW攝影晶圓11而辨識晶粒D(晶圓辨識(WR))。以不會成為晶圓辨識攝影機VSW攝影晶圓11之障礙之方式，控制裝置8係將右邊之拾取頭BPH之水平位置(PUPR(X)維持在右邊之中間平台BAS之載置位置(PL_R)和拾取位置(PKUP)之中間之位置，將左邊之拾取頭BPH之水平位置(PUPL(X))從拾取位置(PKUP)朝向左邊之中間平台BAS之載置位置(PL_L)移動。再者，控制裝置8將右邊之拾取頭 BPH之垂直位置(PUPR(Z))維持在最高位置，且將左邊之拾取頭BPH之垂直位置(PUPR(Z))維持在左邊之中間平台BAS之載置位置(PL_R)和最高位置之間的位置。
(g)當晶圓辨識(WR)結束時，控制裝置8將右邊之拾取頭BPH之水平位置(PUPR(X))移動至拾取位置(PKUP)而予以維持，且將右邊之拾取頭BPH之垂直位置(PUPR(Z))朝向拾取位置(PKUP)移動(下降)。之後，控制裝置8係將右邊之拾取頭BPH之水平位置(PUPR(X))維持在拾取位置(PKUP)，且將右邊之拾取頭BPH之垂直位置(PUPR(Z))維持在拾取位置(PKUP)而吸附晶粒D，之後將右邊之拾取頭BPH之垂直位置(PUPR(Z))朝向右邊之中間平台BAS之載置位置(PL_L)和最高位置之中間的位置移動而拾取晶粒D。
(h)與上述(g)同時，控制裝置8係將左邊之拾取頭BPH之水平位置(PUPL(X))維持在左邊之中間平台BAS之載置位置(PL_L)，且將左邊之拾取頭BPH之垂直位置(PUPL(Z))移動至左邊之中間平台BAS之載置位置(PL_L)，且將晶粒D載置在左邊之中間平台BAS上，之後將左邊之拾取頭BPH之垂直位置(PUPL(Z))朝向最高位置移動。之後，控制裝置8係將左邊之拾取頭BPH之水平位置(PUPL(X))移動至左邊之中間平台BAS之載置位置(PL_L)和拾取位置 (PKUP)之中間的位置而予以維持，且將左邊之拾取頭BPH之垂直位置(PUPL(Z))維持在最高位置。
(i)控制裝置8係將晶圓環保持器WRH在水平方向移動至下一個攝影位置而加以維持(晶圓間距(WP))。與此同時，控制裝置8將拾取部2A之拾取頭BPH(左邊之拾取頭BPH)之水平位置(PUPL(X))維持在對準部3A之中間平台BAS(左邊之中間平台BAS)之載置位置(PL_L)和拾取位置(PKUP)之中間之位置，將左邊之拾取頭BPH之垂直位置(PUPL(Z)維持在最高位置。與此同時，控制裝置8將拾取部2B之拾取頭BPH(右邊之拾取頭BPH)之水平位置(PUPR(X))朝向對準部3B之中間平台BAS(右邊之中間平台BAS)之載置位置(PL_R)移動，且將右邊之拾取頭BPH之垂直位置(PUPR(Z))移動至右邊之中間平台BAS之載置位置(PL_R)和最高位置之間的位置並予以維持。
(j)當晶圓間距(WP)結束時，控制裝置8藉由晶圓辨識攝影機VSW攝影晶圓11而辨識晶粒D(晶圓辨識(WR))。以不會成為晶圓辨識攝影機VSW攝影晶圓11之障礙之方式，控制裝置8係將左邊之拾取頭BPH之水平位置(PUPL(X)維持在左邊之中間平台BAS之載置位置(PL_L)和拾取位置(PKUP)之中間之位置，將右邊之拾取頭BPH之水平位置(PUPR(X))從拾取位置(PKUP)朝向右邊之中間平台BAS之載置位 置(PL_R)移動。與此同時，控制裝置8係將左邊之拾取頭BPH之垂直位置(PUPL(Z))維持在最高位置，且將右邊之拾取頭BPH之垂直位置(PUPR(Z))維持在右邊之中間平台BAS之載置位置(PL_R)和最高位置之間的位置。
(k)當晶圓辨識(WR)結束時，控制裝置8將左邊之拾取頭BPH之水平位置(PUPL(X))移動至拾取位置(PKUP)而予以維持，且將左邊之拾取頭BPH之垂直位置(PUPL(Z))朝向拾取位置(PKUP)移動(下降)。之後，控制裝置8係將左邊之拾取頭BPH之水平位置(PUPL(X))維持在拾取位置(PKUP)，且將左邊之拾取頭BPH之垂直位置(PUPL(Z))維持在拾取位置(PKUP)而吸附晶粒D，之後將左邊之拾取頭BPH之垂直位置(PUPL(Z))朝向左邊之中間平台BAS之載置位置(PL_L)和最高位置之中間的位置移動而拾取晶粒D。
(1)與上述(c)同時，控制裝置8係將右邊之拾取頭BPH之水平位置(PUPR(X))維持在右邊之中間平台BAS之載置位置(PL_R)，且將右邊之拾取頭BPH之垂直位置(PUPR(Z))移動至右邊之中間平台BAS之載置位置(PL_R)，且將晶粒D載置在右邊之中間平台BAS上，之後將右邊之拾取頭BPH之垂直位置(PUPR(Z))朝向最高位置移動。之後，控制裝置8係將右邊之拾取頭BPH之水平位置(PUPR(X))移動至 右邊之中間平台BAS之載置位置(PL_R)和拾取位置(PKUP)之中間的位置而予以維持，且將右邊之拾取頭BPH之垂直位置(PUPR(Z))維持在最高位置。
由於上述(a)、(e)之晶圓間距之後具有(b)、(f)之晶圓辨識，故(c)之晶粒拾取和(d)之晶粒載置之平行度及(g)之晶粒拾取和(h)之晶粒載置之平行度一樣。(e)之晶圓間距和(i)之晶圓間距之間的時間(tp1)與(a)之晶圓間距和(e)之晶圓間距之間的時間(tp1)相同，較圖10之(e)之晶圓間距和(h)之晶圓間距之間的時間(tp2)大。
圖12為說明圖1之晶粒接合器之動作的流程圖。
步驟S11：相當於步驟S1、1A，晶圓辨識攝影機VSW係總括(整批)攝影晶圓11上之複數晶粒D。
步驟S12：相當於步驟S2、2A，控制裝置8進行從晶圓辨識攝影機VSW所攝影到的複數晶粒D之畫像辨識複數晶粒D之位置的運算，還有從晶圓辨識攝影機VSW所攝影到之一個晶粒D之畫像計算求出晶粒D之位置(辨識結果運算)。其結果，於需要晶圓之位置補正之情況下移至步驟S13。於不需要晶圓之位置補正之情況下移至步驟S15。
步驟S13：控制裝置8係將晶圓環保持器WRH移動至水平方向而進行晶圓之位置補正。
步驟S15：控制裝置8係以拾取頭BPH拾取 晶粒D。另外，於晶粒D為不良品之情況下，拾取頭BPH不進行晶粒D之拾取。當進行拾取，移至步驟S21。
步驟S16：控制裝置8係根據在步驟S1中辨識到的晶粒D之位置而使晶圓環保持器WRH在水平方向移動(晶圓間距)。進行至特定次數之晶圓間距，移至步驟15。當進行至特定次數之晶圓間距，移至步驟11。
步驟S21：控制裝置8係將以拾取頭BPH所拾取的晶粒D載置於中間平台BAS(載置)。
步驟S22：控制裝置8係以平台辨識攝影機VSA攝影且辨識被載置在中間平台BAS之晶粒D之姿勢。
步驟S23：控制裝置8係運算攝影到的畫像而辨識旋轉角偏移。在平台辨識攝影機VSA和基板辨識攝影機VSB間之旋轉角無偏移之情況下，移至步驟S33。在平台辨識攝影機VSA和基板辨識攝影機VSB間之旋轉角有偏移之情況下，移至步驟S24。
步驟S24：控制裝置8以旋轉驅動裝置25使中間平台BAS旋轉且進行補正。
步驟S31：控制裝置8係以基板辨識攝影機VSB攝影基板P之位置辨識標誌且進行辨識。
步驟S32：控制裝置8係運算攝影到的畫像而辨識應接合之晶粒D之接合位置。
步驟S33：控制裝置8係以接合頭BBH拾取被載置在中間平台BAS之晶粒D。
步驟S34：控制裝置8係以接合頭BBH將拾取之晶粒D接合在基板P或已被接合的晶粒上。
以上，雖然根據實施型態、實施例及變形例對本發明者所創作出之發明進行具體性說明，但是本發明並不限定於上述實施型態、實施例及變形例，當然可以做各種變更。

Claims (16)

  1. 一種晶粒接合器，具備：晶圓支撐台，其係用以支撐晶圓；單一之上推單元，其係用以從上述晶圓上推晶粒；晶圓辨識攝影機，其係用以辨識上述晶圓中之晶粒；第1及第2拾取頭，其係用以拾取上述被上推的晶粒；第1及第2中間平台，其係用以載置上述被拾取的晶粒；第1及第2接合平台，其係用以載置基板；第1及第2接合頭，其係用以將被載置於上述第1及第2中間平台上之晶粒，接合於上述基板或已被接合於上述基板之晶粒上；及控制部，其係用以控制上述晶圓支撐台、上述上推單元、上述晶圓辨識攝影機、上述第1及第2拾取頭、上述第1及第2中間平台、上述第1及第2接合平台及上述第1及第2接合頭，上述控制部係每進行複數次的晶粒之拾取，藉由上述晶圓辨識攝影機攝影上述晶圓中之晶粒，從攝影到的複數之晶粒中，最初辨識一個晶粒，之後，辨識剩下的晶粒，從辨識結果運算複數之晶圓間距並予以記憶，根據所記憶的複數之晶圓間距移動上述晶圓支撐台。
  2. 如請求項1所記載之晶粒接合器，其中上述控制部係藉由上述第1拾取頭和第2拾取頭交互拾取上述晶圓中之晶粒而分別載置在上述第1及第2中間平台，且將被載置在上述第1及第2中間平台之晶粒，接合於藉由上述第1及第2接合頭進行拾取而分別被載置在上述第1及第2接合平台之基板或已被接合之晶粒上。
  3. 如請求項2所記載之晶粒接合器，其中具備分別辨識上述第1及第2中間平台之晶粒的第1及第2平台辨識攝影機，上述控制部係在辨識到上述第1或第2中間平台上之晶粒之位置偏移之情況下，補正偏移之晶粒的位置。
  4. 如請求項3所記載之晶粒接合器，其中進一步具備分別辨識上述第1及第2接合平台之基板的第1及第2基板辨識攝影機。
  5. 如請求項4所記載之晶粒接合器，其中上述控制部藉由上述晶圓辨識攝影機攝影上述晶圓中之一個晶粒，從辨識結果，運算並求出複數之晶圓間距，根據上述複數之晶圓間距移動上述晶圓支撐台。
  6. 一種接合方法，係具備下述構件之接合器之接合方法：支撐晶圓之晶圓支撐台；從上述晶圓上推晶粒的單一之上推單元；辨識上述晶圓中之晶粒的晶圓辨識攝影機；拾取上述被上推之晶粒的第1及第2拾取頭；載置上述被拾取之晶粒的第1及第2中間平台；載置基板的第1及第2接合平台；及接合於上述基板或已被接合之晶粒上的複數之接合頭，且該接合器之接合方法具備：(a)辨識上述晶圓中之晶粒的步驟；(b)拾取上述晶圓中之晶粒的步驟；及(c)根據在上述步驟(a)中辨識到之結果，移動上述晶圓的步驟，上述步驟(a)係每進行複數次的晶粒之拾取，從上述晶圓中之攝影到的複數之晶粒中，最初辨識一個晶粒，之後，辨識剩下的晶粒，從辨識結果運算複數之晶圓間距並予以記憶，上述步驟(c)根據所記憶的複數之晶圓間距移動上述晶圓支撐台，實施特定次數上述步驟(b)、(c)後進行上述(a)之步驟。
  7. 如請求項6所記載之接合方法，其中進一步具備：(d)藉由上述第1拾取頭和第2拾取頭交互拾取上述晶圓中之晶粒而分別載置於上述第1及第2中間平台的步驟；和(e)將載置於上述第1及第2中間平台之晶粒，接合於藉由上述第1及第2接合頭進行拾取而分別被載置於上述第1及第2接合平台之基板或已被接合之晶粒上的步驟。
  8. 如請求項7所記載之接合方法，其中在上述步驟(d)和(e)之間，具備：(f)在辨識到上述第1或第2中間平台上之晶粒之位置偏移之情況下，補正偏移之晶粒的位置的步驟。
  9. 如請求項8所記載之接合方法，其中在上述步驟(f)和(e)之間，具備：(g)辨識上述複數之接合平台之基板的步驟。
  10. 如請求項9所記載之接合方法，其中上述步驟(a)係藉由上述晶圓辨識攝影機攝影上述晶圓中之一個晶粒，從辨識結果運算並求出複數之晶圓間距，上述步驟(c)係根據複數之晶圓間距而移動上述晶圓支撐台。
  11. 一種半導體裝置之製造方法，具備：(a)準備搭載在晶粒薄膜上且被切斷之晶圓的工程；(b)準備具備下述構件之接合器的工程：支撐上述晶圓之晶圓支撐台；從上述晶圓上推晶粒的單一之上推單元；辨識上述晶圓中之晶粒的晶圓辨識攝影機；拾取上述被上推之晶粒的第1及第2拾取頭；載置上述被拾取之晶粒的第1及第2中間平台；載置基板的第1及第2接合平台；及接合於上述基板或已被接合之晶粒上的第1及第2接合頭；及(c)將上述晶圓中之晶粒接合於上述基板或已被接合之晶粒上的工程，上述工程(c)具備：(c1)辨識上述晶圓中之晶粒的步驟；(c2)拾取上述晶圓中之晶粒的步驟；及(c3)根據在上述步驟(c1)中辨識到之結果，移動上述晶圓的工程，上述步驟(c1)係每進行複數次的晶粒之拾取，從上述晶圓中之攝影到的複數之晶粒中，最初辨識一個晶粒，之後，辨識剩下的晶粒，從辨識結果運算複數之晶圓間距並予以記憶，上述步驟(c3)根據所記憶的複數之晶圓間距移動上述晶圓支撐台，於實施特定次數上述步驟(c2)、(c3)後，進行上述步驟(c1)。
  12. 如請求項11所記載之半導體裝置之製造方法，其中上述工程(c)具備：(c4)藉由上述第1拾取頭和第2拾取頭交互拾取上述晶圓中之晶粒而分別載置於上述第1及第2中間平台的步驟；和(c5)將載置於上述第1及第2中間平台之晶粒，接合於藉由上述第1及第2接合頭進行拾取而分別被載置於上述第1及第2接合平台之基板或已被接合之晶粒上的步驟。
  13. 如請求項12所記載之半導體裝置之製造方法，其中上述工程(c)在上述步驟(c4)和(c5)之間具備(c6)在辨識到上述第1或第2中間平台上之晶粒之位置偏移之情況下，補正上述偏移之晶粒之位置的步驟。
  14. 如請求項13所記載之半導體裝置之製造方法，其中上述工程(c)在上述步驟(c6)和(c5)之間，具備：(c7)辨識上述第1及第2接合平台之基板的步驟。
  15. 如請求項14所記載之半導體裝置之製造方法，其中上述步驟(c1)係藉由上述晶圓辨識攝影機總括攝影上述晶圓中之複數之晶粒，從辨識結果運算複數之晶圓間距而予以記憶，上述步驟(c2)係根據所記憶的複數之晶圓間距而移動上述晶圓支撐台。
  16. 如請求項14所記載之半導體裝置之製造方法，其中上述步驟(c1)係藉由上述晶圓辨識攝影機攝影上述晶圓中之一個晶粒，從辨識結果運算並求出複數之晶圓間距，上述步驟(c2)係根據複數之晶圓間距而移動上述晶圓支撐台。
TW105123445A 2015-08-31 2016-07-25 晶粒接合器、接合方法及半導體裝置之製造方法 TWI623982B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015170628A JP6584234B2 (ja) 2015-08-31 2015-08-31 ダイボンダ、ボンディング方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201719773A TW201719773A (zh) 2017-06-01
TWI623982B true TWI623982B (zh) 2018-05-11

Family

ID=58273932

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105123445A TWI623982B (zh) 2015-08-31 2016-07-25 晶粒接合器、接合方法及半導體裝置之製造方法

Country Status (4)

Country Link
JP (1) JP6584234B2 (zh)
KR (2) KR101807419B1 (zh)
CN (1) CN106486398B (zh)
TW (1) TWI623982B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101802080B1 (ko) 2016-05-31 2017-11-27 세메스 주식회사 웨이퍼로부터 다이들을 픽업하는 방법
JP6846958B2 (ja) * 2017-03-09 2021-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP6694404B2 (ja) * 2017-03-17 2020-05-13 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP6818608B2 (ja) * 2017-03-28 2021-01-20 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP6975551B2 (ja) * 2017-05-18 2021-12-01 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6868471B2 (ja) * 2017-05-31 2021-05-12 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7102113B2 (ja) * 2017-09-11 2022-07-19 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
US11172600B2 (en) 2017-09-29 2021-11-09 Shinkawa Ltd. Mounting device
CN108155125B (zh) * 2017-12-25 2020-07-21 北京中电科电子装备有限公司 一种半导体芯片贴片装置
JP7018338B2 (ja) * 2018-03-19 2022-02-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
KR102568388B1 (ko) * 2018-06-04 2023-08-18 한화정밀기계 주식회사 본딩 장치
CN110364446B (zh) * 2019-07-22 2021-04-09 深圳市得润光学有限公司 一种塑封光电耦合器的制造装置
JP7285162B2 (ja) * 2019-08-05 2023-06-01 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN110690152A (zh) * 2019-08-28 2020-01-14 苏州均华精密机械有限公司 大尺寸晶片接合装置
TWI739438B (zh) * 2020-05-21 2021-09-11 鴻騏新技股份有限公司 具有雙作業線的基板貼合機台以及具有雙作業線的基板處理系統
JP7498630B2 (ja) * 2020-09-11 2024-06-12 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7570258B2 (ja) 2021-03-08 2024-10-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2023041413A (ja) * 2021-09-13 2023-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200612502A (en) * 2004-07-02 2006-04-16 Unaxis Int Trading Ltd Method and apparatus for mounting semiconductor chips
TW200824059A (en) * 2006-10-19 2008-06-01 Asm Technology Singapore Ptd Ltd Electronic device handler for a bonding apparatus
TW200929425A (en) * 2007-10-09 2009-07-01 Oerlikon Assembly Equipment Ag Steinhausen Method for picking up semiconductor chips from a wafer table and method for mounting semiconductor chips on a substrate
TW201120978A (en) * 2009-12-04 2011-06-16 Top Eng Co Ltd LED chip bonding apparatus
TW201324665A (zh) * 2011-09-16 2013-06-16 Hitachi High Tech Instr Co Ltd 晶粒接合器及接合方法
TW201415562A (zh) * 2012-10-12 2014-04-16 Ind Tech Res Inst 黏晶方法及其裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632344A (ja) * 1986-06-23 1988-01-07 Matsushita Electric Works Ltd ウエハチツプの検出方法
JPH05190904A (ja) * 1992-01-08 1993-07-30 Riyoukoushiya:Kk 微小チップの取り出し方法
JP3822923B2 (ja) * 1995-06-27 2006-09-20 キヤノンマシナリー株式会社 ピックアップ装置及びチップ位置決め方法
JP2010040738A (ja) * 2008-08-05 2010-02-18 Toshiba Corp 半導体装置の製造装置及び製造方法
CN102834910B (zh) 2010-04-13 2015-07-22 日本先锋公司 元件移送装置及方法
JP5988453B2 (ja) * 2012-03-27 2016-09-07 富士機械製造株式会社 ダイ供給装置
JP2014017313A (ja) * 2012-07-06 2014-01-30 Panasonic Corp 部品実装装置
EP2938176B1 (en) 2012-12-20 2018-02-14 Fuji Machine Mfg. Co., Ltd. Die supply device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200612502A (en) * 2004-07-02 2006-04-16 Unaxis Int Trading Ltd Method and apparatus for mounting semiconductor chips
TW200824059A (en) * 2006-10-19 2008-06-01 Asm Technology Singapore Ptd Ltd Electronic device handler for a bonding apparatus
TW200929425A (en) * 2007-10-09 2009-07-01 Oerlikon Assembly Equipment Ag Steinhausen Method for picking up semiconductor chips from a wafer table and method for mounting semiconductor chips on a substrate
TW201120978A (en) * 2009-12-04 2011-06-16 Top Eng Co Ltd LED chip bonding apparatus
TW201324665A (zh) * 2011-09-16 2013-06-16 Hitachi High Tech Instr Co Ltd 晶粒接合器及接合方法
TW201415562A (zh) * 2012-10-12 2014-04-16 Ind Tech Res Inst 黏晶方法及其裝置

Also Published As

Publication number Publication date
CN106486398B (zh) 2019-07-09
JP6584234B2 (ja) 2019-10-02
KR101807419B1 (ko) 2017-12-08
KR101838456B1 (ko) 2018-03-13
KR20170026281A (ko) 2017-03-08
TW201719773A (zh) 2017-06-01
KR20170136483A (ko) 2017-12-11
CN106486398A (zh) 2017-03-08
JP2017050327A (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
TWI623982B (zh) 晶粒接合器、接合方法及半導體裝置之製造方法
KR102047035B1 (ko) 다이 본딩 장치
KR101977987B1 (ko) 다이 본더 및 본딩 방법
TWI613738B (zh) 黏晶機及半導體裝置的製造方法
US7896051B2 (en) Semiconductor die bonding apparatus having multiple bonding head units
JP6470054B2 (ja) ダイボンダおよびボンディング方法
US9603294B2 (en) Apparatus for mounting semiconductor chips
TWI705524B (zh) 半導體製造裝置、半導體裝置之製造方法及夾頭
KR102003130B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP6818608B2 (ja) ダイボンディング装置および半導体装置の製造方法
KR20200119971A (ko) 반도체 본딩 장치 및 그 방법
JP2015076411A (ja) ダイボンダ
TW201742179A (zh) 接合裝置及接合方法
KR101802080B1 (ko) 웨이퍼로부터 다이들을 픽업하는 방법
KR102159183B1 (ko) 소자핸들러 및 소자핸들링방법
TWI677047B (zh) 半導體製造裝置及半導體裝置的製造方法
CN107452641B (zh) 从晶圆上拾取裸芯的方法
JP7328848B2 (ja) ダイボンディング装置および半導体装置の製造方法
TWI645496B (zh) Substrate supply unit and bonding device
TW202425103A (zh) 半導體製造裝置及半導體裝置之製造方法
JP7570258B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP6722614B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP7291586B2 (ja) ダイボンディング装置および半導体装置の製造方法
JPH0464460B2 (zh)
KR20190118360A (ko) 듀얼 헤드 플립칩 본딩 방법