CN112640039A - 接合系统以及接合方法 - Google Patents

接合系统以及接合方法 Download PDF

Info

Publication number
CN112640039A
CN112640039A CN201880097003.8A CN201880097003A CN112640039A CN 112640039 A CN112640039 A CN 112640039A CN 201880097003 A CN201880097003 A CN 201880097003A CN 112640039 A CN112640039 A CN 112640039A
Authority
CN
China
Prior art keywords
bonded
chip
bonding
sheet
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880097003.8A
Other languages
English (en)
Inventor
须贺唯知
山内朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BONDTECH CO Ltd
Original Assignee
BONDTECH CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BONDTECH CO Ltd filed Critical BONDTECH CO Ltd
Publication of CN112640039A publication Critical patent/CN112640039A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75302Shape
    • H01L2224/7531Shape of other parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75312Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565Means for transporting the components to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75743Suction holding means
    • H01L2224/75744Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009Pre-treatment of the bonding area
    • H01L2224/8001Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80011Chemical cleaning, e.g. etching, flux
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009Pre-treatment of the bonding area
    • H01L2224/8001Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013Plasma cleaning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802Applying energy for connecting
    • H01L2224/8022Applying energy for connecting with energy being in the form of electromagnetic radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Abstract

一种芯片接合系统,具备:活化处理装置(60),具有框保持部(621)和粒子束源(61),该粒子束源(61)通过对保持于框保持部(621)的粘贴有芯片(CP)的片材(TE)照射粒子束而使芯片(CP)的接合面(CPf)活化;以及键合装置,通过使接合面(CPf)已被活化处理装置(60)活化的芯片(CP)与基板接触而将其接合于基板。框保持部(621)以使保持由树脂形成并粘贴有芯片(CP)的片材(TE)的保持框(112)的片材(TE)的粘贴有芯片(CP)的一面侧露出于粒子束源(61)侧的姿势来支承保持框(112)。

Description

接合系统以及接合方法
技术领域
本发明涉及接合系统以及接合方法。
背景技术
也提出了一种对两个被接合物的接合面实施了等离子处理后,使两个被接合物的接合面彼此接触而接合的方法(例如,参照专利文献1)。在此,等离子处理通过暴露于氧、氩、NH3以及CF4 RIE(Reactive Ion Etching:反应离子刻蚀)的等离子中的任一种来进行。并且,正在提供一种在向芯片的与基板接合的接合面实施了等离子处理后,使芯片的接合面与基板接触而将芯片接合于基板的方法。
现有技术文献
专利文献
专利文献1:日本特表2003-523627号公报
发明内容
发明所要解决的问题
然而,如专利文献1所述,在进行将芯片的接合面暴露于等离子的处理的情况下,被刻蚀的物质由于重力而作为颗粒(particle)返回至接合面,或者从芯片的接合面产生的杂质中的已离子化的物质再次与接合面碰撞,由此,有时在接合面附着由其他材料构成的杂质而使接合强度恶化。在该情况下,恐怕会产生芯片与基板的接合不良。
本发明是鉴于上述事由而完成的,其目的在于提供一种抑制了第一被接合物与第二被接合物的接合不良的产生的接合系统以及接合方法。
用于解决问题的方案
为了达成上述目的,本发明的芯片接合系统是将第二被接合物接合于第一被接合物的接合系统,所述芯片接合系统具备:活化处理装置,具有:对象物支承部,支承至少包括所述第二被接合物的对象物;以及粒子束源,通过对所述对象物照射粒子束而使所述第二被接合物的接合面活化,在将所述对象物不对置配置地设置于一个处理面之后,通过粒子束源进行活化处理;以及接合装置,通过使所述接合面已被所述活化处理装置活化的所述第二被接合物与所述第一被接合物接触来将所述第二被接合物接合于所述第一被接合物,所述对象物支承部以使所述对象物中的第二被接合物的包括所述接合面的由多种材料形成的部分露出于所述粒子束源侧的姿势来支承所述对象物。
从其他观点来看的本发明的芯片接合方法是将第二被接合物接合于第一被接合物的接合方法,包括:第一活化工序,将至少包括所述第二被接合物的对象物不对置配置地设置于一个处理面,并通过对所述对象物中的第二被接合物的包括接合面的由多种材料形成的部分照射粒子束来使所述第二被接合物的接合面活化;以及接合工序,通过使所述接合面已被活化的所述第二被接合物与所述第一被接合物接触来将所述第二被接合物接合于所述第一被接合物。
发明效果
根据本发明,对象物支承部以使对象物中的第二被接合物的包括接合面的由多种材料形成的部分露出于粒子束源侧的姿势来支承对象物,粒子束源通过对对象物照射粒子束来使第二被接合物的接合面活化。即,通过对至少包括第二被接合物的对象物中的第二被接合物的包括接合面的由多种材料形成的部分照射粒子束来使第二被接合物的接合面活化。由此,抑制了由于粒子束的照射而从对象物产生的杂质向第二被接合物的接合面的碰撞,抑制了因杂质的碰撞而在第二被接合物的接合面附着由其他材料构成的杂质而引起的接合强度的恶化。因此,抑制了第一被接合物与第二被接合物的接合不良的产生。
附图说明
图1是本发明的实施方式的芯片接合系统的概略构成图。
图2是从侧方观察实施方式的芯片接合系统的一部分的概略构成图。
图3A是实施方式的芯片保持部的俯视图。
图3B是表示实施方式的芯片输送装置的一部分的剖视图。
图4A是表示实施方式的键合装置的头的剖视图。
图4B是表示实施方式的键合装置的头的俯视图。
图5是实施方式的活化处理装置的概略构成图。
图6是实施方式的活化处理装置的动作说明图。
图7是表示实施方式的控制部的框图。
图8是表示实施方式的芯片接合方法的流程的一个例子的流程图。
图9A是表示在实施方式的活化处理装置中照射粒子束的情形的概略侧视图。
图9B是表示在实施方式的活化处理装置中照射粒子束的情形的概略俯视图。
图10A是表示在实施方式的活化处理装置中使片材反转的情形的概略侧视图。
图10B是表示在实施方式的活化处理装置中照射氮自由基的情形的概略侧视图。
图11A是表示在实施方式的芯片接合系统中从芯片供给部供给芯片的情形的概略俯视图。
图11B是表示在实施方式的芯片接合系统中从芯片供给部供给芯片的情形的概略侧视图。
图12A是表示在实施方式的芯片接合系统中从芯片输送部向头交付芯片的情形的概略俯视图。
图12B是表示在实施方式的芯片接合系统中从芯片输送部向头交付芯片的情形的概略侧视图。
图13是比较例的活化处理装置的概略构成图。
图14A是表示关于变形例的清洗装置的支承部,使保持框移动前的状态的概略图。
图14B是表示关于变形例的清洗装置的支承部,使保持框移动后的状态的概略图。
图14C是表示关于变形例的清洗装置的支承部,使框支承部和内侧支承部旋转的情形的概略图。
图15A是变形例的被切割基板的概略图。
图15B是变形例的芯片CP的概略图。
图16A是变形例的芯片保持部的概略剖视图。
图16B是变形例的芯片保持部的概略剖视图。
图17A是表示变形例的键合装置的一部分的概略图。
图17B是表示变形例的键合装置的一部分的概略图。
图17C是表示变形例的键合装置的一部分的概略图。
具体实施方式
以下,参照附图对本发明的实施方式的芯片接合系统进行说明。本实施方式的芯片接合系统是在基板上安装芯片的系统。在此,基板相当于第一被接合物,芯片相当于第二被接合物。作为芯片,例如是从已被切割的基板供给的半导体芯片。此外,作为芯片,可以举出在与该基板接合的接合面上仅绝缘体材料露出的芯片或绝缘体材料和导电性材料露出的芯片。在此,作为绝缘体材料,例如可以举出SiO2、Al2O3等氧化物、SiN、AlN等氮化物、SiON这样的氮氧化物、或者树脂。此外,作为导电性材料,可以举出Si、Ge等半导体材料、Cu、Al、焊料等金属。就是说,芯片可以在其接合面上形成材料互不相同的多种区域。具体而言,芯片是在其接合面上设有电极和绝缘膜的芯片,绝缘膜可以由SiO2、Al2O3等氧化物或SiN、AlN等氮化物形成。该芯片接合系统在对基板的安装有芯片的安装面和芯片的接合面进行活化处理后,使芯片与基板接触或进行加压而使芯片接合于基板。通过在之后或同时进行加热来将芯片牢固地接合于基板。
如图1所示,本实施方式的芯片接合系统1具备芯片供给装置10、芯片输送装置39、键合装置30、活化处理装置60、输送装置70、搬入搬出单元80、清洗装置85以及控制部90。输送装置70具有输送机器人71,该输送机器人71具有抓握基板WT或保持粘贴有芯片CP的片材TE的保持框112的臂。在此,片材TE例如由树脂形成。如图1的箭头AR11所示,输送机器人71能将从搬入搬出单元80接收到的基板WT或保持粘贴有芯片CP的片材TE的保持框112移动至分别向活化处理装置60、清洗装置85、键合装置30、芯片供给装置10移载的位置。在此,保持粘贴有芯片CP的片材TE的保持框112相当于包括芯片CP的对象物。
当从搬入搬出单元80接收到基板WT时,输送机器人71在抓握着接收到的基板WT的状态下移动至向活化处理装置60移载的位置,并将基板WT移载向活化处理装置60。此外,在活化处理装置60中基板WT的安装面WTf的活化处理完成后,输送机器人71从活化处理装置60接收基板WT,并将接收到的基板WT移载向清洗装置85。而且,在清洗装置85中基板WT的水清洗完成后,输送机器人71从清洗装置85接收基板WT,并在抓握着接收到的基板WT的状态下使基板WT反转后将接收到的基板WT移动至向键合装置30移载的位置。然后,输送机器人71将基板WT移载向键合装置30。
此外,当从搬入搬出单元80接收到保持粘贴有芯片CP的片材TE的保持框112时,输送机器人71在抓握着接收到的保持框112的状态下将保持框112移动至向活化处理装置60移载的位置,并将保持框112移载向活化处理装置60。而且,在活化处理装置60中粘贴于片材TE的芯片CP的接合面的活化处理完成后,输送机器人71从活化处理装置60接收保持框112,并将接收到的保持框112移载向芯片供给装置10。此外,在输送装置70内例如设置有HEPA(High Efficiency Particulate Air:高效颗粒空气)过滤器(未图示)。由此,输送装置70内成为颗粒极少的大气压环境。
清洗装置85具有支承基板WT的台852、对台852进行旋转驱动的台驱动部853以及配置于台852的竖直上方并朝向竖直下方排出水的清洗头851。清洗装置85在基板WT被支承于台852的状态下通过台驱动部853使台852旋转,并且将水从清洗头851朝向基板WT排出,由此对基板WT进行水清洗。
芯片供给装置10是从通过对基板进行切割而制作出的多个芯片CP中切出一个芯片CP,并向键合装置30供给芯片CP的第二被接合物供给装置。在此,切割是指将制作有多个电子部件的基板在纵向和横向上切削来进行芯片化的处理。此外,芯片CP例如可以在接合面CPf形成材料互不相同的多种区域。即,可以在芯片CP的接合面CPf形成包含绝缘材料的区域和包含金属的区域。如图2所示,芯片供给装置10具有芯片供给部11。芯片供给部11具有保持粘贴有多个芯片CP的片材TE的保持框112、保持保持框112的框保持部119、从多个芯片CP中拾取一个芯片CP的拾取机构111以及罩114。此外,芯片供给部11具有将保持框112向XY方向或绕Z轴旋转的方向驱动的保持框驱动部113。框保持部119以片材TE的粘贴有多个芯片CP的面成为竖直上方(+Z方向)侧的姿势来保持保持框112。由保持框112和框保持部119构成以接合面CPf朝向竖直上方侧的姿势来保持粘贴于多个芯片CP各自的接合面CPf侧的相反侧的片材TE的片材保持部。
拾取机构111通过将多个芯片CP中的一个芯片CP从片材TE的多个芯片CP侧的相反侧切出而使一个芯片CP成为从片材TE脱离的状态。在此,拾取机构111保持作为与芯片CP的接合面CPf侧的相反侧的作为由后述的头33H保持的第一部位的中央部不同的第三部位的周部而切出芯片CP。拾取机构111具有针111a,如图2的箭头AR14所示,能向竖直方向移动。罩114被配置为覆盖多个芯片CP的竖直上方,在与拾取机构111对置的部分设有孔114a。针111a例如存在四个。不过,针111a的数量也可以是三个,也可以是五个以上。拾取机构111通过从片材TE的竖直下方(-Z方向)将针111a刺入片材TE而将芯片CP向竖直上方(+Z方向)抬起来供给芯片CP。然后,粘贴于片材TE的各芯片CP通过针111a穿过罩114的孔114a而逐一向罩114的上方突出,并被交付给芯片输送装置39。保持框驱动部113通过将保持框112向XY方向或绕Z轴旋转的方向驱动来使位于针111a的竖直下方的芯片CP的位置变化。
芯片输送装置(也称为转台)39是将从芯片供给部11供给的芯片CP输送至移载位置Pos1的第二被接合物输送装置,该移载位置Pos1是将芯片CP移载至键合装置30的键合部33的头33H的移载位置。如图1所示,芯片输送装置39具有两个长条的板391、臂394、设于臂394的顶端部的芯片保持部393以及同时旋转驱动两个板391的板驱动部392。两个板391是长条的矩形箱状,一端部以位于芯片供给部11与头33H之间的另一端部为基点回转。两个板391被配置为例如它们的长尺寸方向相互呈90度的角度。需要说明的是,板391的数量不限定于两枚,也可以是三枚以上。
如图3A所示,芯片保持部393是设于臂394的顶端部,并且具有保持芯片CP的两个脚片393a的第二被接合物保持部。如图3B所示,板391能在内侧容纳长条的臂394。并且,在板391的内侧设有沿着板391的长尺寸方向对臂394进行驱动的臂驱动部395。由此,芯片输送装置39能通过臂驱动部395使臂394的顶端部成为突出于板391的外侧的状态,或者使臂394的顶端部成为没入至板391的内侧的状态。并且,如图3B的箭头AR25所示,芯片输送装置39在使板391回转时使臂394向板391内没入而将芯片保持部393收纳至板391的内侧。由此,抑制了输送时的向芯片CP的颗粒的附着。需要说明的是,也可以在两个脚片393a设有吸附槽(未图示)。在该情况下,芯片CP被吸附保持于脚片392a,因此能无位置偏移地输送芯片CP。此外,为了防止由板391回转时产生的离心力引起的芯片CP的飞出,也可以在脚片393a的顶端部设置突起(未图示)。
在此,如图1所示,拾取机构111和头33H在Z轴方向配置于与板391旋转时臂394的顶端部描绘的轨迹OB1重叠的位置。如图1的箭头AR1所示,当从拾取机构111接收到芯片CP时,芯片输送装置39通过使板391绕轴AX回转来将芯片CP输送至与头33H重叠的移载位置Pos1。
键合装置30是具有台单元31、具有头33H的键合部33、以及对头33H进行驱动的头驱动部36的芯片接合装置。例如如图4A所示,头33H具有芯片工具411、头主体部413、芯片支承部432a以及支承部驱动部432b。芯片工具411例如由硅(Si)形成。头主体部413具有:保持机构440,具有用于使芯片CP吸附保持于芯片工具411的吸附部;以及吸附部(未图示),用于将芯片工具411通过真空吸附固定于头主体部413。此外,在头主体部413内置有陶瓷加热器、线圈加热器等。芯片工具411具有:贯通孔411a,形成于与头主体部413的保持机构440对应的位置;以及贯通孔411b,芯片支承部432a被插入至贯通孔411b的内侧。
芯片支承部432a例如是筒状的吸附柱,是设于头33H的顶端部并向竖直方向移动自如的部件支承部。芯片支承部432a支承芯片CP的接合面CPf侧的相反侧的作为第一部位的中央部。例如如图4B所示,芯片支承部432a在中央部设有一个。
支承部驱动部432b将芯片支承部432a向竖直方向驱动,并且在芯片支承部432a的顶端部载置有芯片CP的状态下通过对芯片支承部432a的内侧进行减压而使芯片CP吸附于芯片支承部432a的顶端部。支承部驱动部432b在芯片输送装置39的芯片保持部393保持芯片CP的状态下位于向头33H的移载位置(参照图1的Pos1),在以芯片支承部432a的顶端部支承芯片CP的中央部的状态下,使芯片支承部432a向比芯片保持部393靠竖直上方侧移动。由此,芯片CP从芯片输送装置39的芯片保持部393被移载向头33H。
头驱动部36通过使对在移载位置Pos1(参照图2)处被移载的芯片CP进行保持的头33H向竖直上方(+Z方向)移动来使头33H接近台315并将芯片CP安装于基板WT的安装面WTf。更详细而言,头驱动部36通过使对芯片CP进行保持的头33H向竖直上方(+Z方向)移动来使头33H接近台315并使芯片CP与基板WT的安装面WTf接触而使其接合于基板WT。在此,基板WT的安装面WTf和芯片CP的与基板WT接合的接合面CPf通过活化处理装置60被实施活化处理。此外,基板WT的安装面WTf在被实施了活化处理后,通过清洗装置85进行水清洗。因此,通过使芯片CP的接合面CPf与基板WT的安装面WTf接触,芯片CP经由羟基(OH基)被所谓的亲水化接合于基板WT。
台单元31具有:台315,以基板WT的安装有芯片CP的安装面WTf朝向竖直下方(-Z方向)的姿势来保持基板WT;以及台驱动部320,对台315进行驱动。台315能在X方向、Y方向以及旋转方向移动。由此,能变更键合部33与台315的相对位置关系,并能调整基板WT上的各芯片CP的安装位置。
活化处理装置60进行对基板WT的安装面WTf或芯片CP的接合面CPf进行活化的活化处理。活化处理装置60将基板WT或保持粘贴有芯片CP的片材TE的保持框112不对置配置地设置于一个处理面来进行活化处理。即,活化处理装置60不进行在使两枚基板WT或保持粘贴有两个芯片CP的片材TE的保持框112对置的状态下的活化处理。若对置配置地进行处理,则一方的基板WT或芯片CP的材料向另一方的芯片CP或基板WT附着,由此其结果是多种材料会混合。如图5所示,活化处理装置60具有腔室64、支承保持框112的支承部62、粒子束源61、束源输送部63以及自由基源67。腔室64经由排气管651连接于真空泵652。然后,当真空泵652工作时,腔室64内的气体通过排气管651被排出向腔室64外,腔室64内的气压降低(减压)。
支承部62具有:框保持部621,为框状且在内侧对保持框112进行保持;罩622;以及框保持部驱动部623,支承框保持部621且如图5的箭头AR33所示绕与框保持部621的厚度方向正交的一个轴旋转驱动框保持部621。该支承部62相当于支承保持框112的对象物支承部,该保持框112保持粘贴有作为对象物的芯片CP的片材TE。构成保持芯片CP的芯片保持部。此外,支承部62在基板WT已被投入的情况下,在通过框保持部621保持基板WT的周部的状态下支承基板WT。支承部62将保持粘贴有芯片CP的片材TE的保持框112不对置配置,而在设置于一个处理面的状态下支承保持框112。罩622例如由玻璃形成,在保持粘贴有芯片CP的片材TE的保持框112被保持于框保持部621的状态下覆盖片材TE的粘贴有芯片CP的一面侧的粘贴有芯片CP的部分的外侧的区域和保持框112。在此,在多个芯片CP是对俯视观察呈圆形的基板(未图示)进行切割后的芯片的情况下,成为粘贴于片材TE的俯视观察呈圆形的区域的状态。在该情况下,罩622采用覆盖片材TE的粘贴有多个芯片CP的俯视观察呈圆形的区域的外侧的区域的形状的罩。由此,抑制了由粒子束源61向片材TE的除了粘贴有芯片CP的部分以外的部分照射粒子束。
粒子束源61例如是高速原子束(FAB,Fast Atom Beam)源,具有放电室612、配置于放电室612内的电极611、束源驱动部613以及向放电室612内供给氮气的气体供给部614。在放电室612的周壁设有释放中性原子的FAB辐射口612a。放电室612由碳材料形成。在此,放电室612为长条箱状,多个FAB辐射口612a沿着其长尺寸方向并排设置于一条直线上。束源驱动部613具有:等离子产生部(未图示),在放电室612内产生氮气的等离子;以及直流电源(未图示),将直流电压施加于电极611与放电室612的周壁之间。束源驱动部613在放电室612内产生了氮气的等离子的状态下将直流电压施加于放电室612的周壁与电极611之间。此时,等离子中的氮离子被吸引至放电室612的周壁。此时,在朝向FAB辐射口612a的氮离子穿过FAB辐射口612a时,从FAB辐射口612a的外周部的由碳材料形成的放电室612的周壁接收电子。然后,该氮离子成为被电中性化了的氮原子,并被释放向放电室612外。不过,氮离子的一部分无法从放电室612的周壁接收电子,而保持氮离子的状态被释放至放电室612之外。
在此,粒子束源61被设定为:粒子束相对于包括粘贴于片材TE的至少一个芯片CP各自的接合面CPf中的至少一个的假想平面S1的入射角度为30度以上80度以下。即,粒子束的照射轴J1与假想平面S1的法线方向N1所成的角度(入射角度)θ1被设定为30度以上80度以下。此外,如图6所示,粒子束的入射角度θ1被设定为:若将相邻的芯片CP之间的间隔设为L1,将芯片CP的厚度设为T1,则下述算式(1)的关系式成立。
[数式1]
Figure BDA0002953523730000101
由此,抑制了粒子束直接照射至片材TE。因此,抑制了因粒子束照射至片材TE而引起的来自片材TE的杂质的产生,因此存在由从片材TE产生的杂质引起的芯片CP的接合面CPf的损伤被抑制这样的优点。
束源输送部63具有:支承棒631,为长条且插通于设在腔室64的孔64a,并且在一端部支承粒子束源61;支承体632,在支承棒631的另一端部支承支承棒631;以及支承体驱动部633,对支承体632进行驱动。此外,束源输送部63具有波纹管634,该波纹管634为了维持腔室64内的真空度而夹存于腔室64的孔64a的外周部与支承体632之间。如图5的箭头AR31所示,支承体驱动部633通过向支承棒631向腔室64内插拔的方向驱动支承体632,如图5的箭头AR32所示,在腔室64内使粒子束源61的位置变化。在此,束源输送部63使粒子束源61向与该多个FAB辐射口612a的排列方向正交的方向移动。
再者,粒子束源61如前述那样具有并排设置于一条直线上的多个FAB辐射口612a。并且,粒子束源61向与多个FAB辐射口612a的排列方向正交的方向移动。由此,照射粒子束的区域的形状成为矩形形状。相对于此,在多个芯片CP是对俯视观察呈圆形的基板(未图示)进行切割后的芯片的情况下,成为粘贴于片材TE的俯视观察呈圆形的区域的状态。因此,若要对粘贴于片材TE的多个芯片CP整体照射粒子束,则需要将照射粒子束的区域设定为包括粘贴有多个芯片CP的俯视观察呈圆形的区域的矩形形状的区域。在该情况下,在前述的没有罩622的构成中,粒子束被照射至片材TE的多个芯片CP的外侧的区域或保持框112,从而容易产生来自片材TE的杂质。相对于此,在本实施方式中,罩622覆盖片材TE的多个芯片CP的外侧的区域或保持框112。由此,被照射向片材TE的多个芯片CP的外侧的区域或保持框112的粒子束被阻断,从而抑制了来自片材TE或保持框112的杂质的产生。
自由基源67可以采用具有等离子室671、玻璃窗674、捕捉板675、波导管673以及磁控管672的ICP(Inductively Coupled Plasma:电感耦合等离子)ICP等离子源。等离子室671经由玻璃窗674连接于波导管673。此外,自由基源67具有经由供给管676向等离子室671内供给氮气的气体供给部677。由磁控管672生成的微波通过波导管673被导入向等离子室671内。作为磁控管672,可以采用生成例如频率2.45GHz的微波的磁控管。在该情况下,从磁控管672向等离子室671供给的电力例如被设定为2.5kW。并且,当在氮气被导入至等离子室671内的状态下从波导管673导入微波时,通过微波在等离子室671内形成等离子PLM。捕捉板675捕捉等离子PLM中所含的离子,仅使自由基向下流动至腔室64内。此外,即,等离子在等离子室671中产生,只有等离子所含的自由基向下流动至等离子室671的下方。
需要说明的是,作为自由基源67,不限定于具备磁控管672和波导管673的构成,也可以是例如具备设于玻璃窗674上的平板电极和与平板电极电连接的高频电源的构成。在该情况下,作为高频电源,例如可以采用施加27MHz的高频偏压的高频电源。并且,从高频电源供给向等离子室671的电力例如被设定为250W。此外,在照射粒子束时,腔室64内的压力例如使用涡轮分子泵被抽真空至10-3Pa台,但在自由基处理时,使腔室64内的压力上升至数十Pa程度地进行。
控制部90具有MPU(Micro Processing Unit:微处理器)、主存储部、辅助存储部、接口以及连接各部的总线。在此,主存储部由易失性存储器构成,被用作MPU的作业区域。辅助存储部由非易失性存储器构成,存储MPU所执行的程序。此外,辅助存储部也存储表示后述的第一距离、第二距离的信息。如图7所示,控制部90与头驱动部36、台驱动部320、板驱动部392、臂驱动部395、拾取机构111、保持框驱动部113、清洗头851、台驱动部853、束源驱动部613、束源输送部63、框保持部驱动部623、磁控管672以及输送机器人71连接。并且,MPU将辅助存储部所存储的程序读入至主存储部并执行,由此经由接口分别向头驱动部36、台驱动部320、板驱动部392、臂驱动部395、拾取机构111、保持框驱动部113、清洗头851、台驱动部853、束源驱动部613、束源输送部63、框保持部驱动部623、磁控管672以及输送机器人71输出控制信号。
接着,参照图8至图12对本实施方式的芯片接合系统1的动作进行说明。需要说明的是,设为基板WT、保持粘贴有芯片CP的片材TE的保持框112从搬入搬出单元80被投入。首先,如图8所示,芯片接合系统1执行通过将从搬入搬出单元80投入的基板WT向活化处理装置60投入来对基板WT的安装面WTf实施活化处理的基板安装面活化工序(步骤S1)。在此,活化处理装置60首先在使基板WT的安装面WTf以朝向竖直下方的姿势支承于支承部62的状态下,从粒子束源61向安装面WTf照射包含氮原子的粒子束。此时,向粒子束源61的供给电力例如被设定为1kV、100mA。此外,向粒子束源61的放电室612内导入的氮气的流量例如被设定为100sccm。而且,从粒子束源61向基板WT的安装面WTf照射粒子束,并且使粒子束源61以1.2mm/sec至14.0mm/sec的速度往复一次。接着,活化处理装置60通过使保持于框保持部621的基板WT反转而使基板WT的安装面WTf成为朝向竖直上方的姿势。然后,活化处理装置60通过自由基源67向基板WT的安装面WTf照射氮自由基。在此,在自由基源67中从磁控管672向等离子室671供给的电力例如被设定为2.5kW。需要说明的是,在自由基源67是具备设于前述的玻璃窗674上的平板电极和与平板电极电连接的高频电源的构成的情况下,从高频电源向等离子室671供给的电力例如被设定为250W。此外,向等离子室671内导入的氮气的流量例如被设定为100sccm。而且,向基板WT的安装面WTf的自由基的照射的持续的时间例如被设定为15sec。例如,优选的是,在基板WT的安装面WTf和芯片CP的接合面CPf这两方设有金属的电极和绝缘膜的情况下,向基板WT的安装面WTf照射粒子束。
接着,芯片接合系统1执行从活化处理装置60将实施了活化处理的基板WT投入至清洗装置85来对基板WT的安装面WTf进行水清洗的水清洗工序(步骤S2)。在此,清洗装置85在基板WT被支承于台852的状态下通过台驱动部853使台852旋转,并且将水从清洗头851朝向基板WT排出,由此对基板WT进行水清洗。由此,成为羟基(OH基)或水分子较多地附着于基板WT的安装面WTf的状态。
接着,芯片接合系统1执行进行用于使基板WT保持于键合装置30的台315并将芯片CP接合于基板WT的准备的基板准备工序(步骤S3)。此时,输送机器人71从清洗装置85以基板WT的安装面WTf朝向竖直上方的姿势接收基板WT。之后,输送机器人71使接收到的基板WT反转,并以基板WT的安装面WTf朝向竖直下方的姿势保持基板WT。然后,输送机器人71保持基板WT的安装面WTf朝向竖直下方的姿势而将基板WT移载向键合装置30的台315。
之后,芯片接合系统1执行通过将从搬入搬出单元80投入的保持粘贴有芯片CP的片材TE的保持框112投入至活化处理装置60来对芯片CP的接合面CPf实施活化处理的芯片接合面活化工序(步骤S4)。在此,首先,活化处理装置60使保持框112以片材TE的粘贴有芯片CP的一面侧与粒子束源61侧对置的姿势,即,以朝向竖直下方的姿势支承于支承部62。然后,活化处理装置60执行从粒子束源61朝向粘贴于片材TE的状态的芯片CP各自的接合面CPf照射粒子束的第一活化工序。在此,活化处理装置60仅准备一个保持粘贴有多个芯片CP的片材TE的保持框112,并对粘贴在保持于准备好的保持框112的片材TE的芯片CP照射粒子束。此外,例如如图9A和图9B的箭头AR34所示,活化处理装置60一边使粒子束向芯片CP的接合面CPf照射,一边使粒子束源61向X轴方向移动。在此,活化处理装置60例如在一边使粒子束源61向+X方向移动一边向粘贴于带TE的所有的芯片CP的接合面CPf照射粒子束后,一边使粒子束源61向-X方向移动一边向芯片CP的接合面CPf照射粒子束。此外,粒子束源61的移动速度例如被设定为1.2mm/sec至14.0mm/sec。而且,图9(A)所示的粒子束的照射轴J1与假想平面S1的法线方向N1所成的角度(入射角度)θ1被设定为30度以上80度以下。此外,向粒子束源61的供给电力例如被设定为1kV、100mA。并且,向粒子束源61的放电室612内导入的氮气的流量例如被设定为100sccm。此时,从芯片CP或片材TE产生的杂质CPA1被向远离芯片CP的方向吹飞,不返回到芯片CP的接合面CPf侧。
接着,如图10A的箭头AR36所示,活化处理装置60通过使保持于框保持部621的保持框112反转来使粘贴于片材TE的芯片CP的接合面CPf成为朝向竖直上方的姿势。然后,如图10B的箭头AR37所示,活化处理装置60执行通过自由基源67向芯片CP的接合面CPf照射氮自由基的第二活化工序。在此,自由基源67中的向等离子室671供给的电力、向等离子室671内导入的氮气的流量以及氮自由基的照射时间例如被设定为与前述的基板安装面活化工序同样的条件。
返回图8,接着,芯片接合系统1执行进行用于使保持粘贴有芯片CP的片材TE的保持框112保持于芯片供给装置10的芯片供给部11并将芯片CP接合于基板WT的准备的芯片准备工序(步骤S5)。此时,输送机器人71从活化处理装置60以芯片CP的接合面CPf朝向竖直上方的姿势接收保持片材TE的保持框112。之后,输送机器人71将接收到的保持框112直接移载向芯片供给装置10的芯片供给部11。
接着,芯片接合系统1执行通过使接合面CPf被活化处理装置60活化了的芯片CP与基板WT的安装面WTf接触来将芯片CP接合于基板WT的芯片接合工序(步骤S6)。在此,芯片接合系统1首先使芯片输送装置39的一个板391成为朝向芯片供给部11的方向的状态。接着,芯片接合系统1执行通过拾取机构111向竖直上方移动来将一个芯片CP从片材TE的多个芯片CP侧的相反侧切出,从而使一个芯片CP成为从片材TE脱离的状态的芯片供给工序(第二被接合物供给工序)。在该状态下,芯片输送装置39使臂394从板391突出。此时,成为在芯片保持部393的两个脚片393a之间配置有拾取机构111的针111a的状态。如此,如图11A和图11B所示,成为芯片CP能移载至芯片保持部393的状态。当从该状态使拾取机构111向竖直下方移动时,芯片CP被移载向芯片保持部393。
接着,芯片接合系统1使板391向图11A的箭头AR1的方向回转。此时,如图12A所示,芯片输送装置39的臂394的顶端部的芯片保持部393配置于键合部33的头33H的竖直上方的移载位置Pos1。即,芯片输送装置39将从芯片供给部11接收到的芯片CP输送至移载位置Pos1,该移载位置Pos1是将芯片CP移载至头33H的移载位置。然后,头驱动部36使键合部33向竖直上方移动来使头33H向芯片输送装置39的芯片保持部393接近。接着,支承部驱动部432b使芯片支承部432a向竖直上方移动。由此,如图12B所示,保持于芯片保持部393的芯片CP在通过芯片支承部432a的上端部被支承的状态下配置于比芯片保持部393靠竖直上方侧。接着,芯片输送装置39使臂394向板391内没入。之后,支承部驱动部432b使芯片支承部432a向竖直下方移动。由此,成为芯片CP被保持于头33H的顶端部的状态。
之后,芯片接合系统1执行通过对台315进行驱动并且使键合部33旋转来校正芯片CP与基板WT的相对的位置偏移的对准。然后,芯片接合系统1通过使头33H上升来将芯片CP接合于基板WT。在此,基板WT的安装面WTf与芯片CP的接合面CPf成为经由羟基(OH基)进行了亲水化接合的状态。
然后,在前述的一系列的工序完成后,安装有芯片CP的状态的基板WT被从芯片接合系统1取出,之后,安装有芯片CP的状态的基板WT被投入至热处理装置(未图示)进行热处理。热处理装置例如以温度350℃、1小时的条件来执行基板WT的热处理。
接着,对评价了通过本实施方式的芯片接合系统而被接合的芯片CP与基板WT的接合强度的结果进行说明。在此,对通过本实施方式的芯片接合方法而被接合的芯片CP与基板WT的接合强度的评价结果和通过3种比较例1、比较例2、比较例3的芯片接合方法而被接合的芯片CP与基板WT的接合强度的评价结果进行说明。首先,对比较例1、比较例2、比较例3的芯片接合方法进行说明。
在使用图8进行了说明的芯片接合面活化工序中使用图13所示那样的活化处理装置9060这一点上,比较例1的芯片接合方法与实施方式的芯片接合方法不同。该活化处理装置9060具有腔室9064、支承保持框112的台9621、施加高频偏压的高频电源9061以及经由供给管676向腔室9064内供给氮气的气体供给部677。需要说明的是,在图13中,对与实施方式的活化处理装置60同样的构成标注与图5相同的附图标记。高频电源9061对粘贴于片材TE的芯片CP施加高频偏压,该片材TE保持并支承于台9621所支承的保持框112。作为高频电源9061,例如是产生13.56MHz的高频偏压的高频电源。如此,通过高频电源9061对芯片CP施加高频偏压,由此在芯片CP的接合面CPf和片材TE的附近产生具有动能的离子反复与芯片CP和片材TE碰撞的鞘(sheath)区域PLM9。然后,通过存在于该鞘区域PLM9的具有动能的离子,芯片CP的接合面CPf被活化。在此,从芯片CP或片材TE产生的杂质CPA9中的存在于鞘区域PLM9且离子化了的杂质也与芯片CP的接合面CPf碰撞。
在使用图8进行了说明的芯片接合面活化工序中,将在实施方式中进行了说明的设有自由基源67的活化处理装置用于前述的活化处理装置9060这一点上,比较例2的芯片接合方法与实施方式的芯片接合方法不同。即,在比较例2的芯片接合方法中,在通过对芯片CP施加高频偏压来对芯片CP的接合面CPf实施活化处理后,向芯片CP的接合面CPf照射氮自由基。
在使用图8进行了说明的芯片接合面活化工序中,通过活化处理装置60仅进行向芯片CP的接合面CPf的粒子束的照射而不进行向芯片CP的接合面CPf的氮自由基的照射这一点上,比较例3的芯片接合方法与实施方式的芯片接合方向不同。需要说明的是,在比较例1至比较例3以及实施方式的芯片接合方法中,作为用于向芯片CP的接合面CPf的氮自由基的照射的活化处理装置,关于图5所示的活化处理装置60,使用了具备设于玻璃窗674上的平板电极和与平板电极电连接的高频电源的构成来代替磁控管672和波导管673。
接着,对评价了通过比较例1至比较例3的芯片接合方法以及实施方式的芯片接合方法而相互接合的芯片CP与基板WT的接合强度的结果进行说明。在此,作为基板WT,采用了玻璃(SiO2)基板。此外,作为芯片CP,采用了仅SiON露出于接合面CPf的芯片、SiON和Cu露出于接合面CPf的芯片、树脂和Cu露出于接合面CPf的芯片、SiON和以铅和锡为主要成分的合金(以下称为“焊料”)露出于接合面CPf的芯片以及树脂和焊料露出于接合面CPf的芯片。就是说,作为芯片CP,采用了在接合面CPf仅存在包含SiON的区域的芯片、在接合面CPf形成有包含SiON的区域和包含Cu的区域的芯片、在接合面CPf形成有包含树脂的区域和包含Cu的区域的芯片、在接合面CPf形成有包含SiON的区域和包含焊料的区域的芯片以及在接合面CPf形成有包含树脂的区域和包含焊料的区域的芯片。针对用于芯片CP的接合面CPf的活化处理的气体的种类、采用的芯片接合方法以及芯片CP的种类的组合互不相同的40种试样1至试样40进行了接合强度的评价。
此外,在比较例1、比较例2的芯片接合面活化工序中,向芯片CP施加的高频偏压的偏压电力均被设定为110W。并且,将持续向芯片CP施加高频偏压的时间设定为30sec。此外,将比较例1、比较例2的芯片接合面活化工序中的腔室64内的真空度在任何试样的情况下均设定为50Pa。另一方面,将比较例3和实施方式的芯片接合面活化工序中的粒子束照射时的腔室64内的真空度在任何试样的情况下均设定为5.0×10-3Pa。而且,在比较例2和实施方式的芯片接合面活化工序中,将照射氮自由基时从高频电源向等离子室671供给的电力均设定为250W。
此外,对通过比较例1至比较例3的芯片接合方法和实施方式的芯片接合方法实现的芯片CP向基板WT的接合完成后的任何试样都用热处理装置以温度350℃、1小时的条件进行了基板WT的热处理。关于40种试样1至试样40的每一种,将露出于芯片CP的接合面CPf的材料和芯片接合面活化工序中的处理条件进行了汇总并在以下的表1中示出。需要说明的是,表1中的“露出于接合面的材料”栏针对各试样示出了露出于芯片CP的接合面CPf的材料。此外,“芯片接合面活化工序”栏针对各试样示出了在芯片接合面活化工序中采用的活化处理方法。具体而言,“比较例1”表示采用了前述的比较例1的芯片接合面活化工序,“比较例2”表示采用了前述的比较例2的芯片接合面活化工序,“比较例3”表示采用了前述的比较例3的芯片接合面活化工序。此外,“实施方式”表示采用了使用前述的使用图8进行了说明的实施方式的芯片接合面活化工序。此外,对于试样1至试样20,将芯片接合面活化工序中的向芯片CP施加高频偏压时被导入至腔室9064的气体或在粒子束照射时被导入至粒子束源61的放电室612的气体设为氮气。另一方面,对于试样21至试样40,将芯片接合面活化工序中的向芯片CP施加高频偏压时被导入至腔室9064的气体或在粒子束照射时被导入至粒子束源61的放电室612的气体设为氩(Ar)气。
[表1]
Figure BDA0002953523730000181
此外,通过使用插入刀片的裂纹张开(crack and opening)法测定接合强度(表面能量换算)来进行对试样1至试样40的芯片CP与基板WT的接合强度的评价。在该裂纹张开法中,首先,测定从相互接合的芯片CP与基板WT的芯片CP的周缘向接合部分插入例如剃刀的刃这样的刀片时的芯片CP的剥离长度。作为刀片,例如使用厚度100μm的刀片。此外,测定向接合于基板WT的芯片CP的周缘部的四处插入了刀片时的从刀片接触点起的剥离长度。然后,对于芯片CP的周缘部的四处的每一处,根据剥离长度以每单位面积的表面能量换算来计算出芯片CP与基板WT的接合界面的强度,由此进行芯片CP与基板WT的接合强度的评价。需要说明的是,在根据剥离长度来计算接合强度(表面能量换算)Eb时,使用下述算式(2)的关系式。
[数式2]
Figure BDA0002953523730000191
在此,Y表示杨氏模量,Ts表示芯片CP和基板WT的厚度,Tb表示刀片的厚度。在对试样1至试样40的芯片CP与基板WT的接合强度的评价中,将杨氏模量Y设为6.5×1010[N/m2],将芯片CP和基板WT的厚度Ts设为0.0011m(1.1mm),将刀片的厚度Tb设为0.0001m(0.1mm)。根据计算式,剥离长度越短接合强度越大。
在表2和表3中示出试样1至试样40各自的芯片CP的周缘部的四处的接合强度(表面能量换算)的平均值。需要说明的是,在表2和表3中“试样名”栏分别与前述的表1的试样1至试样40对应。此外,对各试样计算出的接合强度(表面能量换算)越大,表示芯片CP与基板WT的接合强度越大,主体(bulk)破坏的情况记载为“主体破坏”。此外,在表2和表3中的“能否接合”栏中,将芯片CP能接合于基板WT的情况设为“○”,将芯片CP无法接合于基板WT的情况设为“×”。并且,接合强度仅对芯片CP能接合于基板WT的试样进行计算。
[表2]
Figure BDA0002953523730000201
[表3]
Figure BDA0002953523730000211
根据表2和表3的对试样2至试样5、试样7至试样10、试样22至试样25、试样27至试样30的评价结果可知,在采用了比较例1、比较例2的芯片接合面活化工序的情况下,在Cu、树脂或焊料露出于芯片CP的接合面CPf的情况下,无法将芯片CP接合于基板WT。由此,可以想到:在采用了比较例1、比较例2的芯片接合面活化工序的情况下,由于从Cu、树脂或焊料产生的杂质与接合面CPf碰撞而引起的接合面CPf的损伤大到无法将芯片CP接合于基板WT的程度。不过,根据对试样1、试样6、试样21、试样26的评价结果可知,即使在采用了比较例1、比较例2的芯片接合面活化工序的情况下,在仅SiON露出于芯片CP的接合面CPf的情况下,也能将芯片CP接合于基板WT。
另一方面,根据表2和表3的对试样11至试样20、试样31至试样40的评价结果可知,在采用了比较例3和实施方式的芯片接合面活化工序的情况下,即使在Cu、树脂或焊料露出于芯片CP的接合面CPf的情况下,也能将芯片CP接合于基板WT。可以想到这是因为,在通过对芯片CP的接合面CPf照射粒子束来对接合面CPf进行活化的情况下,高频偏压未被施加于芯片CP,因此抑制了由于从Cu、树脂或焊料产生的杂质向接合面CPf碰撞而引起的接合面CPf的损伤。由此,可以说在Cu、树脂或焊料露出于芯片CP的接合面CPf的情况下,在芯片接合面活化工序中,采用通过照射粒子束来对芯片CP的接合面CPf进行活化的方法对于实现芯片CP向基板WT的良好的接合而言是重要的。
而且,若比较试样21至试样30的接合强度与试样31至试样40的接合强度,则可知试样21至试样30的接合强度比试样31至试样40的接合强度高。由此可知,从提高芯片CP与基板WT的接合强度的观点出发,就对芯片CP的接合面CPf照射粒子束时导入至粒子束源61的放电室612的气体而言,氮气比Ar气更优选。如此,可以想到,使用氮气的情况与使用Ar气的情况相比,芯片CP与基板WT的接合强度提高了的理由在于:Ar与氮相比质量大,因此即使在芯片CP的接合面CPf生成OH基,其也会由于Ar的碰撞而飞散。此外,若比较试样21至试样25的接合强度与试样26至试样30的接合强度,则可知试样21至试样25的接合强度比试样26至试样30的接合强度高。由此,从提高芯片CP与基板WT的接合强度的观点出发,优选在对芯片CP的接合面CPf照射粒子束后,对接合面CPf照射氮自由基。
需要说明的是,在前述的各资料1至资料4、资料6至资料9、资料11至资料14、资料16至资料19、资料21至资料24、资料25至资料29、资料31至资料34、资料35至资料39中,在将氧化物SiON变更为氧化物SiO2、氮化物SiN进行同样的评价时,得到了与前述同样的结果。需要说明的是,在使用氧气来代替氮气的情况下,若在芯片CP的接合面CPf存在Cu或焊料这样的金属,则出现了它们由于氧而被氧化,从而芯片CP与基板WT的连接电阻变差这样的结果。同样地,即使在对芯片CP的接合面CPf进行等离子处理来代替前述那样使用粒子束源61对芯片CP的接合面CPf照射粒子束的情况下,使用氮气的情况也是最好的结果。就是说,可以想到:就使用氮气而言,即使在芯片CP的接合面CPf存在Cu或焊料这样的金属,也不会使它们氧化,从而能在芯片CP的接合面CPf最有效地生成OH基。
如以上说明的那样,根据本实施方式的芯片接合系统1,在活化处理装置60中,支承部62以使粘贴有芯片CP的片材TE的粘贴有芯片CP的一面侧与粒子束源61侧对置的姿势进行保持。然后,粒子束源61朝向粘贴于片材TE的状态的芯片CP的接合面CPf照射粒子束。即,通过对粘贴于片材TE的芯片CP的接合面CPf照射粒子束来使接合面CPf活化。由此,抑制了由于粒子束的照射而从片材TE或芯片CP产生的杂质向芯片CP的接合面CPf的碰撞,从而抑制了因杂质的碰撞而引起的芯片CP的接合面CPf的损伤。因此,抑制了芯片CP与基板WT的接合不良的产生。
此外,在本实施方式的芯片接合系统1中,要接合于基板WT的芯片CP可以是在其接合面CPf形成有材料互不相同的多种区域的芯片CP。在该情况下,抑制了由于粒子束的照射而分别从芯片CP的接合面CPf的多种区域产生的杂质向芯片CP的接合面CPf的碰撞,从而抑制了因杂质的碰撞而引起的芯片CP的接合面CPf的损伤。
此外,在本实施方式的芯片接合系统1中,粒子束源61被设定为粒子束相对于包括粘贴于片材TE的多个芯片CP的接合面CPf中的至少一个的假想平面S1的入射角度θ1为30度以上80度以下。由此,抑制了粒子束经过彼此相邻的芯片CP的间隙照射至片材TE,因此抑制了来自片材TE的杂质的产生。
而且,本实施方式的活化处理装置60具有在保持粘贴有芯片CP的片材TE的保持框112被保持于框保持部621的状态下覆盖片材TE的粘贴有芯片CP的一面侧的除了粘贴有芯片CP的部分以外的部分的罩622。由此,抑制了由于向片材TE的除了粘贴有芯片CP的部分以外的部分照射粒子束而引起的来自片材TE的杂质的产生。
此外,在本实施方式的活化处理装置60中,在向芯片CP的接合面CPf照射粒子束时,支承部62以芯片CP的接合面CPf朝向竖直下方的姿势支承保持粘贴有芯片CP的片材TE的保持框112。并且,粒子束源61从支承部62的竖直下方向芯片CP的接合面CPf照射粒子束。由此,由于向片材TE和芯片CP照射粒子束而产生的杂质因重力而向竖直下方下落,因此抑制了杂质向芯片CP的接合面CPf的附着。
而且,本实施方式的粒子束源61向芯片CP的接合面CPf照射的粒子束包含氮。由此,例如在前述的芯片接合面活化工序中,与照射包含Ar的粒子束的构成相比,能提高将芯片CP接合于基板WT时的芯片CP与基板WT的接合强度。
此外,本实施方式的活化处理装置60还具有对芯片CP的接合面CPf照射氮自由基的自由基源。由此,例如在前述的芯片接合面活化工序中,与仅照射包含氮的粒子束的构成相比,能提高将芯片CP接合于基板WT时的芯片CP与基板WT的接合强度。
再者,在粒子束源61例如是离子枪的情况下,粒子束过度扩散,粒子束也被照射向腔室64内的保持粘贴有芯片CP的片材TE的保持框112以外的部分。如此一来,容易从腔室64的内壁产生金属污染。特别是,如本实施方式这样在活化处理装置60中进行亲水化处理的情况下,金属混在一起是不好的。相对于此,在本实施方式中,使用指向性高的高速粒子束源来作为粒子束源61。由此,抑制了粒子束也照射向腔室64内的保持粘贴有芯片CP的片材TE的保持框112以外的部分。此外,包含高速粒子束源的粒子束源61在保持粘贴有芯片CP的片材TE的保持框112的附近相对于保持框112相对地扫描移动,由此能通过对片材TE1的粘贴于俯视观察呈圆形的区域的多个芯片CP的外周部进行屏蔽而使粒子束仅照射芯片CP,因此是有效的。
再者,在粒子束源61是高速原子束源,放电室612由碳材料形成的情况下,从放电室612的周壁产生碳粉。然后,在芯片接合面活化工序中,在将粒子束源61配置于芯片CP的竖直上方,从芯片CP的竖直上方照射粒子束的构成的情况下,从放电室612的周壁产生的碳粉恐怕会下落并附着于芯片CP的接合面CPf。相对于此,根据本实施方式,粒子束源61相对于多个芯片CP配置于竖直下方。由此,在粒子束源61中产生的碳粉滞留于放电室612内,向放电室612外的飞散被抑制,因此抑制了碳粉向芯片CP的接合面CPf的附着。因此,抑制了芯片CP向基板WT的接合不良的产生。
以上,对本发明的实施方式进行了说明,但本发明不限定于前述的实施方式。例如,活化处理装置60的粒子束源61也可以是将氮的离子加速并释放的离子束源。
在实施方式中,对将芯片CP接合于基板WT的芯片接合系统1的例子进行了说明,但不限于此,也可以是例如将基板彼此接合的基板接合系统。在该情况下,在活化处理装置60中,对相互接合的基板各自的接合面进行与在实施方式中进行了说明的活化工序同样的工序即可。例如在两个基板各自的接合面设有金属的电极和绝缘膜的情况下,优选对基板的接合面照射粒子束来进行活化处理。
在实施方式中,对使粒子束源61相对于保持粘贴有芯片CP的片材TE的保持框112移动的活化处理装置60的例子进行了说明。不过,不限于此,也可以是例如将粒子束源61固定,使保持粘贴有芯片CP的片材TE的保持框112移动的构成。或者,也可以是使粒子束源61和保持粘贴有芯片CP的片材TE的保持框112相互反向地移动的构成。
在实施方式的活化处理装置60中,可以设有向腔室64内供给水气体的水供给部。在此,水供给部可以向腔室64内导入水蒸气,也可以向腔室64内导入液体状(雾状)的水。此外,水蒸气例如可以通过使氮作为载气穿过液体的水中而生成。
在实施方式中,对在一个活化处理装置60中执行向芯片CP的粒子束的照射和芯片CP的自由基处理的例子进行了说明,但不限于此,例如也可以是向芯片CP的粒子束的照射和芯片CP的自由基处理由不同的装置来进行的构成。
在实施方式中,对在活化处理装置60中对粘贴在保持于保持框112的片材TE的芯片CP执行了芯片接合面活化工序,即,执行了第一活化工序和第二活化工序之后,该保持框112被直接投入至芯片供给装置10的芯片供给部11的芯片接合系统1的例子进行了说明。不过,不限于此,例如,芯片接合系统也可以具备在粘贴在保持于保持框112的片材TE的状态下对芯片CP进行清洗的清洗装置(未图示),并在对芯片CP执行了芯片接合面活化工序后清洗芯片CP。在此,清洗装置例如具有:支承部(未图示),支承保持框112,该保持框112保持粘贴有芯片CP的片材TE;以及清洗头(未图示),排出对粘贴在保持于保持框112的片材TE的芯片CP施加了超声波或兆声波振动的水或将电极表面还原的清洗液。需要说明的是,作为从清洗头排出的液体,不限定于水和前述清洗液,也可以是有机溶剂这样的其他种类的液体。首先,清洗装置一边通过清洗头将施加了超声波的水或清洗液喷射至粘贴于片材TE的芯片CP,一边使支承芯片CP的支承部旋转来清洗芯片CP的接合面CPf整个面。之后,清洗装置使支承部在使来自清洗头的水或清洗液的排出停止的状态下旋转,由此使芯片CP和片材TE干燥。需要说明的是,清洗装置也可以例如通过代替水而将N2这样的惰性气体喷射至芯片CP,来去除附着于芯片CP的颗粒。
再者,如在实施方式中进行了说明的那样,在粒子束源61是高速原子束源,放电室612由碳材料形成的情况下,从放电室612的周壁产生碳粉。并且,在芯片接合面活化工序中,从放电室612的周壁产生的碳粉恐怕会附着于芯片CP的接合面CPf。相对于此,根据本构成,在活化处理装置60中进行了芯片接合面活化工序后,在清洗装置中芯片CP的接合面CPf被清洗,因此抑制了芯片CP向基板WT的接合不良的产生。
此外,作为清洗芯片CP的接合面CPf的方法,可以想到在通过键合装置30将芯片CP接合于基板WT前逐个清洗芯片CP的方法。然而,在该情况下,与按每个芯片CP进行清洗相应地,多个芯片CP向基板WT的安装所需的时间会变长。相对于此,根据本构成,能一次清洗粘贴于片材TE的多个芯片CP。因此,能缩短将多个芯片CP安装于基板WT所需的时间。
在实施方式中,对在芯片接合面活化工序中,在多个芯片CP相互分离地粘贴于片材TE的状态下,执行向多个芯片CP的粒子束的照射和芯片CP的自由基处理的例子进行了说明。不过,并不限于此,也可以是例如在对作为多个芯片CP的基础的被切割基板进行了切割后,在多个芯片CP彼此接触的状态或相连的状态下,在前述的清洗装置中清洗芯片CP的接合面CPf。在此,芯片供给装置可以具有扩展部,该扩展部通过将保持于保持框112的片材TE伸长来使粘贴于片材TE的多个芯片CP彼此成为分离的状态。在该情况下,清洗装置在对粘贴在保持于保持框112的片材TE的多个芯片CP进行清洗后,将保持框112直接投入至芯片供给装置,并且芯片供给装置通过使保持于保持框112的片材TE伸长来使多个芯片CP彼此成为相互分离的状态即可。需要说明的是,芯片供给装置可以具有在使片材TE伸长后使多个芯片CP和片材TE干燥的干燥单元(未图示)。
根据本构成,抑制了例如在通过水或清洗液来清洗多个芯片CP的情况下水滞留于多个芯片CP之间。
此外,前述的清洗装置可以是例如图14A所示那样的具有内侧支承部2119a和框支承部2119b的清洗装置。在此,内侧支承部2119a支承保持于保持框112的片材TE的保持框112的内侧。框支承部2119b支承保持框112,并如图14A的箭头AR10所示,能相对于内侧支承部2119a向-Z方向移动。此外,清洗装置具有:框驱动部(未图示),将框支承部2119b向Z轴方向驱动;以及旋转驱动部(未图示),使支承片材TE的内侧支承部2119a和支承保持框112的框支承部2119b绕沿着保持框112的厚度方向,即,Z轴方向的旋转轴J10旋转。框驱动部在用水清洗了多个芯片CP后使框支承部2119b相对于内侧支承部2119a相对地移动,由此片材TE的粘贴有多个芯片CP的第一部位PA1成为与固定于保持框112的第二部位PA2在旋转轴J10方向分离的状态。
此外,清洗装置还具有吸附部(未图示),该吸附部从芯片CP侧的相反侧吸附片材TE的粘贴有多个芯片CP的第一部位PA1。然后,如图14B所示,框驱动部使片材TE的第一部位PA1成为与第二部位PA2在片材TE的旋转轴J10方向,即,-Z方向分离的状态。此时,吸附部吸附通过对作为粘贴于片材TE的多个芯片CP的基础的被切割基板进行切割而生成的相互接触的状态或相连的状态的多个芯片CP。然后,框驱动部使框支承部2119b相对于内侧支承部2119a向-Z方向移动。由此,抑制了在相互接触的状态或相连的状态下粘贴于片材TE的多个芯片CP彼此分离,因此抑制了水附着于多个芯片CP之间。
然后,在清洗装置中,如图14C所示,通过从清洗头排出水或清洗液,并且使内侧支承部2119a和框支承部2119b旋转来清洗芯片CP。之后,旋转驱动部在来自清洗头的水或清洗液的排出停止的状态下使内侧支承部2119a和框支承部2119b旋转,由此使片材TE和多个芯片CP干燥。此时,如图14(C)的箭头AR11所示,附着于芯片CP上的水或清洗液通过离心力被去除。
根据本构成,片材TE的粘贴有多个芯片CP的第一部位PA1以与固定于保持框112的第二部位PA2在旋转轴J10方向分离距离H1的状态配置,由此在使内侧支承部2119a和框支承部2119b旋转时,附着于芯片CP的水或清洗液不与保持框112的内侧和片材TE接触从而抑制了滞留。
此外,芯片接合系统可以具备逐个单独地清洗芯片CP的清洗装置(未图示)。在该情况下,清洗装置可以从芯片供给装置供给一个芯片CP,并在该一个芯片CP被输送向键合装置的中途清洗该芯片CP。
此外,作为将作为多个芯片CP的基础的被切割基板进行切割的方法,从抑制芯片CP端部的毛刺的产生的观点出发,优选采用利用了激光的隐形切割法。由此,能与切割前的一个被切割基板同样地对在相互接触的状态或相连的状态下粘贴于片材TE的多个芯片CP进行处理。
而且,可以利用切割装置加工成例如如图15A所示在被切割基板WC的与进行了隐形切割的部分PAS对应的部分形成槽WCT。在该情况下,在由图15A的虚线包围的角部分WCC有时会产生毛刺。因此,通过在形成槽WCT之后进行研磨来去除在角部分WCC生成的毛刺。之后,如图15B所示,将被切割基板WC分割为具有台阶部CPd的多个芯片CP。如此,芯片CP具有台阶部CPd,由此能保持台阶部CPd的-Z方向侧的面Cpd1或第一角部CPC1来输送芯片CP。因此,能不接触芯片CP的接合面CPf和第二角部分CPC2地输送芯片CP。
此外,在前述的变形例的芯片接合系统中,还可以具备分离装置(未图示),该分离装置通过使保持粘贴有多个芯片CP的片材TE的保持框112所保持的片材TE伸长来执行使多个芯片CP成为相互分离的状态的分离工序。此外,在该分离装置中,也可以使片材TE在被伸长的状态下再次保持于环状的片材保持框(未图示),并向键合装置供给保持片材TE的片材保持框。
再者,例如在要在一个基板WT上安装多种芯片CP的情况下,在变更向芯片供给装置投入的芯片CP时,需要松开伸长的状态的片材TE而向芯片供给装置外取出。因此,在松开伸长的状态的片材TE时粘贴于片材TE的邻接的芯片CP会彼此碰撞而损伤,从而恐怕会产生毛刺或颗粒。
相对于此,根据本构成,能将粘贴于片材TE的多个芯片CP维持在分离的状态。由此,能在将多种芯片CP分别粘贴于片材TE的状态下保管多种芯片CP。因此,例如在要在一个基板WT上安装多种芯片CP的情况下,能一边适当更换保持片材TE的片材保持框,一边进行芯片CP向基板WT的安装,且抑制了芯片CP的毛刺或颗粒的产生。
在实施方式中,例如如图16A所示,芯片CP可以在接合面CPf侧的周部具有台阶部CPd。在该情况下,芯片输送装置39可以具有在前述的臂394的顶端部设有图16A所示那样的吸引部3393a的芯片保持部3393。该芯片保持部3393是在一部分与芯片CP的台阶部CPd的接合面CPf侧的相反侧的部分,即,角部CPP1抵接的状态下通过吸引部3393a来吸引芯片CP,由此保持芯片CP的吸盘。需要说明的是,“芯片CP的台阶部CPd的接合面CPf侧的相反侧的部分”不仅包括角部CPP1,还包括台阶部CPd或芯片CP的最外周的侧面。就是说,芯片保持部3393保持芯片CP的台阶部CPd的接合面CPf侧的相反侧的部分,即,角部CPP1。并且,芯片输送装置39执行通过芯片保持部3393保持芯片CP的台阶部CPd的接合面CPf侧的相反侧的部分CPP1而将芯片CP从芯片供给装置10输送向键合装置30的芯片输送工序(第二被接合物输送工序)。需要说明的是,如图16B所示,芯片保持部4393可以是具有倾斜面4393b的吸盘。需要说明的是,在图16B中,对与图16A所示的构成同样的构成标注了相同的附图标记。在该情况下,在使芯片保持部4393保持芯片CP时,芯片CP的第一角部CPC1在与倾斜面4393b接触的状态下被保持,因此使芯片CP的位置修正。由此,在芯片CP被保持于芯片保持部4393时,芯片保持部4393因芯片CP的位置偏移而不易与芯片CP的接合面CPf或第二角部CPC2接触,因此优选。此外,芯片保持部也可以是夹紧第二角部CPC2或芯片CP的最外侧面而输送的构成。而且,芯片保持部也可以具有能在与芯片CP的台阶部CPd接触且不与芯片CP的第二角部CPC2和接合面CPf接触的状态下吸引并保持芯片CP的所谓的阶梯工具。
在实施方式中进行了说明的芯片接合系统中,在将芯片CP接合于基板WT的接合工序之前,将芯片CP逐个地输送向头33进行接合。在该情况下,在前述的臂394的顶端部设有将芯片CP从其接合面CPf侧保持的芯片保持部(未图示)的情况下,当芯片保持部与芯片CP的接合面CPf或芯片CP的角部接触时会产生颗粒或毛刺,恐怕会在将芯片CP接合于基板WT时的其两者的界面上产生空隙。此外,当芯片保持部与进行了活化处理的芯片CP的接合面CPf接触时,接合面CPf的状态会恶化,恐怕也会产生芯片CP与基板WT的接合不良。例如,在通过使设于芯片CP的焊料溶融来将芯片CP接合于基板WT的方法中,附着于芯片CP的接合面CPf的颗粒被取入至焊料内,因此不会对芯片CP与基板WT的接合状态造成大的影响。然而,在对芯片CP的接合面CPf进行了活化处理后将芯片CP与基板WT接合的方法中,成为在固相状态下的接合面CPf与安装面WTf的接合,因此附着于芯片CP的接合面CPf的颗粒或在芯片CP的角部产生的毛刺可能会对芯片CP与基板WT的接合状态造成大的影响。相对于此,根据本构成,在芯片CP的接合面CPf侧的周部设有台阶部CPd,因此不接触芯片CP的接合面CPf也能输送芯片CP,因此抑制了芯片CP的接合面CPf和角部上的颗粒或毛刺的产生,并且能将接合面CPf维持在良好的状态,因此抑制了芯片CP与基板WT的接合不良的产生。
而且,本构成不限定于芯片CP的接合面CPf的活化处理的方法是前述的照射粒子束的方法的情况,在活化处理方法例如是通过对芯片CP的接合面CPf实施等离子处理来对接合面CPf进行活化的方法的情况下也是有效的。在通过对芯片CP的接合面CPf进行活化处理来将芯片CP与基板WT接合的接合方法中,若芯片保持部与实施了活化处理的接合面CPf接触,则会产生芯片CP与基板WT的接合不良,因此,前述那样地不接触芯片CP的接合面CPf地进行输送对于将芯片CP与基板WT良好地接合而言是特别重要的。
在实施方式中,对在对芯片CP的接合面CPf进行了活化处理后,在将芯片CP输送向键合装置30的中途进行清洗芯片CP的接合面CPf的清洗工序的例子进行了说明。不过,并不限于此,也可以在对芯片CP的接合面CPf进行了活化处理后,在将芯片CP输送向键合装置30前清洗芯片CP的接合面CPf。在该情况下,能在向键合装置30输送前去除附着于芯片CP的接合面CPf的颗粒,因此优选。
在实施方式中,对将芯片CP逐个地向键合装置30的头33H输送而将芯片CP接合于基板WT的例子进行了说明。不过,并不限于此,例如,也可以在进行了前述的分离工序后,在芯片CP粘贴于片材TE的状态下向键合装置30输送芯片CP而将芯片CP直接向基板WT接合。例如如图17A所示,键合装置可以具有:台315,是保持基板WT的基板支承部;框支承部3331,支承保持框112,该保持框112保持粘贴有多个芯片CP的片材TE;头3033H,从片材TE的芯片CP侧的相反侧将芯片CP向台315侧按压;头驱动部3036,对头3033H进行驱动;以及升降机构(未图示),使框支承部3331和头驱动部3036升降。需要说明的是,在图17A中,对与实施方式同样的构成,标注了与图2相同的附图标记。
此外,键合装置具有:支承部驱动部(未图示),对台315和框支承部3331进行驱动;拍摄部(未图示),从芯片CP的基板WT侧的相反侧和基板WT的芯片CP侧的相反侧的至少一方对第一对准标记和第二对准标记进行拍摄;以及控制部(未图示),对支承部驱动部和拍摄部进行控制。此外,设为在基板WT设有第一对准标记(未图示),在芯片CP设有第二对准标记(未图示)。在该情况下,控制部对拍摄部进行控制来拍摄第一对准标记和第二对准标记,并基于拍摄到的拍摄图像来计算芯片CP相对于基板WT的位置偏移量。之后,控制部对支承部驱动部进行控制而使框支承部331或台315向减少芯片CP相对于基板WT的位置偏移量的方向相对地移动。就是说,该芯片接合系统执行:拍摄工序,通过拍摄部从基板WT的芯片CP侧的相反侧和芯片CP的基板WT侧的相反侧的至少一方对第一对准标记和第二对准标记进行拍摄;位置偏移量计算工序,基于在拍摄工序中拍摄到的拍摄图像来计算芯片CP相对于基板WT的位置偏移量;以及移动工序,使框支承部3331或台315向减少芯片CP相对于基板WT的位置偏移量的方向移动。在此,拍摄部可以是所谓的双视野摄像机,是在插入至芯片CP与基板WT之间的状态下对分别设于芯片CP和基板WT的对准标记进行拍摄的构成。或者,也可以是,拍摄部是利用了所谓的红外线的摄像机,从基板WT的安装面WTf侧的相反侧或芯片CP的接合面CPf侧的相反侧利用红外光拍摄对准标记。再者,在拍摄部是双视野摄像机的情况下,颗粒会混入至芯片CP与基板WT之间。相对于此,在拍摄部是利用前述红外光来拍摄对准标记的构成的情况下,无需将拍摄部配置于芯片CP与基板WT之间,因此抑制了颗粒向芯片CP与基板WT之间的混入,从而能抑制颗粒向芯片CP或基板WT的附着,因此优选。
键合装置可以一边使一个拍摄部移动一边拍摄对准标记,也可以通过两个拍摄部来拍摄两组由设于基板WT的对准标记和设于芯片CP的对准标记构成的一组对准标记,并且计算出芯片CP的位置偏移和芯片CP的旋转方向的姿势的偏移。而且,优选的是,键合装置在用头3033H来上推芯片CP时预先从片材TE的芯片CP侧的相反侧吸附上推的芯片CP,从而与上推的芯片CP相邻的芯片CP不会追随上推的芯片CP而被上推。此外,若在使片材TE伸长而使芯片CP分离后再次收缩片材TE,则相邻的芯片CP彼此接触,从而会从芯片CP产生颗粒,或在芯片CP的角部产生毛刺。因此,优选的是,在前述的分离工序之后,在使片材TE伸长的状态下,将芯片CP接合于基板WT。而且,优选的是,在将芯片CP接合于基板WT时,通过将芯片CP的中央部按压至基板WT侧,从芯片CP的中央部与基板WT接触。由此,进行从芯片CP的中央部向基板WT的接合,因此避免了由于向芯片CP与基板WT之间的空气的卷入而引起的空隙的产生。
在此,框支承部3331、头3033H以及头驱动部3036配置于台315的竖直下方。
在该键合装置中,首先,如图17A所示,保持框112以片材TE的芯片CP侧的面朝向竖直上方的姿势配置。接着,如图17B的箭头AR302、AR303所示,升降机构使框支承部3331和头驱动部3036上升而接近台315,由此片材TE与基板WT的安装面WTf之间的距离成为预先设定的基准距离。在该状态下,如图17C所示,头驱动部3036通过将头3033H向接近台315的方向驱动来将芯片CP接合于基板WT。即,键合装置在使头3033H抵接于粘贴有多个芯片CP的片材TE的多个芯片CP侧的相反侧的状态下,通过使头3033H向接近基板WT的方向移动来将芯片CP接合于基板WT。
需要说明的是,作为片材TE,也可以采用涂布有当紫外线被照射向该片材TE的粘贴有多个芯片CP的一侧时粘接力降低的粘接材料的片材TE。在该情况下,键合装置可以设为具有紫外线照射部,该紫外线照射部能仅对与片材TE的与基板WT接触的芯片CP对应的部分局部地照射紫外线。在该情况下,键合装置设为头3033H由透明的材质形成,使头3033H抵接于片材TE的芯片CP侧的相反侧,并使头3033H向接近基板WT的方向移动,在使芯片CP与基板WT接触的状态下,经由头3033H通过紫外线照射部对片材TE照射紫外线即可。需要说明的是,片材TE不限定于涂布有当照射紫外线时粘接力降低的粘接材料,例如也可以涂布有通过实施加热或其他的方法而粘接力降低的粘接材料。
根据本构成,如实施方式的芯片安装系统1那样,不需要从片材TE拾取芯片CP并向头33H移载的工序,因此能削减芯片CP向基板WT的安装所需的工序。此外,根据本构成,能省略逐个地输送芯片CP的工序,因此能抑制逐个地输送芯片CP时的由于芯片保持部向芯片CP的接合面CPf的接触而引起的接合面CPf的恶化或颗粒的产生,或者,因芯片保持部向芯片CP的角部的接触而引起的毛刺的产生,从而抑制了芯片CP与基板WT的接合不良。
需要说明的是,可以在对芯片CP的接合面CPf进行活化处理后,直接进行将芯片CP接合于基板WT的接合工序。或者,可以在对芯片CP的接合面CPf进行活化处理后且在将芯片CP接合于基板WT的接合工序之前,进行清洗芯片CP的接合面CPf的清洗工序。在该情况下,能在将芯片CP接合于基板WT前去除附着于芯片CP的接合面CPf的颗粒,因此优选。
再者,在片材TE上大多载有在使片材TE伸长而分离为多个芯片CP时从芯片CP产生的颗粒。因此,例如若要从基板WT的竖直上方接合芯片CP,则载于片材TE的颗粒会落到基板WT上,从而恐怕会产生芯片CP与基板WT的接合不良。相对于此,根据本构成,使芯片CP从竖直下方接近基板WT进行接合,因此抑制了因片材TE载有的颗粒而引起的芯片CP与基板WT的接合不良的产生。
此外,本构成适用于所谓的混合键合,所述混合键合例如通过等离子处理或粒子束照射对将Cu电极和绝缘膜进行了CMP研磨的平坦的接合面CPf进行活化,之后,在使水分子附着于接合面CPf来进行亲水化之后将芯片CP接合于基板WT。
在实施方式中,对具备清洗装置85的芯片接合系统的例子进行了说明,但不限于此,芯片接合系统也可以不具备清洗装置85。
本发明在不脱离本发明的广义的精神和范围的情况下,能实现各种实施方式和变形。此外,上述的实施方式用于对本发明进行说明而不限定本发明的范围。就是说,本发明的范围不是通过实施方式而是通过权利要求来表示。并且,在权利要求内和在与其同等的发明的意义的范围内实施的各种变形被视为在本发明的范围内。
本申请基于2018年8月31日申请的日本专利申请2018-162738号和2018年10月31日申请的日本专利申请2018-205227号。作为参照而将日本专利申请2018-162738号和日本专利申请2018-205227号的说明书、权利要求书以及附图整体援引到本说明书中。
工业上的可利用性
本发明例如适用于CMOS图像传感器、存储器、运算元件、MEMS的制造。
附图标记说明
1:芯片接合系统;10:芯片供给装置;11:芯片供给部;30:键合装置;31:台单元;33:键合部;33H、3033H:头;36、3036:头驱动部;39:芯片输送装置;60:活化处理装置;61:粒子束源;62:支承部;63:束源输送部;64:腔室;64a:孔;70:输送装置;71:输送机器人;80:搬入搬出单元;85:清洗装置;90:控制部;111:拾取机构;111a:针;112:保持框;113:保持框驱动部;114、622:罩;114a:贯通孔;119、621:框保持部;315:台;320、853:台驱动部;391:板;392:板驱动部;393:芯片保持部;394:臂;395:臂驱动部;411:芯片工具;411a、411b:贯通孔;413:头主体部;432a:芯片支承部;432b:支承部驱动部;611:电极;612:放电室;612a:FAB辐射口;613:束源驱动部;614、677:气体供给部;623:框保持部驱动部;631:支承棒;632:支承体;633:支承体驱动部;634:波纹管;672:磁控管;673:波导管;674:玻璃窗;675:等离子室;676:供给管;851:清洗头;852:台;2119a:内侧支承部;2119b:框支承部;CP:芯片;CPA1、CPA9:杂质;CPf:接合面;TE:片材;OB1:轨迹;PLM9:鞘区域;WT:基板;WTf:安装面。

Claims (43)

1.一种接合系统,将第二被接合物接合于第一被接合物,其中,
所述接合系统具备:
活化处理装置,具有:对象物支承部,支承至少包括所述第二被接合物的对象物;以及粒子束源,通过对所述对象物照射粒子束而使所述第二被接合物的接合面活化,在将所述对象物不对置配置地设置于一个处理面之后,通过粒子束源进行活化处理;以及
接合装置,通过使所述接合面已被所述活化处理装置活化的所述第二被接合物与所述第一被接合物接触来将所述第二被接合物接合于所述第一被接合物,
所述对象物支承部以使所述对象物中的第二被接合物的包括所述接合面的由多种材料形成的部分露出于所述粒子束源侧的姿势来支承所述对象物。
2.根据权利要求1所述的接合系统,其中,
所述粒子束包含氮。
3.根据权利要求1或2所述的接合系统,其中,
所述对象物支承部以所述第二被接合物的所述接合面朝向竖直下方的姿势来保持所述对象物,
所述粒子束源从所述对象物的竖直下方向所述第二被接合物的所述接合面照射所述粒子束。
4.根据权利要求1至3中任一项所述的接合系统,其中,
所述第一被接合物是基板,
所述第二被接合物是芯片,
所述对象物支承部具有:
保持框,保持由树脂形成并粘贴有所述至少一个第二被接合物的片材;以及
支承部,以使所述片材的粘贴有所述至少一个第二被接合物的一面侧与所述粒子束源侧对置的姿势来支承所述保持框,
所述粒子束源朝向粘贴于所述片材的状态的所述至少一个第二被接合物各自的所述接合面照射粒子束。
5.根据权利要求4所述的接合系统,其中,
所述粒子束源被设定为所述粒子束相对于包括所述第二被接合物的接合面的假想平面的入射角度为30度以上80度以下。
6.根据权利要求4或5所述的接合系统,其中,
所述第二被接合物在所述片材上等间隔地粘贴有多个,
所述粒子束相对于包括所述第二被接合物的接合面的假想平面的入射角度被设定为:若将所述入射角度设为θ1,将相邻的所述第二被接合物之间的间隔设为L1,将所述第二被接合物的厚度设为T1,则下述算式(1)的关系式成立,[数式1]
Figure FDA0002953523720000021
7.根据权利要求4至6中任一项所述的接合系统,其中,
所述活化处理装置还具有罩,所述罩在所述保持框被支承于所述支承部的状态下,覆盖所述片材的粘贴有所述至少一个第二被接合物的一面侧的除了粘贴有所述至少一个第二被接合物的部分以外的部分。
8.根据权利要求1至7中任一项所述的接合系统,其中,
所述活化处理装置使作为所述至少一个第二被接合物的基础的被切割基板被切割紧后的、相互接触的状态或相连的状态的所述多个第二被接合物的接合面活化。
9.根据权利要求4至8中任一项所述的接合系统,其中,
所述接合系统还具备清洗所述至少一个第二被接合物的清洗装置。
10.根据权利要求9所述的接合系统,其中,
所述清洗装置在粘贴有所述至少一个第二被接合物的片材被保持于所述保持框的状态下,清洗所述至少一个第二被接合物。
11.根据权利要求10所述的接合系统,其中,
所述至少一个第二被接合物存在多个,
多个第二被接合物通过对作为所述多个第二被接合物的基础的被切割基板进行切割而生成,
所述清洗装置清洗所述被切割基板被切割紧后的、相互接触的状态或相连的状态的所述多个第二被接合物,
所述接合系统还具备分离装置,所述分离装置使保持于所述保持框的所述片材伸长,所述保持框保持粘贴有所述多个第二被接合物的所述片材,由此使所述多个第二被接合物成为相互分离的状态。
12.根据权利要求10或11所述的接合系统,其中,
所述至少一个第二被接合物存在多个,
所述清洗装置具有:
内侧支承部,支承保持于所述保持框的所述片材的所述保持框内侧;
框支承部,支承所述保持框并能相对于所述内侧支承部移动;
框驱动部,驱动所述框支承部;以及
旋转驱动部,使所述内侧支承部和所述框支承部绕沿着所述保持框的厚度方向的旋转轴旋转,
所述框驱动部使所述框支承部相对于所述内侧支承部相对地移动,由此所述片材的粘贴有所述多个第二被接合物的第一部位成为与固定于所述保持框的第二部位在所述片材的旋转轴方向分离的状态,
所述旋转驱动部在所述片材的粘贴有所述多个第二被接合物的第一部位与固定于所述保持框的第二部位在所述片材的旋转轴方向分离的状态下,通过使所述内侧支承部和所述框支承部旋转来清洗所述片材和所述多个第二被接合物。
13.根据权利要求12所述的接合系统,其中,
所述清洗装置还具有吸附部,所述吸附部从所述片材的所述多个第二被接合物侧的相反侧吸附粘贴有对所述被切割基板进行切割紧后的、相互接触的状态或相连的状态的所述多个第二被接合物的所述片材的所述第一部位,
所述框驱动部在所述片材的所述第一部位被所述吸附部吸附的状态下,使所述框支承部相对于所述内侧支承部相对地移动,由此所述片材的粘贴有所述多个第二被接合物的第一部位成为与固定于所述保持框的第二部位在所述片材的旋转轴方向分离的状态。
14.根据权利要求1至13中任一项所述的接合系统,其中,
所述第二被接合物在所述接合面形成材料不同的多种区域。
15.根据权利要求14所述的接合系统,其中,
所述第二被接合物在所述接合面设有电极和绝缘膜,
所述绝缘膜由氧化物、氮氧化物或氮化物形成。
16.根据权利要求1至15中任一项所述的接合系统,其中,
所述活化处理装置使所述粒子束源和所述对象物中的至少一方相对于另一方相对地移动。
17.根据权利要求1至16中任一项所述的接合系统,其中,
所述粒子束源是高速原子束源。
18.根据权利要求1至17中任一项所述的接合系统,其中,
所述活化处理装置还具有自由基源,所述自由基源对所述第二被接合物的所述接合面照射氮自由基。
19.根据权利要求1至18中任一项所述的接合系统,其中,
所述接合装置将所述第二被接合物亲水化接合于所述第一被接合物。
20.根据权利要求1至19中任一项所述的接合系统,其中,
所述至少一个第二被接合物是分别在所述接合面侧的周部具有台阶部的芯片,
所述接合系统还具备:
第二被接合物供给装置,供给所述至少一个第二被接合物;以及
第二被接合物输送装置,将从所述第二被接合物供给装置供给的所述至少一个第二被接合物输送向所述接合装置,
所述第二被接合物输送装置具有第二被接合物保持部,所述第二被接合物保持部保持所述至少一个第二被接合物的所述台阶部的所述接合面侧的相反侧的部分。
21.根据权利要求1至20中任一项所述的接合系统,其中,
所述至少一个第二被接合物存在多个,
所述接合装置具有:
基板支承部,保持所述第一被接合物;
框支承部,支承保持粘贴有多个第二被接合物的片材的保持框;
头,抵接于所述片材的所述多个第二被接合物侧的相反侧;以及
头驱动部,通过向接近所述基板支承部的方向驱动所述头来将所述至少一个第二被接合物分别接合于所述第一被接合物。
22.一种接合系统,将第二被接合物接合于第一被接合物,其中,
所述第二被接合物是在与所述第一被接合物接合的接合面侧的周部具有台阶部的芯片,
所述接合系统具备:
第二被接合物供给装置,供给所述第二被接合物;
接合装置,通过使所述第二被接合物与所述第一被接合物接触来将所述第二被接合物接合于所述第一被接合物;以及
第二被接合物输送装置,将从所述第二被接合物供给装置供给的所述至少一个第二被接合物输送向所述接合装置,
所述第二被接合物输送装置具有第二被接合物保持部,所述第二被接合物保持部保持所述至少一个第二被接合物的所述台阶部的所述接合面侧的相反侧的部分。
23.一种接合系统,将第二被接合物接合于第一被接合物,其中,
所述接合系统具有:
基板支承部,以所述第一被接合物的接合面朝向竖直下方的姿势来保持所述第一被接合物;
框支承部,配置于所述基板支承部的竖直下方,支承保持框,所述保持框保持以所述第二被接合物的接合面朝向竖直上方的姿势粘贴有所述第二被接合物的片材;
头,抵接于所述片材的所述多个第二被接合物侧的相反侧;以及
头驱动部,通过向接近所述基板支承部的方向驱动所述头来将所述至少一个第二被接合物分别接合于所述第一被接合物。
24.根据权利要求23所述的接合系统,其中,
在所述第一被接合物设有第一对准标记,
在所述第二被接合物设有第二对准标记,
所述接合系统还具备:
支承部驱动部,驱动所述基板支承部和所述框支承部中的至少一方;
拍摄部,从所述第一被接合物的所述第二被接合物侧的相反侧和所述第二被接合物的所述第一被接合物侧的相反侧中的至少一方对所述第一对准标记和所述第二对准标记进行拍摄;以及
控制部,控制所述支承部驱动部和拍摄部,
所述控制部控制所述拍摄部来对所述第一对准标记和所述第二对准标记进行拍摄,并在基于拍摄到的拍摄图像计算出所述第二被接合物相对于所述第一被接合物的位置偏移量后,控制所述支承部驱动部来使所述基板支承部和所述框支承部中的至少一方向减少所述第二被接合物相对于所述第一被接合物的位置偏移量的方向相对地移动。
25.根据权利要求22至24中任一项所述的接合系统,其中,
所述接合系统还具备对所述第二被接合物的接合面进行活化的活化处理装置。
26.一种接合方法,将第二被接合物接合于第一被接合物,其中,
所述接合方法包括:
第一活化工序,将至少包括所述第二被接合物的对象物不对置配置地设置于一个处理面,并通过对所述对象物中的第二被接合物的包括接合面的由多种材料形成的部分照射粒子束来使所述第二被接合物的接合面活化;以及
接合工序,通过使所述接合面已被活化的所述第二被接合物与所述第一被接合物接触来将所述第二被接合物接合于所述第一被接合物。
27.根据权利要求26所述的接合方法,其中,
在所述第一活化工序中,
所述对象物以所述第二被接合物的所述接合面朝向竖直下方的姿势被保持,从所述对象物的竖直下方向所述第二被接合物的所述接合面照射所述粒子束。
28.根据权利要求26或27所述的接合方法,其中,
所述粒子束包括氮。
29.根据权利要求26至28中任一项所述的接合方法,其中,
还包括在所述第一活化工序之后,对所述第二被接合物的所述接合面照射氮自由基的第二活化工序。
30.根据权利要求26至29中任一项所述的接合方法,其中,
在所述接合工序中,将所述第二被接合物亲水化接合于所述第一被接合物。
31.根据权利要求26至30中任一项所述的接合方法,其中,
所述第二被接合物在所述接合面设有电极和绝缘膜,
所述绝缘膜由氧化物、氮氧化物或氮化物形成。
32.根据权利要求26至31中任一项所述的接合方法,其中,
在所述第一活化工序中,使作为所述至少一个第二被接合物的基础的被切割基板被切割紧后的、相互接触的状态或相连的状态的所述多个第二被接合物的接合面活化。
33.根据权利要求26至32中任一项所述的接合方法,其中,
还包括在所述接合工序之前,清洗所述至少一个第二被接合物的所述接合面的清洗工序。
34.根据权利要求33所述的接合方法,其中,
所述第一被接合物是基板,
所述第二被接合物是芯片,
在所述清洗工序中,在所述至少一个第二被接合物粘贴于由树脂形成并保持于保持框的片材的状态下,清洗所述至少一个第二被接合物的所述接合面。
35.根据权利要求34所述的接合方法,其中,
所述至少一个第二被接合物存在多个,
多个第二被接合物通过对作为所述多个第二被接合物的基础的被切割基板进行切割而生成,
在所述清洗工序中,在所述被切割基板被切割紧后的所述多个第二被接合物相互接触的状态或相连的状态下,清洗所述多个第二被接合物,
所述接合方法还包括在所述接合工序之前,通过使保持于所述保持框的所述片材伸长而使所述多个第二被接合物成为相互分离的状态的分离工序。
36.根据权利要求34或35所述的接合方法,其中,
所述至少一个第二被接合物存在多个,
在所述清洗工序中,在所述多个第二被接合物用水被清洗后,使支承保持框的框支承部相对于支承保持于所述保持框的所述片材的所述保持框内侧的内侧支承部相对地移动,所述保持框保持粘贴有所述多个第二被接合物的片材,由此在所述片材的粘贴有所述多个第二被接合物的第一部位与固定于所述保持框的第二部位在所述片材的旋转轴方向分离的状态下,通过使所述内侧支承部和所述框支承部旋转来使所述片材和所述多个芯片干燥。
37.根据权利要求36所述的接合方法,其中,
在所述清洗工序中,在从所述片材的所述多个第二被接合物侧的相反侧吸附粘贴有对所述被切割基板进行切割紧后的、相互接触的状态或相连的状态的所述多个第二被接合物的所述片材的所述第一部位的状态下,通过使所述框支承部相对于所述内侧支承部相对地移动,所述片材的所述第一部位成为与固定于所述保持框的第二部位在所述片材的旋转轴方向分离的状态。
38.根据权利要求26至37中任一项所述的接合方法,其中,
所述至少一个第二被接合物是分别在所述接合面侧的周部具有台阶部的芯片,
所述接合方法还包括:
第二被接合物供给工序,供给所述至少一个第二被接合物;以及
第二被接合物输送工序,输送被供给的所述至少一个第二被接合物,
在所述第二被接合物输送工序中,通过第二被接合物保持部保持所述至少一个第二被接合物的所述台阶部的所述接合面侧的相反侧的部分来输送所述第二被接合物。
39.根据权利要求26至38中任一项所述的接合方法,其中,
所述至少一个第二被接合物存在多个,
在所述接合工序中,在使头抵接于粘贴有多个第二被接合物的片材的所述多个第二被接合物侧的相反侧的状态下,通过使所述头向接近所述第一被接合物的方向移动来将所述至少一个第二被接合物接合于所述第一被接合物。
40.一种接合方法,将第二被接合物接合于第一被接合物,其中,
所述第二被接合物是分别在所述第二被接合物的接合面侧的周部具有台阶部的芯片,
所述接合方法包括:
第二被接合物输送工序,输送所述第二被接合物;以及
接合工序,通过使所述第二被接合物与所述第一被接合物接触来将所述第二被接合物接合于所述第一被接合物,
在所述第二被接合物输送工序中,通过第二被接合物保持部保持所述至少一个第二被接合物的所述台阶部的所述接合面侧的相反侧的部分来输送所述第二被接合物。
41.一种接合方法,将第二被接合物接合于第一被接合物,其中,
所述接合方法包括接合工序,所述接合工序是如下工序:以所述第一被接合物的接合面朝向竖直下方的姿势来保持所述第一被接合物,并将以所述第二被接合物的接合面朝向竖直上方的姿势粘贴有所述第二被接合物的片材配置于所述第一被接合物的竖直下方,在使头抵接于所述片材的所述第二被接合物侧的相反侧的状态下,通过使所述头向接近所述第一被接合物的方向移动来将所述第二被接合物接合于所述第一被接合物。
42.根据权利要求41所述的接合方法,其中,
在所述第一被接合物设有第一对准标记,
在所述第二被接合物设有第二对准标记,
所述接合方法还包括:
拍摄工序,通过拍摄部从所述第一被接合物的所述第二被接合物侧的相反侧和所述第二被接合物的所述第一被接合物侧的相反侧中的至少一方对所述第一对准标记和所述第二对准标记进行拍摄;
位置偏移量计算工序,基于在所述拍摄工序中拍摄到的拍摄图像来计算所述第二被接合物相对于所述第一被接合物的位置偏移量;以及
移动工序,使所述第二被接合物或所述第一被接合物向减少所述第二被接合物相对于所述第一被接合物的位置偏移量的方向移动。
43.根据权利要求40至42中任一项所述的接合方法,其中,
还包括对所述第二被接合物的接合面进行活化的第一活化工序。
CN201880097003.8A 2018-08-31 2018-11-14 接合系统以及接合方法 Pending CN112640039A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018162738 2018-08-31
JP2018-162738 2018-08-31
JP2018205227 2018-10-31
JP2018-205227 2018-10-31
PCT/JP2018/042182 WO2020044579A1 (ja) 2018-08-31 2018-11-14 接合システムおよび接合方法

Publications (1)

Publication Number Publication Date
CN112640039A true CN112640039A (zh) 2021-04-09

Family

ID=69642881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880097003.8A Pending CN112640039A (zh) 2018-08-31 2018-11-14 接合系统以及接合方法

Country Status (4)

Country Link
US (3) US20210265300A1 (zh)
JP (3) JP6994210B2 (zh)
CN (1) CN112640039A (zh)
WO (1) WO2020044579A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202127509A (zh) * 2019-08-23 2021-07-16 日商東京威力科創股份有限公司 接合裝置,接合系統,及接合方法
US20230307284A1 (en) * 2020-07-31 2023-09-28 Bondtech Co., Ltd. Chip bonding system and chip bonding method
US20220059406A1 (en) * 2020-08-21 2022-02-24 Advanced Semiconductor Engineering, Inc. Method for manufacturing semiconductor package
JP7440047B2 (ja) * 2020-09-30 2024-02-28 ボンドテック株式会社 基板接合方法および基板接合システム
WO2022138280A1 (ja) * 2020-12-25 2022-06-30 東京エレクトロン株式会社 基板接合システム及び基板接合方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5252568A (en) * 1975-10-27 1977-04-27 Nec Corp Production of semiconductor element
US6204092B1 (en) * 1999-04-13 2001-03-20 Lucent Technologies, Inc. Apparatus and method for transferring semiconductor die to a carrier
JP4920501B2 (ja) * 2007-06-05 2012-04-18 パナソニック株式会社 接合方法
JP5732631B2 (ja) * 2009-09-18 2015-06-10 ボンドテック株式会社 接合装置および接合方法
JP5732652B2 (ja) * 2009-11-04 2015-06-10 ボンドテック株式会社 接合システムおよび接合方法
JP2012156473A (ja) * 2011-01-28 2012-08-16 Adwelds:Kk 部品移載装置および部品移載方法
JP2013243333A (ja) * 2012-04-24 2013-12-05 Tadatomo Suga チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
JP2014113633A (ja) * 2012-12-12 2014-06-26 Bondtech Inc 接合方法及び接合装置
JP6429179B2 (ja) * 2014-04-25 2018-11-28 ボンドテック株式会社 基板接合装置および基板接合方法
WO2015163461A1 (ja) * 2014-04-25 2015-10-29 須賀 唯知 基板接合装置および基板接合方法
JP6544722B2 (ja) * 2015-10-20 2019-07-17 ボンドテック株式会社 ウエハの接合方法及び接合装置
JP6882755B2 (ja) * 2016-09-30 2021-06-02 ボンドテック株式会社 基板接合方法および基板接合装置
WO2018146880A1 (ja) * 2017-02-09 2018-08-16 ボンドテック株式会社 部品実装システム、樹脂成形装置、部品実装方法および樹脂成形方法
JP2018133497A (ja) * 2017-02-16 2018-08-23 パナソニックIpマネジメント株式会社 素子チップの製造方法
US10573543B2 (en) * 2018-04-30 2020-02-25 Cree, Inc. Apparatus and methods for mass transfer of electronic die

Also Published As

Publication number Publication date
WO2020044579A1 (ja) 2020-03-05
JP6994210B2 (ja) 2022-01-14
US20210265300A1 (en) 2021-08-26
US20240079374A1 (en) 2024-03-07
JPWO2020044579A1 (ja) 2021-08-10
JP2022003713A (ja) 2022-01-11
US20240079373A1 (en) 2024-03-07
JP2023054158A (ja) 2023-04-13

Similar Documents

Publication Publication Date Title
CN112640039A (zh) 接合系统以及接合方法
CN108231676B (zh) 晶片的加工方法
CN107863293B (zh) 晶片的加工方法
WO2005054147A1 (ja) 接合方法及びこの方法により作成されるデバイス並びに接合装置
US20110073241A1 (en) Method and apparatus for separating protective tape
JP6158721B2 (ja) 洗浄装置、剥離システム、洗浄方法、プログラム及びコンピュータ記憶媒体
JP5580806B2 (ja) 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
JP2005294800A (ja) 接合方法及びこの方法により作成されるデバイス並びに表面活性化装置及びこの装置を備えた接合装置
CN110199379B (zh) 半导体基板的处理方法和半导体基板的处理装置
WO2012026335A1 (ja) 接合システム、接合方法及びコンピュータ記憶媒体
WO2013136982A1 (ja) 剥離装置、剥離システム及び剥離方法
JP7233079B2 (ja) 部品実装システム、部品供給装置および部品実装方法
TW201724225A (zh) 雷射加工方法
JP2016198718A (ja) 異物除去装置、異物除去方法および剥離装置
JP2019204832A (ja) 部品実装システム、基板接合システム、部品実装方法および基板接合方法
JP6375259B2 (ja) 異物除去装置、異物除去方法および剥離装置
JP6450633B2 (ja) 異物検出方法、異物検出装置および剥離装置
JP2004186430A (ja) 半導体ウェーハの加工方法
JP7289579B2 (ja) チップ接合システムおよびチップ接合方法
EP4064330A1 (en) Component mounting system, component feeder, and component mounting method
WO2023100831A1 (ja) チップ周部剥離装置、チップ供給装置、チップ供給システム、チップ接合システム、ピックアップ装置、チップ周部剥離方法、チップ供給方法、チップ接合方法およびピックアップ方法
JP2020167303A (ja) 処理装置及び処理方法
JP7173787B2 (ja) ウエーハの加工方法
JP2003303854A (ja) チップ実装方法およびそれを用いた装置
TWI823747B (zh) 基板處理裝置及基板處理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination