JP2000216304A - 半導体装置用パッケ―ジ - Google Patents
半導体装置用パッケ―ジInfo
- Publication number
- JP2000216304A JP2000216304A JP11012362A JP1236299A JP2000216304A JP 2000216304 A JP2000216304 A JP 2000216304A JP 11012362 A JP11012362 A JP 11012362A JP 1236299 A JP1236299 A JP 1236299A JP 2000216304 A JP2000216304 A JP 2000216304A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- resin
- solder resist
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 コプラナリティ性に優れる半導体装置用パッ
ケージを提供する。 【解決手段】 所要の配線パターン１３が形成されると
共に、半導体チップ収納孔１５が厚さ方向に貫通して形
成された基板１２と、基板１２の実装面の反対側の面に
開口する半導体チップ収納孔１５の開口部を覆って基板
１２に接着層により固定されたヒートシンク１８と、基
板１２の実装面に形成された配線パターン１３ａの外部
接続端子が形成されるランド部を露出させて基板１２の
実装面を覆って形成されたソルダーレジスト層１９とを
具備する半導体装置用パッケージ３０において、ソルダ
ーレジスト層１９が、感光性レジストを用いて形成さ
れ、ソルダーレジスト層１９を覆って該ソルダーレジス
ト層１９よりも熱膨張係数の小さな樹脂から成る樹脂層
３２が形成されていることを特徴とする。
ケージを提供する。 【解決手段】 所要の配線パターン１３が形成されると
共に、半導体チップ収納孔１５が厚さ方向に貫通して形
成された基板１２と、基板１２の実装面の反対側の面に
開口する半導体チップ収納孔１５の開口部を覆って基板
１２に接着層により固定されたヒートシンク１８と、基
板１２の実装面に形成された配線パターン１３ａの外部
接続端子が形成されるランド部を露出させて基板１２の
実装面を覆って形成されたソルダーレジスト層１９とを
具備する半導体装置用パッケージ３０において、ソルダ
ーレジスト層１９が、感光性レジストを用いて形成さ
れ、ソルダーレジスト層１９を覆って該ソルダーレジス
ト層１９よりも熱膨張係数の小さな樹脂から成る樹脂層
３２が形成されていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はパッケージ本体の平
坦性（コプラナリティ性）、特には実装面における平坦
性に優れる半導体装置用パッケージに関する。
坦性（コプラナリティ性）、特には実装面における平坦
性に優れる半導体装置用パッケージに関する。
【０００２】
【従来の技術】図３はＢＧＡ（ボールグリッドアレイ）
型半導体装置用パッケージ１０の一例を示す断面図であ
る。１２は所要の配線パターン１３が形成された基板で
ある。図示の例での基板１２は、最表層の配線パターン
も含めて５層に形成された配線パターン１３を有してい
る。各層間の配線パターン１３間はスルーホールめっき
被膜１４を介して所要の電気的接続がなされている。
型半導体装置用パッケージ１０の一例を示す断面図であ
る。１２は所要の配線パターン１３が形成された基板で
ある。図示の例での基板１２は、最表層の配線パターン
も含めて５層に形成された配線パターン１３を有してい
る。各層間の配線パターン１３間はスルーホールめっき
被膜１４を介して所要の電気的接続がなされている。
【０００３】基板１２の中央部には、半導体チップ収納
孔１５が形成されている。収納孔１５の壁面は階段状に
形成され、所要各層の配線パターン１３が段差面上に露
出され、半導体チップとの電気的接続が可能になされて
いる。また収納孔１５の底部を覆って、絶縁層（樹脂
層）１６を介して接着剤層（プリプレグ層）１７により
ヒートシンク１８が基板１２に接着されている。半導体
チップ収納孔１５の底部をなす、このヒートシンク１８
面上に半導体チップ（図示せず）が搭載される。
孔１５が形成されている。収納孔１５の壁面は階段状に
形成され、所要各層の配線パターン１３が段差面上に露
出され、半導体チップとの電気的接続が可能になされて
いる。また収納孔１５の底部を覆って、絶縁層（樹脂
層）１６を介して接着剤層（プリプレグ層）１７により
ヒートシンク１８が基板１２に接着されている。半導体
チップ収納孔１５の底部をなす、このヒートシンク１８
面上に半導体チップ（図示せず）が搭載される。
【０００４】また、ヒートシンク１８が固定された側と
反対側の基板１２表面（実装面側）の配線パターン１３
ａ（表層配線パターン）を覆ってソルダーレジスト層１
９が形成される。このソルダーレジストには感光性樹脂
が用いられ、フォトリソグラフィー法により透孔が形成
され、表層配線パターン１３ａのランド部が露出され、
この透孔内にはんだボール２０が配置されると共にリフ
ローされることにより、はんだボール２０がランド部に
接合されて半導体装置用パッケージ１０に完成される。
なお、はんだボールは、半導体素子を搭載して素子収納
孔を封止した後、最終工程で形成することもある。
反対側の基板１２表面（実装面側）の配線パターン１３
ａ（表層配線パターン）を覆ってソルダーレジスト層１
９が形成される。このソルダーレジストには感光性樹脂
が用いられ、フォトリソグラフィー法により透孔が形成
され、表層配線パターン１３ａのランド部が露出され、
この透孔内にはんだボール２０が配置されると共にリフ
ローされることにより、はんだボール２０がランド部に
接合されて半導体装置用パッケージ１０に完成される。
なお、はんだボールは、半導体素子を搭載して素子収納
孔を封止した後、最終工程で形成することもある。
【０００５】上記半導体装置用パッケージ１０の製法と
しては、多層の基板１２の最表層にソルダーレジスト層
１９および透孔を形成して、また配線パターン１３に必
要なめっきを施して後、最終段階で、絶縁層１６を介し
て接着剤層１７によりヒートシンク１８を接着する。絶
縁層１６にはエポキシ系の熱硬化性樹脂が用いられ、ま
た接着剤層１７にはＢＴレジン等の熱硬化性樹脂が用い
られる。
しては、多層の基板１２の最表層にソルダーレジスト層
１９および透孔を形成して、また配線パターン１３に必
要なめっきを施して後、最終段階で、絶縁層１６を介し
て接着剤層１７によりヒートシンク１８を接着する。絶
縁層１６にはエポキシ系の熱硬化性樹脂が用いられ、ま
た接着剤層１７にはＢＴレジン等の熱硬化性樹脂が用い
られる。
【０００６】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置用パッケージ１０には次の課題がある。すな
わち、昨今では、多層に形成された基板１２にあっても
全体としてかなり薄型化が進行している。そのため、基
板１２に反りが発生しやすく、したがって、接合した多
数のはんだボール２０の基準位置からの高さにバラツキ
が生じ、コプラナリティ性（平坦性）に劣るという課題
がある。通常この高さのバラツキは１００μｍ以下であ
ることが要求される。
半導体装置用パッケージ１０には次の課題がある。すな
わち、昨今では、多層に形成された基板１２にあっても
全体としてかなり薄型化が進行している。そのため、基
板１２に反りが発生しやすく、したがって、接合した多
数のはんだボール２０の基準位置からの高さにバラツキ
が生じ、コプラナリティ性（平坦性）に劣るという課題
がある。通常この高さのバラツキは１００μｍ以下であ
ることが要求される。
【０００７】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、コプラ
ナリティ性に優れる半導体装置用パッケージを提供する
にある。
なされたものであり、その目的とするところは、コプラ
ナリティ性に優れる半導体装置用パッケージを提供する
にある。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る半
導体装置用パッケージは、所要の配線パターンが形成さ
れると共に、半導体チップ収納孔が厚さ方向に貫通して
形成された基板と、該基板の実装面の反対側の面に開口
する半導体チップ収納孔の開口部を覆って前記基板に接
着層により固定されたヒートシンクと、該基板の実装面
に形成された配線パターンの外部接続端子が形成される
ランド部を露出させて前記基板の実装面を覆って形成さ
れたソルダーレジスト層とを具備する半導体装置用パッ
ケージにおいて、前記ソルダーレジスト層が、感光性レ
ジストを用いて形成され、前記ソルダーレジスト層を覆
って該ソルダーレジスト層よりも熱膨張係数の小さな樹
脂から成る樹脂層が形成されていることを特徴としてい
る。
するため次の構成を備える。すなわち、本発明に係る半
導体装置用パッケージは、所要の配線パターンが形成さ
れると共に、半導体チップ収納孔が厚さ方向に貫通して
形成された基板と、該基板の実装面の反対側の面に開口
する半導体チップ収納孔の開口部を覆って前記基板に接
着層により固定されたヒートシンクと、該基板の実装面
に形成された配線パターンの外部接続端子が形成される
ランド部を露出させて前記基板の実装面を覆って形成さ
れたソルダーレジスト層とを具備する半導体装置用パッ
ケージにおいて、前記ソルダーレジスト層が、感光性レ
ジストを用いて形成され、前記ソルダーレジスト層を覆
って該ソルダーレジスト層よりも熱膨張係数の小さな樹
脂から成る樹脂層が形成されていることを特徴としてい
る。
【０００９】このように表層側の熱膨張係数の大きなソ
ルダーレジスト層を覆ってこれよりも熱膨張係数の小さ
な樹脂層を設けたことにより、ソルダーレジスト層の熱
収縮を抑制でき、基板の反りを解消でき、コプラナリテ
ィ性に優れる半導体装置用パッケージを提供できる。ま
たソルダーレジスト層に、感光性樹脂を用いることによ
り、はんだボールを形成する透孔の位置および孔径を正
確に形成できる。
ルダーレジスト層を覆ってこれよりも熱膨張係数の小さ
な樹脂層を設けたことにより、ソルダーレジスト層の熱
収縮を抑制でき、基板の反りを解消でき、コプラナリテ
ィ性に優れる半導体装置用パッケージを提供できる。ま
たソルダーレジスト層に、感光性樹脂を用いることによ
り、はんだボールを形成する透孔の位置および孔径を正
確に形成できる。
【００１０】前記ランド部にはんだボールを接合して半
導体装置用パッケージとしてもよい。前記樹脂層に熱硬
化性樹脂を用いることができる。
導体装置用パッケージとしてもよい。前記樹脂層に熱硬
化性樹脂を用いることができる。
【００１１】また本発明に係る半導体装置用パッケージ
は、所要の配線パターンが形成されると共に、半導体チ
ップ収納孔が厚さ方向に貫通して形成された基板と、該
基板の実装面の反対側の面に開口する半導体チップ収納
孔の開口部を覆って前記基板に第１の樹脂層を介して接
着層により固定されたヒートシンクと、該基板の実装面
に形成された配線パターンの外部接続端子が形成される
ランド部を露出させて前記基板の実装面を覆って形成さ
れたソルダーレジスト層とを具備する半導体装置用パッ
ケージにおいて、前記ソルダーレジスト層が、感光性レ
ジストを用いて形成され、前記ソルダーレジスト層を覆
って該ソルダーレジスト層よりも熱膨張係数の小さい樹
脂から成る第２の樹脂層が形成されていることを特徴と
している。基板が第１の樹脂層と第２の樹脂層とにより
挟まれたサンドイッチ構造となるから、さらに反りの発
生を抑制することができる。
は、所要の配線パターンが形成されると共に、半導体チ
ップ収納孔が厚さ方向に貫通して形成された基板と、該
基板の実装面の反対側の面に開口する半導体チップ収納
孔の開口部を覆って前記基板に第１の樹脂層を介して接
着層により固定されたヒートシンクと、該基板の実装面
に形成された配線パターンの外部接続端子が形成される
ランド部を露出させて前記基板の実装面を覆って形成さ
れたソルダーレジスト層とを具備する半導体装置用パッ
ケージにおいて、前記ソルダーレジスト層が、感光性レ
ジストを用いて形成され、前記ソルダーレジスト層を覆
って該ソルダーレジスト層よりも熱膨張係数の小さい樹
脂から成る第２の樹脂層が形成されていることを特徴と
している。基板が第１の樹脂層と第２の樹脂層とにより
挟まれたサンドイッチ構造となるから、さらに反りの発
生を抑制することができる。
【００１２】前記ランド部にはんだボールを接合して半
導体装置用パッケージとしてもよい。また前記第１およ
び第２の樹脂層を、熱硬化性樹脂を用いて形成すること
ができる。
導体装置用パッケージとしてもよい。また前記第１およ
び第２の樹脂層を、熱硬化性樹脂を用いて形成すること
ができる。
【００１３】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１は、半導体
装置用パッケージ３０の部分断面図（図３に示す従来装
置のものの右半分に相当する部位の断面図）である。図
３の従来のものと同一の部材は同一の符号をもって示
す。基板１２は、両面銅箔付きのＢＴ基材１２ａ、１２
ａを同じＢＴレジンからなるプリプレグ層１２ｂを介し
て積層してなる。この多層の基板１２は公知の製造方法
で製造できる。
を添付図面に基づいて詳細に説明する。図１は、半導体
装置用パッケージ３０の部分断面図（図３に示す従来装
置のものの右半分に相当する部位の断面図）である。図
３の従来のものと同一の部材は同一の符号をもって示
す。基板１２は、両面銅箔付きのＢＴ基材１２ａ、１２
ａを同じＢＴレジンからなるプリプレグ層１２ｂを介し
て積層してなる。この多層の基板１２は公知の製造方法
で製造できる。
【００１４】１９は、従来と同様に、基板１２の表層配
線パターン１３ａを覆って形成された、感光性樹脂から
なるソルダーレジスト層である。ソルダーレジスト層１
９には従来と同様にフォトリソグラフィー法により透孔
１９ａが形成され、表層配線パターン１３ａのランド部
が露出される。なお、１４ｂはスルーホール１４ａ内に
充填された穴埋め用樹脂である。基板１２の実装面とは
反対側の面には、従来と同様にして、エポキシ系樹脂等
の熱硬化性樹脂からなる絶縁層（第１の樹脂層）１６を
介してＢＴレジンからなる接着剤層（プリプレグ層）１
７によりヒートシンク１８が固定される。
線パターン１３ａを覆って形成された、感光性樹脂から
なるソルダーレジスト層である。ソルダーレジスト層１
９には従来と同様にフォトリソグラフィー法により透孔
１９ａが形成され、表層配線パターン１３ａのランド部
が露出される。なお、１４ｂはスルーホール１４ａ内に
充填された穴埋め用樹脂である。基板１２の実装面とは
反対側の面には、従来と同様にして、エポキシ系樹脂等
の熱硬化性樹脂からなる絶縁層（第１の樹脂層）１６を
介してＢＴレジンからなる接着剤層（プリプレグ層）１
７によりヒートシンク１８が固定される。
【００１５】本実施の形態で特徴的なのは、上記ソルダ
ーレジスト層１９を覆って第２の樹脂層３２を形成した
点にある。第２の樹脂層３２は、熱膨張係数がソルダー
レジスト層１９の熱膨張係数よりも小さな樹脂を用い
る。第２の樹脂層３２は、スクリーン印刷等により塗布
した後、熱硬化して形成される。前記透孔１９ａに対応
する第２の樹脂層３２の部位にも透孔３２ａが形成され
ている。透孔１９ａ、３２ａ内にはんだボール２０が配
置され、リフローしてランド部に接合することにより半
導体装置用パッケージとして完成される。なお、はんだ
ボールは、半導体チップを搭載して半導体チップを封止
した後に接合してもよい。
ーレジスト層１９を覆って第２の樹脂層３２を形成した
点にある。第２の樹脂層３２は、熱膨張係数がソルダー
レジスト層１９の熱膨張係数よりも小さな樹脂を用い
る。第２の樹脂層３２は、スクリーン印刷等により塗布
した後、熱硬化して形成される。前記透孔１９ａに対応
する第２の樹脂層３２の部位にも透孔３２ａが形成され
ている。透孔１９ａ、３２ａ内にはんだボール２０が配
置され、リフローしてランド部に接合することにより半
導体装置用パッケージとして完成される。なお、はんだ
ボールは、半導体チップを搭載して半導体チップを封止
した後に接合してもよい。
【００１６】表１は、ソルダーレジスト層１９用に使用
できる感光性樹脂の種類と熱膨張係数を示す。表２は、
第２の樹脂層３２に使用できる熱硬化型の樹脂の種類と
熱膨張係数を示す。表３は、基板材料、ヒートシンク材
料の熱膨張係数を示す。表４は、コプラナリティ性を示
すものである。
できる感光性樹脂の種類と熱膨張係数を示す。表２は、
第２の樹脂層３２に使用できる熱硬化型の樹脂の種類と
熱膨張係数を示す。表３は、基板材料、ヒートシンク材
料の熱膨張係数を示す。表４は、コプラナリティ性を示
すものである。
【００１７】
【表１】
【００１８】
【表２】
【００１９】
【表３】
【表４】
【００２０】第１の樹脂層１６は、上記のように熱硬化
型の樹脂を用いると、ヒートシンク１８の接合強度が大
きくなって有利である。また第１の樹脂層１６と第２の
樹脂層３２とは、熱膨張係数が接近した樹脂、好ましく
は同一の材質から成る樹脂を用いるとよい。第１の樹脂
層１６は上記のように、ヒートシンク１８の接合強度の
点から熱硬化型の樹脂を用いるのが好適であるが、第２
の樹脂層３２は、熱膨張係数がソルダーレジスト層１９
の熱膨張係数のものより小さいものであればよく、さら
に好適には第１の樹脂層１６とその熱膨張係数が接近し
た樹脂であればよく、必ずしも熱硬化型の樹脂を用いる
必要はなく、感光性レジストのような樹脂を用いること
もできる。
型の樹脂を用いると、ヒートシンク１８の接合強度が大
きくなって有利である。また第１の樹脂層１６と第２の
樹脂層３２とは、熱膨張係数が接近した樹脂、好ましく
は同一の材質から成る樹脂を用いるとよい。第１の樹脂
層１６は上記のように、ヒートシンク１８の接合強度の
点から熱硬化型の樹脂を用いるのが好適であるが、第２
の樹脂層３２は、熱膨張係数がソルダーレジスト層１９
の熱膨張係数のものより小さいものであればよく、さら
に好適には第１の樹脂層１６とその熱膨張係数が接近し
た樹脂であればよく、必ずしも熱硬化型の樹脂を用いる
必要はなく、感光性レジストのような樹脂を用いること
もできる。
【００２１】上記のように、第２の樹脂層３２に、ソル
ダーレジスト層１９の熱膨張係数よりも小さな熱膨張係
数を有する樹脂を用いることによって、基板１２の反り
を防止できる。表１〜３に示すように、基板１２材料や
ヒートシンク１８の材料は、第１、第２の樹脂層１６、
３２やソルダーレジスト層１９の樹脂材料よりも熱膨張
係数がほぼ１桁ほど小さい（１／４〜１／５程度のもの
もある）。したがって、基板１２の反りの問題は、熱膨
張係数の大きな樹脂材料の配置等による熱収縮のバラン
スに負うところが大きい。
ダーレジスト層１９の熱膨張係数よりも小さな熱膨張係
数を有する樹脂を用いることによって、基板１２の反り
を防止できる。表１〜３に示すように、基板１２材料や
ヒートシンク１８の材料は、第１、第２の樹脂層１６、
３２やソルダーレジスト層１９の樹脂材料よりも熱膨張
係数がほぼ１桁ほど小さい（１／４〜１／５程度のもの
もある）。したがって、基板１２の反りの問題は、熱膨
張係数の大きな樹脂材料の配置等による熱収縮のバラン
スに負うところが大きい。
【００２２】発明者が検討したところ、従来において
は、熱膨張係数が最も大きいソルダーレジスト層１９が
最外層に位置することにより、全体としての熱収縮のバ
ランスがとれずに、基板１２に反りが発生することが判
明した。なお、基板１２の反りは、基板１２とヒートシ
ンク１８とを接着する際に、ＢＴレジンからなる接着剤
層（プリプレグ層）１７を熱硬化させる際の熱履歴を経
ることにより発生しやすい。
は、熱膨張係数が最も大きいソルダーレジスト層１９が
最外層に位置することにより、全体としての熱収縮のバ
ランスがとれずに、基板１２に反りが発生することが判
明した。なお、基板１２の反りは、基板１２とヒートシ
ンク１８とを接着する際に、ＢＴレジンからなる接着剤
層（プリプレグ層）１７を熱硬化させる際の熱履歴を経
ることにより発生しやすい。
【００２３】そこで本実施の形態のように、ソルダーレ
ジスト層１９を覆って、ソルダーレジスト層１９よりも
熱膨張係数の小さな第２の樹脂層３２を設けることによ
って、ソルダーレジスト層１９の熱収縮をある程度抑え
ることができ、これにより反りがほとんど解消できるの
である。特に、第１の樹脂層１６と第２の樹脂層３２と
に、熱膨張係数が接近した樹脂を用いることにより、基
板１２がサンドイッチ構造となり、反りをさらに好適に
解消できる。本実施の形態の場合、表４に示すように、
バンプの高さのバラツキが１００μｍ以内に収まり、コ
プラナリティ性に優れるものとなる。
ジスト層１９を覆って、ソルダーレジスト層１９よりも
熱膨張係数の小さな第２の樹脂層３２を設けることによ
って、ソルダーレジスト層１９の熱収縮をある程度抑え
ることができ、これにより反りがほとんど解消できるの
である。特に、第１の樹脂層１６と第２の樹脂層３２と
に、熱膨張係数が接近した樹脂を用いることにより、基
板１２がサンドイッチ構造となり、反りをさらに好適に
解消できる。本実施の形態の場合、表４に示すように、
バンプの高さのバラツキが１００μｍ以内に収まり、コ
プラナリティ性に優れるものとなる。
【００２４】基板１２の反りの解消の点からは、表層の
樹脂層を、ソルダーレジスト層１９と第２の樹脂層３２
との２層構造に設けることなく、ソルダーレジスト層１
９の代わりに、エポキシ樹脂等からなる第２の樹脂層に
すべて置き換えることが考えられる。しかしながら、ソ
ルダーレジスト層１９が必要なことは次の理由による。
すなわち、ソルダーレジスト層１９に感光性樹脂を用い
てフォトリソグラフィー法により、正確な位置に、かつ
正確な穴径の透孔１９ａを開口できるのである。正確な
穴径の透孔１９ａによりはんだボール２０が正確に位置
決めされて、リフローされることにより、正確な位置に
正確な高さのバンプ形成が可能となるのである。
樹脂層を、ソルダーレジスト層１９と第２の樹脂層３２
との２層構造に設けることなく、ソルダーレジスト層１
９の代わりに、エポキシ樹脂等からなる第２の樹脂層に
すべて置き換えることが考えられる。しかしながら、ソ
ルダーレジスト層１９が必要なことは次の理由による。
すなわち、ソルダーレジスト層１９に感光性樹脂を用い
てフォトリソグラフィー法により、正確な位置に、かつ
正確な穴径の透孔１９ａを開口できるのである。正確な
穴径の透孔１９ａによりはんだボール２０が正確に位置
決めされて、リフローされることにより、正確な位置に
正確な高さのバンプ形成が可能となるのである。
【００２５】ところが、ソルダーレジスト層１９の代わ
りにエポキシ樹脂等からなる第２の樹脂層を形成すると
すれば、熱硬化後の収縮により、正確な位置に正確な穴
径の透孔を形成することができず、バンプの位置や高さ
にバラツキが生じてしまうのである。したがって、本実
施の形態では、感光性樹脂によるソルダーレジスト層１
９は必須である。
りにエポキシ樹脂等からなる第２の樹脂層を形成すると
すれば、熱硬化後の収縮により、正確な位置に正確な穴
径の透孔を形成することができず、バンプの位置や高さ
にバラツキが生じてしまうのである。したがって、本実
施の形態では、感光性樹脂によるソルダーレジスト層１
９は必須である。
【００２６】ヒートシンク１８は、基板１２の片面の全
面に亙って固定してもよいし、図３の例のように、半導
体チップ収納孔１５を覆うだけの、基板１２片面の一部
領域に接合するだけのものであってもよい。この場合、
例えば図２に示すように、基板１２のヒートシンク１８
を接合する面に枠状の導体パターン１３ｃを設けて、こ
の枠状導体パターン１３ｃにヒートシンク１８をはんだ
を用いて接合するようにしてもよい。したがってこの場
合には、接着剤層（プリプレグ層）１７を用いてヒート
シンク１８を接着する必要がないから、基板１２のヒー
トシンクを接合する面に形成された配線パターン１３ｂ
を覆うレジストは、ソルダーレジスト層１９と同じ素材
のソルダーレジスト層に形成してもよい。
面に亙って固定してもよいし、図３の例のように、半導
体チップ収納孔１５を覆うだけの、基板１２片面の一部
領域に接合するだけのものであってもよい。この場合、
例えば図２に示すように、基板１２のヒートシンク１８
を接合する面に枠状の導体パターン１３ｃを設けて、こ
の枠状導体パターン１３ｃにヒートシンク１８をはんだ
を用いて接合するようにしてもよい。したがってこの場
合には、接着剤層（プリプレグ層）１７を用いてヒート
シンク１８を接着する必要がないから、基板１２のヒー
トシンクを接合する面に形成された配線パターン１３ｂ
を覆うレジストは、ソルダーレジスト層１９と同じ素材
のソルダーレジスト層に形成してもよい。
【００２７】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００２８】
【発明の効果】本発明に係る半導体装置用パッケージに
よれば、実装面側の熱膨張係数の最も大きなソルダーレ
ジスト層を覆ってこれよりも熱膨張係数の小さな樹脂層
を設けたことにより、ソルダーレジスト層の熱収縮を抑
制でき、パッケージ本体を構成する樹脂基板の反りを解
消でき、コプラナリティ性に優れる半導体装置用パッケ
ージを提供できる。またソルダーレジスト層に、感光性
樹脂を用いたから、外部接続端子となるバンプを形成す
る透孔の位置および孔径を正確に形成できる。
よれば、実装面側の熱膨張係数の最も大きなソルダーレ
ジスト層を覆ってこれよりも熱膨張係数の小さな樹脂層
を設けたことにより、ソルダーレジスト層の熱収縮を抑
制でき、パッケージ本体を構成する樹脂基板の反りを解
消でき、コプラナリティ性に優れる半導体装置用パッケ
ージを提供できる。またソルダーレジスト層に、感光性
樹脂を用いたから、外部接続端子となるバンプを形成す
る透孔の位置および孔径を正確に形成できる。
【図１】半導体装置用パッケージの部分断面図である。
【図２】ヒートシンクをはんだを用いて固定した実施の
形態の断面図である。
形態の断面図である。
【図３】従来の半導体装置用パッケージの一例を示す断
面図である。
面図である。
【符号の説明】 １２ 基板 １２ａ ＢＴ基材 １２ｂ プリプレグ層 １３、１３ａ、１３ｂ 配線パターン １３ｃ 枠状部 １４ スルーホールめっき被膜 １４ａ スルーホール １５ 半導体チップ収納孔 １６ 第１の樹脂層 １７ 接着剤層 １８ ヒートシンク １９ ソルダーレジスト層 ２０ はんだボール ３０ 半導体装置用パッケージ ３２ 第２の樹脂層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年４月１６日（１９９９．４．１
６）
６）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
Claims (6)
- 【請求項１】 所要の配線パターンが形成されると共
に、半導体チップ収納孔が厚さ方向に貫通して形成され
た基板と、該基板の実装面の反対側の面に開口する半導
体チップ収納孔の開口部を覆って前記基板に接着層によ
り固定されたヒートシンクと、該基板の実装面に形成さ
れた配線パターンの外部接続端子が形成されるランド部
を露出させて前記基板の実装面を覆って形成されたソル
ダーレジスト層とを具備する半導体装置用パッケージに
おいて、 前記ソルダーレジスト層が、感光性レジストを用いて形
成され、 前記ソルダーレジスト層を覆って該ソルダーレジスト層
よりも熱膨張係数の小さな樹脂から成る樹脂層が形成さ
れていることを特徴とする半導体装置用パッケージ。 - 【請求項２】 前記ランド部に、はんだバンプが外部接
続用端子として形成されていることを特徴とする請求項
１記載の半導体装置用パッケージ。 - 【請求項３】 前記樹脂層が、熱硬化性樹脂から成るこ
とを特徴とする請求項１または２記載の半導体装置用パ
ッケージ。 - 【請求項４】 所要の配線パターンが形成されると共
に、半導体チップ収納孔が厚さ方向に貫通して形成され
た基板と、該基板の実装面の反対側の面に開口する半導
体チップ収納孔の開口部を覆って前記基板に第１の樹脂
層を介して接着層により固定されたヒートシンクと、該
基板の実装面に形成された配線パターンの外部接続端子
が形成されるランド部を露出させて前記基板の実装面を
覆って形成されたソルダーレジスト層とを具備する半導
体装置用パッケージにおいて、 前記ソルダーレジスト層が、感光性レジストを用いて形
成され、 前記ソルダーレジスト層を覆って該ソルダーレジスト層
よりも熱膨張係数の小さい樹脂から成る第２の樹脂層が
形成されていることを特徴とする半導体装置用パッケー
ジ。 - 【請求項５】 前記ランド部に、はんだバンプが外部接
続端子として形成されていることを特徴とする請求項４
記載の半導体装置用パッケージ。 - 【請求項６】 前記第２の樹脂層が、熱硬化性樹脂から
成り、第１の樹脂層と同一の材質から成ることを特徴と
する請求項４または５記載の半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01236299A JP3639736B2 (ja) | 1999-01-20 | 1999-01-20 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01236299A JP3639736B2 (ja) | 1999-01-20 | 1999-01-20 | 半導体装置用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216304A true JP2000216304A (ja) | 2000-08-04 |
| JP3639736B2 JP3639736B2 (ja) | 2005-04-20 |
Family
ID=11803173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01236299A Expired - Fee Related JP3639736B2 (ja) | 1999-01-20 | 1999-01-20 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3639736B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7790270B2 (en) | 2006-09-28 | 2010-09-07 | Panasoniic Corporation | Wiring board and semiconductor device |
| EP3051583A4 (en) * | 2013-09-27 | 2017-05-17 | Renesas Electronics Corporation | Semiconductor device and manufacturing method for same |
| CN113808782A (zh) * | 2020-06-16 | 2021-12-17 | 三菱电机株式会社 | 电气设备布线部件 |
-
1999
- 1999-01-20 JP JP01236299A patent/JP3639736B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7790270B2 (en) | 2006-09-28 | 2010-09-07 | Panasoniic Corporation | Wiring board and semiconductor device |
| EP3051583A4 (en) * | 2013-09-27 | 2017-05-17 | Renesas Electronics Corporation | Semiconductor device and manufacturing method for same |
| US9837369B2 (en) | 2013-09-27 | 2017-12-05 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| CN113808782A (zh) * | 2020-06-16 | 2021-12-17 | 三菱电机株式会社 | 电气设备布线部件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3639736B2 (ja) | 2005-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5079475B2 (ja) | 電子部品実装用パッケージ | |
| US5689091A (en) | Multi-layer substrate structure | |
| JP4361826B2 (ja) | 半導体装置 | |
| KR100792352B1 (ko) | 패키지 온 패키지의 바텀기판 및 그 제조방법 | |
| US9484224B2 (en) | Method of fabricating a circuit board structure | |
| JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
| JP5188426B2 (ja) | 半導体装置及びその製造方法、電子装置 | |
| US20080067666A1 (en) | Circuit board structure with embedded semiconductor chip and method for fabricating the same | |
| US20220406734A1 (en) | Flip-chip packaging substrate and method for fabricating the same | |
| US9935053B2 (en) | Electronic component integrated substrate | |
| JP2004281818A (ja) | 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法 | |
| JP2004200201A (ja) | 電子部品内蔵型多層基板 | |
| JP2000003980A (ja) | 半導体搭載用回路基板及びその製造方法 | |
| JP2016504774A (ja) | 超薄型ＰｏＰパッケージ | |
| KR20080031107A (ko) | 반도체 장치 | |
| CN110858576B (zh) | 覆晶封装基板及其制法 | |
| KR20070051165A (ko) | 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법 | |
| KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
| US20230026633A1 (en) | Semiconductor package device and method of manufacturing the same | |
| TW202010075A (zh) | 具有嵌入式被動組件的板 | |
| WO2019111873A1 (ja) | モジュール | |
| JP2000216304A (ja) | 半導体装置用パッケ―ジ | |
| US6191483B1 (en) | Package structure for low cost and ultra thin chip scale package | |
| US20030201544A1 (en) | Flip chip package | |
| TWI566331B (zh) | 封裝模組及其基板結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |