TW202010075A - 具有嵌入式被動組件的板 - Google Patents

Abstract

一種板包括：核心結構；一或多個第一被動組件，嵌入所述核心結構中；第一積層結構，配置於所述核心結構的一側上且包括第一積層層及第一配線層；以及第二積層結構，配置於所述核心結構的另一側上且包括第二積層層及第二配線層。和第一絕緣層接觸的第一核心層的一個表面與和所述第一絕緣層接觸的所述一或多個第一被動組件中的每一者的一個表面共面，被第二絕緣層覆蓋的所述一或多個第一被動組件中的每一者的另一表面與第二核心層間隔開，且所述一或多個第一被動組件電性連接至所述多個第一配線層及所述多個第二配線層中的至少一者。

Description

具有嵌入式被動組件的板

本揭露是有關於一種具有嵌入式被動組件的板，且更具體而言，有關於一種可在上面安裝半導體封裝的具有嵌入式被動組件的板。

近來，一直需要高效能封裝來處理數量呈指數式增長的資料，且除此種改變之外，亦一直需要改善板以及封裝中的被動組件的效能。舉例而言，作為被動組件的電容器需要具有優異高溫可靠性、小尺寸、高電容及低等效串聯電感（equivalent series inductance，ESL）值。ESL值與雜訊及功耗密切相關，且ESL值的降低可改善電容器的效能。此外，可藉由減小電容器與半導體之間的距離來顯著增強ESL降低效果。

在根據相關技術的高效能封裝中，在半導體周圍配置電容器（DSC：晶粒側電容器（die side capacitor）），或者在半導體區域下面的板的焊球附近配置電容器（LSC：接腳側電容器（land side capacitor）），藉此減小電容器與半導體之間的距離。然而，所述距離是數毫米至數十毫米，且因此可能引起寄生電感（parasitic inductance），而不利地影響電源雜訊（power noise）及電源完整性（power integrity）。

本揭露的態樣可提供一種具有嵌入式被動組件的板，所述板可藉由顯著地減小半導體晶片與被動組件之間的距離以減小所述板的寄生電感及阻抗來改善電源完整性，可藉由顯著地減少缺陷（例如，空隙（void）或波狀起伏（undulation））來改善可靠性，且具體而言，即使在其中當嵌入多個被動組件時被動組件的厚度彼此不同的情形中，亦可具有優異的通孔加工及鍍覆質量。

根據本揭露的態樣，一種板包括：核心結構，包括第一絕緣層、第一核心層、一或多個第一被動組件、第二絕緣層、第二核心層及第三絕緣層，所述第一核心層配置於所述第一絕緣層上且包括第一貫穿孔，所述一或多個第一被動組件配置於所述第一貫穿孔中，所述第二絕緣層覆蓋所述一或多個第一被動組件且填充所述第一貫穿孔的至少部分，所述第二核心層配置於所述第二絕緣層上，所述第三絕緣層配置於所述第二核心層上；第一積層結構，配置於所述核心結構的一側上且包括多個第一積層層及多個第一配線層；以及第二積層結構，配置於所述核心結構的另一側上且包括多個第二積層層及多個第二配線層。和所述第一絕緣層接觸的所述第一核心層的一個表面與和所述第一絕緣層接觸的所述一或多個第一被動組件的一個表面共面，被所述第二絕緣層覆蓋的所述一或多個第一被動組件的另一表面與所述第二核心層間隔開，且所述一或多個第一被動組件電性連接至所述多個第一配線層及所述多個第二配線層中的至少一者。

在下文中，現在將參照所附圖式詳細地闡述本揭露的例示性實施例。電子裝置

圖1為示出電子裝置系統的實例的方塊示意圖。

參照圖1，電子裝置1000中可容置主板1010。主板1010可包括物理連接或電性連接至主板1010的晶片相關組件1020、網路相關組件1030、其他組件1040等。該些組件可連接至以下欲闡述的其他組件以形成各種訊號線1090。

晶片相關組件1020可包括：記憶體晶片，例如揮發性記憶體（例如動態隨機存取記憶體（dynamic random access memory，DRAM））、非揮發性記憶體（例如唯讀記憶體（read only memory，ROM））、快閃記憶體等；應用處理器晶片，例如中央處理器（例如，中央處理單元（central processing unit，CPU））、圖形處理器（例如，圖形處理單元（graphics processing unit，GPU））、數位訊號處理器、密碼處理器（cryptographic processor）、微處理器、微控制器等；以及邏輯晶片，例如類比至數位轉換器（analog-to-digital converter，ADC）、應用專用積體電路（application-specific integrated circuit，ASIC）等。然而，晶片相關組件1020並非僅限於此，而是亦可包括其他類型的晶片相關組件。另外，晶片相關組件1020可彼此組合。

網路相關組件1030可包括例如以下協定：無線保真（wireless fidelity，Wi-Fi）（電氣及電子工程師學會（Institute of Electrical And Electronics Engineers，IEEE）802.11家族等）、全球互通微波存取（worldwide interoperability for microwave access，WiMAX）（IEEE 802.16家族等）、IEEE 802.20、長期演進（long term evolution，LTE）、僅支援資料的演進（evolution data only，Ev-DO）、高速封包存取+（high speed packet access +，HSPA+）、高速下行封包存取+（high speed downlink packet access +，HSDPA+）、高速上行封包存取+（high speed uplink packet access +，HSUPA+）、增強型資料GSM環境（enhanced data GSM environment，EDGE）、全球行動通訊系統（global system for mobile communications，GSM）、全球定位系統（global positioning system，GPS）、通用封包無線電服務（general packet radio service，GPRS）、分碼多重存取（code division multiple access，CDMA）、分時多重存取（time division multiple access，TDMA）、數位增強型無線電訊（digital enhanced cordless telecommunications，DECT）、藍芽、3G協定、4G協定及5G協定以及繼上述協定之後指定的任何其他無線協定及有線協定。然而，網路相關組件1030並非僅限於此，而是亦可包括各種其他無線標準或協定或者有線標準或協定。另外，網路相關組件1030可與以上所述的晶片相關組件1020一起彼此組合。

其他組件1040可包括高頻電感器、鐵氧體電感器（ferrite inductor）、功率電感器、鐵氧體珠粒、低溫共燒陶瓷（low temperature co-fired ceramic，LTCC）、電磁干擾（electromagnetic interference，EMI）濾波器、多層陶瓷電容器（multilayer ceramic capacitor，MLCC）等。然而，其他組件1040並非僅限於此，而是亦可包括用於各種其他目的的被動組件等。另外，其他組件1040可與以上所述的晶片相關組件1020或網路相關組件1030一起彼此組合。

視電子裝置1000的類型而定，電子裝置1000可包括可物理連接至或電性連接至主板1010的其他組件，或可不物理連接至或不電性連接至主板1010的其他組件。該些其他組件可包括例如照相機1050、天線1060、顯示器裝置1070、電池1080、音訊編解碼器（圖中未示出）、視訊編解碼器（圖中未示出）、功率放大器（圖中未示出）、羅盤（圖中未示出）、加速度計（圖中未示出）、陀螺儀（圖中未示出）、揚聲器（圖中未示出）、大容量儲存單元（例如硬碟驅動機）（圖中未示出）、光碟（compact disk，CD）驅動機（圖中未示出）、數位多功能光碟（digital versatile disk，DVD）驅動機（圖中未示出）等。然而，該些其他組件並非僅限於此，而是視電子裝置1000的類型等而定亦可包括用於各種目的的其他組件。

電子裝置1000可為智慧型電話、個人數位助理（personal digital assistant，PDA）、數位攝影機、數位照相機（digital still camera）、網路系統、電腦、監視器、平板個人電腦（tablet PC）、膝上型個人電腦、隨身型易網機個人電腦（netbook PC）、電視、視訊遊戲機（video game machine）、智慧型手錶、汽車組件等。然而，電子裝置1000並非僅限於此，而是亦可為處理資料的任何其他電子裝置。

圖2為示出電子裝置的實例的立體示意圖。

參照圖2，電子裝置可為智慧型電話1100。舉例而言，母板1110可容置於智慧型電話1100的本體1101中，且各種電子組件1120可物理連接至或電性連接至母板1110。另外，可物理連接至或電性連接至母板1110或可不物理連接至或不電性連接至母板1110的其他組件（例如照相機1130）可容置於本體1101中。電子組件1120中的一些電子組件可為晶片相關組件，且晶片相關組件中的一些晶片相關組件可為半導體封裝1121。半導體封裝1121可包括有機中介層。此外，儘管未示出，然而半導體封裝1121可安裝於例如球柵陣列（ball grid array，BGA）板等印刷電路板上，以安裝於主板等上。同時，所述電子裝置不必限於智慧型電話1100，而是可為其他電子裝置。具有嵌入式被動組件的板

在下文中，將參照所附圖式闡述一種具有嵌入式被動組件的板，所述板可藉由顯著地減小半導體晶片與被動組件之間的距離以減小所述板的寄生電感及阻抗來改善電源完整性，可藉由顯著地減少缺陷（例如，空隙或波狀起伏）來改善可靠性，且具體而言，即使在其中當嵌入多個被動組件時被動組件的厚度彼此不同的情形中，亦可具有優異的通孔加工及鍍覆質量。

圖3為示出具有嵌入式被動組件的板的實例的剖面示意圖。

參照圖3，根據實例的具有嵌入式被動組件的板100A可包括核心結構110A及配置於核心結構110A的相對側上的第一積層結構120與第二積層結構130。核心結構110A可包括多個核心層111a1及核心層111a2以及多個絕緣層111b1、絕緣層111b2、絕緣層111b3及絕緣層111b4。更具體而言，核心結構110A可包括：第一絕緣層111b1；第一核心層111a1，配置於第一絕緣層111b1上且具有一或多個貫穿孔111a1h；一或多個被動組件112a、被動組件112b及被動組件112c，分別配置於所述一或多個貫穿孔111a1h中的每一者中；第二絕緣層111b2，覆蓋被動組件112a、被動組件112b及被動組件112c且填充貫穿孔111a1h中的每一者的至少部分；第二核心層111a2，配置於第二絕緣層111b2之上；第三絕緣層111b3，配置於第二核心層111a2上；以及第四絕緣層111b4，配置於第二絕緣層111b2與第二核心層111a2之間。此外，核心結構110A可包括：第一核心配線層116a，配置於第一絕緣層111b1的與第一核心層111a1相對的一側上以及第二核心配線層116b，配置於第三絕緣層111b3的與第二核心層111a2相對的一側上。第一核心配線層116a與第二核心配線層116b可藉由貫穿第一核心層111a1及第二核心層111a2以及第一絕緣層111b1、第二絕緣層111b2、第三絕緣層111b3及第四絕緣層111b4中的所有者的貫通孔114電性連接至彼此。被動組件112a、被動組件112b及被動組件112c可分別藉由貫穿第一絕緣層111b1的連接通孔115a、連接通孔115b及連接通孔115c電性連接至第一核心配線層116a。第一積層結構120可包括多個第一積層層121、多個第一配線層122及多個第一配線通孔層123，且第二積層結構130可包括多個第二積層層131、多個第二配線層132及多個第二配線通孔層133。相應的被動組件112a、被動組件112b及被動組件112c藉由第一核心配線層116a或第二核心配線層116b電性連接至第一積層結構120的所述多個第一配線層122或第二積層結構130的所述多個第二配線層132。

在根據相關技術的高效能封裝中，在板上的半導體周圍配置電容器（DSC），或者在半導體區域下面的板的焊球附近配置電容器（LSC），以減小電性距離。然而，所述距離是數毫米至數十毫米，且因此會引起寄生電感，此使得難以達成優異的電源雜訊及電源完整性效果。為解決此種問題，可在半導體區域下面的板中嵌入例如電容器等被動組件。舉例而言，可在板的核心層中嵌入被動組件。詳言之，可在核心層中形成空腔，且可在空腔中配置被動組件並接著以絕緣材料覆蓋被動組件。然而，在此種情形中，在厚核心層的一個側表面附近配置有小尺寸被動組件，且因此難於以絕緣材料填充空腔中的其餘空間，進而使得可能容易出現例如空隙或波狀起伏等缺陷。作為另一選擇，可在板的積層層中嵌入被動組件。然而，在此種情形中，積層層較欲被嵌入的被動組件薄，且即使在積層層堆疊成多層的情形中，堆疊積層層的厚度的累積公差（accumulated tolerance）亦會導致難以管理用於嵌入的空腔的深度。

另一方面，在根據實例的具有嵌入式被動組件的板100A中，核心結構110A包括所述多個核心層111a1及核心層111a2以及所述多個絕緣層111b1、絕緣層111b2、絕緣層111b3及絕緣層111b4。貫穿孔111a1h形成於至少一個核心層111a中，且被動組件112a、被動組件112b及被動組件122c配置於貫穿孔111a1h中且藉由被絕緣材料覆蓋而嵌入。亦即，核心結構110A是藉由以下方式形成：在一個核心層111a1中形成貫穿孔111a1h，所述一個核心層111a1具有與被動組件112a、被動組件112b及被動組件112c中的每一者的厚度相似的厚度（例如，核心層111a1的厚度與被動組件112a、被動組件112b及被動組件112c中的每一者的厚度之間的差為數微米至數十微米）；將被動組件112a、被動組件112b及被動組件112c配置於貫穿孔111a1h中；並且接著以另外一種方式另外堆疊核心層111a2以及絕緣層111b1、絕緣層111b2、絕緣層111b3及絕緣層111b4，以增加核心結構110A的厚度。因此，小尺寸被動組件112a、被動組件112b及被動組件112c配置於在具有相似厚度的核心層111a1中形成的貫穿孔111a1h中且被絕緣材料覆蓋，進而使得可解決上述缺陷（例如空隙或波狀起伏）。另外，藉由另外使用其他核心層111a2以及絕緣層111b1、絕緣層111b2、絕緣層111b3及絕緣層111b4來形成厚的且被形成盡可能對稱的核心結構110A，且因此可在維持剛性及抑制翹曲方面達成優異效果，此與使用一個厚核心層的相關技術的效果類似。

具體而言，在根據實例的具有嵌入式被動組件的板100A中，與第一絕緣層111b1接觸的第一核心層111a1的一個表面與被動組件112a、被動組件112b及被動組件112c中的每一者的一個表面彼此共面，舉例而言，和第一絕緣層接觸的被動組件112a、被動組件112b及被動組件112c中的每一者的電極的一個表面與和第一絕緣層111b1接觸的第二絕緣層111b2的一個表面彼此共面，且同時，被第二絕緣層111b2覆蓋的被動組件112a、被動組件112b及被動組件112c中的每一者的另一表面與第二核心層111a2間隔開預定距離。如可自以下欲闡述的製程中瞭解，在製造核心結構110A的製程中，被動組件112a、被動組件112b及被動組件112c可被配置成使被動組件112a、被動組件112b及被動組件112c中的每一者的一個表面與其中嵌入有被動組件112a、被動組件112b及被動組件112c的第一核心層111a1的一個表面彼此共面，且接著其中嵌入有被動組件112a、被動組件112b及被動組件112c的第一核心層111a1可上下翻轉，以使平坦表面面朝上。在此種情形中，不論被動組件112a、被動組件112b及被動組件112c中的每一者的厚度以及到被動組件112a、被動組件112b及被動組件112c中的每一者的電極的絕緣距離可為均勻的，均可提供其中被動組件112a、被動組件112b及被動組件112c中的每一者的所述一個表面與第一核心層111a1的所述一個表面彼此共面的平坦表面。因此，分別連接至被動組件112a、被動組件112b及被動組件112c的連接通孔115a、連接通孔115b及連接通孔115c的高度可彼此相同。在此種情形中，在形成第一絕緣層111b1、連接通孔115a、連接通孔115b及連接通孔115c以及第一核心配線層116a的製程中，可達成更為優異的通孔加工及鍍覆質量，而無例如空隙或波狀起伏等缺陷。

在下文中，將參考所附圖式更詳細地闡述具有嵌入式被動組件的板100A的配置。

被動組件112a、被動組件112b及被動組件112c嵌入核心結構110A中，且核心結構110A用於增加板的剛性。核心結構110A可包括：第一絕緣層111b1；第一核心層111a1，配置於第一絕緣層111b1上且具有一或多個貫穿孔111a1h；一或多個被動組件112a、被動組件112b及被動組件112c，分別配置於所述一或多個貫穿孔111a1h中；第二絕緣層111b2，覆蓋被動組件112a、被動組件112b及被動組件112c且填充貫穿孔111a1h中的每一者的至少部分；第二核心層111a2，配置於第二絕緣層111b2之上；第三絕緣層111b3，配置於第二核心層111a2上；以及第四絕緣層111b4，配置於第二絕緣層111b2與第二核心層111a2之間。此外，核心結構110A可包括：第一核心配線層116a，配置於第一絕緣層111b1的與第一核心層111a1相對的一側上；以及第二核心配線層116b，配置於第三絕緣層111b3的與第二核心層111a2相對的一側上。第一核心配線層116a與第二核心配線層116b可藉由貫穿第一核心層111a1及第二核心層111a2以及第一絕緣層111b1、第二絕緣層111b2、第三絕緣層111b3及第四絕緣層111b4中的所有者的貫通孔114電性連接至彼此。被動組件112a、被動組件112b及被動組件112c可分別藉由貫穿第一絕緣層111b1的連接通孔115a、連接通孔115b及連接通孔115c電性連接至第一核心配線層116a。

第一核心層111a1及第二核心層111a2可各自增加核心結構110A的剛性。第一核心層111a1及第二核心層111a2中的每一者的材料可為絕緣材料。在此種情形中，所述絕緣材料可為熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合的樹脂或是將熱固性樹脂或熱塑性樹脂連同無機填料浸入例如玻璃纖維（或玻璃布，或玻璃纖維布）等核心材料中的樹脂，例如覆銅層壓基板（copper clad laminate，CCL）或無包覆的CCL（unclad CCL）等。然而，第一核心層111a1及第二核心層111a2的材料並非僅限於此，且第一核心層111a1及第二核心層111a2中的至少一者亦可由不同種類的剛性材料（例如玻璃基板或陶瓷基板）形成。形成於第一核心層111a1中的貫穿孔111a1h可各自為孔洞，所述孔洞被形成為當在平面圖中觀察時連續環繞容置於每一貫穿孔111a1h中的被動組件112a、被動組件112b及被動組件112c。

第一絕緣層111b1、第二絕緣層111b2、第三絕緣層111b3及第四絕緣層111b4可用作在核心結構110A中將層結合至彼此的結合層（bonding layer）。第一絕緣層111b1、第二絕緣層111b2、第三絕緣層111b3及第四絕緣層111b4中的每一者的材料亦可為絕緣材料。在此種情形中，相似地，可使用以下作為所述絕緣材料：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合的樹脂或是將熱固性樹脂或熱塑性樹脂連同無機填料浸入例如玻璃纖維等核心材料中的樹脂，例如預浸體（prepreg，PPG）等。第一絕緣層111b1、第二絕緣層111b2、第三絕緣層111b3及第四絕緣層111b4可以未固化狀態引入並結合，且接著固化成塊（lump）以抑制翹曲。第一絕緣層111b1、第二絕緣層111b2、第三絕緣層111b3及第四絕緣層111b4之間的邊界可為明顯或者可為不明顯。若有必要，則可省略第四絕緣層111b4。

第一核心層111a1與第二核心層111a2可具有實質上相同的厚度。第一絕緣層111b1與第三絕緣層111b3可具有實質上相同的厚度。第一核心層111a1及第二核心層111a2中的每一者的厚度可大於第一絕緣層111b1、第二絕緣層111b2、第三絕緣層111b3及第四絕緣層111b4中的每一者的厚度。此處，第二絕緣層111b2的厚度不包括填充貫穿孔111a1h的第二絕緣層111b2的部分的厚度。亦即，第二絕緣層111b2的厚度意指第一核心層111a1與第四絕緣層111b4之間的第二絕緣層111b2的部分的厚度。核心結構110A被形成為相對於其中心（例如，如上所述的第二絕緣層111b2與第四絕緣層111b4之間的介面）對稱，且因此可有效地抑制翹曲。

被動組件112a、被動組件112b及被動組件112c的數目可為複數個，且所述多個被動組件112a、被動組件112b及被動組件112c可配置於每一貫穿孔111a1h中。被動組件112a、被動組件112b及被動組件112c可彼此相同或彼此不同。被動組件112a、被動組件112b及被動組件112c可為例如電容器、電感器等習知的被動組件。被動組件112a、被動組件112b及被動組件112c的厚度可彼此相同或彼此不同。與第一絕緣層111b1接觸的被動組件112a的一個表面、被動組件112b的一個表面及被動組件112c的一個表面可彼此共面，且被第二絕緣層111b2覆蓋的被動組件112a的另一表面、被動組件112b的另一表面及被動組件112c的另一表面可與第二核心層111a2在物理上間隔開預定距離。被動組件112a、被動組件112b及被動組件112c的電極可分別藉由連接通孔115a、連接通孔115b及連接通孔115c電性連接至第一核心配線層116a。連接通孔115a、連接通孔115b及連接通孔115c的高度可彼此相同。被動組件112a、被動組件112b及被動組件112c中的每一者的厚度可小於第一核心層111a1的厚度。亦即，第一核心層111a1的厚度可大於被動組件112a、被動組件112b及被動組件112c中的每一者的厚度，且第一核心層111a1的厚度與被動組件112a、被動組件112b及被動組件112c中的每一者的厚度之間的差可為數微米至數十微米或以下。

第一核心配線層116a及第二核心配線層116b可視對應層的設計而在核心結構110A中執行各種功能。舉例而言，第一核心配線層116a及第二核心配線層116b可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，第一核心配線層116a及第二核心配線層116b可包括各種接墊。第一核心配線層116a及第二核心配線層116b中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料（具體而言，金屬材料）。

標記圖案116c可配置於被第二絕緣層111b2覆蓋的第一核心層111a1的另一表面上。標記圖案116c可為用於將被動組件112a、被動組件112b及被動組件112c配置於貫穿孔111a1h中的對準標記（align mark）。標記圖案116c中的至少一者可與所述多個第一配線層122及所述多個第二配線層132電性絕緣。舉例而言，標記圖案116c中的至少一者可為離散圖案，且相對於具有嵌入式被動組件的板100A的其他導電圖案、配線層或通孔電性浮置。標記圖案116c的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料（具體而言，金屬材料）。

貫通孔114將第一核心配線層116a與第二核心配線層116b電性連接至彼此。貫通孔114可包括用於接地的通孔、用於電源的通孔、用於訊號的通孔等。貫通孔114中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料（具體而言，金屬材料）。貫通孔114可具有圓柱形形狀。貫通孔114可貫穿核心結構110A。此乃因可省略核心結構110A中的核心配線層。亦即，可省略核心結構110A中的核心配線層，且亦可最小化其他圖案層的數目。此將顯著減少當金屬抑制所吸收水分的運動時導致在層之間生成間隙的情況。此處，最小化數目的圖案層可包括以上所述的標記圖案116c（例如，以設備為目標的設計）以用於加工貫穿孔111a1h並嵌入被動組件112a、被動組件112b及被動組件112c。貫穿孔114可為鍍覆貫穿孔（plated through-hole，PHT），其中金屬材料114a沿著貫穿第一核心層111a1及第二核心層111a2以及第一絕緣層111b1、第二絕緣層111b2、第三絕緣層111b3及第四絕緣層111b4中的所有者的貫通孔孔洞的壁表面以共形方式進行鍍覆。在此種情形中，可以堵封材料（plugging material）114b填充貫通孔孔洞中由金屬材料114a環繞的空間。作為堵封材料114b，可採用例如絕緣材料或導電墨水（conductive ink）等習知的堵封材料。

連接通孔115a、連接通孔115b及連接通孔115c可分別將被動組件112a、被動組件112b及被動組件112c電性連接至第一核心配線層116a。由此，被動組件112a、被動組件112b及被動組件112c可僅在向上方向上分別藉由連接通孔115a、連接通孔115b及連接通孔115c電性連接至核心結構110A中的第一核心配線層116a。連接通孔115a、連接通孔115b及連接通孔115c可各自包括用於接地的通孔、用於電源的通孔、用於訊號的通孔等中的一者。此外，連接通孔115a、連接通孔115b及連接通孔115c中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料（具體而言，金屬材料）。連接通孔115a、連接通孔115b及連接通孔115c中的每一者可具有錐形形狀，所述錐形形狀的錐化方向與第一積層結構120的配線通孔層123的配線通孔的錐化方向相同。

第一積層結構120提供各種配線設計，以使具有嵌入式被動組件的板100A可實質上用作印刷電路板。第一積層結構120可包括所述多個第一積層層121、所述多個第一配線層122及所述多個第一配線通孔層123。第一積層結構120的最上側上可配置有第一鈍化層124。第一鈍化層124可具有暴露出最上第一配線層122的至少部分的多個開口124h，且所述多個開口124h中的每一者中可配置有第一電性連接結構140。

第一積層層121可包含絕緣材料，且可使用以下作為所述絕緣材料，但第一積層層121的材料並非僅限於此：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合或是將熱固性樹脂或熱塑性樹脂浸入由無機填料構成的核心材料中的樹脂，例如味之素積層膜（Ajinomoto build-up film，ABF）等。第一積層層121的數目並無特別限制，而是可視設計細節進行各種設計。第一積層層121之間的邊界可為不明顯或者可為明顯。第一積層層121中的每一者的厚度可小於核心層111a1及核心層111a2中的每一者的厚度。另外，第一積層層121中的每一者的彈性模量可小於核心層111a1及核心層111a2中的每一者的彈性模量。亦即，第一積層層121可被設計成盡可能薄，以便引入所述多個第一配線層122。

第一配線層122可視對應層的設計而執行各種功能。舉例而言，第一配線層122可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，第一配線層122可包括各種接墊。第一配線層122中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料（具體而言，金屬材料）。

第一配線通孔層123將第一配線層122電性連接至彼此。另外，第一配線通孔層110將第一核心配線層116a與第一配線層122電性連接至彼此。第一配線通孔層123亦可各自包括用於接地的通孔、用於電源的通孔、用於訊號的通孔等。此外，第一配線通孔層123中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料（具體而言，金屬材料）。第一配線通孔層123中的每一者的配線通孔可具有錐形形狀，所述錐形形狀的錐化方向與連接通孔115a、連接通孔115b及連接通孔115c中的每一者的錐化方向相同。

第一鈍化層124可保護第一積層層121、第一配線層122及第一配線通孔層123。第一鈍化層124的材料不受特別限制。舉例而言，第一鈍化層124的材料可為絕緣材料，且在此種情形中，可使用阻焊劑作為絕緣材料。然而，第一鈍化層124的材料並非僅限於此，而是亦可為以上所述的預浸體、ABF等。

第一電性連接結構140可用作用於將半導體晶片、半導體封裝等安裝於具有嵌入式被動組件的板100A上的外部連接端子。第一電性連接結構140可由低熔點金屬（例如，焊料（例如錫（Sn）-鋁（Al）-銅（Cu）等））形成。然而，此僅為實例，且第一電性連接結構140的材料並無特別限制。第一電性連接結構140可為接腳、球、引腳等。第一電性連接結構140可具有多層結構或單層結構。當第一電性連接結構140具有多層結構時，第一電性連接結構140可包含銅（Cu）柱及焊料。當第一電性連接結構140具有單層結構時，第一電性連接結構140可包含錫-銀焊料或銅（Cu）。然而，此僅為實例，且第一電性連接結構140並非僅限於此。

第二積層結構130亦提供各種配線設計，以使具有嵌入式被動組件的板100A可實質上用作印刷電路板。第二積層結構130可包括所述多個第二積層層131、所述多個第二配線層132及所述多個第二配線通孔層133。第二積層結構130的最下側上可配置有第二鈍化層134。第二鈍化層134可具有各自暴露出最下第二配線層132的至少部分的多個開口134h。所述多個開口134h中的每一者中可配置有第二電性連接結構150。第二積層結構130可被形成為盡可能地相對於核心結構110A與第一積層結構120對稱。亦即，積層層121的數目及積層層131的數目可彼此相同，配線層122的數目與配線層132的數目可彼此相同。此外，積層層121中的每一者的厚度可與積層層131中的每一者的厚度相同，且配線層122中的每一者的厚度可與配線層132中的每一者的厚度相同。換言之，第一積層結構120與第二積層結構130可藉由積層製程（build-up process）同時形成於核心結構110A的兩側上。

第二積層層131可包含絕緣材料，且可使用以下作為所述絕緣材料，但第二積層層131的材料並非僅限於此：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合或是將熱固性樹脂或熱塑性樹脂浸入由無機填料構成的核心材料中的樹脂，例如味之素積層膜（ABF）等。第二積層層131的數目並無特別限制，而是可視設計細節進行各種設計。第二積層層131之間的邊界可為不明顯或者可為明顯。第二積層層131中的每一者的厚度可小於核心層111a1及核心層111a2中的每一者的厚度。另外，第二積層層131中的每一者的彈性模量可小於核心層111a1及核心層111a2中的每一者的彈性模量。亦即，第二積層層131可被設計成盡可能薄，以便引入所述多個第二配線層132。

第二配線層132亦可視對應層的設計而執行各種功能。舉例而言，第二配線層132可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，第二配線層132可包括各種接墊。第二配線層132中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料（具體而言，金屬材料）。

第二配線通孔層133將相應的第二配線層132電性連接至彼此。另外，第二配線通孔層133將第二核心配線層116b與第二配線層132電性連接至彼此。第二配線通孔層133亦可各自包括用於接地的通孔、用於電源的通孔、用於訊號的通孔等。此外，第二配線通孔層133中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料（具體而言，金屬材料）。第二配線通孔層133中的每一者的配線通孔可具有錐形形狀，所述錐形形狀的錐化方向與連接通孔115a、連接通孔115b及連接通孔115c以及第一配線通孔層123中的每一者的配線通孔的錐化方向相反。

第二鈍化層134可保護第二積層層131、第二配線層132及第二配線通孔層133。第二鈍化層134的材料亦不受特別限制。舉例而言，第二鈍化層134的材料可為絕緣材料，且在此種情形中，可使用阻焊劑作為絕緣材料。然而，第二鈍化層134的材料並非僅限於此，而是亦可為以上所述的預浸體、ABF等。

第二電性連接結構150可用作用於將具有嵌入式被動組件的板100A安裝於電子裝置的主板等上的外部連接端子。第二電性連接結構150亦可由低熔點金屬（例如，焊料（例如錫（Sn）-鋁（Al）-銅（Cu）等））形成。然而，此僅為實例，且第二電性連接結構150的材料並無特別限制。第二電性連接結構150可為接腳、球、引腳等。第二電性連接結構150可具有多層結構或單層結構。當第二電性連接結構150具有多層結構時，第二電性連接結構150可包含銅（Cu）柱及焊料。當第二電性連接結構150具有單層結構時，第二電性連接結構150可包含錫-銀焊料或銅（Cu）。然而，此僅為實例，且第二電性連接端子150並非僅限於此。

圖4至圖9為示出製造圖3所示具有嵌入式被動組件的板的製程的實例的示意圖。

參照圖4，可首先製備作為第一核心層111a1的覆銅層壓基板等。在此種情形中，可在第一核心層111a1的至少一個表面上形成標記圖案116c。接著，可使用雷射鑽（laser drill）、機械鑽（mechanical drill）等在第一核心層111a1中形成一或多個貫穿孔111a1h。接下來，可將膠帶（tape）210貼附至第一核心層111a1的一側，且可使用膠帶210將一或多個被動組件112a、被動組件112b及被動組件112c配置於第一核心層111a1的一或多個貫穿孔111a1h中的每一者中。

參照圖5，可藉由使用銅箔220覆蓋第一核心層111a1及被動組件112a、被動組件112b及被動組件112c並填充貫穿孔111a1h中的每一者的至少部分將第二絕緣層111b2層壓於膠帶210上，且接著可進行固化。接下來，可剝離膠帶210。在剝離膠帶210之後，第一核心層111a1的一個表面、第二絕緣層111b2的一個表面與被動組件112a、被動組件112b及被動組件112c中的每一者的一個表面彼此共面。接著，可藉由蝕刻移除銅箔220。

接著，參照圖6，可堆疊第一銅箔116as及第一絕緣層111b1，以使被動組件112a、被動組件112b及被動組件112c被嵌入，被第二絕緣層111b2覆蓋的第一核心層111a1、第四絕緣層111b4、第二核心層111a2、第三絕緣層111b3及第二銅箔116bs可以此次序共同堆疊，藉此形成以上所述核心結構110A的基礎結構。第一絕緣層111b1、第三絕緣層111b3及第四絕緣層111b4可使用處於未固化狀態的預浸體引入，且第二核心層111a2可使用無包覆的CCL引入。

接著，參照圖7，可使用機械鑽、雷射鑽等形成貫穿核心結構110A的所製備基礎結構的貫通孔孔洞114h。另外，可形成貫穿第一絕緣層111b1且暴露出被動組件112a、被動組件112b及被動組件112c的相應電極的通孔孔洞115ah、通孔孔洞115bh及通孔孔洞115ch。接著，可藉由鍍覆、堵封等使用第一銅箔116as及第二銅箔116bs作為晶種層（seed layer）來形成貫通孔114、連接通孔115a、連接通孔115b及連接通孔115c以及第一核心配線層116a及第二核心配線層116b。可藉由一系列製程形成核心結構110A。

接著，參照圖8，分別在核心結構110A的相對側上形成第一積層層121與第二積層層131。可藉由層壓且接著固化ABF等來形成第一積層層121及第二積層層131。接著，可藉由使用雷射鑽、機械鑽等分別在第一積層層121及第二積層層131中形成通孔孔洞123h及通孔孔洞133h。接著，可藉由鍍覆等形成第一配線通孔層123及第二配線通孔層133以及第一配線層122及第二配線層132。

接著，參照圖9，藉由重覆以上所述的一系列製程，可應需形成盡可能多的第一積層層121及第二積層層131、第一配線層122及第二配線層132以及第一配線通孔層123及第二配線通孔層133。接著，相似地，可藉由層壓且接著視需要固化ABF等形成第一鈍化層124及第二鈍化層134，藉此形成第一積層結構120及第二積層結構130。另外，可形成第一電性連接金屬140及第二電性連接金屬150，且接著可執行迴流製程（reflow process），藉此獲得根據以上所述實例的具有嵌入式被動組件的板100A。

圖10為示出具有嵌入式被動組件的板的另一實例的剖面示意圖。

參照圖10，相較於根據以上所述實例的具有嵌入式被動組件的板100A，在根據另一實例的具有嵌入式被動組件的板100B中，厚度彼此不同的被動組件112a、被動組件112b及被動組件112c可配置並嵌入於核心結構110B的第一核心層111a1的貫穿孔111a1h中。由此，即使在被動組件112a、被動組件112b及被動組件112c的厚度彼此不同的情形中，各自和第一絕緣層111b1接觸的被動組件112a的一個表面、被動組件112b的一個表面及被動組件112c的一個表面可彼此共面，且可與各自和第一絕緣層111b1接觸的第一核心層111a1的一個表面及第二絕緣層111b2的一個表面共面。然而，各自被第二絕緣層111b2覆蓋的被動組件112a的另一表面、被動組件112b的另一表面及被動組件112c的另一表面可位於不同的水平高度上。由此，即使在被動組件112a、被動組件112b及被動組件112c的厚度彼此不同的情形中，亦可無任何困難地提供平坦表面，且因此可達成更為優異的通孔加工及鍍覆質量，而無缺陷（例如在形成第一絕緣層111b1、連接通孔115a、連接通孔115b及連接通孔115c以及第一核心配線層116a的製程中的空隙或波狀起伏）。其他配置的說明與以上參照圖3至圖9所述說明重疊，且因此被省略。

圖11為示出具有嵌入式被動組件的板的另一實例的剖面示意圖。

參照圖11，相較於根據以上所述實例的具有嵌入式被動組件的板100A，在根據另一實例的具有嵌入式被動組件的板100C中，核心結構110C可更包括配置於第三絕緣層111b3上的第三核心層111a3及配置於第三核心層111a3上的第五絕緣層111b5。亦即，為增加核心結構110C的厚度，可藉由另外貼附無包覆的CCL等來引入第三核心層111a3。在此種情形中，可引入較厚的核心結構110C。同時，根據另一實例的具有嵌入式被動組件的板100B的說明亦可應用於根據另一實例的具有嵌入式被動組件的板100C。其他配置的說明與以上參照圖3至圖10所述說明重疊，且因此被省略。

圖12為示出具有嵌入式被動組件的板的另一實例的剖面示意圖。

參照圖12，相較於根據上述實例的具有嵌入式被動組件的板100A，在根據另一實例的具有嵌入式被動組件的板100D中，核心結構110D的第二核心層111a2可包括一或多個貫穿孔111a2h，且所述一或多個貫穿孔111a2h中的每一者中配置有一或多個被動組件112d、112e及112f。在此種情形中，在核心結構110D中，在第二絕緣層111b2與第二核心層111a2之間可配置第四絕緣層111b4，以分別覆蓋第二核心層111a2及被動組件112d、被動組件112e及被動組件112f，且填充第二貫穿孔111a2h中的每一者的至少部分。若有必要，則在第二絕緣層111b2與第四絕緣層111b4之間可另外配置第五絕緣層111b5。另外，核心結構110D可更包括連接通孔115d、連接通孔115e及連接通孔115f，連接通孔115d、連接通孔115e及連接通孔115f各自貫穿第三絕緣層111b3且將第二核心配線層116b分別與被動組件112d、被動組件112e及被動組件112f電性連接。此外，各自和第三絕緣層111b3接觸的被動組件112d的一個表面、被動組件112e的一個表面及被動組件112f的一個表面可彼此共面，且可與各自和第三絕緣層111b3接觸的第二核心層111a2的一個表面及第四絕緣層111b4的一個表面共面。被第四絕緣層111b4覆蓋的被動組件112d的另一表面、被動組件112e的另一表面及被動組件112f的另一表面可各自與第一核心層111a1間隔開預定距離。另外，連接通孔115d、連接通孔115e及連接通孔115f的高度可彼此相同。因此，在形成第三絕緣層111b3、連接通孔115d、連接通孔115e及連接通孔115f以及第二核心配線層116b的製程中，亦可達成更為優異的通孔加工及鍍覆質量，而無例如空隙或波狀起伏等缺陷。形成於第二核心層111a2中的貫穿孔111a2h可各自為形成為當在平面圖中觀察時連續環繞容置於每一貫穿孔111a2h中的被動組件112d、被動組件112e及被動組件112f的孔洞。另外，連接通孔115d、連接通孔115e及連接通孔115f可具有錐形形狀，所述錐形形狀的錐化方向與連接通孔115a、連接通孔115b及連接通孔115c中的每一者的錐化方向相反。同時，根據另一實例的具有嵌入式被動組件的板100B及根據另一實例的具有嵌入式被動組件的板100C的說明亦可應用於根據另一實例的具有嵌入式被動組件的板100D。其他配置的說明與以上參照圖3至圖11所述說明重疊，且因此被省略。

圖13為示出半導體封裝安裝於具有嵌入式被動組件的板上的情形的實例的剖面示意圖。

參照圖13，在根據實例的具有嵌入式被動組件的板100A被用作BGA板的情形中，在具有嵌入式被動組件的板100A上可安裝其中第一半導體晶片311、第二半導體晶片312及第三半導體晶片313安裝於中介層314上且電性連接至彼此的半導體封裝300。此處，作為代替，配置於根據相關技術的BGA板上的DSC 400及LSC 450可作為被動組件112a、被動組件112b及被動組件112c嵌入具有嵌入式被動組件的板100A中，以經由第一積層結構120的所述多個第一配線層122等以非常短的電性通路電性連接至半導體封裝300的第一半導體晶片311、第二半導體晶片312及第三半導體晶片313。同時，第一半導體晶片311可為應用專用積體電路（application specific integrated circuit，ASIC）以及第二半導體晶片312及第三半導體晶片313可為高頻寬記憶體（high bandwidth memory，HBM）。然而，第一半導體晶片311、第二半導體晶片312及第三半導體晶片313並非僅限於此。同時，半導體封裝300亦可以實質上相同的方式安裝於根據其他實例的具有嵌入式被動組件的板100B、具有嵌入式被動組件的板100C及具有嵌入式被動組件的板100D上。

圖14為示出半導體晶片安裝於具有嵌入式被動組件的板上的情形的實例的剖面示意圖。

參照圖14，在根據實例的具有嵌入式被動組件的板100A被用作BGA板的情形中，在具有嵌入式被動組件的板100A上可安裝封裝式半導體晶片350。此處，作為代替，配置於根據相關技術的BGA板上的DSC 400及LSC 450可作為被動組件112a、被動組件112b及被動組件112c嵌入具有嵌入式被動組件的板100A中，以經由第一積層結構120的所述多個第一配線層122等以非常短的電性通路電性連接至封裝式半導體晶片350中的半導體晶片351。同時，半導體晶片351可為中央處理單元（CPU），但並非僅限於此。同時，封裝式半導體晶片350亦可以實質上相同的方式安裝於根據其他實例的具有嵌入式被動組件的板100B、具有嵌入式被動組件的板100C及具有嵌入式被動組件的板100D上。

圖15示意性地表示具有嵌入式被動組件的板的效果。

參照圖15，在使用具有嵌入式被動組件的板100A、具有嵌入式被動組件的板100B、具有嵌入式被動組件的板100C或具有嵌入式被動組件的板100D代替根據相關技術的BGA板（如圖13或圖14中所示）的情形中，被動組件112a、被動組件112b及被動組件112c嵌入具有嵌入式被動組件的板100A中、具有嵌入式被動組件的板100B中、具有嵌入式被動組件的板100C或具有嵌入式被動組件的板100D中以便以非常短的電性通路電性連接至半導體晶片。因此，相較於使用DSC及LSC的情形，可減小晶片與電容器之間的距離，進而使得可有效地減小板的寄生電感及阻抗。因此，可有效地改善電源完整性特性。

如上所述，根據本揭露中的例示性實施例，可提供一種具有嵌入式被動組件的板，所述板可藉由顯著地減小半導體晶片與被動組件之間的距離以減小所述板的寄生電感及阻抗來改善電源完整性，可藉由顯著地減少缺陷（例如，空隙或波狀起伏）來改善可靠性，且具體而言，即使在其中當嵌入多個被動組件時被動組件的厚度彼此不同的情形中，亦可具有優異的通孔加工及鍍覆質量。

在本揭露中，本文中的用語「共面」（其意指組件位於實質上相同的水平高度上）是以下一種概念：其不僅包括組件位於完全相同的水平高度上的情形，而且包括由於製程中的誤差而使組件位於輕微不同的水平高度上的情形。此外，本文中的片語「相同的高度」是以下一種概念：其不僅包括組件的高度彼此完全相同的情形，而且包括由於製程中的誤差而在組件的高度之間存在輕微差異的情形。亦即，片語「相同的高度」意指組件的高度實質上彼此相同。

在本文中，為方便起見，下側、下部部分、下表面等用於指代相對於所述圖式的剖面朝向包括有機中介層的半導體封裝的安裝表面的方向，而上側、上部部分、上表面等用於指代與所述方向相反的方向。然而，定義該些方向是為了方便闡釋，且本申請專利範圍並不受如上所述所定義的方向特別限制。

儘管以上已示出並闡述了例示性實施例，然而對於熟習此項技術者而言將顯而易見，在不背離由隨附申請專利範圍界定的本發明的範圍的條件下，可作出潤飾及變型。

100A、100B、100C、100D‧‧‧板 110A、110B、110C‧‧‧核心結構 111a1‧‧‧核心層/第一核心層 111a1h‧‧‧貫穿孔 111a2‧‧‧核心層/第二核心層 111a2h‧‧‧貫穿孔/第二貫穿孔 111a3‧‧‧第三核心層 111b1‧‧‧絕緣層/第一絕緣層 111b2‧‧‧絕緣層/第二絕緣層 111b3‧‧‧絕緣層/第三絕緣層 111b4‧‧‧絕緣層/第四絕緣層 111b5‧‧‧第五絕緣層 112a、112b、112c、112d、112e、112f‧‧‧被動組件 114‧‧‧貫通孔 114a‧‧‧金屬材料 114b‧‧‧堵封材料 114h‧‧‧貫通孔孔洞 115a、115b、115c、115d、115e、115f‧‧‧連接通孔 115ah、115bh、115ch、123h、133h‧‧‧通孔孔洞 116a‧‧‧第一核心配線層 116as‧‧‧第一銅箔 116b‧‧‧第二核心配線層 116bs‧‧‧第二銅箔 116c‧‧‧標記圖案 120‧‧‧第一積層結構 121‧‧‧積層層/第一積層層 122‧‧‧配線層/第一配線層 123‧‧‧配線通孔層/第一配線通孔層 124‧‧‧第一鈍化層 124h、134h‧‧‧開口 130‧‧‧第二積層結構 131‧‧‧積層層/第二積層層 132‧‧‧配線層/第二配線層 133‧‧‧第二配線通孔層 134‧‧‧第二鈍化層 140‧‧‧第一電性連接結構 150‧‧‧第二電性連接結構 210‧‧‧膠帶 220‧‧‧銅箔 300、1121‧‧‧半導體封裝 311‧‧‧第一半導體晶片 312‧‧‧第二半導體晶片 313‧‧‧第三半導體晶片 314‧‧‧中介層 350‧‧‧封裝式半導體晶片 351‧‧‧半導體晶片 400‧‧‧晶粒側電容器（DSC） 450‧‧‧接腳側電容器（LSC） 1000‧‧‧電子裝置 1010‧‧‧主板 1020‧‧‧晶片相關組件 1030‧‧‧網路相關組件 1040‧‧‧其他組件 1050、1130‧‧‧照相機 1060‧‧‧天線 1070‧‧‧顯示器裝置 1080‧‧‧電池 1090‧‧‧訊號線 1100‧‧‧智慧型電話 1101‧‧‧本體 1110‧‧‧母板 1120‧‧‧電子組件

藉由結合所附圖式閱讀以下詳細說明，將更清楚地理解本發明的以上及其他態樣、特徵及優點，在所附圖式中： 圖1為示出電子裝置系統的實例的方塊示意圖。 圖2為示出電子裝置的實例的立體示意圖。 圖3為示出具有嵌入式被動組件的板的實例的剖面示意圖。 圖4至圖9為示出製造圖3所示具有嵌入式被動組件的板的製程的實例的示意圖。 圖10為示出具有嵌入式被動組件的板的另一實例的剖面示意圖。 圖11為示出具有嵌入式被動組件的板的另一實例的剖面示意圖。 圖12為示出具有嵌入式被動組件的板的另一實例的剖面示意圖。 圖13為示出半導體封裝安裝於具有嵌入式被動組件的板上的情形的實例的剖面示意圖。 圖14為示出半導體晶片安裝於具有嵌入式被動組件的板上的情形的實例的剖面示意圖。 圖15示意性地表示具有嵌入式被動組件的板的效果。

111a1‧‧‧核心層/第一核心層

111a1h‧‧‧貫穿孔

111a2‧‧‧核心層/第二核心層

111b1‧‧‧絕緣層/第一絕緣層

111b2‧‧‧絕緣層/第二絕緣層

111b3‧‧‧絕緣層/第三絕緣層

111b4‧‧‧絕緣層/第四絕緣層

112a、112b、112c‧‧‧被動組件

116as‧‧‧第一銅箔

116bs‧‧‧第二銅箔

116c‧‧‧標記圖案

Claims (17)

1. 一種板，包括： 核心結構，包括第一絕緣層、第一核心層、一或多個第一被動組件、第二絕緣層、第二核心層及第三絕緣層，所述第一核心層配置於所述第一絕緣層上且包括第一貫穿孔，所述一或多個第一被動組件配置於所述第一貫穿孔中，所述第二絕緣層覆蓋所述一或多個第一被動組件且填充所述第一貫穿孔的至少部分，所述第二核心層配置於所述第二絕緣層上，所述第三絕緣層配置於所述第二核心層上； 第一積層結構，配置於所述核心結構的一側上且包括多個第一積層層及多個第一配線層；以及 第二積層結構，配置於所述核心結構的另一側上且包括多個第二積層層及多個第二配線層， 其中和所述第一絕緣層接觸的所述第一核心層的一個表面與和所述第一絕緣層接觸的所述一或多個第一被動組件中的每一者的一個表面共面，被所述第二絕緣層覆蓋的所述一或多個第一被動組件中的每一者的另一表面與所述第二核心層間隔開，且所述一或多個第一被動組件電性連接至所述多個第一配線層及所述多個第二配線層中的至少一者。
2. 如申請專利範圍第1項所述的板，其中和所述第一絕緣層接觸的所述第二絕緣層的一個表面與和所述第一絕緣層接觸的所述第一核心層及所述一或多個第一被動組件中的每一者的一個表面共面。
3. 如申請專利範圍第2項所述的板，其中所述第一核心層具有等於或大於所述一或多個第一被動組件中的每一者的厚度的厚度。
4. 如申請專利範圍第1項所述的板，其中所述一或多個第一被動組件包括第1-1被動組件及第1-2被動組件，且 和所述第一絕緣層接觸的所述第1-1被動組件的一個表面與和所述第一絕緣層接觸的所述第1-2被動組件的一個表面彼此共面。
5. 如申請專利範圍第4項所述的板，其中所述第1-1被動組件與所述第1-2被動組件具有彼此不同的厚度，且 被所述第二絕緣層覆蓋的所述第1-1被動組件的另一表面與被所述第二絕緣層覆蓋的所述第1-2被動組件的另一表面位於不同的水平高度上。
6. 如申請專利範圍第4項所述的板，其中所述核心結構更包括第一核心配線層、第1-1連接通孔及第1-2連接通孔，所述第一核心配線層配置於所述第一絕緣層的與所述第一核心層相對的一側上，所述第1-1連接通孔及所述第1-2連接通孔各自貫穿所述第一絕緣層且分別將所述第一核心配線層電性連接至所述第1-1被動組件及所述第1-2被動組件， 所述第一核心配線層電性連接至所述多個第一配線層，且 所述第1-1連接通孔與所述第1-2連接通孔具有相同的高度。
7. 如申請專利範圍第6項所述的板，其中所述核心結構更包括第二核心配線層及貫通孔，所述第二核心配線層配置於所述第三絕緣層的與所述第二核心層相對的一側上，所述貫通孔貫穿所述第一絕緣層、所述第一核心層、所述第二絕緣層、所述第二核心層及所述第三絕緣層中的所有者且將所述第一核心配線層與所述第二核心配線層電性連接至彼此，且 所述第二核心配線層電性連接至所述多個第二配線層。
8. 如申請專利範圍第1項所述的板，其中所述核心結構更包括配置於被所述第二絕緣層覆蓋的所述第一核心層的所述另一表面上的標記圖案，且 所述標記圖案中的至少一者與所述多個第一配線層及所述多個第二配線層電性絕緣。
9. 如申請專利範圍第1項所述的板，其中所述第一核心層及所述第二核心層各自具有大於所述第一積層層及所述第二積層層中的每一者的厚度的厚度。
10. 如申請專利範圍第9項所述的板，其中所述第一核心層及所述第二核心層各自具有大於所述第一積層層及所述第二積層層中的每一者的彈性模量的彈性模量。
11. 如申請專利範圍第1項所述的板，其中所述核心結構更包括配置於所述第三絕緣層上的第三核心層及配置於所述第三核心層上的第四絕緣層。
12. 如申請專利範圍第1項所述的板，其中所述第二核心層包括第二貫穿孔，且 所述板更包括配置於所述第二貫穿孔中的一或多個第二被動組件。
13. 如申請專利範圍第12項所述的板，其中所述一或多個第二被動組件包括第2-1被動組件及第2-2被動組件， 所述核心結構更包括第四絕緣層、第二核心配線層以及第2-1連接通孔及第2-2連接通孔，所述第四絕緣層配置於所述第二絕緣層與所述第二核心層之間，以覆蓋所述一或多個第二被動組件且填充所述第二貫穿孔的至少部分，所述第二核心配線層配置於所述第三絕緣層的與所述第二核心層相對的一側上，所述第2-1連接通孔及所述第2-2連接通孔各自貫穿所述第三絕緣層且分別將所述第二核心配線層電性連接至所述第2-1被動組件及所述第2-2被動組件， 所述第二核心配線層電性連接至所述多個第二配線層， 和所述第三絕緣層接觸的所述第2-1被動組件的一個表面及和所述第三絕緣層接觸的所述第2-2被動組件的一個表面與和所述第三絕緣層接觸的所述第二核心層的一個表面共面， 被所述第四絕緣層覆蓋的所述第2-1被動組件的另一表面及被所述第四絕緣層覆蓋的所述第2-2被動組件的另一表面各自與所述第一核心層間隔開，且 所述第2-1連接通孔與所述第2-2連接通孔具有相同的高度。
14. 如申請專利範圍第1項所述的板，更包括半導體封裝，所述半導體封裝配置於所述第一積層結構的與所述核心結構相對的一側上， 其中所述一或多個第一被動組件藉由所述多個第一配線層電性連接至所述半導體封裝。
15. 如申請專利範圍第1項所述的板，更包括半導體晶片，所述半導體晶片配置於所述第一積層結構的與所述核心結構相對的一側上， 其中所述一或多個第一被動組件藉由所述多個第一配線層電性連接至所述半導體晶片。
16. 如申請專利範圍第1項所述的板，更包括多個電性連接金屬，所述多個電性連接金屬配置於所述第二積層結構的與所述核心結構相對的一側上， 其中所述一或多個第一被動組件藉由所述多個第一配線層及所述多個第二配線層電性連接至所述多個電性連接金屬中的至少一者。
17. 如申請專利範圍第1項所述的板，其中所述第一積層結構包括第一通孔，所述第一通孔貫穿所述多個第一積層層且分別連接至所述多個第一配線層， 所述第二積層結構包括第二通孔，所述第二通孔貫穿所述多個第二積層層且分別連接至所述多個第二配線層，且 所述第一通孔與所述第二通孔在相反的方向上錐化。

Images