KR20200020563A

KR20200020563A - 수동부품 내장기판

Info

Publication number: KR20200020563A
Application number: KR1020180118461A
Authority: KR
Inventors: 조정현; 허영식; 소원욱; 고경환; 백용호; 이용덕
Original assignee: 삼성전자주식회사
Priority date: 2018-08-16
Filing date: 2018-10-04
Publication date: 2020-02-26
Also published as: TW202010075A; KR102164793B1; TWI764033B

Abstract

본 개시는 제1절연층, 상기 제1절연층 상에 배치되며 하나 이상의 제1관통홀을 갖는 제1코어층, 상기 제1관통홀에 배치된 하나 이상의 제1수동부품, 상기 제1수동부품을 덮으며 상기 제1관통홀의 적어도 일부를 채우는 제2절연층, 상기 제2절연층 상에 배치된 제2코어층, 및 상기 제2코어층 상에 배치된 제3절연층을 포함하며, 상기 제1코어층의 상기 제1절연층과 접하는 일면 및 상기 제1수동부품의 상기 제1절연층과 접하는 일면은 서로 코플래너하며, 상기 제1수동부품의 상기 제2절연층으로 덮이는 타면은 상기 제2코어층과 소정거리 이격된, 코어구조체; 상기 코어구조체의 일측에 배치되며, 복수의 제1빌드업층 및 복수의 제1배선층을 포함하는 제1빌드업구조체; 및 상기 코어구조체의 타측에 배치되며, 복수의 제2빌드업층 및 복수의 제2배선층을 포함하는 제2빌드업구조체; 를 포함하며, 상기 제1수동부품은 상기 복수의 제1 및 제2배선층 중 적어도 하나와 전기적으로 연결된, 수동부품 내장기판에 관한 것이다.

Description

수동부품 내장기판{PRINTED CIRCUIT BOARD WITH EMBEDDED PASSIVE COMPONENT}

본 개시는 수동부품 내장기판, 보다 구체적으로는 반도체 패키지가 실장 될 수 있는 수동부품 내장기판에 관한 것이다.

최근 기하급수적으로 증가된 데이터를 처리하기 위해 고성능 패키지가 요구되고 있으며, 이러한 변화와 더불어 패키지 내의 기판과 수동부품들도 성능 향상을 요구 받고 있다. 예컨대, 수동부품 중 캐패시터는 고온 고신뢰성, 소형화, 고용량화, 및 Low ESL 성능 향상이 요구된다. 이 중 ESL 값은 노이즈 및 전력 소모와 밀접한 관계가 있으며, 이 값을 단순히 캐패시터 성능 향상만으로 끝내기보다는 반도체와 거리를 가깝게 함으로써 ESL 감소 효과를 좀 더 극대화 할 수가 있다.

기존의 고성능 패키지는 캐패시터를 반도체 주변에 배치(DSC: Die Side Capacitor)하거나, 반도체 영역 아래의 기판 솔더볼 쪽에 배치(LSC: Land Side Capacitor)하여, 거리를 줄이는 것을 도모하였다. 다만, 이 또한 거리가 수 내지 수십 미리미터이며 이로 인한 기생 인덕턴스 발생으로 파워 노이즈(Power Noise) 및 파워 인테그리티(Power Integrity) 측면에서 좋지 않은 영향을 주고 있다.

본 개시의 여러 목적 중 하나는 반도체칩과 수동부품 사이의 거리를 최소화하여 기판 기생 인덕턴스 및 임피던스를 줄여 파워 인데그리티를 향상시킬 수 있으며, 그럼에도 보이드나 언듈레이션과 같은 불량의 문제를 최소화하여 신뢰성을 도모할 수 있고, 특히 다수의 수동부품 내장시 부품의 두께가 다르더라도 우수한 비아 가공 및 도금 품질을 가질 수 있는, 수동부품 내장기판을 제공하는 것이다.

본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 복수의 코어층과 복수의 절연층을 교대로 적층하여 코어구조체를 형성하되, 코어구조체 내에 수동부품이 내장되도록 형성하며, 이때 수동부품이 내장된 코어층의 경우 코어층의 일면과 수동부품의 일면이 코플래너 하도록 배치하고, 이후 적층 공정 과정에서 상/하 반전 후 적층을 함으로써 의도적으로 코플래너한 편평한 면이 외부로 향하도록 하며, 이후 코어구조체의 상/하에 빌드업층을 형성하여 인쇄회로기판을 구현하는 것이다.

예를 들면, 본 개시의 일례에 따른 수동부품 내장기판은, 제1절연층, 상기 제1절연층 상에 배치되며 하나 이상의 제1관통홀을 갖는 제1코어층, 상기 제1관통홀에 배치된 하나 이상의 제1수동부품, 상기 제1수동부품을 덮으며 상기 제1관통홀의 적어도 일부를 채우는 제2절연층, 상기 제2절연층 상에 배치된 제2코어층, 및 상기 제2코어층 상에 배치된 제3절연층을 포함하며, 상기 제1코어층의 상기 제1절연층과 접하는 일면 및 상기 제1수동부품의 상기 제1절연층과 접하는 일면은 서로 코플래너하며, 상기 제1수동부품의 상기 제2절연층으로 덮이는 타면은 상기 제2코어층과 소정거리 이격된, 코어구조체; 상기 코어구조체의 일측에 배치되며, 복수의 제1빌드업층 및 복수의 제1배선층을 포함하는 제1빌드업구조체; 및 상기 코어구조체의 타측에 배치되며, 복수의 제2빌드업층 및 복수의 제2배선층을 포함하는 제2빌드업구조체; 를 포함하며, 상기 제1수동부품은 상기 복수의 제1 및 제2배선층 중 적어도 하나와 전기적으로 연결된 것일 수 있다.

본 개시의 여러 효과 중 일 효과로서 반도체칩과 수동부품 사이의 거리를 최소화하여 기판 기생 인덕턴스 및 임피던스를 줄여 파워 인데그리티를 향상시킬 수 있으며, 그럼에도 보이드나 언듈레이션과 같은 불량의 문제를 최소화하여 신뢰성을 도모할 수 있고, 특히 다수의 수동부품 내장시 부품의 두께가 다르더라도 우수한 비아 가공 및 도금 품질을 가질 수 있는, 수동부품 내장기판을 제공할 수 있다.

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 수동부품 내장기판의 일례를 개략적으로 나타낸 단면도다.
도 4 내지 9는 도 3의 수동부품 내장기판의 제조 일례를 개략적으로 나타낸 공정도다.
도 10은 수동부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 11은 수동부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 12는 수동부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 13은 수동부품 내장기판 상에 반도체 패키지가 배치된 경우의 일례를 개략적으로 나타낸 단면도다.
도 14는 수동부품 내장기판 상에 반도체칩이 배치된 경우의 일례를 개략적으로 나타낸 단면도다.
도 15는 수동부품 내장기판의 일 효과를 개략적으로 나타낸다.

이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.

전자기기

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.

도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.

칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.

네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.

기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.

전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.

전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.

도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.

도면을 참조하면, 전자기기는 스마트 폰(1100)일 수 있다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 마더보드(1110)가 수용되어 있으며, 마더보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 마더보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 이들 중 일부는 반도체 패키지(1121)일 수 있다. 반도체 패키지(1121)는 유기 인터포저를 포함할 수 있다. 또한, 메인보드 등에 실장되기 위하여, 도면에는 도시되지 않았으나, 볼 그리드 어레이 기판 등의 인쇄회로기판에 실장된 것일 수 있다. 한편, 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 다른 전자기기일 수도 있음은 물론이다.

수동부품 내장기판

이하에서는, 반도체칩과 수동부품 사이의 거리를 최소화하여 기판 기생 인덕턴스 및 임피던스를 줄여 파워 인데그리티를 향상시킬 수 있으며, 그럼에도 보이드나 언듈레이션과 같은 불량의 문제를 최소화하여 신뢰성을 도모할 수 있고, 특히 다수의 수동부품 내장시 부품의 두께가 다르더라도 우수한 비아 가공 및 도금 품질을 가질 수 있는, 수동부품 내장기판에 대하여 도면을 참조하여 설명한다.

도 3은 수동부품 내장기판의 일례를 개략적으로 나타낸 단면도다.

도면을 참조하면, 일례에 따른 수동부품 내장기판(100A)은 코어구조체(110A)와 코어구조체(110A)의 양측에 배치된 제1 및 제2빌드업구조체(120, 130)를 포함한다. 코어구조체(110A)는 복수의 코어층(111a1, 111a2)과 복수의 절연층(111b1, 111b2, 111b3, 111b4)을 포함한다. 보다 구체적으로, 코어구조체(110A)는 제1절연층(111b1), 제1절연층(111b1) 상에 배치되며 하나 이상의 관통홀(111a1h)을 갖는 제1코어층(111a1), 하나 이상의 관통홀(111a1h)에 각각 배치된 하나 이상의 수동부품(112a, 112b, 112c), 수동부품(112a, 112b, 112c) 각각을 덮으며 관통홀(111a1h) 각각의 적어도 일부를 채우는 제2절연층(111b2), 제2절연층(111b2) 상에 배치된 제2코어층(111a2), 제2코어층(111a2) 상에 배치된 제3절연층(111b3), 및 제2절연층(111b2) 및 제2코어층(111a2) 사이에 배치된 제4절연층(111b4)을 포함한다. 또한, 코어구조체(110A)는 제1절연층(111b1)의 제1코어층(111a1)이 배치된 측의 반대측 상에 배치된 제1코어 배선층(116a) 및 제3절연층(111b3)의 제2코어층(111a2)이 배치된 측의 반대측 상에 배치된 제2코어 배선층(116b)을 포함한다. 제1 및 제2코어 배선층(116a, 116b)은 제1 및 제2코어층(111a1, 111a2)과 제1 내지 제4절연층(111b1, 111b2, 111b3, 111b4)를 모두 관통하는 관통비아(114)를 통하여 전기적으로 연결된다. 수동부품(112a, 112b, 112c)은 각각 제1절연층(111b1)을 관통하는 접속비아(115a, 115b, 115c)를 통하여 제1코어 배선층(116a)과 전기적으로 연결된다. 제1 및 제2빌드업구조체(120, 130)는 각각 복수의 제1 및 제2빌드업층(121, 131)과 복수의 제1 및 제2배선층(122, 132)과 복수의 제1 및 제2배선비아층(123, 133)을 포함하며, 수동부품(112a, 112b, 112c) 각각은 제1코어 배선층(116a)을 거쳐 제1 및/또는 제2빌드업구조체(120, 130) 각각의 복수의 제1 및/또는 제2배선층(122, 132)과 전기적으로 연결된다.

한편, 기존의 고성능 패키지는 캐패시터를 기판 상의 반도체 주변에 배치(DSC)하거나, 또는 반도체 영역 아래의 기판의 솔더볼 쪽에 배치(LSC)하여, 전기적 거리를 줄이는 것을 도모하였으나, 이 또한 거리가 수 내지 수십 미리미터여서 이로 인한 기생 인덕턴스 발생으로 파워 노이즈 및 파워 인테그리티 측면에서 우수한 효과를 기대하기 어렵다는 문제가 있다. 이를 해결하기 위한 방안으로, 캐피시터와 같은 수동부품을 반도체 영역 아래의 기판 내에 내장하는 것을 고려해볼 수 있다. 예를 들면, 기판의 코어층에 수동부품을 내장하는 것을 고려해볼 수 있다. 구체적으로, 코어층에 캐비티를 형성하고, 수동부품을 캐비티에 배치한 후 절연재료로 덮는 것을 고려해볼 수 있다. 다만, 이 경우 소형 사이즈의 수동부품을 두꺼운 코어층의 한쪽 면에 치우치게 배치하는 것이 되며, 이 경우 남은 캐비티 공간을 절연재료로 채우기 어려워, 보이드나 언듈레이션과 같은 불량이 발생되기 쉽다. 또는, 기판의 빌드업층에 수동부품을 내장하는 것을 고려해볼 수도 있으나, 이 경우 빌드업층은 내장하고자 하는 수동부품 보다 얇으며, 다층으로 적층한다 하여도 쌓인 두께 누적 공차로 임베딩용 캐비티의 깊이 관리가 어렵다는 문제가 있다.

반면, 일례에 따른 수동부품 내장기판(100A)은 코어구조체(110A)를 복수의 코어층(111a1, 111a2)과 복수의 절연층(111b1, 111b2, 111b3, 111b4)으로 구성하며, 이때 적어도 하나의 코어층(111a)에 관통홀(111a1h)을 형성하고, 관통홀(111a1h)에 수동부품(112a, 112b, 112c)을 배치하고, 절연재료로 덮어 내장한다. 즉, 수동부품(112a, 112b, 112c)과 두께가 유사한, 예컨대 수 내지 수십 마이크로 이하 두께 차이의 하나의 코어층(111a)에 관통홀(111a1h)을 형성하여 수동부품(112a, 112b, 112c)을 배치하고, 그 후 두께를 올리기 위하여 추가로 코어층(111b, 111c)과 절연층(111b1, 111b2, 111b3, 111b4)을 교대로 적층하여 코어구조체(110A)를 구성한다. 따라서, 소형 사이즈의 수동부품(112a, 112b, 112c)이 유사한 두께의 코어층(111a)에 형성된 관통홀(111a1h)에 배치되어 절연재료로 덮이는 것인바, 상술한 보이드나 언듈레이션과 같은 불량의 문제를 해결할 수 있으며, 더불어 추가로 다른 코어층(111b, 111c)과 절연층(111b1, 111b2, 111b3, 111b4)으로 최대한 대칭 형태의 두꺼운 코어구조체(110A)를 구성하는바, 종래의 두꺼운 하나의 코어층을 도입하는 것과 유사하게 우수한 강성 유지 및 워피지 제어 효과를 그대로 가질 수 있다.

특히, 일례에 따른 수동부품 내장기판(100A)은 제1코어층(111a1)의 제1절연층(111b1)과 접하는 일면과 수동부품(112a, 112b, 112c) 각각의 제1절연층(111b1)과 접하는 일면, 예컨대, 수동부품(112a, 112b, 112c) 각각의 제1절연층(111b1)과 접하는 전극의 일면과 제2절연층(111b2)의 제1절연층(111b1)과 접하는 일면은 서로 코플래너(Coplanar)하며, 이와 동시에 수동부품(112a, 112b, 112c) 각각의 제2절연층(111b2)으로 덮이는 타면은 제2코어층(111a2)과 소정거리 이격되어 있다. 이는, 후술하는 공정에서 알 수 있듯이, 코어구조체(110A)의 제조 과정에서 수동부품(122a, 122b, 122c)을 이들이 내장된 제1코어층(111a1)과 일면이 서로 코플래너하도록 배치하고, 그 후 이들이 내장된 제1코어층(111a1)을 위/아래를 뒤집어 적층하여 편평한 면이 위로 향하게 함으로써 구현할 수 있다. 이 경우, 수동부품(112a, 112b, 112c) 각각의 두께와 무관하게 제1코어층(111a1)과 코플레너한 편평한 면이 제공될 수 있으며, 또한 수동부품(112a, 112b, 112c) 각각의 전극의 절연거리가 일정해질 수 있다. 따라서, 접속비아(115a, 115b, 115c)의 높이가 동일할 수 있다. 이 경우, 제1절연층(111b1)과 접속비아(115a, 115b, 115c)와 제1코어 배선층(116a)의 형성 과정에서, 보이드나 언듈레이션과 같은 불량의 문제없이, 보다 우수한 비아 가공 및 도금 품질을 가질 수 있다.

이하에서는 수동부품 내장기판(100A)의 구성에 대하여 도면을 참조하여 보다 구체적으로 설명한다.

코어구조체(110A)는 수동부품(112a, 112b, 112c)을 내장하며, 기판에 강성을 부가하는 역할을 수행한다. 코어구조체(110A)는 제1절연층(111b1), 제1절연층(111b1) 상에 배치되며 하나 이상의 관통홀(111a1h)을 갖는 제1코어층(111a1), 하나 이상의 관통홀(111a1h)에 각각 배치된 하나 이상의 수동부품(112a, 112b, 112c), 수동부품(112a, 112b, 112c) 각각을 덮으며 관통홀(111a1h) 각각의 적어도 일부를 채우는 제2절연층(111b2), 제2절연층(111b2) 상에 배치된 제2코어층(111a2), 제2코어층(111a2) 상에 배치된 제3절연층(111b3), 및 제2절연층(111b2) 및 제2코어층(111a2) 사이에 배치된 제4절연층(111b4)을 포함한다. 또한, 코어구조체(110A)는 제1절연층(111b1)의 제1코어층(111a1)이 배치된 측의 반대측 상에 배치된 제1코어 배선층(116a) 및 제3절연층(111b3)의 제2코어층(111a2)이 배치된 측의 반대측 상에 배치된 제2코어 배선층(116b)을 포함한다. 제1 및 제2코어 배선층(116a, 116b)은 제1 및 제2코어층(111a1, 111a2)과 제1 내지 제4절연층(111b1, 111b2, 111b3, 111b4)를 모두 관통하는 관통비아(114)를 통하여 전기적으로 연결된다. 수동부품(112a, 112b, 112c)은 각각 제1절연층(111b1)을 관통하는 접속비아(115a, 115b, 115c)를 통하여 제1코어 배선층(116a)과 전기적으로 연결된다.

제1 및 제2코어층(111a1, 111a2)은 각각 코어구조체(110A)에 강성을 부여할 수 있다. 제1 및 제2코어층(111a1, 111a2)의 재료로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지를 포함하는 재료, 예를 들면, 동박적층판(CCL: Copper Clad Laminate) 또는 언클레드 동박적층판(Unclad CCL)을 사용할 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 및 제2코어층(111a1, 111a2) 중 적어도 하나는 유리기판이나 세라믹 기판과 같은 다른 종류의 강성 재질로 구성될 수도 있다. 제1코어층(111a1)에 형성된 각각의 관통홀(111a1h)은 평면도의 관점에서 각각에 수용된 수동부품(112a, 112b, 112c)을 연속적으로 둘러싸도록 형성된 각각 하나의 홀일 수 있다.

제1 내지 제4절연층(111b1, 111b2, 111b3, 111b4)은 각각 코어구조체(110A)에서 층과 층을 접합하는 접합층으로 기능할 수 있다. 제1 내지 제4절연층(111b1, 111b2, 111b3, 111b4)의 재료로도 절연물질이 사용될 수 있는데, 이때 절연물질로는 마찬가지로 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유 등의 심재에 함침된 수지, 예를 들면, 프리프레그(PPG) 등이 사용될 수 있다. 제1 내지 제4절연층(111b1, 111b2, 111b3, 111b4)은 미경화 상태로 도입되어 접합된 후 한 번에 경화되는 것이 워피지 제어 측면에서 바람직할 수 있다. 제1 내지 제4절연층(111b1, 111b2, 111b3, 111b4)는 서로 경계가 구분될 수도 있고, 경계가 불분명할 수도 있다. 제4절연층(111b4)은 필요에 따라서 생략될 수도 있다.

제1 및 제2코어층(111a1, 111a2)의 두께는 서로 실질적으로 동일할 수 있다. 제1 및 제3절연층(113a, 113c)의 두께는 서로 실질적으로 동일할 수 있다. 제1 및 제2코어층(111a1, 111a2)의 각각의 두께는 제1 내지 제4절연층(111b1, 111b2, 111b3, 111b4) 각각의 두께보다 두꺼울 수 있다. 여기서, 제2절연층(111b2)의 두께는 관통홀(111a1h)을 채우는 두께는 제외한다. 즉, 제2절연층(111b2)의 두께는 제1코어층(111a1)과 제4절연층(111b4) 사이의 두께를 의미한다. 코어구조체(110A)는 이와 같이 대칭 형태로 구성되며, 따라서 워피지 제어에 효과적일 수 있다.

수동부품(112a, 112b, 112c)은 복수 개일 수 있으며, 또한 관통홀(111a1h) 각각에 복수 개의 수동부품(112a, 112b, 112c)이 배치될 수 있다. 수동부품(112a, 112b, 112c)은 서로 동일하거나 상이할 수 있다. 수동부품(112a, 112b, 112c)은 캐패시터, 인덕터 등의 공지의 수동부품일 수 있다. 수동부품(112a, 112b, 112c)은 각각의 두께가 서로 동일할 수도 있고, 서로 다를 수도 있다. 수동부품(112a, 112b, 112c) 각각의 제1절연층(111b1)과 접하는 일면은 서로 코플래너 할 수 있으며, 각각의 제2절연층(111b2)으로 덮이는 타면은 제2코어층(111a2)과 소정거리 물리적으로 이격될 수 있다. 수동부품(112a, 112b, 112c) 각각의 전극은 접속비아(115a, 115b, 115c)를 통하여 제1코어 배선층(116a)과 전기적으로 연결될 수 있다. 이들 접속비아(115a, 115b, 115c) 역시 높이가 동일할 수 있다. 수동부품(112a, 112b, 112c) 각각의 두께는 제1코어층(111a1)의 두께 보다는 작을 수 있다. 즉, 제1코어층(111a1)의 두께는 수동부품(112a, 112b, 112c) 각각의 두께 보다 두꺼울 수 있으며, 다만 그 차이는 수 내지 수십 마이크로미터 이하 정도일 수 있다.

제1 및 제2코어 배선층(116a, 116b)은 해당 층의 설계 디자인에 따라서 코어구조체(110A) 내에서 다양한 기능을 수행한다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 각종 패드를 포함할 수 있다. 제1 및 제2코어 배선층(116a, 116b)의 형성물질로는 각각 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로는 금속 물질을 사용할 수 있다.

제1코어층(111a1)의 제2절연층(111b2)으로 덮이는 타면에는 마크 패턴(116c)이 배치될 수 있다. 마크 패턴(116c)은 관통홀(111a1h)에 수동부품(112a, 112b, 112c)을 배치하기 위한 얼라인 마크일 수 있다. 마크 패턴(116c) 중 적어도 하나는 복수의 제1 및 제2배선층(122, 132)와 전기적으로 절연될 수 있다. 마크 패턴(116c)의 형성 물질로도 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로는 금속 물질을 사용할 수 있다.

관통비아(114)는 제1 및 제2코어 배선층(116a, 116b)을 전기적으로 연결한다. 관통비아(114)는 그라운드용 비아, 파워용 비아, 신호용 비아 등을 포함할 수 있다. 관통비아(114)의 형성물질로는 각각 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로는 금속 물질을 사용할 수 있다. 관통비아(114)는 원기둥 형상을 가질 수 있다. 관통비아(114)는 코어구조체(110A)를 관통하는 형태일 수 있다. 이는, 코어구조체(110A) 내부에 코어 배선층이 생략될 수 있기 때문이다. 즉, 코어구조체(110A) 내부에는 코어 배선층이 생략될 수 있으며, 다른 패턴층도 최소화할 수 있다. 이는, 흡습된 수분 이동을 금속이 방해하여 층간 들뜸을 발생하는걸 최소화 하기 위함이다. 여기서, 최소한의 패턴층은 관통홀(111a1h) 가공과 수동부품(112a, 112b, 112c) 임베딩을 위한 설비 타겟 디자인 등의 전술한 마크 패턴(116c)일 수 있다. 관통비아(114)는 제1 및 제2코어층(111a1, 111a2)과 제1 내지 제4절연층(111b1, 111b2, 111b3, 111b4)를 모두 관통하는 관통비아홀의 벽면을 따라서 컨포멀 형태로 금속 물질(114a)이 도금으로 형성된, PHT(Plated Through Hole)일 수 있다. 이때, 금속 물질(114a) 사이의 관통비아홀의 공간은 플러깅 물질(114b)로 채워질 수 있다. 플러깅 물질(114b)은 절연재나 도전성 잉크와 같은 공지의 플러깅재를 채용할 수 있다.

접속비아(115a, 115b, 115c)는 각각의 수동부품(112a, 112b, 112c)을 제1코어 배선층(116a)과 전기적으로 연결한다. 이와 같이, 수동부품(112a, 112b, 112c) 각각은 상측으로만 접속비아(115a, 115b, 115c)를 통하여 코어구조체(110A) 내의 제1코어 배선층(116a)과 전기적으로 연결될 수 있다. 접속비아(115a, 115b, 115c) 역시 각각 그라운드용 비아, 파워용 비아, 신호용 비아 등을 포함할 수 있다. 또한, 형성물질로는 각각 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로는 금속 물질을 사용할 수 있다. 접속비아(115a, 115b, 115c)는 제1빌드업구조체(120)의 배선비아층(123)의 배선비아와 동일한 방향의 테이퍼 형상을 가질 수 있다.

제1빌드업구조체(120)는 실질적으로 수동부품 내장기판(100A)이 인쇄회로기판으로 기능할 수 있도록 다양한 배선 설계를 제공한다. 제1빌드업구조체(120)는 복수의 제1빌드업층(121)과 복수의 제1배선층(122)과 복수의 제1배선비아층(123)을 포함한다. 제1빌드업구조체(120)의 최상측에는 제1패시베이션층(124)이 배치될 수 있다. 제1패시베이션층(124)은 각각 최상측 제1배선층(122)의 적어도 일부를 노출시키는 복수의 개구부(124h)를 가질 수 있으며, 복수의 개구부(124h)에는 각각 제1전기연결구조체(140)가 배치될 수 있다.

제1빌드업층(121)은 절연물질을 포함할 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러의 심재에 함침된 수지, 예를 들면, ABF(Ajinomoto Build-up Film) 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 제1빌드업층(121)의 층수는 특별히 한정되지 않으며, 설계에 따라서 다양하게 변경될 수 있다. 이들은 서로 경계가 분명할 수도 있고, 경계가 불분명할 수도 있다. 각각의 제1빌드업층(121)의 두께는 각각의 코어층(111a1, 111a2)의 두께보다 얇을 수 있다. 또한, 각각의 제1빌드업층(121)의 엘라스틱 모듈러스는 각각의 코어층(111a1, 111a2)의 엘라스틱 모듈러스 보다 작을 수 있다. 즉, 빌드업층(121)은 최대한 박형으로 복수의 제1배선층(122)을 도입하기 위하여 설계될 수 있다.

제1배선층(122)은 해당 층의 설계 디자인에 따라서 다양한 기능을 수행한다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 각종 패드를 포함할 수 있다. 제1배선층(122)의 형성물질로는 각각 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로는 금속 물질을 사용할 수 있다.

제1배선비아층(123)은 각각의 제1배선층(122)을 서로 전기적으로 연결한다. 또한, 제1코어 배선층(116a)과 제1배선층(122)을 전기적으로 연결한다. 제1배선비아층(123) 역시 각각 그라운드용 비아, 파워용 비아, 신호용 비아 등을 포함할 수 있다. 또한, 형성물질로는 각각 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로는 금속 물질을 사용할 수 있다. 제1배선비아층(123) 각각의 배선비아는 접속비아(115a, 115b, 115c)와 동일한 방향의 테이퍼 형상을 가질 수 있다.

제1패시베이션층(124)은 제1빌드업층(121)과 제1배선층(122)과 제1배선비아층(123)을 보호할 수 있다. 제1패시베이션층(124)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 솔더레지스트(Solder Resist)가 사용될 수 있다. 다만, 이에 한정되는 것은 아니며, 상술한 프리프레그(prepreg), ABF(Ajinomoto Build-up Film) 등이 사용될 수도 있다.

전기연결구조체(140)는 수동부품 내장기판(100A) 상에 반도체칩 또는 반도체 패키지 등을 실장하기 위한 외부접속단자로 이용된다. 전기연결구조체(140)는 각각 저융점 금속, 예를 들면, 주석(Sn)-알루미늄(Al)-구리(Cu) 등의 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결구조체(140)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결구조체(140)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.

제2빌드업구조체(130) 역시 실질적으로 수동부품 내장기판(100A)이 인쇄회로기판으로 기능할 수 있도록 다양한 배선 설계를 제공한다. 제2빌드업구조체(130) 역시 복수의 제2빌드업층(131)과 복수의 제2배선층(132)과 복수의 제2배선비아층(133)을 포함한다. 제2빌드업구조체(130)의 최하측에는 제2패시베이션층(134)이 배치될 수 있다. 제2패시베이션층(134)은 각각 최하측 제2배선층(132)의 적어도 일부를 노출시키는 복수의 개구부(134h)를 가질 수 있다. 복수의 개구부(124h)에는 각각 제2전기연결구조체(150)가 배치될 수 있다. 제2빌드업구조체(130)는 제1빌드업구조체(120)와 최대한 대칭으로 형성될 수 있다. 즉, 이들의 빌드업층(121, 131)의 층수와 배선층(122, 132)의 층수는 동일할 수 있으며, 두께 역시 실질적으로 동일할 수 있다. 즉, 이들은 코어구조체(110A)를 기준으로 양면 빌드업 공정으로 동시에 형성될 수 있다.

제2빌드업층(131)은 절연물질을 포함할 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러의 심재에 함침된 수지, 예를 들면, ABF(Ajinomoto Build-up Film) 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 제2빌드업층(131)의 층수는 특별히 한정되지 않으며, 설계에 따라서 다양하게 변경될 수 있다. 이들은 서로 경계가 분명할 수도 있고, 경계가 불분명할 수도 있다. 각각의 제2빌드업층(131)의 두께는 각각의 코어층(111a1, 111a2)의 두께보다 얇을 수 있다. 또한, 각각의 제2빌드업층(131)의 엘라스틱 모듈러스는 각각의 코어층(111a1, 111a2)의 엘라스틱 모듈러스 보다 작을 수 있다. 즉, 제2빌드업층(131)도 최대한 박형으로 복수의 제2배선층(132)을 도입하기 위하여 설계될 수 있다.

제2배선층(132)도 해당 층의 설계 디자인에 따라서 다양한 기능을 수행한다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 각종 패드를 포함할 수 있다. 제2배선층(132)의 형성물질로는 각각 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로는 금속 물질을 사용할 수 있다.

제2배선비아층(133)은 각각의 제2배선층(132)을 서로 전기적으로 연결한다. 또한, 제2코어 배선층(116b)과 제2배선층(132)을 전기적으로 연결한다. 제2배선비아층(133) 역시 각각 그라운드용 비아, 파워용 비아, 신호용 비아 등을 포함할 수 있다. 또한, 형성물질로는 각각 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로는 금속 물질을 사용할 수 있다. 제2배선비아층(133) 각각의 배선비아는 접속비아(115a, 115b, 115c) 및 제1배선비아층(123) 각각의 배선비아와 반대 방향의 테이퍼 형상을 가질 수 있다.

제2패시베이션층(134)은 제2빌드업층(131)과 제2배선층(132)과 제2배선비아층(133)을 보호할 수 있다. 제2패시베이션층(134)의 재료 역시 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 솔더레지스트(Solder Resist)가 사용될 수 있다. 다만, 이에 한정되는 것은 아니며, 상술한 프리프레그(prepreg), ABF(Ajinomoto Build-up Film) 등이 사용될 수도 있다.

전기연결구조체(150)는 수동부품 내장기판(100A)을 전자기기의 메인보드 등에 실장하기 위한 외부접속단자로 이용된다. 전기연결구조체(150) 역시 각각 저융점 금속, 예를 들면, 주석(Sn)-알루미늄(Al)-구리(Cu) 등의 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결구조체(150)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결구조체(150)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.

도 4 내지 10은 도 3의 수동부품 내장기판의 제조 일례를 개략적으로 나타낸 공정도다.

도 4를 참조하면, 먼저, 동박적층판 등으로 제1코어층(111a)을 준비한다. 이때, 제1코어층(111A)의 적어도 일면에는 마크 패턴(116c)을 형성할 수 있다. 다음으로, 레이저 드릴 및/또는 기계적 드릴로 제1코어층(111a)에 하나 이상의 관통홀(111a1h)을 형성한다. 다음으로, 제1코어층(111a)의 일측에 테이프(210)를 부착하고, 테이프(210)를 이용하여 제1코어층(111a)의 하나 이상의 관통홀(111a1h)에 각각 하나 이상의 수동부품(112a, 112b, 112c)을 배치한다.

도 5를 참조하면, 다음으로, 동박(220)을 이용하여 테이프(210) 상에 제2절연층(111b2)을 제1코어층(111a1)과 수동부품(112a, 112b, 112c) 각각을 덮으며 관통홀(111a1h) 각각의 적어도 일부를 채우도록 라미네이션하며, 그 후 경화한다. 다음으로, 테이프(210)를 박리한다. 테이프(210) 박리 후, 제1코어층(111a1)의 일면과 제2절연층(111b2)의 일면과 수동부품(112a, 112b, 112c) 각각의 일면이 서로 코플래너 하다. 다음으로, 동박(220)을 에칭으로 제거한다.

도 6을 참조하면, 다음으로, 제1동박(116b1)과 제1절연층(111b1)과 수동부품(112a, 112b, 112c)이 내장되며 제2절연층(111b2)으로 덮인 제1코어층(111a1)과 제4절연층(111b4)과 제3절연층(111b3)과 제2동박(116b2)을 이 순서대로 일괄 적층하여, 상술한 코어구조체(110A)의 기본구조를 형성한다. 제1절연층(111b1)과 제3절연층(111b3)과 제4절연층(111b4)은 미경화 상태의 프리프레그를 통하여, 그리고 제2코어층(111a2)은 언클레드 동박적층판을 통하여 도입할 수 있다.

도 7을 참조하면, 다음으로, 기계적 드릴 및/또는 레이저 드릴을 이용하여 준비된 코어구조체(110A)의 기본구조를 관통하는 관통비아홀(114h)을 형성한다. 또한, 제1절연층(111b1)을 관통하며 수동부품(112a, 112b, 112c) 각각의 전극을 노출시키는 비아홀(115ah, 115bh, 115ch)을 형성한다. 다음으로, 제1 및 제2동박(116as, 116bs)을 시드층으로 이용하여 도금 공정 및 플러깅 등으로 관통비아(114)와 접속비아(115a, 115b, 115c)와 제1 및 제2코어 배선층(116a, 116b)을 형성한다. 일련의 과정을 통하여 코어구조체(110A)가 제조된다.

도 8을 참조하면, 다음으로, 코어구조체(110A)의 양측에 제1 및 제2빌드업층(121, 131)을 형성한다. 이들은 ABF 등을 라미네이션 한 후 경화하는 방법으로 형성할 수 있다. 다음으로, 제1 및 제2빌드업층(121, 131) 각각에 레이저 드릴 및/또는 기계적 드릴 등을 이용하여 비아홀(123h, 133h)을 형성한다. 다음으로, 도금 공정 등으로 제1 및 제2배선비아층(123, 133)과 제1 및 제2배선층(122, 132)을 형성한다.

도 9를 참조하면, 다음으로, 상술한 일련의 과정을 반복하여, 필요한 만큼 제1 및 제2빌드업층(121, 131)과 제1 및 제2배선층(122, 132)과 제1 및 제2배선비아층(123, 133)을 형성한다. 다음으로, 필요에 따라서 제1 및 제2패시베이션층(124, 134)을 마찬가지로 ABF 등을 라미네이션 한 후 경화하는 방법으로 형성하면 제1 및 제2빌드업구조체(120, 130)가 형성되며, 또한 제1 및 제2전기연결금속(140, 150)을 형성한 후 리플로우 공정을 거치면, 상술한 일례에 따른 수동부품 내장기판(100A)을 얻을 수 있다.

도 10은 수동부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.

도면을 참조하면, 다른 일례에 따른 수동부품 내장기판(100B)은 상술한 일례에 따른 수동부품 내장기판(100A)에 있어서 코어구조체(110B)의 제1코어층(111a1)의 관통홀(111a1h)에 두께가 서로 다른 수동부품(112a, 112b, 112c)이 배치되어 내장된다. 이와 같이, 수동부품(112a, 112b, 112c)의 두께가 서로 다른 경우라도, 수동부품(112a, 112b, 112c) 각각의 제1절연층(111b1)과 접하는 일면은 서로 코플래너하고, 또한 제1코어층(111a1) 및 제2절연층(111b2) 각각의 제1절연층(111a1)과 접하는 일면과 코플래너하며, 다만 수동부품(112a, 112b, 112c) 각각의 제2절연층(111b2)으로 덮이는 타면은 서로 다른 레벨에 위치할 수 있다. 이와 같이, 수동부품(112a, 112b, 112c)의 두께가 다르더라도 편평한 면을 제공하는데 문제가 없으며, 따라서 제1절연층(111b1)과 접속비아(115a, 115b, 115c)와 제1코어 배선층(116a)의 형성 과정에서, 보이드나 언듈레이션과 같은 불량의 문제없이, 보다 우수한 비아 가공 및 도금 품질을 가질 수 있다. 그 외에 다른 설명은 상술한 도 3 내지 도 10에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 11은 수동부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.

도면을 참조하면, 다른 일례에 따른 수동부품 내장기판(100C)은 상술한 일례에 따른 수동부품 내장기판(100A)에 있어서 코어구조체(110C)가 제3절연층(111b3) 상에 배치된 제3코어층(111a3) 및 제3코어층(111a3) 상에 배치된 제5절연층(111b5)을 더 포함한다. 즉, 코어구조체(110C)의 두께를 높이기 위하여 언클레드 동박적층판 등을 더 붙여서 제3코어층(111a3)을 도입할 수 있다. 이 경우, 보다 두꺼운 코어구조체(110C)를 도입할 수 있다. 한편, 다른 일례에 따른 수동부품 내장기판(100B)에서 설명한 내용이 다른 일례에 따른 수동부품 내장기판(100C)에도 적용될 수 있음은 물론이다. 그 외에 다른 설명은 상술한 도 3 내지 도 10에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 12는 수동부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.

도면을 참조하면, 다른 일례에 따른 수동부품 내장기판(100D)은 상술한 일례에 따른 수동부품 내장기판(100A)에 있어서 코어구조체(110D)의 제2코어층(111a2)도 하나 이상의 관통홀(111a2h)을 가지며, 하나 이상의 관통홀(111a2h)에도 각각 하나 이상의 수동부품(112d, 112e, 112f)가 배치된다. 이때, 코어구조체(110D)는 제4절연층(111b4)이 제2절연층(111b2)과 제2코어층(111a2) 사이에 배치되어 제2코어층(111a2)과 수동부품(112d, 112e, 112f) 각각을 덮으며 제2관통홀(111a2h) 각각의 적어도 일부를 채운다. 필요에 따라서, 제2 및 제4절연층(111b2, 111b4) 사이에 제5절연층(111b5)이 더 배치될 수도 있다. 또한, 코어구조체(110D)는 제3절연층(111b3)을 각각 관통하며 제2코어 배선층(116b)을 수동부품(112d, 112e, 112f) 각각과 전기적으로 연결하는 접속비아(115d, 115e, 115f)를 더 포함한다. 수동부품(112d, 112e, 112f) 각각의 제3절연층(111b3)과 접하는 일면 역시 서로 코플레너할 수 있으며, 또한 제2코어층(111a2) 및 제4절연층(111b4) 각각의 제3절연층(111b3)과 접하는 일면과 코플레너할 수 있으며, 수동부품(112d, 112e, 112f) 각각의 제4절연층(111b4)으로 덮이는 타면은 제1코어층(111a1)과 소정거리 이격될 수 있다. 또한, 접속비아(115d, 115e, 115f) 각각의 높이는 서로 동일할 수 있다. 따라서, 제3절연층(111b3)과 접속비아(115d, 115e, 115f)와 제2코어 배선층(116b)의 형성 과정에서도, 보이드나 언듈레이션과 같은 불량의 문제없이, 보다 우수한 비아 가공 및 도금 품질을 가질 수 있다. 제2코어층(111a2)에 형성된 각각의 관통홀(111a2h)은 평면도의 관점에서 각각에 수용된 수동부품(112d, 112e, 112f)을 연속적으로 둘러싸도록 형성된 각각 하나의 홀일 수 있다. 기타, 접속비아(115d, 115e, 115f)는 접속비아(115a, 115b, 115c)와 반대 방향으로 테이퍼질 수 있다. 한편, 다른 일례에 따른 수동부품 내장기판(100B, 100C)에서 설명한 내용이 다른 일례에 따른 수동부품 내장기판(100D)에도 적용될 수 있음은 물론이다. 그 외에 다른 설명은 상술한 도 3 내지 도 11에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 13은 수동부품 내장기판 상에 반도체 패키지가 배치된 경우의 일례를 개략적으로 나타낸 단면도다.

도면을 참조하면, 일례에 수동부품 내장기판(100A)을 BGA 기판으로 이용하는 경우, 인터포저(314) 상에 제1 내지 제3반도체칩(311, 312, 313)이 실장되어 서로 전기적으로 연결된 반도체 패키지(300)가 수동부품 내장기판(100A) 상에 실장될 수 있으며, 이때 종래의 BGA 기판에 배치된 DSC(400)와 LSC(450)가 수동부품 내장기판(100A) 내에 수동부품(112a, 112b, 112c)으로 내장되어 제1빌드업구조체(120)의 복수의 제1배선층(122) 등을 거쳐 매우 짧은 전기적 경로로 반도체 패키지(300)의 제1 내지 제3반도체칩(311, 312, 313)과 전기적으로 연결될 수 있다. 한편, 제1반도체칩(311)은 ASIC(Application Specific Integrated Circuit) 일 수 있고, 제2 및 제3반도체칩(312, 313)은 HBM(High Bandwidth Memory)일 수 있으나, 이에 한정되는 것은 아니다. 한편, 일례에 따른 수동부품 내장기판(100A)뿐만 아니라 다른 일례에 따른 수동부품 내장기판(100B, 100C, 100D)에도 실질적으로 동일하게 반도체 패키지(300)가 실장될 수 있음은 물론이다.

도 14는 수동부품 내장기판 상에 반도체칩이 배치된 경우의 일례를 개략적으로 나타낸 단면도다.

도면을 참조하면, 일례에 따른 수동부품 내장기판(100A)을 BGA 기판으로 이용하는 경우, 패키지드 반도체칩(350)이 수동부품 내장기판(100A) 상에 실장될 수 있으며, 이때 종래의 BGA 기판에 배치된 DSC(400)와 LSC(450)가 수동부품 내장기판(100A) 내에 수동부품(112a, 112b, 112c)으로 내장되어 제1빌드업구조체(120)의 복수의 제1배선층(122) 등을 거쳐 매우 짧은 전기적 경로로 패키지드 반도체칩(350) 내의 반도체칩(351)과 전기적으로 연결될 수 있다. 한편, 반도체칩(351)은 CPU(Central Processing Unit)일 수 있으나, 이에 한정되는 것은 아니다. 한편, 일례에 따른 수동부품 내장기판(100A)뿐만 아니라 다른 일례에 따른 수동부품 내장기판(100B, 100C, 100D)에도 실질적으로 동일하게 패키지드 반도체칩(350)이 실장될 수 있음은 물론이다.

도 15는 수동부품 내장기판의 일 효과를 개략적으로 나타낸다.

도면을 참조하면, 도 13 또는 도 14에서와 같이 본 개시에 따른 상술한 수동부품 내장기판(100A, 100B, 100C, 100D)을 종래의 BGA 기판 대신 이용하는 경우, 수동부품 내장기판(100A, 100B, 100C, 100D) 내에 수동부품(112a, 112b, 112c)이 내장되어 매우 짧은 전기적 경로로 반도체칩과 전기적으로 연결되는바, DSC 와 LSC 를 사용하는 경우 대비 칩과 캐패시터 간에 거리를 좁혀 기판 기생 인덕턴스 및 임피던스를 효과적으로 줄일 수 있으며, 그 결과 파워 인테그리티 특성을 효과적으로 향상시킬 수 있다.

본 개시에서, 코플래너 하다는 것은 실질적으로 동일한 레벨에 위치하는 것을 의미하는 것으로, 완전히 동일한 경우뿐만 아니라, 공정의 오차에 의하여 발생할 수 있는 미세한 위치 차이를 포함하는 개념이다. 또한, 높이가 동일하다는 것 역시 완전히 높이가 동일하다는 것뿐만 아니라, 공정의 오차에 의하여 발생할 수 있는 미세한 높이 차이가 존재하는 경우를 포함하는, 즉 실질적으로 높이가 동일하다는 개념이다.

본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 유기 인터포저를 포함하는 반도체 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.

본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.

본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.

본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims

제1절연층, 상기 제1절연층 상에 배치되며 하나 이상의 제1관통홀을 갖는 제1코어층, 상기 제1관통홀에 배치된 하나 이상의 제1수동부품, 상기 제1수동부품을 덮으며 상기 제1관통홀의 적어도 일부를 채우는 제2절연층, 상기 제2절연층 상에 배치된 제2코어층, 및 상기 제2코어층 상에 배치된 제3절연층을 포함하며, 상기 제1코어층의 상기 제1절연층과 접하는 일면 및 상기 제1수동부품의 상기 제1절연층과 접하는 일면은 서로 코플래너(Coplanar)하며, 상기 제1수동부품의 상기 제2절연층으로 덮이는 타면은 상기 제2코어층과 소정거리 이격된, 코어구조체;
상기 코어구조체의 일측에 배치되며, 복수의 제1빌드업층 및 복수의 제1배선층을 포함하는 제1빌드업구조체; 및
상기 코어구조체의 타측에 배치되며, 복수의 제2빌드업층 및 복수의 제2배선층을 포함하는 제2빌드업구조체; 를 포함하며,
상기 제1수동부품은 상기 복수의 제1배선층 및 상기 복수의 제2배선층 중 적어도 하나와 전기적으로 연결된,
수동부품 내장기판.
제 1 항에 있어서,
상기 제2절연층의 상기 제1절연층과 접하는 일면은 상기 제1코어층 및 상기 제1수동부품 각각의 상기 제1절연층과 접하는 일면과 코플래너한,
수동부품 내장기판.
제 2 항에 있어서,
상기 제1코어층의 두께는 상기 제1수동부품의 두께 이상으로 두꺼운,
수동부품 내장기판.
제 1 항에 있어서,
상기 제1수동부품은 제1-1 및 제1-2수동부품을 포함하며,
상기 제1-1 및 제1-2수동부품 각각의 상기 제1절연층과 접하는 일면이 서로 코플래너한,
수동부품 내장기판.
제 4 항에 있어서,
상기 제1-1 및 제1-2수동부품은 서로 두께가 다르며,
상기 제1-1 및 제1-2수동부품 각각의 상기 제2절연층으로 덮이는 타면은 서로 다른 레벨에 위치하는,
수동부품 내장기판.
제 4 항에 있어서,
상기 코어구조체는 상기 제1절연층의 상기 제1코어층이 배치된 측의 반대측 상에 배치된 제1코어 배선층, 및 상기 제1절연층을 각각 관통하며 상기 제1코어 배선층을 상기 제1-1수동부품 및 상기 제1-2수동부품과 각각 전기적으로 연결하는 제1-1접속비아 및 제1-2접속비아를 더 포함하며,
상기 제1코어 배선층은 상기 복수의 제1배선층과 전기적으로 연결되며,
상기 제1-1 및 제1-2접속비아는 서로 높이가 동일한,
수동부품 내장기판.
제 6 항에 있어서,
상기 코어구조체는 상기 제3절연층의 상기 제2코어층이 배치된 측의 반대측 상에 배치된 제2코어 배선층, 및 상기 제1절연층과 상기 제1코어층과 상기 제2절연층과 상기 제2코어층과 상기 제3절연층을 모두 관통하며 상기 제1코어 배선층 및 상기 제2코어 배선층을 전기적으로 연결하는 관통비아를 더 포함하며,
상기 제2코어 배선층은 상기 복수의 제2배선층과 전기적으로 연결된,
수동부품 내장기판.
제 7 항에 있어서,
상기 코어구조체는 상기 제1코어층의 상기 제2절연층으로 덮이는 타면에 배치된 마크 패턴을 더 포함하며,
상기 마크 패턴 중 적어도 하나는 상기 복수의 제1 및 제2배선층과 전기적으로 절연된,
수동부품 내장기판.
제 1 항에 있어서,
상기 제1 및 제2코어층은 각각 상기 제1 및 제2빌드업층 각각 보다 두께가 더 두꺼운,
수동부품 내장기판.
제 9 항에 있어서,
상기 제1 및 제2코어층은 각각 상기 제1 및 제2빌드업층 각각 보다 엘라스틱 모듈러스가 더 큰,
수동부품 내장기판.
제 1 항에 있어서,
상기 코어구조체는 상기 제3절연층 상에 배치된 제3코어층, 및 상기 제3코어층 상에 배치된 제4절연층을 더 포함하는,
수동부품 내장기판.
제 1 항에 있어서,
상기 제2코어층은 하나 이상의 제2관통홀을 가지며,
상기 제2관통홀에는 하나 이상의 제2수동부품이 배치된,
수동부품 내장기판.
제 12 항에 있어서,
상기 제2수동부품은 제2-1 및 제2-2수동부품을 포함하고,
상기 코어구조체는 상기 제2절연층 및 상기 제2코어층 사이에 배치되어 상기 제2수동부품을 덮으며 상기 제2관통홀의 적어도 일부를 채우는 제4절연층, 상기 제3절연층의 상기 제2코어층이 배치된 측의 반대측 상에 배치된 제2코어 배선층, 및 상기 제3절연층을 각각 관통하며 상기 제2코어 배선층을 상기 제2-1 및 제2-2수동부품과 각각 전기적으로 연결하는 제2-1 및 제2-2접속비아를 더 포함하며,
상기 제2코어 배선층은 상기 복수의 제2배선층과 전기적으로 연결되며,
상기 제2-1 및 제2-2수동부품 각각의 상기 제3절연층과 접하는 일면은 상기 제2코어층의 상기 제3절연층과 접하는 일면과 코플래너하며,
상기 제2-1 및 제2-2수동부품 각각의 상기 제4절연층으로 덮이는 타면은 상기 제1코어층과 소정거리 이격되며,
상기 제2-1 및 제2-2접속비아는 서로 높이가 동일한,
수동부품 내장기판.
제 1 항에 있어서,
상기 제1빌드업구조체의 상기 코어구조체가 배치된 측의 반대측 상에 배치된 반도체 패키지; 를 더 포함하며,
상기 제1수동부품은 상기 복수의 제1배선층을 통하여 상기 반도체 패키지와 전기적으로 연결된,
수동부품 내장기판.
제 1 항에 있어서,
상기 제1빌드업구조체의 상기 코어구조체가 배치된 측의 반대측 상에 배치된 반도체칩; 을 더 포함하며,
상기 제1수동부품은 상기 복수의 제1배선층을 통하여 상기 반도체칩과 전기적으로 연결된,
수동부품 내장기판.
제 1 항에 있어서,
상기 제2빌드업구조체의 상기 코어구조체가 배치된 측의 반대측 상에 배치된 복수의 전기연결금속; 을 더 포함하며,
상기 제1수동부품은 상기 복수의 제1 및 제2배선층을 통하여 상기 복수의 전기연결금속 중 적어도 하나와 전기적으로 연결된,
수동부품 내장기판.