CN110839318A - 具有埋入式无源组件的板 - Google Patents

具有埋入式无源组件的板 Download PDF

Info

Publication number
CN110839318A
CN110839318A CN201910742349.5A CN201910742349A CN110839318A CN 110839318 A CN110839318 A CN 110839318A CN 201910742349 A CN201910742349 A CN 201910742349A CN 110839318 A CN110839318 A CN 110839318A
Authority
CN
China
Prior art keywords
core
layer
insulating layer
passive components
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910742349.5A
Other languages
English (en)
Inventor
曹正铉
许荣植
苏源煜
高京焕
白龙浩
李用悳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180118461A external-priority patent/KR102164793B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110839318A publication Critical patent/CN110839318A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了一种板。所述板包括：芯结构；一个或更多个第一无源组件，埋入芯结构中；第一构建结构，设置在芯结构的一侧上，并且包括第一构建层和第一布线层；以及第二构建结构，设置在芯结构的另一侧上，并且包括第二构建层和第二布线层。第一芯层的与第一绝缘层接触的一个表面同所述一个或更多个第一无源组件中的每个的与第一绝缘层接触的一个表面共面，所述一个或更多个第一无源组件中的每个的被第二绝缘层覆盖的另一表面与第二芯层分隔开，并且所述一个或更多个第一无源组件电连接到多个第一布线层和多个第二布线层中的至少一个。

Description

具有埋入式无源组件的板
本申请要求在韩国知识产权局于2018年10月4日提交的第10-2018-0118461号韩国专利申请以及于2018年8月16日提交的第10-2018-0095496号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种具有埋入式无源组件的板，更具体地，涉及一种可以在其上安装半导体封装件的具有埋入式无源组件的板。
背景技术
近来，为了处理其量呈指数增加的数据，需要一种高性能封装件，并且除了这样的改变之外，还需要改善封装件中的板和无源组件的性能。例如，要求作为无源组件的电容器具有优异的高温可靠性、小尺寸、高电容和低等效串联电感(ESL)值。ESL值与噪声和功耗密切相关，并且ESL值的降低可以改善电容器的性能。此外，通过减小电容器与半导体之间的距离可以显著增加ESL降低效果。
在根据现有技术的高性能封装件中，电容器设置在半导体周围(DSC：芯片侧电容器(die side capacitor))或者与半导体区域下方的板的焊料球相邻地设置(LSC：焊盘侧电容器(land side capacitor，或地侧电容器))，从而减小电容器与半导体之间的距离。然而，该距离为几毫米到几十毫米，因此会导致对电源噪声和电源完整性产生不利影响的寄生电感。
发明内容
本公开的方面可以提供具有埋入式无源组件的板，所述具有埋入式无源组件的板可以通过显著减小半导体芯片与无源组件之间的距离以减小寄生电感和电路板的阻抗来改善电源完整性，可以通过显著减少诸如空隙或波动的缺陷来改善可靠性，并且具体地，即使在埋入多个无源组件时无源组件的厚度彼此不同的情况下，也可以具有优异的过孔处理和镀覆质量。
根据本公开的方面，一种板包括：芯结构，包括第一绝缘层、设置在第一绝缘层上并包括第一通孔的第一芯层、设置在第一通孔中的一个或更多个第一无源组件、覆盖所述一个或更多个第一无源组件并填充第一通孔的至少一部分的第二绝缘层、设置在第二绝缘层上的第二芯层以及设置在第二芯上的第三绝缘层；第一构建结构，设置在芯结构的一侧上，并且包括多个第一构建层和多个第一布线层；以及第二构建结构，设置在芯结构的另一侧上，并且包括多个第二构建层和多个第二布线层。第一芯层的与第一绝缘层接触的一个表面同所述一个或更多个第一无源组件的与第一绝缘层接触的一个表面共面，所述一个或更多个第一无源组件的被第二绝缘层覆盖的另一表面与第二芯层分隔开，所述一个或更多个第一无源组件电连接到所述多个第一布线层和所述多个第二布线层中的至少一者。
附图说明
通过下面结合附图进行的详细描述，将更清楚地理解本公开的以上和其它方面、特征和优点，在附图中：
图1是示出电子设备系统的示例的示意性框图；
图2是示出电子设备的示例的示意性透视图；
图3是示出具有埋入式无源组件的板的示例的示意性剖视图；
图4至图9是示出制造图3的具有埋入式无源组件的板的工艺的示例的示意图；
图10是示出具有埋入式无源组件的板的另一示例的示意性剖视图；
图11是示出具有埋入式无源组件的板的另一示例的示意性剖视图；
图12是示出具有埋入式无源组件的板的另一示例的示意性剖视图；
图13是示出其中半导体封装件安装在具有埋入式无源组件的板上的情况的示例的示意性剖视图；
图14是示出其中半导体芯片安装在具有埋入式无源组件的板上的情况的示例的示意性剖视图；以及
图15示意性地示出了具有埋入式无源组件的板的效果。
具体实施方式
在下文中，现在将参照附图详细地描述本公开的示例性实施例。
电子设备
图1是示出电子设备系统的示例的示意性框图。
参照图1，电子设备1000可以将主板1010容纳在其中。主板1010可以包括物理地或电连接到其的芯片相关组件1020、网络相关组件1030、其它组件1040等。这些组件可以连接到下面将描述的其它组件，以形成各种信号线1090。
芯片相关组件1020可以包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM)、闪存)等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模数(ADC)转换器、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可以包括其它类型的芯片相关组件。另外，芯片相关组件1020可以彼此组合。
网络相关组件1030可以包括协议，诸如无线保真(Wi-Fi)(电气和电子工程师协会(IEEE)802.11系列等)、全球微波接入互操作性(WiMAX)(IEEE 802.16系列等)、IEEE802.20、长期演进(LTE)、仅演进数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、蓝牙、3G、4G和5G协议以及在上述协议之后指定的任何其它无线和有线协议。然而，网络相关组件1030不限于此，而是还可以包括各种其它无线或有线标准或协议。另外，网络相关组件1030可以与上述芯片相关组件1020一起彼此组合。
其它组件1040可以包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其它组件1040不限于此，而是还可以包括用于各种其它目的的无源组件等。另外，其它组件1040可以与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子设备1000的类型，电子设备1000可以包括其它组件，所述其它组件可以与或可以不与主板1010物理地或电气地连接。这些其它组件可以包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、罗盘(未示出)、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、压缩光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其它组件不限于此，而是还可以根据电子设备1000的类型等包括用于各种目的的其它组件。
电子设备1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数字静态相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子设备1000不限于此，而可以是处理数据的任何其它电子设备。
图2是示出电子设备的示例的示意性透视图。
参照图2，电子设备可以是智能电话1100。例如，主板1110可以被容纳在智能电话1100的主体1101中，并且各种电子组件1120可以物理地或电气地连接到主板1110。另外，可以与或可以不与主板1110物理地或电气地连接的其它组件(诸如相机1130)可以被容纳在主体1101中。一些电子组件1120可以是芯片相关组件，并且一些芯片相关组件可以是半导体封装件1121。半导体封装件1121可以包括有机中介层。此外，尽管未示出，但半导体封装件1121可以安装在诸如球栅阵列(BGA)板的印刷电路板上，以安装在主板等上。另一方面，电子设备不一定限于智能电话1100，而可以是其它电子设备。
具有埋入式无源组件的板
在下文中，将参照附图来描述具有埋入式无源组件的板，所述具有埋入式无源组件的板可以通过使半导体芯片与无源组件之间的距离显著减小来改善电源完整性以减小板的寄生电感和阻抗，可以通过显著减少诸如空隙或波动的缺陷来改善可靠性，并且具体地，即使在当埋入多个无源组件时无源组件的厚度彼此不同的情况下，也可以具有优良的过孔处理和镀覆质量。
图3是示出具有埋入式无源组件的板的示例的示意性剖视图。
参照图3，根据示例的具有埋入式无源组件的板100A可以包括芯结构110A以及设置在芯结构110A的相对侧上的第一构建结构120和第二构建结构130。芯结构110A可以包括多个芯层111a1和111a2以及多个绝缘层111b1、111b2、111b3和111b4。更具体地，芯结构110A可以包括第一绝缘层111b1、设置在第一绝缘层111b1上并具有一个或更多个通孔111a1h的第一芯层111a1、分别设置在一个或更多个通孔111a1h中的每个中的一个或更多个无源组件112a、112b和112c、覆盖无源组件112a、112b和112c并填充每个通孔111a1h的至少一部分的第二绝缘层111b2、设置在第二绝缘层111b2之上的第二芯层111a2、设置在第二芯层111a2上的第三绝缘层111b3以及设置在第二绝缘层111b2与第二芯层111a2之间的第四绝缘层111b4。此外，芯结构110A可以包括设置在第一绝缘层111b1的与第一芯层111a1背对的侧面上的第一芯布线层116a以及设置在第三绝缘层111b3的与第二芯层111a2背对的侧面上的第二芯布线层116b。第一芯布线层116a和第二芯布线层116b可以通过穿透第一芯层111a1和第二芯层111a2以及第一绝缘层111b1、第二绝缘层111b2、第三绝缘层111b3和第四绝缘层111b4中的全部的通过孔件114彼此电连接。无源组件112a、112b和112c可以分别通过穿透第一绝缘层111b1的连接过孔115a、115b和115c电连接到第一芯布线层116a。第一构建结构120可以包括多个第一构建层121、多个第一布线层122和多个第一布线过孔层123，第二构建结构130可以包括多个第二构建层131、多个第二布线层132和多个第二布线过孔层133。无源组件112a、112b和112c可以电连接到多个第一布线层122和多个第二布线层132中的至少一个。例如，各个无源组件112a、112b和112c通过第一芯布线层116a电连接到第一构建结构120的多个第一布线层122或通过第二芯布线层116b电连接到第二构建结构130的多个第二布线层132。
在根据现有技术的高性能封装件中，电容器设置在板上的半导体周围(DSC)或者与半导体区域下方的板的焊料球相邻地设置(LSC)，以减小电容器与半导体之间的电气距离。然而，所述距离为几毫米到几十毫米，因此导致寄生电感，这使得难以在电源噪声和电源完整性方面实现优异的效果。为了解决这样的问题，诸如电容器的无源组件可以埋入半导体区域下方的板中。例如，无源组件可以埋入板的芯层中。详细地，可以在芯层中形成腔体，并且无源组件可以设置在腔体中然后被绝缘材料覆盖。然而，在这种情况下，小尺寸的无源组件与厚的芯层的一个侧表面相邻地设置，因此难以使用绝缘材料来填充腔体中的剩余空间，使得会容易地发生诸如空隙或波动的缺陷。可选择地，无源组件可以埋入板的构建层中。然而，在这种情况下，构建层比将被埋入的无源组件薄，并且即使在构建层堆叠为多层的情况下，由于堆叠的构建层的厚度的累积公差，也难以管理用于埋入的腔体的深度。
另一方面，在根据示例的具有埋入式无源组件的板100A中，芯结构110A包括多个芯层111a1和111a2以及多个绝缘层111b1、111b2、111b3和111b4。通孔111a1h形成在至少一个芯层111a中，无源组件112a、112b和112c设置在通孔111a1h中并通过被绝缘材料覆盖而被埋入。也就是说，通过以下步骤来形成芯结构110A：在一个芯层111a1中形成通孔111a1h，该芯层111a1的厚度与无源组件112a、112b和112c中的每个的厚度类似(例如，芯层111a的厚度与无源组件112a、112b和112c中的每个的厚度之差为几微米至几十微米)；将无源组件112a、112b和112c设置在通孔111a1h中；然后以交替的方式另外堆叠芯层111a2以及绝缘层111b1、111b2、111b3和111b4，以增大芯结构110A的厚度。因此，小尺寸的无源组件112a、112b和112c设置在形成在具有类似厚度的芯层111a1中的通孔111a1h中并被绝缘材料覆盖，使得可以解决诸如空隙或波动的上述缺陷。另外，通过另外使用其它芯层111a2以及绝缘层111b1、111b2、111b3和111b4，形成厚的并形成为尽可能对称的芯结构110A，因此，在保持刚性和抑制翘曲方面可以实现优异的效果，这与使用一个厚的芯层的现有技术类似。
具体地，在根据示例的具有埋入式无源组件的板100A中，第一芯层111a1的与第一绝缘层111b1接触的一个表面同无源组件112a、112b和112c中的每个的一个表面彼此共面，例如，无源组件112a、112b和112c中的每个的电极的与第一绝缘层接触的一个表面同第二绝缘层111b2的与第一绝缘层111b1接触的一个表面彼此共面，并且同时，无源组件112a、112b和112c中的每个的被第二绝缘层111b2覆盖的另一表面与第二芯层111a2分隔开预定距离。如可以通过下面将描述的工艺理解的，在制造芯结构110A的工艺中，无源组件112a、112b和112c可以设置为使得无源组件112a、112b和112c中的每个的一个表面与其中埋入有无源组件112a、112b和112c的第一芯层111a1彼此共面，然后其中埋入有无源组件112a、112b和112c的第一芯层111a1可以被倒置，使得平坦表面朝上。在这种情况下，可以提供其中无源组件112a、112b和112c中的每个的一个表面与第一芯层111a1彼此共面的平坦表面，而与无源组件112a、112b和112c中的每个的厚度无关，并且到无源组件112a、112b和112c中的每个的电极的绝缘距离可以是均匀的。因此，分别连接到无源组件112a、112b和112c的连接过孔115a、115b和115c的高度可以彼此相同。在这种情况下，在形成第一绝缘层111b1、连接过孔115a、115b和115c以及第一芯布线层116a的工艺中，可以实现更优异的过孔处理和镀覆质量，而没有诸如空隙或波动的缺陷。
在下文中，将参照附图更详细地描述具有埋入式无源组件的板100A的构造。
无源组件112a、112b和112c埋入在芯结构110A中，并且芯结构110A用于对板增加刚性。芯结构110A可以包括第一绝缘层111b1、设置在第一绝缘层111b1上并具有一个或更多个通孔111a1h的第一芯层111a1、分别设置在一个或更多个通孔111a1h中的一个或更多个无源组件112a、112b和112c、覆盖无源组件112a、112b、112c并填充每个通孔111a1h的至少一部分的第二绝缘层111b2、设置在第二绝缘层111b2之上的第二芯层111a2、设置在第二芯层111a2上的第三绝缘层111b3以及设置在第二绝缘层111b2与第二芯层111a2之间的第四绝缘层111b4。此外，芯结构110A可以包括设置在第一绝缘层111b1的与第一芯层111a1背对的侧面上的第一芯布线层116a以及设置在第三绝缘层111b3的与第二芯层111a2背对的侧面上的第二芯布线层116b。第一芯布线层116a和第二芯布线层116b可以通过穿透第一芯层111a1和第二芯层111a2以及第一绝缘层111b1、第二绝缘层111b2、第三绝缘层111b3和第四绝缘层111b4中的全部的通过孔件114彼此电连接。无源组件112a、112b和112c可以分别通过穿透第一绝缘层111b1的连接过孔115a、115b和115c电连接到第一芯布线层116a。
第一芯层111a1和第二芯层111a2均可以对芯结构110A增加刚性。第一芯层111a1和第二芯层111a2中的每个的材料可以是绝缘材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、其中热固性树脂或热塑性树脂与无机填料混合或者与无机填料一起浸渍在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂，例如，覆铜层压板(CCL)或未包覆的CCL。然而，第一芯层111a1和第二芯层111a2的材料不限于此，第一芯层111a1和第二芯层111a2中的至少一个还可以由不同种类的刚性材料(诸如玻璃基底或陶瓷基底)形成。当在平面图中观看时，形成在第一芯层111a1中的通孔111a1h均可以为形成为连续地围绕容纳在每个通孔111a1h中的无源组件112a、112b和112c的孔。
第一绝缘层111b1、第二绝缘层111b2、第三绝缘层111b3和第四绝缘层111b4可以用作在芯结构110A中将层彼此结合的结合层。第一绝缘层111b1、第二绝缘层111b2、第三绝缘层111b3和第四绝缘层111b4中的每个的材料也可以是绝缘材料。在这种情况下，类似地，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、其中热固性树脂或热塑性树脂与无机填料混合或者与无机填料一起浸渍在诸如玻璃纤维等的芯材料中的树脂(例如，预浸料(prepreg，PPG)等)可以用作绝缘材料。第一绝缘层111b1、第二绝缘层111b2、第三绝缘层111b3和第四绝缘层111b4可以在未固化状态下被引入并结合，然后一次全部固化，以抑制翘曲。第一绝缘层111b1、第二绝缘层111b2、第三绝缘层111b3和第四绝缘层111b4之间的边界可以是明显的或可以是不明显的。如果需要，则可以省略第四绝缘层111b4。
第一芯层111a1和第二芯层111a2可以具有基本相同的厚度。第一绝缘层111b1和第三绝缘层111b3可以具有基本相同的厚度。第一芯层111a1和第二芯层111a2中的每个的厚度可以大于第一绝缘层111b1、第二绝缘层111b2、第三绝缘层111b3和第四绝缘层111b4中的每个的厚度。这里，第二绝缘层111b2的厚度不包括第二绝缘层111b2的填充通孔111a1h的部分的厚度。也就是说，第二绝缘层111b2的厚度表示第二绝缘层111b2的在第一芯层111a1与第四绝缘层111b4之间的部分的厚度。芯结构110A形成为关于其中心(例如，如上所述的第二绝缘层112b2和第四绝缘层112b4的界面)对称，因此可以有效地抑制翘曲。
无源组件112a、112b和112c的数量可以是多个，并且多个无源组件112a、112b和112c可以设置在每个通孔111a1h中。无源组件112a、112b和112c可以彼此相同或不同。无源组件112a、112b和112c可以是已知的无源组件，诸如电容器、电感器等。无源组件112a、112b和112c的厚度可以彼此相同或不同。无源组件112a、112b和112c的与第一绝缘层111b1接触的一个表面可以彼此共面，无源组件112a、112b和112c的被第二绝缘层111b2覆盖的另一表面可以与第二芯层111a2物理地分隔开预定距离。无源组件112a、112b和112c的电极可以分别通过连接过孔115a、115b和115c电连接到第一芯布线层116a。连接过孔115a、115b和115c的高度可以彼此相同。无源组件112a、112b和112c中的每个的厚度可以小于第一芯层111a1的厚度。也就是说，第一芯层111a1的厚度可以大于无源组件112a、112b和112c中的每个的厚度，并且第一芯层111a1的厚度与无源组件112a、112b和112c中的每个的厚度之差可以是几微米到几十微米或更小。
第一芯布线层116a和第二芯布线层116b可以根据相应层的设计在芯结构110A中执行各种功能。例如，第一芯布线层116a和第二芯布线层116b可以包括接地(GND)图案、电源(PWR)图案、信号(S)图案等。这里，信号(S)图案可以包括除了接地(GND)图案、电源(PWR)图案等之外的各种信号，诸如数据信号等。另外，第一芯布线层116a和第二芯布线层116b可以包括各种垫(pad，或称为“焊盘”)。第一芯布线层116a和第二芯布线层116b中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料，具体地为金属材料。
标记图案116c可以设置在第一芯层111a1的被第二绝缘层111b2覆盖的另一表面上。标记图案116c可以是用于将无源组件112a、112b和112c设置在通孔111a1h中的对准标记。标记图案116c中的至少一个可以与多个第一布线层122和多个第二布线层132电绝缘。例如，标记图案116c中的至少一个可以是分立图案，并且相对于具有埋入式无源组件的板100A的其它导电图案、布线层或过孔电浮置。标记图案116c的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料，具体地为金属材料。
通过孔件114将第一芯布线层116a和第二芯布线层116b彼此电连接。通过孔件114可以包括用于接地的过孔、用于电源的过孔、用于信号的过孔等。每个通过孔件114的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料，具体地为金属材料。通过孔件114可以具有圆柱形形状。通过孔件114可以穿透芯结构110A。这是因为可以省略芯结构110A中的芯布线层。也就是说，可以省略芯结构110A中的芯布线层并且还可以使其它图案层的数量最小化。这是为了显著减少当金属抑制吸收的湿气的运动时导致的层之间的间隙的产生。这里，最小化的图案层数可以包括上述标记图案116c，诸如用于处理通孔111a1h并埋入无源组件112a、112b和112c的设备目标设计。通过孔件114可以是镀覆通孔(PHT)，在镀覆通孔(PHT)中金属材料114a沿着穿透第一芯层111a1和第二芯层111a2以及第一绝缘层111b1、第二绝缘层111b2、第三绝缘层111b3和第四绝缘层111b4中的全部的通过孔件孔的壁表面以共形方式镀覆。在这种情况下，被通过孔件孔中的由金属材料114a围绕的空间可以填充有封堵材料114b。作为封堵材料114b，可以采用已知的封堵材料，诸如绝缘材料或导电墨水。
连接过孔115a、115b和115c可以分别将无源组件112a、112b和112c电连接到第一芯布线层116a。如此，无源组件112a、112b和112c可以仅在向上的方向上分别通过连接过孔115a、115b和115c电连接到芯结构110A中的第一芯布线层116a。连接过孔115a、115b和115c均可以包括用于接地的过孔、用于电源的过孔、用于信号的过孔等中的一个。此外，连接过孔115a、115b和115c中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料，具体地为金属材料。连接过孔115a、115b和115c中的每个可以具有锥形形状，其锥形方向与第一构建结构120的布线过孔层123的布线过孔的锥形方向相同。
第一构建结构120提供各种布线设计，使得具有埋入式无源组件的板100A可以实质上用作印刷电路板。第一构建结构120可以包括多个第一构建层121、多个第一布线层122和多个第一布线过孔层123。第一钝化层124可以设置在第一构建结构120的最上侧上。第一钝化层124可以具有使最上面的第一布线层122的至少一部分暴露的多个开口124h，并且第一电连接结构140可以设置在多个开口124h中的每个中。
第一构建层121可以包括绝缘材料，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、其中热固性树脂或热塑性树脂与无机填料混合或者浸渍在无机填料的芯材料中的树脂(例如，Ajinomoto构建膜(ABF)等)可以用作绝缘材料，但第一构建层121的材料不限于此。第一构建层121的数量不受具体限制，而是可以根据设计细节进行各种设计。第一构建层121之间的边界可以是不明显的或者可以是明显的。第一构建层121中的每个的厚度可以小于芯层111a1和111a2中的每个的厚度。另外，第一构建层121中的每个的弹性模量可以小于芯层111a1和111a2中的每个的弹性模量。也就是说，第一构建层121可以设计得尽可能地薄，以引入多个第一布线层122。
第一布线层122可以根据相应层的设计执行各种功能。例如，第一布线层122可以包括接地(GND)图案、电源(PWR)图案、信号(S)图案等。这里，信号(S)图案可以包括除了接地(GND)图案、电源(PWR)图案等之外的各种信号图案，诸如数据信号图案等。另外，第一布线层122可以包括各种垫(或焊盘)。每个第一布线层122的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料，具体地为金属材料。
第一布线过孔层123将第一布线层122彼此电连接。另外，第一布线过孔层123将第一芯布线层116a和第一布线层122彼此电连接。第一布线过孔层123还可以均包括用于接地的过孔、用于电源的过孔、用于信号的过孔等。此外，每个第一布线过孔层123的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料，具体地为金属材料。第一布线过孔层123中的每个的布线过孔可以具有锥形形状，其锥形方向与连接过孔115a、115b和115c中的每个的锥形方向相同。
第一钝化层124可以保护第一构建层121、第一布线层122和第一布线过孔层123。第一钝化层124的材料不受具体限制。例如，第一钝化层124的材料可以是绝缘材料，在这种情况下，可以使用阻焊剂作为绝缘材料。然而，第一钝化层124的材料不限于此，而且也可以是上述预浸料、ABF等。
第一电连接结构140可以用作用于在具有埋入式无源组件的板100A上安装半导体芯片、半导体封装件等的外部连接端子。第一电连接结构140可以由低熔点金属(例如，诸如锡(Sn)-铝(Al)-铜(Cu)等的焊料)形成。然而，这仅是示例，第一电连接结构140的材料不具体限于此。第一电连接结构140可以是平台、球、销等。第一电连接结构140可以具有多层或单层结构。当第一电连接结构140具有多层结构时，第一电连接结构140可以包括铜(Cu)柱和焊料。当第一电连接结构140具有单层结构时，第一电连接结构140可以包括锡-银焊料或铜(Cu)。然而，这仅是示例，第一电连接结构140不限于此。
第二构建结构130也提供各种布线设计，使得具有埋入式无源组件的板100A可以实质上用作印刷电路板。第二构建结构130可以包括多个第二构建层131、多个第二布线层132和多个第二布线过孔层133。第二钝化层134可以设置在第二构建结构130的最下侧上。第二钝化层134可以具有均使最下面的第二布线层132的至少一部分暴露的多个开口134h。第二电连接结构150可以设置在多个开口134h中的每个中。第二构建结构130可以形成为相对于芯结构110A与第一构建结构120尽可能地对称。也就是说，第一构建层121的数量和第二构建层131的数量可以彼此相同，第一布线层122的数量和第二布线层132的数量可以彼此相同。此外，每个第一构建层121的厚度可以与每个第二构建层131的厚度相同，每个第一布线层122的厚度可以与每个第二布线层132的厚度相同。换言之，第一构建结构120和第二构建结构130可以通过构建工艺在芯结构110A的两侧上同时形成。
第二构建层131可以包括绝缘材料，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、其中热固性树脂或热塑性树脂与无机填料混合或者浸渍在无机填料的芯材料中的树脂(例如，Ajinomoto构建膜(ABF)等)可以用作绝缘材料，但是第二构建层131的材料不限于此。第二构建层131的数量不受限制，而是可以根据设计细节进行各种设计。第二构建层131之间的边界可以是不明显的或者可以是明显的。第二构建层131中的每个的厚度可以小于芯层111a1和111a2中的每个的厚度。另外，第二构建层131中的每个的弹性模量可以小于芯层111a1和111a2中的每个的弹性模量。也就是说，第二构建层131可以设计得尽可能地薄，以引入多个第二布线层132。
第二布线层132也可以根据相应层的设计执行各种功能。例如，第二布线层132可以包括接地(GND)图案、电源(PWR)图案、信号(S)图案等。这里，信号(S)图案可以包括除接地(GND)图案、电源(PWR)图案等之外的各种信号图案，例如数据信号图案等。另外，第二布线层132可以包括各种垫(或焊盘)。每个第二布线层132的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料，具体地为金属材料。
第二布线过孔层133将相应的第二布线层132彼此电连接。另外，第二布线过孔层133将第二芯布线层116b和第二布线层132彼此电连接。第二布线过孔层133也可以均包括用于接地的过孔、用于电源的过孔、用于信号的过孔等。此外，每个第二布线过孔层133的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料，具体地为金属材料。每个第二布线过孔层133的布线过孔可以具有锥形形状，其锥形方向与连接过孔115a、115b和115c中的每个以及第一布线过孔层123的布线过孔的锥形方向相反。
第二钝化层134可以保护第二构建层131、第二布线层132和第二布线过孔层133。第二钝化层134的材料也不受具体限制。例如，第二钝化层134的材料可以是绝缘材料，在这种情况下，可以使用阻焊剂作为绝缘材料。然而，第二钝化层134的材料不限于此，而且也可以是上述预浸料、ABF等。
第二电连接结构150可以用作用于将具有埋入式无源组件的板100A安装在电子设备的主板等上的外部连接端子。第二电连接结构150也可以由低熔点金属(例如，诸如锡(Sn)-铝(Al)-铜(Cu)等的焊料)形成。然而，这仅是示例，并且第二电连接结构150的材料不具体限于此。第二电连接结构150可以是平台、球、销等。第二电连接结构150可以具有多层或单层结构。当第二电连接结构150具有多层结构时，第二电连接结构150可以包括铜(Cu)柱和焊料。当第二电连接结构150具有单层结构时，第二电连接结构150可以包括锡-银焊料或铜(Cu)。然而，这仅是示例，并且第二电连接结构150不限于此。
图4至图9是示出制造图3的具有埋入式无源组件的板的工艺的示例的示意图。
参照图4，可以首先准备作为第一芯层111a1的覆铜层压板等。在这种情况下，可以在第一芯层111a1的至少一个表面上形成标记图案116c。然后，可以使用激光钻、机械钻等在第一芯层111a1中形成一个或更多个通孔111a1h。接下来，可以将带210附着到第一芯层111a1的一侧，并且可以通过使用带210将一个或更多个无源组件112a、112b和112c设置在第一芯层111a1的一个或更多个通孔111a1h中的每个中。
参照图5，可以通过使用铜箔220将第二绝缘层111b2层压在带210上，以覆盖第一芯层111a1以及无源组件112a、112b和112c，并且第二绝缘层111b2可以填充每个通孔111a1h的至少一部分，然后可以使第二绝缘层111b2固化。然后，可以剥离带210。在剥离带210之后，第一芯层111a1的一个表面、第二绝缘层111b2的一个表面以及无源组件112a、112b和112c中的每个的一个表面彼此共面。然后，可以通过蚀刻去除铜箔220。
然后，参照图6，可以堆叠第一铜箔116as和第一绝缘层111b1，使得埋入无源组件112a、112b和112c，被第二绝缘层111b2覆盖的第一芯层111a1、第四绝缘层111b4、第二芯层111a2、第三绝缘层111b3和第二铜箔116bs可以共同地按该顺序堆叠，从而形成上述芯结构110A的基本结构。可以通过使用处于未固化状态的预浸料来引入第一绝缘层111b1、第三绝缘层111b3和第四绝缘层111b4，并且可以通过使用未包覆的CCL引入第二芯层111a2。
然后，参照图7，可以通过使用机械钻、激光钻等来形成穿透所准备的芯结构110A的基本结构的通过孔件孔114h。另外，可以形成穿透第一绝缘层111b1并使无源组件112a、112b和112c的各个电极暴露的过孔115ah、115bh和115ch。然后，通过镀覆、封塞等使用第一铜箔116as和第二铜箔116bs作为种子层来形成通过孔件114、连接过孔115a、115b和115c以及第一芯布线层116a和第二芯布线层116b。可以通过一系列的工艺来形成芯结构110A。
然后，参照图8，在芯结构110A的背对侧上分别形成第一构建层121和第二构建层131。可以通过层压然后固化ABF等来形成第一构建层121和第二构建层131。然后，可以通过使用激光钻、机械钻等在第一构建层121和第二构建层131中分别形成过孔123h和133h。
然后，参照图9，可以通过镀覆等来形成第一布线过孔层123和第二布线过孔层133以及第一布线层122和第二布线层132。通过重复上述一系列工艺，可以根据需要形成第一构建层121和第二构建层131、第一布线层122和第二布线层132以及第一布线过孔层123和第二布线过孔层133。然后，类似地，可以根据需要通过层压然后固化ABF等来形成第一钝化层124和第二钝化层134，从而形成第一构建结构120和第二构建结构130。另外，返回参照图3，可以形成第一电连接金属(即，第一电连接结构)140和第二电连接金属(即，第二电连接结构)150，然后可以执行回流工艺，从而获得根据上述示例的具有埋入式无源组件的板100A。
图10是示出具有埋入式无源组件的板的另一示例的示意性剖视图。
参照图10，在根据另一示例的具有埋入式无源组件的板100B中，与根据上述示例的具有埋入式无源组件的板100A相比，可以将厚度彼此不同的无源组件112a、112b和112c设置并埋入在芯结构110B的第一芯层111a1的通孔111a1h中。如此，即使在无源组件112a、112b和112c的厚度彼此不同的情况下，无源组件112a、112b和112c的均与第一绝缘层111b1接触的一个表面可以彼此共面，并且可以与第一芯层111a1和第二绝缘层111b2的均与第一绝缘层111b1接触的一个表面共面。然而，无源组件112a、112b和112c的均被第二绝缘层111b2覆盖的另一表面可以位于不同的水平上。如此，即使在无源组件112a、112b和112c的厚度彼此不同的情况下，也可以毫无困难地提供平坦表面，因此，在形成第一绝缘层111b1、连接过孔115a、115b和115c以及第一芯布线层116a的工艺中，可以实现更优异的过孔处理和镀覆质量，而没有诸如空隙或波动的缺陷。其它构造的描述与上面参照图3至图9描述的构造重复，因此省略。
图11是示出具有埋入式无源组件的板的另一示例的示意性剖视图。
参照图11，在根据另一示例的具有埋入式无源组件的板100C中，与根据上述示例的具有埋入式无源组件的板100A相比，芯结构110C还可以包括设置在第三绝缘层111b3上的第三芯层111a3和设置在第三芯层111a3上的第五绝缘层111b5。也就是说，可以通过另外附着未包覆的CCL等来引入第三芯层111a3，以增大芯结构110C的厚度。在这种情况下，可以引入较厚的芯结构110C。同时，根据另一示例的具有埋入式无源组件的板100B的描述也可以应用于根据另一示例的具有埋入式无源组件的板100C。其它构造的描述与上面参照图3至图10描述的构造重复，因此省略。
图12是示出具有埋入式无源组件的板的另一示例的示意性剖视图。
参照图12，在根据另一示例的具有埋入式无源组件的板100D中，与根据上述示例的具有埋入式无源组件的板100A相比，芯结构110D的第二芯层111a2可以包括一个或更多个第二通孔111a2h，并且一个或更多个无源组件112d、112e和112f设置在一个或更多个第二通孔111a2h的每个中。在这种情况下，在芯结构110D中，可以在第二绝缘层111b2与第二芯层111a2之间设置第四绝缘层111b4，以分别覆盖第二芯层111a2和无源组件112d、112e和112f并填充每个第二通孔111a2h的至少一部分。如果需要，则可以在第二绝缘层111b2与第四绝缘层111b4之间另外设置第五绝缘层111b5。另外，芯结构110D还可以包括均穿透第三绝缘层111b3并且分别电连接第二芯布线层116b和无源组件112d、112e和112f的连接过孔115d、115e和115f。此外，无源组件112d、112e和112f的均与第三绝缘层111b3接触的一个表面可以彼此共面，并且可以与第二芯层111a2和第四绝缘层111b4的均与第三绝缘层111b3接触的一个表面共面。无源组件112d、112e和112f的被第四绝缘层111b4覆盖的另一表面均可以与第一芯层111a1分隔开预定距离。另外，连接过孔115d、115e和115f的高度可以彼此相同。因此，在形成第三绝缘层111b3、连接过孔115d、115e和115f以及第二芯布线层116b的工艺中，也可以实现更优异的过孔处理和镀覆质量，而没有诸如空隙或波动的缺陷。当在平面图中观看时，形成在第二芯层111a2中的通孔111a2h均可以是形成为连续地围绕容纳在每个第二通孔111a2h中的无源组件112d、112e和112f的孔。另外，连接过孔115d、115e和115f可以具有锥形形状，其锥形方向与连接过孔115a、115b和115c中的每个的锥形方向相反。另一方面，根据另一示例的具有埋入式无源组件的板100B和根据另一示例的具有埋入式无源组件的板100C的描述也可以应用于根据另一示例的具有埋入式无源组件的板100D。其它构造的描述与上面参照图3至图11描述的构造重复，因此省略。
图13是示出其中半导体封装件安装在具有埋入式无源组件的板上的情况的示例的示意性剖视图。
参照图13，在根据示例的具有埋入式无源组件的板100A用作BGA板的情况下，其中第一半导体芯片311、第二半导体芯片312和第三半导体芯片313安装在中介层314上并且彼此电连接的半导体封装件300可以安装在具有埋入式无源组件的板100A上。这里，设置在根据现有技术的BGA板上的DSC 400和LSC 450可以作为无源组件112a、112b和112c埋入具有埋入式无源组件的板100A中，而通过第一构建结构120的多个第一布线层122等以非常短的电气路径电连接到半导体封装件300的第一半导体芯片311、第二半导体芯片312和第三半导体芯片313。同时，第一半导体芯片311可以是专用集成电路(ASIC)，第二半导体芯片312和第三半导体芯片313可以是高带宽存储器(HBM)。然而，第一半导体芯片311、第二半导体芯片312和第三半导体芯片313不限于此。同时，半导体封装件300也可以以基本相同的方式安装在根据其它示例的具有埋入式无源组件的板100B、具有埋入式无源组件的板100C和具有埋入式无源组件的板100D上。
图14是示出其中半导体芯片安装在具有埋入式无源组件的板上的情况的示例的示意性剖视图。
参照图14，在根据示例的具有埋入式无源组件的板100A用作BGA板的情况下，封装好的半导体芯片350可以安装在具有埋入式无源组件的板100A上。这里，设置在根据现有技术的BGA板上的DSC 400和LSC 450可以作为无源组件112a、112b和112c埋入具有埋入式无源组件的板100A中，而通过第一构建结构120的多个第一布线层122等以非常短的电气路径电连接到封装好的半导体芯片350中的半导体芯片351。同时，半导体芯片351可以是中央处理单元(CPU)，但不限于此。同时，封装好的半导体芯片350也可以以基本相同的方式安装在根据其它示例的具有埋入式无源组件的板100B、具有埋入式无源组件的板100C和具有埋入式无源组件的板100D上。
图15示意性地示出了具有埋入式无源组件的板的效果。
参照图15，如图13或图14中所示，在使用具有埋入式无源组件的板100A、具有埋入式无源组件的板100B、具有埋入式无源组件的板100C或具有埋入式无源组件的板100D来代替根据现有技术的BGA板的情况下，无源组件112a、112b和112c被埋入具有埋入式无源组件的板100A、具有埋入式无源组件的板100B、具有埋入式无源组件的板100C或具有埋入式无源组件的板100D中，从而以非常短的电气路径电连接到半导体芯片。因此，与使用DSC和LSC的情况相比，可以减小芯片和电容器之间的距离，从而可以有效地减小板的寄生电感和阻抗。结果，可以有效地改善电源完整性特性。
如上所述，根据本公开中的示例性实施例，可以提供具有埋入式无源组件的板，该具有埋入式无源组件的板可以通过显著减小半导体芯片与无源组件之间的距离以减小板的寄生电感和阻抗来改善电源完整性，可以通过显著减少诸如空隙或波动的缺陷来改善可靠性，并且具体地，即使在埋入多个无源组件时无源组件的厚度彼此不同的情况下，也可以具有优异的过孔处理和镀覆质量。
在本公开中，表示组件位于基本相同的水平上的术语“共面”在这里是不仅包括组件位于精确地相同的水平上的情况的概念，而且还包括由于工艺中的误差使得组件位于略微不同的水平上的情况的概念。此外，短语“相同的高度”在这里是不仅包括组件的高度彼此精确地相同的情况的概念，而且还包括由于工艺中的误差使得组件的高度之间存在微小的差异的情况的概念。也就是说，短语“相同的高度”表示组件的高度基本彼此相同。
这里，为方便起见，下侧、下部、下表面等用来指相对于附图的剖面朝向半导体封装件的包括有机中介层的安装表面的方向，而上侧、上部、上表面等用来表示与该方向相反的方向。然而，定义这些方向是为了便于解释，并且权利要求不受如上所述定义的方向的具体限制。
尽管上面已经示出并描述了示例性实施例，但是对于本领域技术人员来说将明显的是，在不脱离由权利要求所限定的本发明的范围的情况下，可以进行修改和变化。

Claims (17)

1.一种板，所述板包括：
芯结构，包括第一绝缘层、设置在所述第一绝缘层上并包括第一通孔的第一芯层、设置在所述第一通孔中的一个或更多个第一无源组件、覆盖所述一个或更多个第一无源组件并填充所述第一通孔的至少一部分的第二绝缘层、设置在所述第二绝缘层上的第二芯层以及设置在所述第二芯层上的第三绝缘层；
第一构建结构，设置在所述芯结构的一侧上，并且包括多个第一构建层和多个第一布线层；以及
第二构建结构，设置在所述芯结构的另一侧上，并且包括多个第二构建层和多个第二布线层，
其中，所述第一芯层的与所述第一绝缘层接触的一个表面同所述一个或更多个第一无源组件中的每个的与所述第一绝缘层接触的一个表面共面，所述一个或更多个第一无源组件中的每个的被所述第二绝缘层覆盖的另一表面与所述第二芯层分隔开，并且所述一个或更多个第一无源组件电连接到所述多个第一布线层和所述多个第二布线层中的至少一个。
2.根据权利要求1所述的板，其中，所述第二绝缘层的与所述第一绝缘层接触的一个表面同所述第一芯层和所述一个或更多个第一无源组件中的每个的与所述第一绝缘层接触的一个表面共面。
3.根据权利要求2所述的板，其中，所述第一芯层的厚度等于或大于所述一个或更多个第一无源组件中的每个的厚度。
4.根据权利要求1所述的板，其中，所述一个或更多个第一无源组件包括第1-1无源组件和第1-2无源组件，并且
所述第1-1无源组件的与所述第一绝缘层接触的一个表面同所述第1-2无源组件的与所述第一绝缘层接触的一个表面彼此共面。
5.根据权利要求4所述的板，其中，所述第1-1无源组件和所述第1-2无源组件具有彼此不同的厚度，并且
所述第1-1无源组件的被所述第二绝缘层覆盖的另一表面同所述第1-2无源组件的被所述第二绝缘层覆盖的另一表面位于不同的水平上。
6.根据权利要求4所述的板，其中，所述芯结构还包括：第一芯布线层，设置在所述第一绝缘层的与所述第一芯层背对的侧面上；以及第1-1连接过孔和第1-2连接过孔，均穿透所述第一绝缘层并且分别将所述第一芯布线层电连接到所述第1-1无源组件和所述第1-2无源组件，
所述第一芯布线层电连接到所述多个第一布线层，并且
所述第1-1连接过孔和所述第1-2连接过孔具有相同的高度。
7.根据权利要求6所述的板，其中，所述芯结构还包括：第二芯布线层，设置在所述第三绝缘层的与所述第二芯层背对的侧面上；以及通过孔件，穿透所述第一绝缘层、所述第一芯层、所述第二绝缘层、所述第二芯层和所述第三绝缘层中的全部，并且将所述第一芯布线层和所述第二芯布线层彼此电连接，并且
所述第二芯布线层电连接到所述多个第二布线层。
8.根据权利要求1所述的板，其中，所述芯结构还包括设置在所述第一芯层的被所述第二绝缘层覆盖的另一表面上的标记图案，并且
所述标记图案中的至少一个与所述多个第一布线层和所述多个第二布线层电绝缘。
9.根据权利要求1所述的板，其中，所述第一芯层和所述第二芯层均具有大于所述第一构建层和所述第二构建层中的每个的厚度的厚度。
10.根据权利要求9所述的板，其中，所述第一芯层和所述第二芯层均具有大于所述第一构建层和所述第二构建层中的每个的弹性模量的弹性模量。
11.根据权利要求1所述的板，其中，所述芯结构还包括设置在所述第三绝缘层上的第三芯层和设置在所述第三芯层上的第四绝缘层。
12.根据权利要求1所述的板，其中，所述第二芯层包括第二通孔，并且
所述板还包括设置在所述第二通孔中的一个或更多个第二无源组件。
13.根据权利要求12所述的板，其中，所述一个或更多个第二无源组件包括第2-1无源组件和第2-2无源组件，
所述芯结构还包括：第四绝缘层，设置在所述第二绝缘层与所述第二芯层之间，以覆盖所述一个或更多个第二无源组件并填充所述第二通孔的至少一部分；第二芯布线层，设置在所述第三绝缘层的与所述第二芯层背对的侧面上；以及第2-1连接过孔和第2-2连接过孔，均穿透所述第三绝缘层并分别将所述第二芯布线层电连接到所述第2-1无源组件和所述第2-2无源组件，
所述第二芯布线层电连接到所述多个第二布线层，
所述第2-1无源组件的与所述第三绝缘层接触的一个表面和所述第2-2无源组件的与所述第三绝缘层接触的一个表面同所述第二芯层的与所述第三绝缘层接触的一个表面共面，
所述第2-1无源组件的被所述第四绝缘层覆盖的另一表面和所述第2-2无源组件的被所述第四绝缘层覆盖的另一表面均与所述第一芯层分隔开，并且
所述第2-1连接过孔和所述第2-2连接过孔具有相同的高度。
14.根据权利要求1所述的板，所述板还包括设置在所述第一构建结构的与所述芯结构背对的侧面上的半导体封装件，
其中，所述一个或更多个第一无源组件通过所述多个第一布线层电连接到所述半导体封装件。
15.根据权利要求1所述的板，所述板还包括设置在所述第一构建结构的与所述芯结构背对的侧面上的半导体芯片，
其中，所述一个或更多个第一无源组件通过所述多个第一布线层电连接到所述半导体芯片。
16.根据权利要求1所述的板，所述板还包括设置在所述第二构建结构的与所述芯结构背对的侧面上的多个电连接金属，
其中，所述一个或更多个第一无源组件通过所述多个第一布线层和所述多个第二布线层电连接到所述多个电连接金属中的至少一个。
17.根据权利要求1所述的板，其中，所述第一构建结构包括穿透所述多个第一构建层并且分别电连接到所述多个第一布线层的第一过孔，
所述第二构建结构包括穿透所述多个第二构建层并且分别电连接到所述多个第二布线层的第二过孔，并且
所述第一过孔和所述第二过孔沿相反的方向呈锥形。
CN201910742349.5A 2018-08-16 2019-08-13 具有埋入式无源组件的板 Pending CN110839318A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180095496 2018-08-16
KR10-2018-0095496 2018-08-16
KR10-2018-0118461 2018-10-04
KR1020180118461A KR102164793B1 (ko) 2018-08-16 2018-10-04 수동부품 내장기판

Publications (1)

Publication Number Publication Date
CN110839318A true CN110839318A (zh) 2020-02-25

Family

ID=69523014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910742349.5A Pending CN110839318A (zh) 2018-08-16 2019-08-13 具有埋入式无源组件的板

Country Status (2)

Country Link
US (1) US10998247B2 (zh)
CN (1) CN110839318A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790241B2 (en) 2019-02-28 2020-09-29 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US11289412B2 (en) * 2019-03-13 2022-03-29 Texas Instruments Incorporated Package substrate with partially recessed capacitor
US20210375736A1 (en) * 2020-05-29 2021-12-02 Qualcomm Incorporated Multicore substrate
KR20220005236A (ko) 2020-07-06 2022-01-13 삼성전기주식회사 전자부품 내장기판
KR20220162468A (ko) * 2021-06-01 2022-12-08 삼성전자주식회사 반도체 패키지
US20240006290A1 (en) * 2022-06-30 2024-01-04 Advanced Micro Devices, Inc. Lth and svlc hybrid core architecture for lower cost component embedding in package substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110329A (ja) * 2011-11-23 2013-06-06 Ngk Spark Plug Co Ltd コンデンサモジュール内蔵配線基板
CN104105332A (zh) * 2013-04-12 2014-10-15 太阳诱电株式会社 电子元件内置基板
US20170256497A1 (en) * 2016-03-04 2017-09-07 Ibiden Co., Ltd. Electronic component built-in substrate and method for manufacturing the same
CN107452726A (zh) * 2016-06-01 2017-12-08 瑞萨电子株式会社 半导体集成电路器件及其制造方法、以及印刷板
US20180114747A1 (en) * 2016-10-26 2018-04-26 Invensas Corporation Bonding of Laminates with Electrical Interconnects

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS546197A (en) 1977-06-15 1979-01-18 Toba Tekkosho Kk Lumber carrying vehicle for use in lumbering machine
EP2079291B1 (en) 1999-09-02 2013-06-19 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
KR101225663B1 (ko) 2011-05-13 2013-01-23 전자부품연구원 칩 내장형 기판 제조 방법
JP6207190B2 (ja) 2013-03-22 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101514539B1 (ko) 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
US9743526B1 (en) 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110329A (ja) * 2011-11-23 2013-06-06 Ngk Spark Plug Co Ltd コンデンサモジュール内蔵配線基板
CN104105332A (zh) * 2013-04-12 2014-10-15 太阳诱电株式会社 电子元件内置基板
US20170256497A1 (en) * 2016-03-04 2017-09-07 Ibiden Co., Ltd. Electronic component built-in substrate and method for manufacturing the same
CN107452726A (zh) * 2016-06-01 2017-12-08 瑞萨电子株式会社 半导体集成电路器件及其制造方法、以及印刷板
US20180114747A1 (en) * 2016-10-26 2018-04-26 Invensas Corporation Bonding of Laminates with Electrical Interconnects

Also Published As

Publication number Publication date
US10998247B2 (en) 2021-05-04
US20200058569A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
US10998247B2 (en) Board with embedded passive component
US10881004B1 (en) Electronic component embedded substrate
CN112954895A (zh) 印刷电路板
US11439021B2 (en) Electronic component-embedded substrate
US11658124B2 (en) Connection structure embedded substrate
TWI764033B (zh) 具有嵌入式被動組件的板
US11490503B2 (en) Substrate with electronic component embedded therein
CN112420626A (zh) 嵌有电子组件的基板
CN112867240A (zh) 印刷电路板
CN112996242A (zh) 嵌有电子组件的基板
US11587878B2 (en) Substrate having electronic component embedded therein
US20220165649A1 (en) Printed circuit board
US11737211B2 (en) Connection structure embedded substrate and substrate structure including the same
CN114466509A (zh) 具有嵌入式桥的印刷电路板及制造其的方法
CN113013109A (zh) 嵌有电子组件的基板
CN112996223B (zh) 印刷电路板
US11075156B2 (en) Substrate having electronic component embedded therein
US20240155771A1 (en) Printed circuit board and method of manufacturing the same
US11627659B2 (en) Printed circuit board and electronic package comprising the same
US20230335479A1 (en) Printed circuit board
US11997788B2 (en) Printed circuit board and method of manufacturing the same
US20230147912A1 (en) Printed circuit board
CN115866881A (zh) 印刷电路板
CN117939781A (zh) 印刷电路板
CN113891553A (zh) 基板结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination