CN104105332A - 电子元件内置基板 - Google Patents
电子元件内置基板 Download PDFInfo
- Publication number
- CN104105332A CN104105332A CN201310752570.1A CN201310752570A CN104105332A CN 104105332 A CN104105332 A CN 104105332A CN 201310752570 A CN201310752570 A CN 201310752570A CN 104105332 A CN104105332 A CN 104105332A
- Authority
- CN
- China
- Prior art keywords
- electronic component
- insulating barrier
- coated
- terminal surfaces
- insulating properties
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
- H05K2203/1469—Circuit made after mounting or encapsulation of the components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种电子元件内置基板,其即使在电子元件上形成的绝缘材产生热膨胀或热收缩的情况下,也能够防止电子元件出现故障。电子元件内置基板具有元件收装层、积层。上述元件收装层具有:电子元件,其包括端子表面和主体;绝缘性的包覆部,其包括与上述端子表面在相同平面上形成的第1表面,用于包覆上述电子元件的主体,且具有第1线膨胀系数。上述积层具有:绝缘层,其与上述端子表面和上述第1表面相接触,在上述元件收装层上形成,具有大于上述第1线膨胀系数的第2线膨胀系数;导电孔部,其设置在上述绝缘层上,与上述端子表面相连接。
Description
技术领域
本发明涉及一种内置有电子元件的多层结构的电子元件内置基板(封装基板)。
背景技术
电子元件内置基板一般具有在电子元件的表面上所形成的绝缘材上设置与电子元件的端子相连接的导电孔部的结构,使用含有绝缘性填料的合成树脂作为绝缘材。另外,导电孔部例如通过从绝缘材的上方照射激光等方法形成。
例如在专利文献1中公开有如下一种元件内置基板,即,该元件内置基板具有元件内置树脂层,该元件内置树脂层具有:侧表面层,其由元件内置树脂层的低于芯片元件的上表面的部分构成;上表面层,其由元件内置树脂层的高于芯片元件的上表面的部分构成,其中形成有导电体。采用该元件内置基板,使上表面层所含有的绝缘性填料等无机材料的含有量小于侧表面层含有的绝缘性填料等无机材料的含有量,从而实现如下目的等:容易通过激光照射方法形成导电体的孔。
【专利文献1】日本专利发明公开公报特开2011-029623号
但是,在专利文献1所公开的结构中,端子电极和比端子电极脆弱的元件主体的上表面与上述上表面层相接触。另外,该上表面层的无机材料的含有量小于侧表面层的无机材料的含有量,而且,该上表面相对于侧表面层,会产生显著的热膨胀或热收缩。因此,伴随着上表面层所产生的热膨胀或热收缩而产生的应力会被直接传递给脆弱的元件主体,使其产生龟裂等损坏,该损坏可能会对元件的功能产生影响。
发明内容
鉴于上述情况,本发明的目的在于,提供一种电子元件内置基板,其能够防止电子元件出现故障。
为了达成上述目的,本发明的一个技术方案所涉及的电子元件内置基板具有元件收装层、积层。
上述元件收装层具有:电子元件,其包括端子表面和主体;绝缘性的包覆部,其包括与上述端子表面形成在同一平面上的第1表面,该包覆部用于包覆上述电子元件的主体,且具有第1线膨胀系数。
上述积层具有:绝缘层,其形成在上述元件收装层的表面上,分别与上述端子表面和上述第1表面相接触,该绝缘层具有大于上述第1线膨胀系数的第2线膨胀系数;导电孔部,其设置在上述绝缘层上,与上述端子表面相连接。
本发明的一个技术方案所涉及的电子元件内置基板具有元件收装层、积层。
上述元件收装层具有:电子元件,其包括端子表面和主体;绝缘性的包覆部,其包括与上述端子表面在相同平面上形成的第1表面,该包覆部用于包覆上述电子元件的主体,且由以第1含有率含有绝缘性填料的第1树脂材料形成。
上述积层具有:绝缘层,其与上述端子表面和上述第1表面相接触,形成在上述元件收装层的表面上,且由以小于第1含有率的第2含有率含有绝缘性填料的第2树脂材料形成;导电孔部,其形成于上述绝缘层,与上述端子表面相连接。
另外,本发明所涉及的电子元件内置基板具有:基层,其至少具有1个空腔部;电子元件,其收装在上述空腔部内;绝缘部,其用于填充上述空腔部和上述电子元件的间隙;绝缘层,其设置在上述基层的厚度方向上的一表面上;导电孔部,其设置于上述绝缘层,与上述电子元件的端子的被连接面相连接。上述绝缘部的线膨胀系数和上述绝缘层的线膨胀系数的关系为:上述绝缘部的线膨胀系数<上述绝缘层的线膨胀系数。上述绝缘部和上述绝缘层的接触面以及上述端子的被连接面与上述基层的厚度方向上的一表面处于同一平面上,上述电子元件的除上述端子的被连接面以外的部位与上述绝缘层不相接触。
根据本发明,能够提供一种具有防止电子元件出现故障功能的电子元件内置基板。
本发明的上述目的及其他目的、对应于各目的的特征和效果均由下面的说明和附图明确表现出来。
附图说明
图1是适用于本发明的电子元件内置基板(第1实施方式)的局部纵剖视图。
图2是表示图1所示的电子元件内置基板所涉及的元件配置工序和导电孔部制作工序。
图3是适用于本发明的电子元件内置基板(第2实施方式)的局部纵剖视图。
【附图标记说明】
11:元件收装层;11a:空腔部;11b:包覆部;111b:第1表面;11c:基层材;111c:第2表面;P1、P2:电子元件;T1、T2:端子;T1a、T2a:端子表面;P10、P20:主体;P1a、P2a:凹部;12:积层;13a:第1绝缘层;13b:第2绝缘层;14:信号线;14a:信号线的导电孔部;15:接地线;15a:接地线的导电孔部;16:导电体;16a:导电体的导电孔部。
具体实施方式
本发明的一个实施方式所涉及的电子元件内置基板具有元件收装层、积层。
上述元件收装层具有:电子元件,其包括端子表面和主体;绝缘性的包覆部,其包括与上述端子表面在相同平面上形成的第1表面,包覆部用于包覆上述电子元件的主体,且具有第1线膨胀系数。
上述积层具有:绝缘层,其与上述端子表面和上述第1表面相接触,形成在上述元件收装层的表面上,具有大于上述第1线膨胀系数的第2线膨胀系数;导电孔部,其设置在上述绝缘层上,与上述端子表面相连接。
根据上述结构,包覆部的第1表面和电子元件的端子表面处于相同平面上,该电子元件的端子表面以外的部位不与绝缘层相接触。因此,即使在绝缘层产生热膨胀或热收缩的情况下,也能够抑制因伴随着该热膨胀或热收缩而产生的应力被传递给电子元件的主体。从而能够防止对脆弱的电子元件的主体造成损伤,防止电子元件出现故障。
上述元件收装层还可以具有基层材,该基层材包括与上述端子表面和上述第1表面处于相同平面上的第2表面,该基层材中形成有收装上述电子元件和上述包覆部的空腔部。
由上述基层材能够提高整体电子元件内置基板的刚性。还有,由导电体形成该基层材能够抑制收装在空腔部内的电子元件上出现电磁干扰。
上述电子元件可以包括收装在上述空腔部内的多个电子元件。
从而,能够减小封装在电子元件内置基板上的元件的数量,实现整个基板的小型化。
上述电子元件的主体可以具有凹部,该凹部相对于上述端子表面下凹,被上述包覆部包覆。
从而,能够防止电子元件的主体和绝缘层的接触,另外,使包覆部和绝缘层的接触面积扩大能够防止在这两者的接触面出现剥离等。
另外,上述包覆部可以由以第1含有率含有绝缘性填料的第1树脂材料形成,
上述绝缘层可以由以小于第1含有率的第2含有率含有绝缘性填料的第2树脂材料形成。
从而能够根据绝缘性填料的含有率来确定包覆部和绝缘层的各自的线膨胀系数,并容易地对这些线膨胀系数进行调整。
在这种情况下,上述第1树脂材料和上述第2树脂材料的绝缘性填料均可以为球状的绝缘性填料。
从而能够提高形成包覆部和绝缘层时的绝缘性填料的流动性和分散性,形成均匀的包覆部和绝缘层。
本发明的一个实施方式所涉及的电子元件内置基板具有元件收装层、积层。
上述元件收装层具有:电子元件,其包括端子表面和主体;绝缘性的包覆部,其包括与上述端子表面在相同平面上形成的第1平面,包覆部用于包覆上述电子元件的主体,且由以第1含有率含有绝缘性填料的第1树脂材料形成。
上述积层具有:绝缘层,其与上述端子表面和上述第1平面相接触,在上述元件收装层上形成,由以小于上述第1含有率的第2含有率含有绝缘性填料的第2树脂材料形成;导电孔部,其形成于上述绝缘层,与上述端子表面相连接。
根据上述结构,包覆部的第1表面和电子元件的端子表面处于同一面上,该电子元件的端子表面以外的部位不与绝缘层相接触。另外,包覆部的线膨胀系数可以小于绝缘层的线膨胀系数。因此,即使在绝缘层产生热膨胀或热收缩的情况下,也能够抑制因伴随着该热膨胀或热收缩而产生的应力被传递给电子元件的主体。从而能够防止对脆弱的电子元件的主体造成损坏,防止电子元件出现故障。
下面,参照附图说明本发明的实施方式。
【第1实施方式(图1和图2)】
图1是本实施方式所涉及的电子元件内置基板的纵剖视图。另外,图1~图3中的X轴方向、Y轴方向及Z轴方向表示各自垂直的3个(坐标)轴方向,X轴方向和Y轴方向表示水平方向,Z轴方向表示厚度方向(上下方向)。
首先,说明图1所示的电子元件内置基板的基本结构。该电子元件内置基板具有:元件收装层11;积层(加厚层)12,在与元件收装层11的Z轴方向(厚度方向)垂直的一表面(上表面)和与Z轴方向(厚度方向)垂直的另一表面(下表面)上分别设置有该积层12。
元件收装层11中具有2个电子元件P1和P2、绝缘性的包覆部11b;基层材11c。元件收装层11整体具有如下结构:在基层材11b上形成的空腔部11a内收装有电子元件P1和P2以及包覆部11b。
基层材11c具有面向积层12的后述的第1绝缘层13a的第2表面111c,且在该基层材11c中形成有在Z轴方向(厚度方向)上贯穿该基层材11b的2个空腔部11a。第2表面111c为基层材11c的与Z轴方向垂直的上表面(厚度方向上的一表面),其与后述的端子表面T1a和T2a、包覆部11b的第1表面111b处于同一平面上。基层材11c由具有与元件收装层11大致相同厚度的金属等导电体形成,优选由铜、铜合金等形成。在本实施方式中,在各空腔部11a内分别收装有1电子元件P1和1个电子元件P2。
由基层材11b能够提高整体电子元件内置基板的刚性。还有,由导电体形成该基层材11b能够抑制收装在空腔11a内的电子元件P1和P2上出现电磁干扰。
包覆部11b具有与端子表面T1a和端子表面T2a处于相同平面上的第1表面111b,该包覆部11b分别包覆电子元件P1的主体P10和电子元件P2的主体P20。包覆部11b以在各空腔部11a内填补各电子元件P1、P2和基层材11c之间的间隙的方式而形成。包覆部11b由含有绝缘性填料的第1树脂材料形成。作为第1树脂材料,优选使用环氧树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂等(既可以使用热硬化树脂也可以使用热可塑性树脂)合成树脂,作为绝缘性填料,优选使用二氧化硅、氧化铝等。绝缘性填料的形状可以为球状、片状、纤维状,但是,考虑到制作包覆部11b时的绝缘性填料的流动性和分散性,则优选球状。
电子元件P1、P2从公知的电子元件,例如电容器、电感器、电阻器、滤波器芯片、IC芯片等中选择。另外,电子元件P1的厚度Hp1小于电子元件P2的厚度Hp2。
如图1所示,电子元件P1包括大致呈长方体形状的主体P10和2个端子表面T1a。电子元件P1在主体P10的在X轴方向上相对的两端部分别具有端帽状的端子T1,各端子T1的与后述第1绝缘层13a相面对的表面(上表面)构成为端子表面T1a。端子表面T1a发挥用于连接后述导电孔部15a和16a的被连接面(连接面)的作用。
另外,主体P10具有凹部P1a,该凹部P1a沿Z轴方向从端子表面T1a向下方凹。凹部P1a位于电子元件P1的与后述第1绝缘层13a相面对的一侧,其深度对应于端子T1的突出高度。即,凹部P1a位于相对的两个端子T1之间,被包覆部11b包覆。
另外,与电子元件P1相同,电子元件P2包括大致呈长方体形状的主体P20和2个端子表面T2a。即,电子元件P2在主体P20的与Z轴方向垂直的一表面(上表面)上具有2个或3个以上的平板状的端子T2,各端子T2的与后述第1绝缘层13a相面对的表面(上表面)构成为端子表面T2a。端子表面T2a发挥用于连接后述导电孔部14a和16a的被连接面的作用。
另外,主体P20具有凹部P2a,该凹部P2a沿Z轴方向从端子表面T2a向下方凹。凹部P2a位于电子元件P2的与后述第1绝缘层13a相面对的一侧,其深度对应于端子T2的突出高度。即,凹部P2a位于相对的两个端子T2之间以及端子T2的周围,被包覆部11b包覆。
根据上述结构,包覆部11b的第1表面111b、基层材11c的第2表面111c、各端子表面T1a和T2a形成在面向积层12的同一平面上。重要的是,各电子元件P1、P2能够构成为:各端子表面T1a和T2a以外的部位不与积层12相接触。
各积层12具有第1绝缘层(绝缘层)13a;第2绝缘层13b;信号线14;接地线15;导电体16;接线端17;导电孔部14a、15a、16a、17a。
第1绝缘层13a分别与端子表面T1a、T2a和第1表面11b相接触,形成在元件收装层11的表面上。第2绝缘层13b形成在第1绝缘层13a的表面上。第1绝缘层13a和第2绝缘层13b由含有绝缘性填料的第2树脂材料形成。这里的第2树脂材料优选使用环氧树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂等(既可以使用热硬化树脂或可以使用热可塑性树脂)合成树脂,绝缘性填料优选使用二氧化硅、氧化铝等。另外,绝缘性填料的形状与第1树脂材料相同,并没有特别限定,但是,考虑到制作时的绝缘性填料的流动性和分散性,则优选球状。
信号线14、接地线15及导电体16在第1绝缘层13a和第2绝缘层13b之间形成平面的图案,接线端17在第2绝缘层13b的表面上形成平面图案。另外,信号线14、接地线15、导电体16及接线端17分别一体具有大致呈圆锥台状的导电孔部14a、15a、16a及17a。信号线14、接地线15、导电体16及接线端17由金属形成,这里的金属优选使用铜、铜合金等。
该导电孔部14a、15a、16a形成在第1绝缘层13a上,分别与相对应的端子表面T1a和T2a相连接。另外,导电孔部17a形成在第2绝缘层13b上,连接接线端17和导电体16,以实现这两个层之间的连接。在图1所示的例子中,设置在元件收装层11的与Z轴方向垂直的一表面(上表面)上的积层12中的信号线14的导电孔部14a与电子元件P2的端子表面T2a相连接,另一方(右侧)的导电体16的导电孔部16a与电子元件P2的端子表面T2a相连接。另外,接地线15的一方(右侧)的导电孔部15a与电子元件P1的端子表面T1a相连接,另一方(左侧)的导电体16的导电孔部16a与电子元件P1的另一个端子表面T1a相连接。接地线15的另一方(左侧)的导电孔部15a与与基层材11c的第2表面111c相连接,3个接线端17的导电孔部17a分别与信号线14和2个导电体16相连接。另外,设置在元件收装层11的与Z轴方向垂直的另一表面(下表面)上的积层12中的接地线15的导电孔部15a和导电体16的导电孔部16a与基层材11c的与Z轴方向垂直的另一表面(位于第2表面111c相反一侧的下表面)相连接。另外,3个接线端17的导电孔部17a分别与信号线14、接地线15及导电体16相连接。
另外,第1绝缘层13a和第2绝缘层13b由含有绝缘性填料的第2树脂材料形成,这里的第2树脂材料优选使用环氧树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂等(既可以使用热硬化树脂或可以使用热可塑性树脂)合成树脂,绝缘性填料优选使用二氧化硅、氧化铝等。绝缘性填料的形状可以为球状、片状、纤维状,但是考虑到制作第1绝缘层13a和第2绝缘层13b时的绝缘性填料的流动性和分散性,则优选球状。
另外,关于基层材11c、第1绝缘层13a、第2绝缘层13b、信号线14、接地线15、导电体16的凸缘部分及接线端17的厚度,例如为:当基层材11c的厚度在100~400μm的范围内时,第1绝缘层13a和第2绝缘层13b的厚度在10~30μm的范围内,信号线14、接地线15、导电体16的凸缘部分及接线端17的厚度在5~25μm的范围内。各电子元件P1和P2的各凹部P1a和P2a的深度在5~15μm的范围内。
下面说明包覆部11b、第1绝缘层13a及第2绝缘层13b的线膨胀系数。
包覆部11b具有第1线膨胀系数,第1绝缘层13a和第2绝缘层13b具有大于第1线膨胀系数的第2线膨胀系数。即,存在“包覆部11b的线膨胀系数(第1线膨胀系数)<第1绝缘层13a和第2绝缘层13b的线膨胀系数(第2线膨胀系数)”的关系。具体来讲,第1线膨胀系数优选在15~25ppm/℃的范围内,第2线膨胀系数优选在35~500ppm/℃的范围内。第1线膨胀系数和第2线膨胀系数从各范围内选出,以满足上述关系。
另外,第1线膨胀系数和第2线膨胀系数由第1树脂材料和第2树脂材料各自的绝缘性填料含有率来决定。具体来讲,包覆部11b的第1树脂材料以第1含有率含有绝缘性填料,第2绝缘层13a和第2绝缘层13b的第2树脂材料以小于第1含有率的第2含有率含有绝缘性填料。即,存在“包覆部11b的绝缘性填料含有率(第1含有率)>第1绝缘层13a和第2绝缘层13b的绝缘性填料含有率(第2含有率)”的关系。更具体来讲,上述第1含有率优选在65~75wt%的范围内,上述第2含有率优选在30~45wt%的范围内,第1含有率和第2含有率从各范围内选出,以满足上述关系。
采用处于上述范围内的上述线膨胀系数和处于上述范围内的上述绝缘性填料含有率,能够确保包覆部11b、第1绝缘层13b及第2绝缘层13b具有所期望的耐热性和弯曲强度。还有,能够使包覆部11b的热膨胀或热收缩的程度接近各电子元件P1、P2和基层材11c的热膨胀或热收缩的程度。
另外,当绝缘性填料的形状为球状时,该绝缘性填料的平均颗粒直径优选在0.5~1.0μm的范围内,更优选在0.5μm以下。采用平均颗粒直径处于上述范围内的绝缘性填料时,即使第1绝缘层13a和第2绝缘层13b的厚度(10~30μm)、各电子元件P1和P2的各凹部P1a和P2a的深度(5~15μm)在上面例示的范围内,也能够使第1绝缘层13a和第2绝缘层13b中的绝缘性填料具有良好的流动性和分散性,另外,还能够使被填充到各凹部P1a和P2a内的包覆部11b中的绝缘性填料具有良好的流动性和分散性。
下面,参照图2中(A)~图2中(C)说明图1所示电子元件内置基板的元件收装层的形成工序(元件配置工序)和导电孔部的形成工序。
如图2中(A)所示,分别将各电子元件P1和P2配置在基层材11c的各空腔部11a内,形成元件收装层11。即,首先,将压敏粘合片AS粘贴在基层材11c的第2表面111c上。接着,从基层材11c的第2表面111c的相反一侧(下方)使各端子表面T1a和T2a朝向上方,将各电子元件P1和P2插入各空腔11a内,并将压敏粘合片AS粘贴在各端子表面T1a和T2a上。然后,从基层材11c的第2表面111c的相反一侧(下方)将用于形成包覆部11b的未硬化材料填充到个空腔11a内,并使其硬化,在硬化后,剥离压敏粘合片AS。在填充用于形成包覆部11b的未硬化材料时,将该未硬化材料的一部分无间隙填充到电子元件P1的凹部P1a和电子元件P2的凹部P2a内。从而能够实现使各电子元件P1和P2的各端子表面T1a和T2a与基层材11c的第2表面111c配置在相同平面上。另外,实际上,该工序是在使元件收装层11上下翻转的状态下进行。
之后,形成各导电孔部14a、15a及16a。即,首先如图2中(B)所示,在基层材11c的第2表面111c上设置用于形成第1绝缘层13a的未硬化材料的层,使其硬化,从而形成第1绝缘层13a。因此,包覆部11b和第1绝缘层13a的接触面与基层材11c的第2表面111c位于相同平面上。然后,对第1绝缘层13a的导电孔部形成位置照射激光,从而形成到达各电子元件P1和P2的各端子表面T1a和T2a的大致呈圆锥台状的孔TH。
接下来,使用掩膜(图示省略)在第1绝缘层13a的表面上形成图案,之后,如图2中(C)所示,通过电镀形成信号线14、接地线15及导电体16(包括以填充孔的方式而形成的导电孔部14a、15a及16a)。从而,形成各导电孔部14a、15a及16a与各电子元件P1和P2的各端子表面T1a和T2a相连接的信号线14、接地线15及导电体16。
下面,说明采用图1所示的电子元件内置基板所得到的效果。
(E11)在图1所示的电子元件内置基板中,积层12的第1绝缘层13a的第2线膨胀系数大于包覆部11b的第1线膨胀系数。即,第1绝缘层13a的绝缘性填料含有率(第2含有率)小于包覆部11b的绝缘性填料含有率(第1含有率)。因此,在第1绝缘层13a上形成导电孔部的孔TH时,不需要提高激光的强度,能够减小使露出在孔TH底部的端子表面T1a和T2a受到损伤的可能性。还有,能够减少堆积在经激光加工而形成的孔TH的底部的绝缘性填料,抑制端子表面T1a和T2a上出现连接不良的情况的发生。
另外,在现有技术中,当第1绝缘层13a产生热膨胀或热收缩时,伴随着该热膨胀或热收缩而产生的应力被传递给比端子T1和端子T2还要脆弱的主体P10和P20,使电子元件P1和P2有可能会出现故障。
然而,在本实施方式中,包覆部11b的第1表面11b、各端子表面T1a和T2a、基层材11c的第2表面111c处于相同平面上,而且这些表面与第1绝缘层13a相接触。从而能够形成如下结构:各电子元件P1和P2的各端子表面T1a和T2a以外的部位与第1绝缘层13a不相接触。因此,即使第1绝缘层13产生热膨胀或热收缩,也能够抑制伴随着该热膨胀或热收缩而产生的应力被传递给各电子元件P1和P2的各端子表面T1a和T2a以外的部位。另外,能够避免主体P10和P20上产生龟裂等损坏,抑制电子元件P1和P2出现故障。另外,由于能够使包覆部11b产生的热膨胀或热收缩的程度接近各电子元件P1、P2和基层材11c的热膨胀或热收缩的程度,因而能够抑制包覆部11b本身产生龟裂而导致封装能力下降情况的发生。
(E12)在图1所示的电子元件内置基板中,电子元件P1具有从端子表面T1a下凹的凹部P1a,电子元件P2具有从端子表面T2a下凹的凹部P2a。将包覆部11b的一部分填充到这些凹部P1a和P2a内。
即,由于在凹部P1a、P2a和第1绝缘层13a之间存在包覆部11b,因而能够可靠地防止主体P10、P20和第1绝缘层13a相接触。因此,能够确保上述E11的效果。而且,由于能够增加该包覆部11b和第1绝缘层13a的接触面积,因而能够抑制各空腔11a内的包覆部11b和第1绝缘层13a之间出现层与层间的剥离。
(E13)在图1所示的电子元件内置基板中,第1绝缘层13a的绝缘性填料含有率(第2含有率)小于包覆部11b的绝缘性填料含有率(第1含有率)。因而能够使第1绝缘层13a的第2线膨胀系数大于包覆部11b的第1线膨胀系数。
即,无论在作为构成包覆部11b和第1绝缘层13a的主要材料的合成树脂的种类相同还是不同的情况下,都能够容易地通过各绝缘性填料含有率来保证包覆部11b和第1绝缘层13a的各线膨胀系数的关系。
(E14)在图2所示的电子元件内置基板的元件收装层的形成工序中,首先将压敏粘合片AS粘贴在基层材11c的第2表面111c上,接着,分别将电子元件P1和P2的各端子表面T1a和T2a粘贴在该压敏粘合片AS上,然后,在该压敏粘合片AS上填充未硬化材料,从而形成包覆部11b。因此,即使在电子元件P1的厚度Hp1和电子元件P2的厚度Hp2不同的情况下,也能容易地使包覆部11b的第1表面111b、基层材11c的第2表面111c、端子表面T1a及端子表面T2a形成在相同平面上。
(E15)在图1所示的电子元件内置基板中,在各电子元件P1和P2的各端子表面T1a和T2a上不存在绝缘性填料含有率较高的包覆部11b。因此,在图2中(B)所示的导电孔部形成工序中,当从第1绝缘层13a的上方对导电孔部形成位置照射激光而形成各孔TH时,能够抑制该第1绝缘层13a所包含的绝缘性填料堆积在各孔TH的底部,即堆积在各端子表面T1a和T2a上。因此,即使在之后的工序中通过电镀形成信号线14、接地线15及导电体16(包括以填充孔TH的方式形成的导电孔部14a、15a及16a),也能够使各导电孔部14a、15a及16a与各端子表面T1a和T2a实现良好的连接。另外,由于不需要提高激光的强度便能形成各孔TH,因而能够抑制对露出在各孔TH的底部的端子表面T1a和T2a造成损伤。
【第2实施方式(图3)】
图3所示的电子元件内置基板和图1所示的电子元件内置基板在结构上的不同点为:元件收装层中包括收装在1个空腔部11a内的多个电子元件。另外,与第1实施方式相同,包覆部11b和各电子元件P1、P2收装在空腔部11a内,该包覆部11b以被填充到这2个电子元件P1、P2和空腔部11a之间的间隙内的方式而设置。另外,在该电子元件内置基板的元件收装层的形成工序(元件配置工序)中,除将2个电子元件P1、P2插入到1个空腔部11a内后填充成为包覆部11b的未硬化材料这一点不同外,其他工序均与上面所述内容相同。
采用图3所示的电子元件内置基板也能够得到与采用图1所示的电子元件内置基板时的相同的如下效果。
(E21)在图3所示的电子元件内置基板中,基层12的第1绝缘层13a的第2线膨胀系数大于包覆部11b的第1线膨胀系数。即,第1绝缘层13a的绝缘性填料含有率(第2含有率)小于包覆部11b的绝缘性填料含有率(第1含有率)。另外,包覆部11b的第1表面111b、各端子表面T1a和T2a、基层材11c的第2表面111c处于相同平面上,而且这些表面与第1绝缘层13a相接触。
即,在本实施方式中,可以形成如下结构:各电子元件P1和P2的各端子表面T1a和T2a以外的部位不与第1绝缘层13a相接触。因此,即使第1绝缘层13产生热膨胀或热收缩,也能够抑制伴随着该热膨胀或热收缩而产生的应力被传递给各电子元件P1和P2的各端子表面T1a和T2a以外的部位。从而能够避免主体P10和P20上产生龟裂等损伤,抑制电子元件P1和P2出现故障。另外,由于能够使包覆部11b产生的热膨胀或热收缩的程度接近各电子元件P1、P2和基层材11c的热膨胀或热收缩的程度,因而能够抑制包覆部11b本身产生龟裂而导致封装能力下降情况的发生。
(E22)在图3所示的电子元件内置基板中,电子元件P1具有从端子表面T1a下凹的凹部P1a,电子元件P2具有从端子表面T2a下凹的凹部P2a。将包覆部11b的一部分填充到这些凹部P1a和P2a内。
即,由于包覆部11b配置在凹部P1a、P2a和第1绝缘层13a之间,因而能够可靠地防止主体P10、P20和第1绝缘层13a相接触。因此能够确保上述E21的效果。另外,通过将包覆部11b的一部分填充到各凹部P1a和P2a内,能够增加该包覆部11b和第1绝缘层13a的接触面积,从而能够抑制空腔部11a内的包覆部11b和第1绝缘层13a之间产生层与层间的剥离。
(E23)在图3所示的电子元件内置基板中,第1绝缘层13a的绝缘性填料含有率(第2含有率)小于包覆部11b的绝缘性填料含有率(第1含有率)。因而能够确定第1绝缘层13a的第2线膨胀系数大于包覆部11b的第1线膨胀系数。
即,无论在构成包覆部11b和第1绝缘层13a的主要材料及合成树脂的种类相同还是不同的情况下,都能够容易地通过各绝缘性填料含有率来保证包覆部11b和第1绝缘层13a的各线膨胀系数的关系。
(E24)在图3所示的电子元件内置基板中,参照图2,首先将压敏粘合片AS粘贴在基层材11c的第2表面111c上,接着,分别将电子元件P1和P2的各端子表面T1a和T2a粘贴在压敏粘合片AS上,之后,在该压敏粘合片AS上填充未硬化材料,从而形成包覆部11b。因此,即使在电子元件P1的厚度Hp1和电子元件的厚度Hp2不同的情况下,也能容易地使包覆部11b的第1表面111b、基层材11c的第2表面111c、端子表面T1a及端子表面T2a在相同平面上形成。
(E25)在图3所示的电子元件内置基板中,在各电子元件P1和P2的各端子表面T1a和T2a上不存在绝缘性填料含有率较高的包覆部11b。因此,在导电孔部形成工序中,当从第1绝缘层13a的上方对导电孔部形成位置照射激光而形成各孔TH时,能够抑制该第1绝缘层13a所包含的绝缘性填料堆积在各孔TH的底部,即堆积在各端子表面T1a和T2a上。因此,即使在之后的工序中通过电镀形成信号线14、接地线15及导电体16(包括以填充孔TH的方式形成的导电孔部14a、15a及16a),也能够使各导电孔部14a、15a及16a与各端子表面T1a和T2a实现良好的连接。另外,由于不需要提高激光的强度便能形成各孔TH,因而能够抑制对露出各孔TH的底部的端子表面T1a和T2a造成损坏。
【其他实施方式(未图示)】
(1)在图1和图3中表示了金属制的基层材11c,但是该基层材11c也可以为上述金属以外的导电体。另外,即使在由陶瓷或合成树脂等非金属材料形成该基层材11c的情况下,也能够发挥上述相同的效果。另外,可以形成不具有基层材11c的结构,在这种情况下也能够发挥上述相同的效果。
(2)在图1和图3中表示了具有端帽状的端子T1的电子元件P1和具有平板状的端子T2的电子元件P2,但是,端子T1和T2的形状并没有特别限定,即使将具有其他形状的端子的电子元件配置在空腔部11a内的情况下,也能够发挥上述相同的效果。
(3)在图1和图3中表示了厚度不同的电子元件P1和P2,但是,即使电子元件P1和P2的厚度相同,也能够发挥上述相同的效果。
(4)在图3中表示了将2个电子元件P1和P2一起配置在1个空腔部11a内的电子元件内置基板,但是,即使将3个以上的电子元件配置在1个空腔部11a内,也能够发挥上述相同的效果。
(5)在图1和图3中表示了在元件收装层11的上表面和下表面上分别设置有积层12的电子元件内置基板,但是,即使仅在元件收装层11的上表面上设置积层12,也能够发挥上述相同的效果。另外,即使在设置在元件收装层11的上表面上的积层12的配线方式与图1和图3所示配线方式不同的情况下,只要有相当于第1绝缘层13a的绝缘层,就能够发挥上述相同的效果。
(6)虽然说明了图1和图3所示的包覆部11b、第1绝缘层13a及第2绝缘层13b分别由含有绝缘性填料的树脂材料形成,但是并不局限于此,只要是能够使第1绝缘层13a和第2绝缘层13b的线膨胀系数大于包覆部11b的线膨胀系数的绝缘性材料即可。
Claims (7)
1.一种电子元件内置基板,具有元件收装层、积层,
所述元件收装层具有:电子元件,其包括端子表面和主体;绝缘性的包覆部,其包括与所述端子表面形成在同一平面上的第1表面,该包覆部用于包覆所述电子元件的主体,且具有第1线膨胀系数,
所述积层具有:绝缘层,其形成在所述元件收装层的表面上,分别与所述端子表面和所述第1表面相接触,该绝缘层具有大于所述第1线膨胀系数的第2线膨胀系数;导电孔部,其设置于所述绝缘层,与所述端子表面相连接。
2.根据权利要求1所述的电子元件内置基板,其特征在于,
所述元件收装层还具有基层材,
所述基层材包括与所述端子表面和所述第1表面处于同一平面上的第2表面,该积层材中形成有收装所述电子元件和所述包覆部的空腔部。
3.根据权利要求2所述的电子元件内置基板,其特征在于,
所述电子元件包括收装在所述空腔部内的多个电子元件。
4.根据权利要求1~3中任意一项所述的电子元件内置基板,其特征在于,
所述电子元件的主体具有凹部,
所述凹部相对于所述端子表面下凹,被所述包覆部包覆。
5.根据权利要求1~5中任意一项所述的电子元件内置基板,其特征在于,
所述包覆部由以第1含有率含有绝缘性填料的第1树脂材料形成,
所述绝缘层由以小于第1含有率的第2含有率含有绝缘性填料的第2树脂材料形成。
6.根据权利要求5所述的电子元件内置基板,其特征在于,
所述第1树脂材料和所述第2树脂材料的绝缘性填料的形状均为球状。
7.一种电子元件内置基板,具有元件收装层、积层,
所述元件收装层具有:电子元件,其包括端子表面和主体;绝缘性的包覆部,其包括与所述端子表面处于同一平面上的第1表面,该包覆部用于包覆所述电子元件的主体,且由以第1含有率含有绝缘性填料的第1树脂材料形成,
所述积层具有:绝缘层,其形成在所述元件收装层的表面上,与所述端子表面和所述第1表面相接触,且由以小于所述第1含有率的第2含有率含有绝缘性填料的第2树脂材料形成;导电孔部,其形成于所述绝缘层,与所述端子表面相连接。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013083973 | 2013-04-12 | ||
JP2013-083973 | 2013-04-12 | ||
JP2013-182818 | 2013-09-04 | ||
JP2013182818A JP5639242B2 (ja) | 2013-04-12 | 2013-09-04 | 電子部品内蔵基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104105332A true CN104105332A (zh) | 2014-10-15 |
CN104105332B CN104105332B (zh) | 2018-05-29 |
Family
ID=51673022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310752570.1A Active CN104105332B (zh) | 2013-04-12 | 2013-12-31 | 电子元件内置基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9363897B2 (zh) |
JP (1) | JP5639242B2 (zh) |
CN (1) | CN104105332B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109216335A (zh) * | 2017-07-07 | 2019-01-15 | 三星电机株式会社 | 扇出型半导体封装模块 |
CN110839318A (zh) * | 2018-08-16 | 2020-02-25 | 三星电子株式会社 | 具有埋入式无源组件的板 |
CN112203415A (zh) * | 2019-07-07 | 2021-01-08 | 深南电路股份有限公司 | 埋入式电路板及其制备方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6373219B2 (ja) * | 2015-03-31 | 2018-08-15 | 太陽誘電株式会社 | 部品内蔵基板および半導体モジュール |
JP2016219638A (ja) * | 2015-05-22 | 2016-12-22 | 日東電工株式会社 | 電子部品内蔵基板用封止樹脂シート及び電子部品内蔵基板の製造方法 |
US10424530B1 (en) * | 2018-06-21 | 2019-09-24 | Intel Corporation | Electrical interconnections with improved compliance due to stress relaxation and method of making |
KR102164793B1 (ko) * | 2018-08-16 | 2020-10-14 | 삼성전자주식회사 | 수동부품 내장기판 |
KR102170904B1 (ko) * | 2018-12-21 | 2020-10-29 | 주식회사 심텍 | 수동 소자를 구비하는 인쇄회로기판 및 그 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101162716A (zh) * | 2006-10-11 | 2008-04-16 | 新光电气工业株式会社 | 具有内置式电子元件的基板及其制造方法 |
US20090084596A1 (en) * | 2007-09-05 | 2009-04-02 | Taiyo Yuden Co., Ltd. | Multi-layer board incorporating electronic component and method for producing the same |
US20100084175A1 (en) * | 2008-10-08 | 2010-04-08 | Ngk Spark Plug Co., Ltd. | Component built-in wiring substrate and manufacturing method thereof |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100823767B1 (ko) * | 1999-09-02 | 2008-04-21 | 이비덴 가부시키가이샤 | 프린트배선판 및 프린트배선판의 제조방법 |
JP2001187831A (ja) * | 1999-12-28 | 2001-07-10 | Tdk Corp | 難燃性基板およびプリプレグ |
JP4695289B2 (ja) * | 2000-07-31 | 2011-06-08 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
JP4551468B2 (ja) * | 2007-09-05 | 2010-09-29 | 太陽誘電株式会社 | 電子部品内蔵型多層基板 |
JP5432918B2 (ja) * | 2008-10-31 | 2014-03-05 | 太陽誘電株式会社 | プリント配線版の製造方法 |
JP2011029623A (ja) | 2009-06-29 | 2011-02-10 | Murata Mfg Co Ltd | 部品内蔵基板、その部品内蔵基板を用いたモジュール部品および部品内蔵基板の製造方法 |
JP5441007B2 (ja) * | 2010-03-10 | 2014-03-12 | Tdk株式会社 | 電子部品内蔵基板の製造方法 |
JP5122018B1 (ja) * | 2012-08-10 | 2013-01-16 | 太陽誘電株式会社 | 電子部品内蔵基板 |
JP5236826B1 (ja) * | 2012-08-15 | 2013-07-17 | 太陽誘電株式会社 | 電子部品内蔵基板 |
US20140049928A1 (en) * | 2012-08-17 | 2014-02-20 | Taiyo Yuden Co., Ltd. | Substrate with built-in electronic component |
-
2013
- 2013-09-04 JP JP2013182818A patent/JP5639242B2/ja active Active
- 2013-12-18 US US14/133,372 patent/US9363897B2/en active Active
- 2013-12-31 CN CN201310752570.1A patent/CN104105332B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101162716A (zh) * | 2006-10-11 | 2008-04-16 | 新光电气工业株式会社 | 具有内置式电子元件的基板及其制造方法 |
US20090084596A1 (en) * | 2007-09-05 | 2009-04-02 | Taiyo Yuden Co., Ltd. | Multi-layer board incorporating electronic component and method for producing the same |
US20100084175A1 (en) * | 2008-10-08 | 2010-04-08 | Ngk Spark Plug Co., Ltd. | Component built-in wiring substrate and manufacturing method thereof |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109216335A (zh) * | 2017-07-07 | 2019-01-15 | 三星电机株式会社 | 扇出型半导体封装模块 |
CN109216335B (zh) * | 2017-07-07 | 2022-05-03 | 三星电子株式会社 | 扇出型半导体封装模块 |
CN110839318A (zh) * | 2018-08-16 | 2020-02-25 | 三星电子株式会社 | 具有埋入式无源组件的板 |
CN112203415A (zh) * | 2019-07-07 | 2021-01-08 | 深南电路股份有限公司 | 埋入式电路板及其制备方法 |
CN112203415B (zh) * | 2019-07-07 | 2022-06-28 | 深南电路股份有限公司 | 埋入式电路板及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US9363897B2 (en) | 2016-06-07 |
CN104105332B (zh) | 2018-05-29 |
JP2014220479A (ja) | 2014-11-20 |
JP5639242B2 (ja) | 2014-12-10 |
US20140307402A1 (en) | 2014-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104105332A (zh) | 电子元件内置基板 | |
CN100565735C (zh) | 固态电解电容器和传输线器件及其制法、复合电子元件 | |
CN102379038B (zh) | 电子器件安装构造及电子器件安装方法 | |
US9481565B2 (en) | Encapsulated component comprising a MEMS component and method for the production thereof | |
CN103545297A (zh) | 多芯片叠合封装结构及其制作方法 | |
CN103283019A (zh) | 半导体装置 | |
CN103221330A (zh) | 包括优选为多层的陶瓷基板的传感器及其制造方法 | |
CN106463468A (zh) | 薄膜电容器制造方法、集成电路安装基板及配备有该基板的半导体装置 | |
CN203521406U (zh) | 多芯片叠合封装结构 | |
CN103400810A (zh) | 半导体芯片的层叠封装结构及其制造方法 | |
CN102543729A (zh) | 电容的形成方法及其电容结构 | |
CN105702664A (zh) | 半导体封装构造及其制造方法 | |
CN103650135B (zh) | 半导体装置 | |
CN202695424U (zh) | 具中介层的封装基板 | |
US7968918B2 (en) | Semiconductor package | |
CN105489580B (zh) | 半导体衬底及半导体封装结构 | |
KR100813623B1 (ko) | 가요성 필름, 이를 이용한 반도체 패키지 및 제조방법 | |
CN105762127A (zh) | 封装基板、半导体封装件及其制法 | |
US8076775B2 (en) | Semiconductor package and method for making the same | |
CN100576532C (zh) | 半导体元件埋入承载板的结构及其制法 | |
CN104183508A (zh) | 半导体器件的制作方法 | |
CN104851875A (zh) | 具有硅通孔的半导体结构及其制作方法和测试方法 | |
KR101332865B1 (ko) | 팬-인 타입 반도체 장치 | |
US20120314377A1 (en) | Packaging structure embedded with electronic elements and method of fabricating the same | |
CN105472862A (zh) | 无线充电电路板及无线充电电路板的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |