CN115866881A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN115866881A
CN115866881A CN202210342745.0A CN202210342745A CN115866881A CN 115866881 A CN115866881 A CN 115866881A CN 202210342745 A CN202210342745 A CN 202210342745A CN 115866881 A CN115866881 A CN 115866881A
Authority
CN
China
Prior art keywords
insulating layer
pattern
circuit board
printed circuit
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210342745.0A
Other languages
English (en)
Inventor
朴宰汉
梁宇硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN115866881A publication Critical patent/CN115866881A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本公开提供一种印刷电路板，所述印刷电路板包括：绝缘层；凹入部，设置在所述绝缘层的一个表面上；以及电路层，设置在所述绝缘层的所述一个表面上并且包括信号图案和接地图案。所述接地图案的至少一部分覆盖所述凹入部的至少一部分。

Description

印刷电路板
本申请要求于2021年9月27日在韩国知识产权局提交的第10-2021-0127128号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种印刷电路板。
背景技术
随着电路的集成密度的提高，印刷电路板的电路和凸块之间的间距减小，因此，组装硅片(silicon die)和基板的难度也增加。为了改善组装良率，对于影响组装可靠性的工艺控制项，缩小了控制范围，但这仍可能导致良率的降低。
用于提高组装良率的板的控制项可包括翘曲控制和芯片区域的厚度分布控制(在下文中，称为芯片区域厚度变化(CTV))。一种称为热压接合(TCB)的组装方法可用来解决由翘曲引起的组装缺陷。在这种情况下，CTV可以是最重要的控制项。可通过底层的镀覆厚度的分布来确定CTV。随着印刷电路板的层数增加，累积的镀覆厚度分布随后可能无法校正。因此，为了改善芯片区域的厚度分布，控制每层的镀覆厚度的分布是重要的。
与普通的PC CPU相比，近来被越来越多地使用的用于数据中心的服务器中央处理单元(CPU)可具有增加的层数和大的面积，使得可能难以控制CTV，即，可能难以控制镀覆厚度。因此，控制镀覆厚度是必要的技术。
发明内容
本公开的一方面在于提供一种具有减小的镀覆厚度偏差的印刷电路板。
本公开的另一方面在于提供一种印刷电路板，该印刷电路板在用于层间连接的过孔集中的区域与其他区域之间具有减小的镀覆厚度偏差。
本公开的另一方面在于提供一种印刷电路板，该印刷电路板在信号图案与其他图案之间具有减小的镀覆厚度偏差。
根据本公开的一方面，一种印刷电路板包括：绝缘层；凹入部，设置在所述绝缘层的一个表面上；以及电路层，设置在所述绝缘层的所述一个表面上并且包括信号图案和接地图案。所述接地图案的至少一部分覆盖所述凹入部的至少一部分。
根据本公开的另一方面，一种印刷电路板包括：绝缘层；电路层，包括设置在所述绝缘层的第一区域的一个表面上的第一金属图案和设置在所述绝缘层的第二区域的一个表面上的第二金属图案；以及凹入部，设置在所述绝缘层的所述第二区域中。所述第二金属图案的至少一部分覆盖所述凹入部，并且所述第二金属图案的平均厚度大于所述第一金属图案的平均厚度。
根据本公开的另一方面，一种印刷电路板包括：绝缘层，包括第一区域和第二区域；以及电路层，包括设置在所述第一区域上的第一金属图案和设置在所述第二区域上的第二金属图案。所述绝缘层包括位于所述第一区域和所述第二区域中的一个区域中的多个凹入部。所述第一区域和所述第二区域中的所述一个区域中的过孔的密度小于所述第一区域和所述第二区域中的另一区域中的过孔的密度。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本公开的以上和其他方面、特征和优点，在附图中：
图1是示出电子装置系统的示例的框图；
图2是示出电子装置的示例的立体图；
图3是示出印刷电路板的示例的截面图；
图4是示出从上方观察的根据本公开的示例实施例的信号图案的平面图；
图5是示出从上方观察的根据本公开的示例实施例的与信号图案相比的接地图案和电力图案的平面图；
图6至图11是示出制造图3中的印刷电路板的工艺的工艺图；
图12是示出印刷电路板的另一示例的截面图；以及
图13至图16是示出制造图12中的印刷电路板的工艺的工艺图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
图1是示出电子装置系统的示例的框图。
参照图1，电子装置1000中可容纳有主板1010。主板1010可物理连接或电连接到芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到下面将描述的其他电子组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模数转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，并且还可包括其他类型的芯片相关组件。另外，芯片相关组件1020可彼此组合。芯片相关组件1020可具有包括上述芯片的封装件形式。
网络相关组件1030可包括与诸如以下协议兼容或者通过诸如以下协议通信的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议、5G协议以及在上述协议之后指定的任何其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括与各种其他无线标准或协议或者有线标准或协议兼容或者通过各种其他无线标准或协议或者有线标准或协议通信的组件。另外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频率电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)组件、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他用途的无源组件等。另外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理和/或不电连接到主板1010的其他电子组件。这些其他电子组件可包括例如相机1050、天线1060、显示器1070和电池1080。然而，这些其他电子组件的示例实施例不限于此，并且这些其他电子组件可包括音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储装置(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用光盘(DVD)驱动器等。除上述示例之外，还可根据电子装置1000的类型等包括用于各种目的的其他电子组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而是可以是处理数据的任何其他电子装置。
图2是示出电子装置的示例的立体图。
参照图2，电子装置可由智能电话1100实现。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接或电连接到主板1110。相机模块1130和/或扬声器1140可容纳在主板1110中。电子组件1120的一部分可例如是诸如印刷电路板1121的芯片相关组件，但是其示例实施例不限于此。在印刷电路板1121中，多个电子组件可以以表面安装的形式设置在多层印刷电路板上，但是其示例实施例不限于此。电子装置不一定限于智能电话1100，而可以是如上所述的其他电子装置。
图3是示出印刷电路板的示例的截面图。
参照附图，根据示例实施例的印刷电路板100A可包括：多个绝缘层110，包括第一绝缘层111、第二绝缘层112和第三绝缘层113；凹入部R，形成在第二绝缘层112和第三绝缘层113中的每个的一个表面上；电路层120，设置在第二绝缘层112和第三绝缘层113中的每个的一个表面上，并且包括信号图案121、接地图案122和电力图案123；以及第一过孔131和第二过孔132，穿透第二绝缘层112和第三绝缘层113中的每个的至少一部分。
在根据示例实施例的印刷电路板100A中，第一过孔131可设置在信号图案121的下方，并且第二过孔132可设置在接地图案122或电力图案123的下方。此外，第一过孔131可以以比第二过孔132的密度高的密度被包括。因此，每单位面积的第一过孔131的数量可大于每单位面积的第二过孔132的数量。
由于以高密度包括第一过孔131，因此镀覆并设置在第一过孔131上的信号图案可具有小的镀覆厚度。因此，信号图案121的平均厚度可小于接地图案122和电力图案123中的至少一个的平均厚度。
在根据示例实施例的印刷电路板100A中，接地图案122和电力图案123可至少部分地覆盖形成在第二绝缘层112和第三绝缘层113中的每个的一个表面上的凹入部R。也就是说，凹入部R可形成在接地图案122或电力图案123下方，并且凹入部R可被接地图案122或电力图案123填充。
当接地图案122或电力图案123的至少一部分设置在凹入部R中时，接地图案122或电力图案123的镀覆厚度可减小，使得印刷电路板100A的总厚度可减小。
在根据示例实施例的印刷电路板100A中，随着接地图案122或电力图案123的镀覆厚度降低，可减小与信号图案121的厚度偏差。
在根据示例实施例的印刷电路板100A中，由于凹入部R设置在接地图案122下方，因此可容易地控制阻抗。也就是说，接地图案122的镀覆厚度或接地图案122的体积可在宽度方向以及厚度方向上调节，使得如果需要，可容易地执行产品的阻抗匹配。
在根据示例实施例的印刷电路板100A中，信号图案121可设置在多个绝缘层110的第一区域110-1中，并且接地图案122和电力图案123可设置在多个绝缘层110的第二区域110-2中。因此，凹入部R也可形成在第二区域110-2中。此外，第一过孔131可形成在多个绝缘层110的第一区域110-1中，并且第二过孔132可形成在多个绝缘层110的第二区域110-2中。在这种情况下，多个绝缘层110的第一区域110-1的每单位面积的第一过孔131的数量可大于多个绝缘层110的第二区域110-2的每单位面积的第二过孔132的数量。由于多个绝缘层110的第一区域110-1包括具有较高密度的过孔，因此在信号图案121和接地图案122之间或在信号图案121和电力图案123之间可能存在厚度偏差。在根据示例实施例的印刷电路板100A中，由于上述凹入部R形成在第二区域110-2中，因此可减小接地图案122和电力图案123的厚度，因此可减小上述厚度偏差。
在下文中，将参照附图更详细地描述根据示例实施例的印刷电路板100A的组件。
多个绝缘层110可包括第一绝缘层111、第二绝缘层112和第三绝缘层113。第一绝缘层111可用作芯层，并且当第一绝缘层111是芯层时，第一绝缘层111可根据特定材料改善印刷电路板100A的刚度，并且可控制印刷电路板100A的翘曲。芯电路层13和14可设置在第一绝缘层111的一个表面和另一表面上，并且可加工穿透第一绝缘层111的贯通孔。贯通孔可被导电材料填充，并且可将设置在第一绝缘层111的一个表面和另一表面上的芯电路层13和14彼此电连接。第一绝缘层111的厚度可大于第二绝缘层112和第三绝缘层113中的每个的厚度。参照图3，虽然多个绝缘层110可包括第一绝缘层111、第二绝缘层112和第三绝缘层113，但是多个绝缘层110也可包括更多数量的绝缘层。
多个绝缘层110可包括第一区域110-1和第二区域110-2。第一区域110-1和第二区域110-2可指当在层压方向上观察根据示例实施例的印刷电路板100A中的多个绝缘层110中的每个时的彼此不同的部分区域。也就是说，多个绝缘层110可包括第一绝缘层111、第二绝缘层112和第三绝缘层113，并且还可包括附加绝缘层(未示出)，并且第一绝缘层111、第二绝缘层112和第三绝缘层113中的每个可包括第一区域和第二区域。
例如，第一绝缘层111可包括第一区域111-1和第二区域111-2(见图12)，第二绝缘层112可包括第一区域112-1和第二区域112-2，且第三绝缘层113可包括第一区域113-1和第二区域113-2。此外，第一区域和第二区域在整个层中可不重叠。例如，如图3中所示出的，当在层压方向上观察时，第二绝缘层112的第一区域112-1与第二绝缘层112的第二区域112-2彼此不重叠，第三绝缘层113的第一区域113-1与第三绝缘层113的第二区域113-2彼此不重叠，但第二绝缘层112的第一区域112-1与第三绝缘层113的第二区域113-2可彼此部分地重叠，此外，第二绝缘层112的第一区域112-1与第三绝缘层113的第一区域113-1可彼此不重叠或彼此部分地重叠。稍后将描述第一区域110-1和第二区域110-2之间的区别和布置关系。
绝缘材料可用作第一绝缘层111的材料，并且诸如环氧树脂的热固性树脂或诸如聚酰亚胺的热塑性树脂可用作绝缘材料。此外，可使用在热固性树脂或热塑性树脂中包括诸如无机填料(例如二氧化硅和玻璃纤维)的增强材料的树脂。例如，半固化片可用作第一绝缘层111的材料，但其示例实施例不限于此。
第二绝缘层112和第三绝缘层113可分别设置在第一绝缘层111的一个表面和另一表面上。绝缘材料可用作第二绝缘层112和第三绝缘层113的材料，并且诸如环氧树脂的热固性树脂或诸如聚酰亚胺的热塑性树脂可用作绝缘材料。此外，可使用在热固性树脂或热塑性树脂中包括诸如无机填料(例如二氧化硅和玻璃纤维)的增强材料的树脂。例如，半固化片可用作第二绝缘层112和第三绝缘层113的材料，但是其示例实施例不限于此，并且例如，可使用不包括诸如玻璃纤维的增强材料的材料，诸如味之素堆积膜(ABF，Ajinomotobuild-up film)等。如果需要，可使用诸如感光电介质(PID)的感光绝缘材料。参照图3，仅第二绝缘层112和第三绝缘层113可设置在第一绝缘层111上，但如果需要，附加的绝缘层也可设置在第二绝缘层112和第三绝缘层113上。
芯电路层13和14可设置在第一绝缘层111的一个表面和另一表面上。金属材料可用作芯电路层13和14的材料，并且可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为金属材料。芯电路层13和14可根据设计执行各种功能。例如，芯电路层13和14可包括接地图案、电力图案和信号图案。图案中的每个可具有线形状、面形状或垫形状。芯电路层13和14可通过诸如加成工艺(AP)、半AP(SAP)、改性SAP(MSAP)、封孔(TT)等的镀覆工艺形成，因此，芯电路层13和14中的每个可包括种子层(无电镀层)和基于该种子层形成的电解镀层。
电路层120可设置在第二绝缘层112和第三绝缘层113中的每个的一个表面上。金属材料可用作电路层120的材料，并且，可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为金属材料。电路层120可根据设计执行各种功能。例如，图3中的电路层120可包括信号图案121、接地图案122和电力图案123，并且图案中的每个可具有线形状、面形状或垫形状。电路层120可通过诸如加成工艺(AP)、半AP(SAP)、改性SAP(MSAP)、封孔(TT)等的镀覆工艺形成，因此，电路层120可包括种子层(无电镀层)和基于该种子层形成的电解镀层。
参照图3，电路层120可设置在第二绝缘层112和第三绝缘层113中的每个绝缘层的一个表面上，并且当附加的绝缘层设置在第二绝缘层和第三绝缘层中的每个上时，可设置更多数量的电路层120。
参照图3，电路层120的信号图案121可设置在多个绝缘层110的第一区域110-1中。例如，设置在第二绝缘层112上的信号图案121可设置在第二绝缘层112的第一区域112-1中，并且设置在第三绝缘层113上的信号图案121也可设置在第三绝缘层113的第一区域113-1中。也就是说，第一区域112-1和113-1可指绝缘层的表面设置有信号图案121的区域。
多个绝缘层110的第一区域110-1和第二区域110-2之间的布置关系不限于任何特定示例。例如，第二区域110-2可被构造为围绕第一区域110-1，并且多个第一区域110-1可被构造为通过第二区域110-2彼此间隔开。
例如，在图3中，第二绝缘层112的第一区域112-1可构造为被第二区域112-2围绕，且第三绝缘层113可被设置为使得第一区域113-1和第二区域113-2可将第三绝缘层113划分成两个区域且第一区域113-1和第二区域113-2可共用侧表面。
参照图3，电路层120的接地图案122和电力图案123可设置在多个绝缘层110的第二区域110-2中。例如，设置在第二绝缘层112上的接地图案122和电力图案123可设置在第二绝缘层112的第二区域112-2中，并且设置在第三绝缘层113上的接地图案122和电力图案123可设置在第三绝缘层113的第二区域113-2中。也就是说，第二区域112-2和113-2可指绝缘层的表面设置有接地图案122和电力图案123的区域。
参照图3，第一过孔131和第二过孔132可穿透第二绝缘层112和第三绝缘层113，并且可将电路层120电连接到芯电路层13和14。具体地，第一过孔131可将信号图案121电连接到芯电路层13和14，并且第二过孔132可将接地图案122和/或电力图案123电连接到芯电路层13和14。
第一过孔131和第二过孔132可通过如下方法形成：在第二绝缘层112和第三绝缘层113中形成第一通路孔131h(图9中示出)和第二通路孔132h(图9中示出)之后，在第一通路孔131h和第二通路孔132h中填充金属材料，或者沿着第一通路孔131h和第二通路孔132h的壁表面形成金属材料。金属材料可用作第一过孔131和第二过孔132的材料，并且作为金属材料，可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。根据设计，第一过孔131和第二过孔132可包括信号过孔、接地过孔和电力过孔。例如，第一过孔131和第二过孔132也可通过镀覆工艺(诸如AP、SAP、MSAP、TT等)来形成，并且可包括种子层(无电镀层)和基于该种子层形成的电解镀层。相对于第一绝缘层111，设置在一个表面侧(例如，图3中的上表面)上的第一过孔131和第二过孔132可具有上表面的宽度大于下表面的宽度的锥形形状，并且相对于第一绝缘层111，设置在另一表面侧(例如，图3中的下表面)上的第一过孔131和第二过孔132可具有下表面的宽度大于上表面的宽度的锥形形状。也就是说，第一过孔131和第二过孔132可具有相对于第一绝缘层111在相反方向上渐缩的形状。
参照图3，由于信号图案121设置在第二绝缘层112的第一区域112-1中，因此穿透第二绝缘层112的第一过孔131也可设置在第二绝缘层112的第一区域112-1中。此外，由于接地图案122和电力图案123设置在第二绝缘层112的第二区域112-2中，因此穿透第二绝缘层112的第二过孔132也可设置在第二绝缘层112的第二区域112-2中。此外，由于信号图案121设置在第三绝缘层113的第一区域113-1中，因此穿透第三绝缘层113的第一过孔131也可设置在第一区域113-1中。此外，由于接地图案122设置在第三绝缘层113的第二区域113-2中，因此穿透第三绝缘层113的第二过孔132也可设置在第二区域113-2中。
因此，第一过孔131可穿透多个绝缘层110中的每个的第一区域110-1的至少一部分，并且第二过孔132可穿透多个绝缘层110中的每个的第二区域110-2的至少一部分。
参照图3，彼此相邻的第一过孔131之间的最短距离的平均值可小于彼此相邻的第二过孔132之间的最短距离的平均值。也就是说，与第二过孔132相比，第一过孔131可相对密集地设置，并且第一过孔131可以以比第二过孔132的密度高的密度设置。
参照图3，例如，第二绝缘层112中彼此相邻的第一过孔131之间的最短距离a1的平均值可小于第二绝缘层112中彼此相邻的第二过孔132之间的最短距离b1的平均值。此外，第三绝缘层113中彼此相邻的第一过孔131之间的最短距离a2的平均值可小于第三绝缘层113中彼此相邻的第二过孔132之间的最短距离b2的平均值。
在示例实施例中，彼此相邻的过孔之间的“最短距离”可指在水平方向上将彼此相邻的过孔的中心轴线以最短距离连接的直线段的长度。
在示例实施例中，当印刷电路板100A被放置在水平面上使得印刷电路板100A的主表面面向水平面时，过孔的“中心轴线”可指将过孔的一个表面的重心与过孔的另一表面的重心在竖直方向上以最短距离连接的直线。
此外，在多个绝缘层110中的每个中的第一区域110-1中形成的过孔的数量可大于在第二区域110-2中形成的过孔的数量。
例如，在第二绝缘层112中，形成在第一区域112-1中的第一过孔131的数量可大于形成在第二区域112-2中的第二过孔132的数量。此外，在第三绝缘层113中，形成在第一区域113-1中的第一过孔131的数量可大于形成在第二区域113-2中的第二过孔132的数量。
如上所述，在第二绝缘层112的第一区域112-1和第三绝缘层113的第一区域113-1中，可设置以相对高的密度形成的第一过孔131，使得与设置在第二区域112-2和113-2上的图案相比，设置在第二绝缘层112和第三绝缘层113的第一区域112-1和113-1上的信号图案121可具有减小的厚度，这可能是由以下现象引起的：在用于信号图案121和第一过孔131的镀覆工艺期间，镀覆溶液流入第一通路孔131h，使得设置在第一过孔131上的信号图案121的镀覆溶液的量可相对减少，并且形成信号图案121的镀层的量减小。
然而，由于具有相对低的密度的第二过孔132设置在第二绝缘层112的第二区域112-2和第三绝缘层113的第二区域113-2中，因此设置在第二区域112-2和113-2上的接地图案122或电力图案123可具有相对厚的厚度。即使在接地图案122、电力图案123和第二过孔132的镀覆工艺期间，镀覆溶液也会流入第二通路孔132h中，并且会影响设置在第二过孔132上的接地图案122和电力图案123的镀覆溶液的量，但是如上所述，由于第二过孔132不像第一过孔131那样密集地设置，因此接地图案122和电力图案123的镀覆溶液的量可受到较小的影响。
也就是说，在设置在第二绝缘层112的第一区域112-1和第三绝缘层113的第一区域113-1中的信号图案121中，由于第一过孔131密集地设置，因此其厚度可大大减小。然而，对于设置在第二绝缘层112的第二区域112-2和第三绝缘层113的第二区域113-2中的接地图案122和电力图案123，由于第二过孔132相对均匀地分布，因此其厚度可相对较少地减小。
因此，信号图案121与接地图案122之间的厚度可能存在偏差，并且信号图案121与电力图案123之间的厚度可能存在偏差。
尽管没有特别地称为平均厚度，但是在示例实施例中，术语“厚度”不指一个区域中的厚度，并且可指对应组件的多个区域的厚度的平均值。例如，“信号图案121的厚度”可指信号图案121的在信号图案121的五个区域中在厚度方向上彼此相对的一个表面与另一表面之间的最短距离的测量值的平均值。
在示例实施例中，为了防止如上所述由信号图案121的厚度的减小以及接地图案122和电力图案123的厚度的增加引起的厚度偏差，可在第二区域110-2中形成凹入部R。
参照图3，凹入部R可形成在第二绝缘层112和第三绝缘层113中的每个的一个表面上。凹入部R可指从第二绝缘层112和第三绝缘层113中的每一个的一个表面向内凹陷的区域，并且凹入部R的深度可小于每个绝缘层的形成有凹入部R的部分的厚度，因此，凹入部R可具有四个侧表面闭合且一侧敞开的形状，但凹入部R的形状不限于此。
此外，凹入部R可形成在第二绝缘层112的第二区域112-2和第三绝缘层113的第二区域113-2中的每个中。此外，凹入部R可被设置在第二绝缘层112的第二区域112-2和第三绝缘层113的第二区域113-2上的接地图案122或电力图案123覆盖，并且凹入部R可填充有接地图案122或电力图案123的至少一部分。
这样，在根据示例实施例的印刷电路板100A中，由于接地图案122的至少一部分或电力图案123的至少一部分设置在凹入部R中，因此可减小接地图案122和电力图案123的厚度。因此，可获得减小由第一过孔131和第二过孔132之间的密度差引起的厚度偏差的效果。
例如，接地图案122和电力图案123中的至少一者的平均厚度可大于信号图案121的平均厚度，但在根据示例实施例的印刷电路板100A中，通过减小接地图案122和电力图案123中的至少一者的平均厚度与信号图案121的平均厚度之间的差，整个印刷电路板100A的平坦度可增加，因此，当印刷电路板100A包括多个层时，可控制整个板的翘曲。
多个凹入部R可设置在多个绝缘层110的第二区域110-2中并且彼此间隔开。每个凹入部R可在形成第一过孔131和第二过孔132的工艺期间通过相同的方法形成，因此，可不需要附加的工艺。因此，可在不添加另一工艺的情况下进一步形成凹入部R。
凹入部R的形状可以指以岛的形式彼此间隔开的多个区域，并且每个凹入部R可具有在预定方向上延伸的凹入形状。此外，当凹入部R具有从第二绝缘层112的一个表面和第三绝缘层113的一个表面向内凹陷的形状时，该形状不限于任何特定形状。
彼此间隔开的凹入部R之间的平均最短距离不限于任何示例，并且考虑到凹入部R的深度小于第一过孔131和第二过孔132的深度，平均最短距离可小于彼此相邻的第一过孔131之间的平均最短距离或彼此相邻的第二过孔132之间的平均最短距离。因此，凹入部R的数量可大于第二区域110-2中的第二过孔132的数量，并且多个凹入部R可围绕单个第二过孔132。由于多个凹入部R围绕单个第二过孔132，因此可获得补偿由第一过孔131和第二过孔132之间的密度差引起的厚度偏差的效果。
图4是示出从上方观察的根据本公开的示例实施例的信号图案的平面图。
图4(a)、图4(b)和图4(c)是在厚度方向上观察根据示例实施例的印刷电路板100A中的信号图案121的各种平面图。
参照图4(a)，信号图案121可包括信号布线121L和连接到信号布线121L的两端的信号焊盘121P。信号焊盘121P可连接到信号布线121L的一端和另一端中的每端并与其接触，并且信号焊盘121P的平均宽度可大于信号布线121L的平均宽度。
在信号图案121的宽度的示例实施例中，术语“宽度”可指在相同平面中在与信号布线121L延伸所沿的方向垂直的方向上测量的长度中的最长长度。此外，“平均宽度”可指均匀分布在相同平面上的五个区域中的宽度的平均值。
因此，参照图4(a)，在与信号布线121L延伸所沿的方向(在图4(a)中，上下方向)垂直的方向(在图4(a)中，左右方向)上，设置在相同平面上的信号布线121L的长度中的最长距离可以是WL，因此，信号布线121L的宽度可以是WL，并且对于信号焊盘121P，在与信号布线121L延伸所沿的方向垂直的方向上，设置在相同平面上的信号焊盘121P的长度中的最长距离可以是WP，因此，信号焊盘121P的宽度可以是WP。如图所示，由于WP大于WL，因此信号焊盘121P的宽度可大于信号布线121L的宽度。
信号布线121L的平均宽度可以是WL，并且信号焊盘121P的平均宽度可小于WP并且可大于WL。因此，信号焊盘121P的平均宽度可大于信号布线121L的平均宽度。
图4(b)示出了包括具有与图4(a)中的示例的形状不同的形状的信号焊盘121P的信号图案121。如在图4(b)所示的示例中，信号焊盘121P可具有各种形状。例如，当在厚度方向上观察时，信号焊盘121P可具有如图4(a)中的圆形截面表面，或者可具有如图4(b)中的矩形形状，但其示例实施例不限于此。信号焊盘121P可具有多边形的截面表面或由闭合曲线围绕的图形的截面表面。
图4(c)示出了包括具有与图4(a)和图4(b)中的示例不同的形状的信号布线121L的信号图案121。如图4(c)中示出的示例所示，信号布线121L可不仅仅是在一个方向上延伸，并且可具有分支点以具有多条线，并且可具有在不同方向上延伸的形状。同样在这种情况下，信号布线121L的宽度可指在相同平面中在与信号布线121L的每个部分延伸所沿的方向垂直的方向上测量的长度。即使当信号布线121L具有分支点并且如图4(c)中所示被分成多条线时，信号焊盘121P也可连接到每个信号布线121L的端部。
信号焊盘121P可与用于层间连接的过孔接触并连接，并且可用作用于将每层的信号布线121L电连接到另一层的信号布线的端子。
图5是示出从上方观察的与根据示例实施例的信号图案相比的接地图案和电力图案的平面图。
图5(a)、图5(b)和图5(c)是示出与根据示例实施例的印刷电路板100A中的信号图案121相比在厚度方向上观察接地图案122和电力图案123的示例的平面图。
图5(a)示出了在厚度方向上观察的接地图案122或电力图案123的示例的平面图。接地图案122或电力图案123的截面的形状不限于任何特定形状，并且可具有多边形的截面表面或由闭合曲线围绕的图形的截面表面。
作为示例，但不限于此，接地图案122或电力图案123的面积可大于上述信号图案121的面积。由于接地图案122或电力图案123具有大的面积，因此可有效地执行诸如电磁干扰(EMI)屏蔽和电力供应的功能。
参照图5(b)，接地图案122或电力图案123可具有在一个方向上延伸的形状，并且在图5(b)的示例中，接地图案122或电力图案123的设置在信号图案121之间的一部分可被切除。
类似于信号图案121的信号布线121L，图5(b)中的接地图案122或电力图案123可具有在一个方向上延伸的形状。与信号图案121不同，焊盘可不连接到接地图案122或电力图案123的两端。
图5(c)中的示例示出了接地图案122或电力图案123可包括接地焊盘122P或电力焊盘123P的示例。
即使当接地图案122包括焊盘122P或电力图案123包括焊盘123P时，焊盘122P或123P也可不设置在接地图案122或电力图案123的两端，而是焊盘122P或123P可设置在接地图案122或电力图案123中的任意区域中。
图6至图11是示出制造图3中的印刷电路板的工艺的工艺图。
参照图6，可提供覆铜层压板10，覆铜层压板10包括第一绝缘层111以及设置在第一绝缘层111的两个表面上的第一铜箔11和第二铜箔12。
参照图7，可使用第一铜箔11和第二铜箔12作为种子层通过电镀在第一铜箔11和第二铜箔12上设置电解镀层，并且可执行电解镀层的曝光/显影，使得可形成芯电路层13和14。在示例实施例中，芯电路层13和14可以是信号图案、接地图案和电力图案。
参照图8，可分别在第一绝缘层111的一个表面和另一表面上设置第二绝缘层112和第三绝缘层113，以覆盖芯电路层13和14。
参照图9，可通过诸如激光加工的一般的绝缘材料加工方法在第二绝缘层112和第三绝缘层113中的每个的一个表面上形成第一通路孔131h、第二通路孔132h和凹入部R。当第二绝缘层112和第三绝缘层113包括感光绝缘材料时，可使用曝光/显影方法而不是激光加工方法来形成第一通路孔131h、第二通路孔132h和凹入部R。
如图9中所示，凹入部R可不完全穿透第二绝缘层112和第三绝缘层113。也就是说，与穿透第二绝缘层112和第三绝缘层113并使芯电路层13和14的至少一部分暴露的第一通路孔131h和第二通路孔132h不同，凹入部R可具有较小的深度。也就是说，凹入部R的深度可小于第一通路孔131h和第二通路孔132h的深度。凹入部R以及第一通路孔131h和第二通路孔132h可具有它们的宽度从第二绝缘层112和第三绝缘层113中的每个的一个表面向内减小的渐缩形状。
此外，如图9中所示，第一通路孔131h可形成在第一区域110-1中，并且第二通路孔132h可形成在第二区域110-2中。例如，第一通路孔131h可形成在第二绝缘层112的第一区域112-1中，并且第二通路孔132h可形成在第二绝缘层112的第二区域112-2中。此外，第一通路孔131h可形成在第三绝缘层113的第一区域113-1中，并且第二通路孔132h可形成在第三绝缘层113的第二区域113-2中。
参照图10，可通过在第二绝缘层112和第三绝缘层113中的每个的一个表面上顺序地执行无电镀和电镀来设置镀层120'。镀层120'可填充第一通路孔131h和第二通路孔132h以及凹入部R，因此，可形成第一过孔131和第二过孔132。
如上所述，在第一区域110-1中彼此相邻的第一过孔131之间的最短距离的平均值可小于在第二区域110-2中彼此相邻的第二过孔132之间的最短距离的平均值。
参照图11，可通过使用阻镀剂执行蚀刻工艺来执行使镀层120'图案化的工艺。通过镀层120'的图案化，可形成信号图案121、接地图案122和电力图案123。
图12是示出印刷电路板的另一示例的截面图。
根据另一示例实施例的印刷电路板100B与根据前述示例实施例的印刷电路板100A的不同之处可在于：凹入部R以及第一过孔131和第二过孔132形成在第一绝缘层111中。在下面的描述中，将仅描述与根据前述示例实施例的印刷电路板100A的不同之处，并且将不提供重复的描述。
参照图12，第一绝缘层111可用作芯层。此外，电路层120可设置在第一绝缘层111的一个表面和另一表面中的每个上，并且电路层120可包括信号图案121、接地图案122和电力图案123。信号图案121可设置在第一绝缘层111的第一区域111-1中，并且接地图案122和电力图案123可设置在第一绝缘层111的第二区域111-2中。
第一过孔131和第二过孔132中的每个可穿透第一绝缘层111的至少一部分。如在根据前述示例实施例的印刷电路板100A中，第一过孔131可形成在第一绝缘层111的第一区域111-1中，并且第二过孔132可形成在第一绝缘层111的第二区域111-2中。
凹入部R可形成在第一绝缘层111的第二区域111-2中，并且可设置在接地图案122或电力图案123下方。凹入部R可具有从第一绝缘层111的一个表面和另一表面向内凹陷的形状，并且凹入部R可填充有接地图案122或电力图案123。
此外，在根据另一示例实施例的印刷电路板100B中，设置在第一区域111-1中的第一过孔131的密度可高于设置在第二区域111-2中的第二过孔132的密度。此外，彼此相邻的第一过孔131之间的最短距离a1的平均值可小于彼此相邻的第二过孔132之间的最短距离b1的平均值。因此，第一过孔131可比第二过孔132更密集地设置。
也就是说，当具有较高密度的过孔设置在第一区域111-1中时，设置在第一区域111-1中的信号图案121的镀覆厚度可减小，使得信号图案121和接地图案122之间的厚度存在偏差以及信号图案121和电力图案123之间的厚度存在偏差。
在示例实施例中，由于凹入部R形成在接地图案122和电力图案123下方的第一绝缘层111中，因此接地图案122和电力图案123中的每个的至少一部分可填充凹入部R，并且因此，可减小接地图案122和电力图案123的厚度。
因此，印刷电路板100B的厚度可减小，并且随着接地图案122与信号图案121之间以及电力图案123和与信号图案121之间的镀覆厚度的偏差减小，印刷电路板100B的平坦度可增加，使得可容易地控制翘曲。
此外，由于凹入部R设置在根据示例实施例的印刷电路板100B中的接地图案122下方，因此可容易地控制阻抗。也就是说，由于可在厚度方向上调节接地图案122的镀覆厚度或接地图案122的体积，因此可容易地执行产品的阻抗匹配。
本领域普通技术人员应当认识到，根据示例实施例的印刷电路板100B的构造可应用于根据另一示例实施例的印刷电路板100A的构造。例如，凹入部R不仅可形成在第一绝缘层111中，而且可形成在第二绝缘层112和第三绝缘层113中，并且这样的凹入部R可填充有信号图案、接地图案或电力图案。
本领域普通技术人员还应当认识到，参照图4和图5描述的构造可同样应用于根据示例实施例的印刷电路板100B。
图13至图16是示出制造图12中的印刷电路板的工艺的工艺图。
参照图13，可提供覆铜层压板10，覆铜层压板10包括第一绝缘层111以及设置在第一绝缘层111的两个表面上的第一铜箔11和第二铜箔12。
参照图14，通过使用诸如激光加工方法或机械钻孔的常规的绝缘材料加工方法加工覆铜层压板10的两个表面，可形成第一通路孔131h和第二通路孔132h以及凹入部R。
在这种情况下，第一通路孔131h可形成在第一绝缘层111的第一区域111-1中，并且第二通路孔132h和凹入部R可形成在第一绝缘层111的第二区域111-2中。
参照图15，当按顺序进行无电镀和电镀时，可在第一绝缘层111的一个表面和另一表面上设置镀层120'。镀层120'可形成第一过孔131和第二过孔132，并且可填充凹入部R。
参照图16，可通过使用阻镀剂(未示出)执行蚀刻工艺来形成信号图案121、接地图案122和电力图案123。在这种情况下，如在上述示例实施例中，接地图案122和电力图案123中的至少一个的平均厚度可大于信号图案121的平均厚度。多个凹入部R可设置在接地图案122和电力图案123下方并且彼此间隔开，并且凹入部R可填充有接地图案122或电力图案123。
其他描述与上述示例实施例中的相同，因此将不重复。
根据上述示例实施例，可提供一种具有减小的镀覆厚度偏差的印刷电路板。
此外，可提供一种印刷电路板，该印刷电路板在用于层间连接的过孔集中的区域与其他区域之间具有减小的镀覆厚度偏差。
此外，可提供一种减小了信号图案与其他图案之间的镀覆厚度的偏差的印刷电路板。
在示例实施例中，为了便于描述，术语“侧部”、“侧表面”等可用于指相对于附图中的截面在右/左方向上形成的部分或表面，为了便于描述，术语“上侧”、“上部”、“上表面”等可用于指相对于附图中的截面在向上方向上形成的部分或表面，并且术语“下侧”、“下部”、“下表面”等可用于指在向下方向上形成的部分或表面。要素设置在侧部区域、上侧、上部区域或下部区域上的概念可包括要素在各个方向上与构造为参考要素直接接触的布置，以及要素不与参考要素直接接触的布置。然而，为了便于描述，这些术语可如上定义，并且示例实施例的范围不特别限于上面的术语。
在示例实施例中，术语“连接”不仅可指“直接连接”，而且还包括借助于粘合剂层等的“间接连接”。此外，术语“电连接”可包括要素“物理连接”的情况和要素“非物理连接”的情况两者。此外，术语“第一”、“第二”等可用于将一个要素与另一要素区分开，并且可不限制与要素相关的顺序和/或重要性等。在一些情况下，在不脱离示例实施例的范围的情况下，第一要素可被称为第二要素，并且类似地，第二要素可被称为第一要素。
在示例实施例中，术语“示例实施例”可不是指一个相同的示例实施例，并且可被提供以描述和强调每个示例实施例的不同独特特征。可实现上述建议的示例实施例，而不排除上述建议的示例实施例与其他示例实施例的特征组合的可能性。例如，即使在一个示例实施例中描述的特征未在另一示例实施例中描述，除非另有说明，否则该描述可被理解为与另一示例实施例相关。
以单数使用的表述涵盖复数的表述，除非其在上下文中具有明显不同的含义。
虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员而言将易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变形。

Claims (20)

1.一种印刷电路板，包括：
绝缘层；
凹入部，设置在所述绝缘层的一个表面上；以及
电路层，设置在所述绝缘层的所述一个表面上并且包括信号图案和接地图案，
其中，所述接地图案的至少一部分覆盖所述凹入部的至少一部分。
2.根据权利要求1所述的印刷电路板，
其中，所述电路层还包括设置在所述绝缘层的所述一个表面上的电力图案，并且
其中，所述电力图案的至少一部分覆盖所述凹入部的至少另一部分。
3.根据权利要求2所述的印刷电路板，
其中，所述接地图案的所述至少一部分设置在所述凹入部的所述至少一部分中，并且
其中，所述电力图案的所述至少一部分设置在所述凹入部的所述至少另一部分中。
4.根据权利要求3所述的印刷电路板，其中，所述接地图案和所述电力图案中的至少一者的平均厚度大于所述信号图案的平均厚度。
5.根据权利要求1所述的印刷电路板，其中，所述凹入部的深度小于所述绝缘层的厚度。
6.根据权利要求3所述的印刷电路板，
其中，所述信号图案包括信号布线和连接到所述信号布线的端部的信号焊盘，并且
其中，所述信号焊盘的平均宽度大于所述信号布线的平均宽度。
7.根据权利要求6所述的印刷电路板，所述印刷电路板还包括：
第一过孔和第二过孔，穿透所述绝缘层的至少一部分，
其中，所述第一过孔与所述信号焊盘接触，并且
其中，所述第二过孔与所述接地图案和所述电力图案中的至少一个接触。
8.根据权利要求7所述的印刷电路板，其中，彼此相邻的所述第一过孔之间的最短距离的平均值小于彼此相邻的所述第二过孔之间的最短距离的平均值。
9.根据权利要求7所述的印刷电路板，其中，所述第一过孔的数量大于所述第二过孔的数量。
10.根据权利要求3所述的印刷电路板，
其中，所述凹入部还设置在所述绝缘层的另一表面上，
其中，所述接地图案和所述电力图案中的每者还设置在所述绝缘层的所述另一表面上，并且
其中，设置在所述绝缘层的所述另一表面上的所述凹入部填充有设置在所述绝缘层的所述另一表面上的所述接地图案和所述电力图案中的一个。
11.一种印刷电路板，包括：
绝缘层；
电路层，包括设置在所述绝缘层的一个表面上的第一金属图案和设置在所述绝缘层的所述一个表面上的第二金属图案，所述绝缘层包括第一区域和第二区域，所述第一金属图案设置在所述第一区域中，所述第二金属图案设置在所述第二区域中；以及
凹入部，设置在所述绝缘层的所述第二区域中，
其中，所述第二金属图案的至少一部分覆盖所述凹入部，并且
其中，所述第二金属图案的平均厚度大于所述第一金属图案的平均厚度。
12.根据权利要求11所述的印刷电路板，所述印刷电路板还包括：
第一过孔，穿透所述绝缘层的所述第一区域的至少一部分；以及
第二过孔，穿透所述绝缘层的所述第二区域的至少一部分，
其中，彼此相邻的所述第一过孔之间的最短距离的平均值小于彼此相邻的所述第二过孔之间的最短距离的平均值。
13.根据权利要求12所述的印刷电路板，其中，所述第一过孔的数量大于所述第二过孔的数量。
14.根据权利要求11所述的印刷电路板，
其中，所述第一金属图案包括信号图案，并且
其中，所述第二金属图案包括接地图案和电力图案中的至少一个。
15.根据权利要求11所述的印刷电路板，其中，所述绝缘层中的过孔的深度大于所述凹入部的深度。
16.根据权利要求11所述的印刷电路板，其中，设置有多个所述凹入部并且多个所述凹入部彼此间隔开。
17.一种印刷电路板，包括：
绝缘层，包括第一区域和第二区域；以及
电路层，包括设置在所述第一区域上的第一金属图案和设置在所述第二区域上的第二金属图案，
其中，所述绝缘层包括位于所述第一区域和所述第二区域中的一个区域中的多个凹入部，
所述第一区域和所述第二区域中的所述一个区域中的过孔的密度小于所述第一区域和所述第二区域中的另一区域中的过孔的密度。
18.根据权利要求17所述的印刷电路板，其中，所述多个凹入部填充有设置在所述第一区域和所述第二区域中的所述一个区域上的所述第一金属图案和所述第二金属图案中的对应的金属图案。
19.根据权利要求18所述的印刷电路板，其中，所述第一金属图案和所述第二金属图案中的所述对应的金属图案包括接地图案或电力图案，并且所述第一金属图案和所述第二金属图案中的另一者包括信号图案。
20.根据权利要求17所述的印刷电路板，其中，所述多个凹入部的深度小于所述过孔的深度。
CN202210342745.0A 2021-09-27 2022-03-31 印刷电路板 Pending CN115866881A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0127128 2021-09-27
KR1020210127128A KR20230044682A (ko) 2021-09-27 2021-09-27 인쇄회로기판

Publications (1)

Publication Number Publication Date
CN115866881A true CN115866881A (zh) 2023-03-28

Family

ID=85660027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210342745.0A Pending CN115866881A (zh) 2021-09-27 2022-03-31 印刷电路板

Country Status (3)

Country Link
US (1) US11792916B2 (zh)
KR (1) KR20230044682A (zh)
CN (1) CN115866881A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423907B1 (en) * 1998-02-09 2002-07-23 Tessera, Inc. Components with releasable leads
US8134086B2 (en) * 2009-02-17 2012-03-13 Lockheed Martin Corporation Electrical isolating structure for conductors in a substrate
JP5512562B2 (ja) 2010-03-29 2014-06-04 日本特殊陶業株式会社 多層配線基板
KR20140016569A (ko) 2012-07-30 2014-02-10 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101987374B1 (ko) 2012-10-04 2019-06-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Also Published As

Publication number Publication date
US20230095087A1 (en) 2023-03-30
US11792916B2 (en) 2023-10-17
KR20230044682A (ko) 2023-04-04

Similar Documents

Publication Publication Date Title
CN110839318A (zh) 具有埋入式无源组件的板
US11576261B2 (en) Connection structure embedded substrate
CN114501787A (zh) 连接结构嵌入式基板
CN112867240A (zh) 印刷电路板
US20230066381A1 (en) Printed circuit board
US11587878B2 (en) Substrate having electronic component embedded therein
US11516914B2 (en) Printed circuit board
US11792916B2 (en) Printed circuit board
US11715680B2 (en) Printed circuit board
US11627659B2 (en) Printed circuit board and electronic package comprising the same
US20240040698A1 (en) Printed circuit board
US20230335479A1 (en) Printed circuit board
US20230292439A1 (en) Printed circuit board and a semiconductor package including the same
US20240032208A1 (en) Printed circuit board and method of manufacturing the same
US11963301B2 (en) Printed circuit board
US11895771B2 (en) Printed circuit board
US20230215794A1 (en) Printed circuit board and electronic component package
US20230156922A1 (en) Printed circuit board
CN117641705A (zh) 印刷电路板
CN118119088A (zh) 印刷电路板
CN116072635A (zh) 嵌有电子组件的基板
CN117255471A (zh) 印刷电路板
CN117596770A (zh) 印刷电路板和用于该印刷电路板的制造方法
CN117500143A (zh) 印刷电路板
KR20230090619A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination