CN117500143A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN117500143A
CN117500143A CN202310450838.XA CN202310450838A CN117500143A CN 117500143 A CN117500143 A CN 117500143A CN 202310450838 A CN202310450838 A CN 202310450838A CN 117500143 A CN117500143 A CN 117500143A
Authority
CN
China
Prior art keywords
insulating material
circuit board
printed circuit
bridge
build
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310450838.XA
Other languages
English (en)
Inventor
李珍旭
韩渊圭
朴昌华
李用悳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN117500143A publication Critical patent/CN117500143A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供一种印刷电路板。所述印刷电路板包括：桥，包括第一绝缘材料、布线图案、金属柱和第二绝缘材料，所述布线图案设置在所述第一绝缘材料中，所述金属柱设置在所述第一绝缘材料上并且连接到所述布线图案，所述第二绝缘材料设置在所述第一绝缘材料上并且覆盖所述金属柱的至少一部分；第一堆积绝缘材料，围绕所述桥设置；以及第一重新分布图案，设置在所述第二绝缘材料和所述第一堆积绝缘材料上并且包括连接到所述金属柱的金属焊盘。

Description

印刷电路板
本申请要求于2022年8月2日在韩国知识产权局提交的第10-2022-0096301号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种诸如半导体芯片的电子组件可嵌在其中的印刷电路板。
背景技术
随着服务器产品中的中央处理单元(CPU)和图形处理单元(GPU)的核的数量的迅速增加，能够有效地增加核的数量的裸片分割技术已经变得常见。另外，随着对包括高带宽存储器(HBM)的封装件的需求增加，已经需要用于具有精细电路线宽的裸片至裸片连接的技术。为了满足这种技术要求，已经开发了使用硅中介体等的技术，但是由于价格问题和复杂的组装工艺，这种技术的商业化存在限制。另外，已经开发了用于将硅桥嵌在基板中的技术，但是由于桥位置公差、过孔加工公差、焊盘暴露公差等，当桥被嵌入时在实现高对准度方面存在限制。
发明内容
本公开的一方面在于提供一种当桥被嵌入时能够改善对准的印刷电路板。
本公开提出的解决方案之一是：在制造柱并且使用具有高透明度的绝缘材料覆盖柱之后，将桥嵌在基板中。
根据本公开的一方面，一种印刷电路板包括：桥，包括第一绝缘材料、布线图案、金属柱和第二绝缘材料，所述布线图案设置在所述第一绝缘材料中，所述金属柱设置在所述第一绝缘材料上并且连接到所述布线图案，所述第二绝缘材料设置在所述第一绝缘材料上并且覆盖所述金属柱的至少一部分；第一堆积绝缘材料，围绕所述桥设置；以及第一重新分布图案，设置在所述第二绝缘材料和所述第一堆积绝缘材料上并且包括连接到所述金属柱的金属焊盘。所述第二绝缘材料具有比所述第一绝缘材料和所述第一堆积绝缘材料中的至少一个的透明度高的透明度。
根据本公开的另一方面，一种印刷电路板包括：桥，包括第一绝缘材料、布线图案、金属柱和第二绝缘材料，所述布线图案设置在所述第一绝缘材料中，所述金属柱设置在所述第一绝缘材料上并且连接到所述布线图案，所述第二绝缘材料设置在所述第一绝缘材料上并且覆盖所述金属柱的至少一部分；第一堆积绝缘材料，覆盖所述桥的至少一部分；以及第一重新分布图案，设置在所述第二绝缘材料和所述第一堆积绝缘材料上并且包括连接到所述金属柱的金属焊盘。所述第一堆积绝缘材料的上表面设置有围绕所述桥的槽部，所述槽部使所述第二绝缘材料的至少一部分暴露。
根据本公开的另一方面，一种印刷电路板包括：桥，包括第一绝缘材料、布线图案、金属柱和第二绝缘材料，所述布线图案设置在所述第一绝缘材料中，所述金属柱设置在所述第一绝缘材料上并且连接到所述布线图案，所述第二绝缘材料设置在所述第一绝缘材料上并且覆盖所述金属柱的至少一部分；第一堆积绝缘材料，围绕所述桥设置；以及第一重新分布图案，设置在所述第二绝缘材料和所述第一堆积绝缘材料上并且包括连接到所述金属柱的金属焊盘。所述第一重新分布图案与所述第一堆积绝缘材料接触，并且在所述第一绝缘材料的上表面和侧表面中，所述第二绝缘材料仅设置在所述第一绝缘材料的所述上表面上。
附图说明
通过结合附图的以下具体实施方式，本公开的以上和其他方面、特征及优点将被更清楚地理解。
图1是示出电子装置系统的示例的示意性框图。
图2是示出电子装置的示例的示意性立体图。
图3是示出球栅阵列(BGA)封装件安装在电子装置的主板上的情况的示意性截面图。
图4是示出硅中介体封装件安装在主板上的情况的示意性截面图。
图5是示出有机中介体封装件安装在主板上的情况的示意性截面图。
图6是示出印刷电路板的示例的示意性截面图。
图7A和图7B是图6的印刷电路板的区域A的示意性放大图。
图8是示出制造嵌在图6的印刷电路板中的桥的示例的示意图。
图9A至图9G是示出制造图6的印刷电路板的示例的示意性工艺图。
图10是示出半导体封装件的示例的示意性截面图。
图11是示出印刷电路板的另一示例的示意性截面图。
图12A至图12E是示出制造图11的印刷电路板的示例的示意性工艺图。
图13是示出半导体封装件的另一示例的示意性截面图。
图14是示出印刷电路板的另一示例的示意性截面图。
图15A至图15E是示出制造图14的印刷电路板的示例的示意性工艺图。
图16是示出半导体封装件的另一示例的示意性截面图。
具体实施方式
在下文中，将参照附图详细描述本公开的示例性实施例。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可容纳主板1010。芯片相关组件1020、网络相关组件1030、其他组件1040等可物理连接和/或电连接到主板1010。这些组件也可通过各种信号线1090连接到下面要描述的其他电子组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM)或闪存)；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器或微控制器；以及逻辑芯片，诸如模数转换器(ADC)或专用集成电路(ASIC)。芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。另外，这些芯片相关组件1020可彼此组合。芯片相关组件1020可以是包括上述芯片的封装件的形式。
网络相关组件1030可包括与诸如以下协议兼容或者根据诸如以下协议操作的组件：Wi-Fi(IEEE802.11系列等)、WiMAX(IEEE 802.16系列等)、IEEE 802.20、长期演进(LTE)、演进数据优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、全球移动通信系统(GSM)、增强型数据速率GSM演进(EDGE)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、增强型数字无绳电信(DECT)、蓝牙、第三代移动通信技术(3G)协议、第四代移动通信技术(4G)协议和第五代移动通信技术(5G)协议以及在上述协议之后指定的任何其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括与各种其他无线标准或协议或者有线标准或协议兼容或者根据各种其他无线标准或协议或者有线标准或协议操作的组件。另外，网络相关组件1030可与芯片相关组件1020组合。
其他组件1040可包括高频率电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)组件、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源元件等。另外，其他组件1040可与芯片相关组件1020和/或网络相关组件1030组合。
根据电子装置1000的类型，电子装置1000可包括物理连接和/或电连接到主板1010或者不物理连接和/或不电连接到主板1010的其他电子组件。其他电子组件的示例可包括相机1050、天线1060、显示器1070、电池1080等。其他电子组件不限于此，而是可以是音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用盘(DVD)驱动器等。根据电子装置1000的类型，电子装置1000还可包括用于各种目的的其他电子组件等。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是能够处理数据的任何其他电子装置。
图2是示出电子装置的示例的示意性立体图。
参照图2，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接和/或电连接到主板1110。另外，可物理连接和/或电连接到主板1110的相机模块1130、扬声器1140等也可容纳在智能电话1100中。电子组件1120中的一些可以是上述芯片相关组件(例如，其表面上安装有多个电子组件的印刷电路板1121)，但不限于此。此外，电子装置不必限于智能电话1100，而可以是如上所述的任何其他电子装置。
包括中介体的半导体封装件
通常，许多微电子电路可集成在半导体芯片中，但是半导体芯片本身可能无法用作半导体的成品，并且可能因外部的物理冲击或化学冲击而被损坏。因此，半导体芯片本身可能无法以原样使用。为此，半导体芯片可被封装，并因此在封装的状态下在电子装置等中使用。
在电连接方面，因为半导体芯片和电子装置的主板之间的电路宽度存在差异，所以需要半导体封装。例如，就半导体芯片而言，连接焊盘的尺寸和连接焊盘之间的间距非常小。另一方面，就用于电子装置的主板而言，组件安装焊盘的尺寸和组件安装焊盘之间的间距可显著地大于半导体芯片的连接焊盘的尺寸和连接焊盘之间的间距。因此，因为难以将半导体芯片直接安装在主板上，所以需要能够缓解半导体芯片与主板之间的电路宽度差异的封装技术。
在下文中，将参照附图更详细地描述通过这样的封装技术制造的包括中介体的半导体封装件。
图3是示出球栅阵列(BGA)封装件安装在电子装置的主板上的情况的示意性截面图。
因为集成电路(IC)中的每个芯片(诸如，图形处理单元(GPU))非常昂贵，所以以高良率执行封装是非常重要的。为了这个目的，在安装半导体芯片之前，可制备能够使数千至数十万个连接焊盘重新分布的BGA基板2210等，然后可通过表面安装技术(SMT)等在BGA基板2210上安装昂贵的半导体芯片(诸如GPU 2220)并封装，并且最终安装在主板2110上。BGA基板2210可包括倒装芯片BGA(FCBGA)基板。
就GPU 2220而言，需要显著减小到存储器(诸如高带宽存储器(HBM))的信号路径。为此，诸如HBM 2240的半导体芯片可安装在中介体2230上然后封装，并且可通过以层叠封装(POP)的形式堆叠在其中安装有GPU 2220的封装件上来使用。然而，在这种情况下，装置的厚度可能显著增加，并且可能难以显著减小信号路径。
图4是示出硅中介体封装件安装在主板上的情况的示意性截面图。
为了解决上述问题，可通过如下中介体技术制造包括硅中介体2250的半导体封装件2310：在硅中介体2250上并排地表面安装第一半导体芯片(诸如GPU 2220)和第二半导体芯片(诸如HBM 2240)然后封装第一半导体芯片和第二半导体芯片。在这种情况下，具有数千至数十万个连接焊盘的GPU2220和HBM 2240可通过硅中介体2250重新分布，并且可通过最短的路径电连接。另外，包括这样的硅中介体2250的半导体封装件2310可安装在BGA基板2210等上并重新分布，然后半导体封装件2310可最终安装在主板2110上。
然而，就硅中介体2250而言，可能难以形成硅通孔(TSV)，并且制造成本可能也非常高，这对于大规模和低成本制造是不利的。
图5是示出有机中介体封装件安装在主板上的情况的示意性截面图。
作为解决上述问题的方法，可考虑使用有机中介体2260而不是硅中介体2250。例如，可通过如下中介体技术制造包括有机中介体2260的半导体封装件2320：在有机中介体2260上并排地表面安装第一半导体芯片(诸如GPU 2220)和第二半导体芯片(诸如HBM2240)并且封装第一半导体芯片和第二半导体芯片。在这种情况下，具有数千至数十万个连接焊盘的GPU 2220和HBM 2240可通过有机中介体2260重新分布，并且可通过最短的路径电连接。另外，包括这样的有机中介体2260的半导体封装件2320可安装在BGA基板2210等上并重新分布，然后半导体封装件2320可最终安装在主板2110上。另外，这对于大规模和低成本制造是有利的。
然而，在使用有机中介体2260的情况下，半导体芯片2220和2240应安装在有机中介体2260上，然后安装在BGA基板2210上。因此，工艺可能有些复杂，并且封装良率可能降低。
其中嵌有桥的印刷电路板
图6是示出印刷电路板的示例的示意性截面图。
图7A和图7B是图6的印刷电路板的区域A的示意性放大图。
参照图6、图7A和图7B，根据示例的印刷电路板100A可包括：桥150，包括第一绝缘材料151、设置在第一绝缘材料151中的布线图案152、设置在第一绝缘材料151上并电连接到布线图案152的金属柱153以及设置在第一绝缘材料151上并覆盖金属柱153的至少一部分的第二绝缘材料154；第一堆积绝缘材料111，设置在桥150周围并与桥150的侧表面接触；以及第一重新分布图案121，设置在第二绝缘材料154和第一堆积绝缘材料111上并且包括电连接到金属柱153的金属焊盘121P，第二绝缘材料154可具有比第一绝缘材料151和/或第一堆积绝缘材料111的透明度高的透明度。另外，第一重新分布图案121可与第一堆积绝缘材料111接触，并且在第一绝缘材料151的上表面和侧表面中，第二绝缘材料154可仅设置在第一绝缘材料151的上表面上。
在本公开中，在将印刷电路板100A抛光或切割至使桥150暴露的深度以获得截面之后，可使用扫描显微镜或光学显微镜(例如Olympus光学显微镜(放大倍数为1000))来测量透明度。可选地，透明度可通过透射率和雾度值来确定，并且透射率和雾度值可使用UV-Vis光谱仪(Lambda 1050，PerkinElmer)来测量。透射率可使用如下方法获得：通过成分分析揭示组成成分，然后重新组合组成成分。另外，可通过反射率确定透明度。
如上所述，根据示例的印刷电路板100A可包括桥150，桥150包括金属柱153，金属柱153具有比常规焊盘窄的宽度和比常规焊盘大的高度，使得可确保足够的对准公差。另外，可使用第二绝缘材料154覆盖金属柱153以保护金属柱153，并且可增大桥150的有效厚度。例如，可使用第二绝缘材料154覆盖金属柱153的侧表面。此外，当安装桥150时，可提供平坦表面。另外，由于第二绝缘材料154包括具有高透明度的绝缘材料，因此当安装桥150时可更容易地识别对准标记，使得可改善安装位置的精度，从而当桥150被嵌入时改善对准。因此，可扩宽工艺窗口以有利于大规模生产。另外，可降低制造的难度。
如图7A中所示，金属柱153的上表面可与第二绝缘材料154的上表面基本共面。在这种情况下，可提供更平坦的表面。术语“基本共面”不仅指完全共面，还指包括由工艺误差导致的一些差异。例如，在稍后描述的工艺中，在安装桥150之后抛光金属柱153以使金属柱153暴露的工艺中，金属柱153的上表面和第二绝缘材料154的上表面基本共面。金属焊盘121P可设置在第二绝缘材料154的上表面上，以覆盖金属柱153的暴露的上表面。例如，金属焊盘121P和金属柱153可彼此直接连接而不需加工过孔，这可更有利于改善对准。金属焊盘121P中的每个的种子层S可连续地设置在第二绝缘材料154的上表面和金属柱153的上表面上。
可选地，如图7B中所示，金属柱153的上表面可与第二绝缘材料154的上表面具有台阶差。例如，金属柱153的至少一部分可从第二绝缘材料154的上表面向上突出。在这种情况下，可增加与金属焊盘121P的接触面积以具有改善的粘合性。金属焊盘121P可设置在第二绝缘材料154的上表面上并覆盖金属柱153的突出的至少一部分。例如，金属焊盘121P和金属柱153可彼此直接连接而不需加工过孔，使得可更有利于改善对准。金属焊盘121P中的每个的种子层S可连续地设置在第二绝缘材料154的上表面、金属柱153的突出的至少一部分的侧表面以及金属柱153的突出的至少一部分的上表面上。
印刷电路板100A还可包括抗蚀剂层160，抗蚀剂层160设置在桥150和第一堆积绝缘材料111上并且覆盖第一重新分布图案121的至少一部分。第一重新分布图案121的上表面可与抗蚀剂层160的上表面具有台阶差。例如，第一重新分布图案121的上表面可设置在抗蚀剂层160的上表面上方。例如，抗蚀剂层160可具有比第一重新分布图案121的厚度小的厚度。在这种情况下，半导体芯片可更容易地安装。
在本公开中，基于印刷电路板100A的抛光或切割的截面，可使用扫描显微镜或光学显微镜(例如，Olympus光学显微镜(放大倍数为1000))来测量厚度。
印刷电路板100A可具有嵌入式迹线基板(ETS)结构。例如，印刷电路板100A还可包括：第二重新分布图案122，设置在第一堆积绝缘材料111中并且通过第一过孔131电连接到第一重新分布图案121；第二堆积绝缘材料112，设置在第一堆积绝缘材料111的下侧上；和/或第三重新分布图案123，设置在第二堆积绝缘材料112中并且通过第二过孔132电连接到第二重新分布图案122。然而，示例性实施例不限于此，并且印刷电路板100A可以是包括芯绝缘材料的芯型基板。例如，图中所示的部分可表示芯型基板的堆积上部。印刷电路板100A可以是BGA基板或FCBGA基板，但示例性实施例不限于此。
在下文中，将参照附图更详细地描述根据示例的印刷电路板100A的组件。
第一堆积绝缘材料111和第二堆积绝缘材料112中的每个可包括绝缘材料。绝缘材料的示例可包括热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺树脂)或者热固性树脂或热塑性树脂与无机填料混合或与无机填料一起浸渍在诸如玻璃纤维(例如，玻璃布或玻璃织物)的芯材料中的树脂(例如，味之素堆积膜(ABF)、半固化片等)。作为非限制性示例，第一堆积绝缘材料111和第二堆积绝缘材料112可包括基本相同的绝缘材料，例如，ABF，但示例性实施例不限于此。基本相同的绝缘材料可以是使用相同品牌名称的绝缘材料的情况。
第一重新分布图案121、第二重新分布图案122和第三重新分布图案123中的每个可包括金属材料。金属材料的示例可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。第一重新分布图案121和第二重新分布图案122中的每个可包括无电镀层(例如，化学镀铜层)和电解镀层(例如，电解镀铜层)，但示例性实施例不限于此。根据需要，第一重新分布图案121和第二重新分布图案122中的每个还可包括铜箔。由于用作种子层的载体铜箔的去除，第三重新分布图案123可仅包括电解镀层(例如，电解镀铜层)，但示例性实施例不限于此。
第一重新分布图案121、第二重新分布图案122和第三重新分布图案123中的每个可根据相应图案的设计执行各种功能。例如，第一重新分布图案121、第二重新分布图案122和第三重新分布图案123中的每个可包括用于接地的图案、用于电力的图案、用于信号的图案等。用于信号的图案可包括除了用于接地的图案和用于电力的图案之外的用于各种信号(例如，数据信号)的图案。图案中的每个可包括线图案、面图案和/或焊盘图案。例如，第一重新分布图案121可包括金属焊盘121P。由于当形成第一重新分布图案121时金属焊盘121P也形成在桥150上，因此可进一步改善对准。
第一过孔131和第二过孔132中的每个可包括金属材料。金属材料的示例可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。当形成第一重新分布图案121和第二重新分布图案122时，也可分别形成第一过孔131和第二过孔132。因此，第一过孔131和第二过孔132中的每个可包括无电镀层(例如，化学镀铜层)和电解镀层(例如，电解镀铜层)，但示例性实施例不限于此。第一过孔131和第二过孔132中的每个可以是用金属材料填充通路孔的填充型过孔，但示例性实施例不限于此。可选地，第一过孔131和第二过孔132中的每个可以是金属材料沿着通路孔的壁表面设置的共形型过孔。第一过孔131和第二过孔132中的每个可具有渐缩的形状，其中，在截面中，上表面的宽度大于下表面的宽度，并且所有的第一过孔131和第二过孔132可具有在相同方向上渐缩的形状。
第一过孔131和第二过孔132中的每个可根据相应层的设计执行各种功能。例如，第一过孔131和第二过孔132中的每个可包括用于接地的过孔、用于电力的过孔、用于信号的过孔等。用于信号的过孔可包括除了用于接地的过孔和用于电力的过孔之外的用于传输各种信号(例如，数据信号)的过孔。
桥150可以是通过形成二氧化硅的绝缘主体并通过沉积工艺形成布线而制造的硅桥、通过形成有机绝缘材料的绝缘主体并通过镀覆工艺形成布线而制造的有机桥等。具体地，桥150可以是有机桥。在这种情况下，由热膨胀系数(CTE)不匹配导致的可靠性问题会很少出现。另外，可降低用于制造桥150的工艺难度和成本。桥150可具有嵌入式迹线基板(ETS)结构。如上所述，当桥150以无芯基板的形式形成时，可以以小节距设计布线。另外，与硅桥相比，桥150可以以低成本制造并且可简化工艺。有机绝缘材料的示例可包括感光电介质(PID)材料，但示例性实施例不限于此。
第一绝缘材料151可包括绝缘材料。绝缘材料可以是诸如感光电介质(PID)的有机绝缘材料。当感光电介质(PID)用作第一绝缘材料151的材料时，第一绝缘材料151的厚度可显著减小，并且可形成光通路孔。因此，布线图案152可被设计为具有高密度。然而，第一绝缘材料151的材料不限于此，可使用诸如ABF的另一种有机绝缘材料。另外，第一绝缘材料151的材料可包括诸如硅的无机绝缘材料。第一绝缘材料151可包括多个绝缘层，并且层的数量不受限制。多个绝缘层之间的边界可彼此区分，或者可以是不清楚的。
布线图案152可提供裸片到裸片互连路径。布线图案152可包括多个层，并且层数没有限制。布线图案152可根据相应层的设计执行各种功能，并且至少可包括用于信号的图案。图案可包括线图案和/或焊盘图案。布线图案152以及连接到布线图案152的过孔可包括金属材料(诸如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)。
布线图案152可具有比第一重新分布图案121、第二重新分布图案122和第三重新分布图案123的电路密度高的电路密度。例如，布线图案152可包括更高密度的电路。例如，布线图案152中包括的布线的平均节距可小于第一重新分布图案121、第二重新分布图案122和第三重新分布图案123中包括的布线的平均节距。另外，布线图案152之间的平均层间绝缘距离可小于第一重新分布图案121、第二重新分布图案122和第三重新分布图案123之间的平均层间绝缘距离。形成在不同层中的布线图案152可通过形成在第一绝缘材料151中的过孔彼此电连接。另外，布线图案152也可通过过孔电连接到设置在第一绝缘材料151上的金属柱153。
在本公开中，可通过使用扫描显微镜、光学显微镜等捕捉印刷电路板100A的截面来测量节距，并且平均节距可以是在五个任意点处测量的布线之间的节距的平均值。还可通过使用扫描显微镜、光学显微镜等捕捉印刷电路板100A的截面来测量层间绝缘距离，并且平均层间绝缘距离可以是在五个任意点处测量的相邻布线之间的绝缘距离的平均值。
金属柱153可具有高的高宽比。金属柱153可包括执行各种功能的柱，诸如用于信号的柱、用于接地的柱和用于电力的柱，并且可至少包括用于信号的柱。金属柱153可包括金属材料(诸如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)。金属柱153可通过镀覆工艺形成，并且可包括无电镀层(例如，化学镀铜层)和电解镀层(例如，电解镀铜层)，但示例性实施例不限于此。
第二绝缘材料154可包括绝缘材料。绝缘材料的示例可包括热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺树脂)或者热固性树脂或热塑性树脂与无机填料(诸如二氧化硅)混合的材料(例如，诸如ABF的有机绝缘材料)，但示例性实施例不限于此。当ABF用作第二绝缘材料154的材料时，因为在第二绝缘材料154中包括与第一堆积绝缘材料111和第二堆积绝缘材料112的材料类似的材料，所以在工艺期间不会出现特别的问题。然而，第二绝缘材料154可包括ABF中的具有高透明度的ABF。例如，第二绝缘材料154可具有比第一绝缘材料151以及第一堆积绝缘材料111和第二堆积绝缘材料112的透明度高的透明度。根据需要，第二绝缘材料154的上表面可比第一堆积绝缘材料111的上表面进一步突出(未示出)，但示例性实施例不限于此。
第一绝缘材料151和第二绝缘材料154可具有彼此可区分的边界。另外，第一绝缘材料151可具有与第一堆积绝缘材料111可区分的边界，并且第二绝缘材料154可具有与第一堆积绝缘材料111可区分的边界。另外，第二绝缘材料154可具有与抗蚀剂层160可区分的边界。
桥150可通过粘合剂155附接到第二堆积绝缘材料112的上表面。粘合剂155可包括本领域已知的粘合剂材料(例如，环氧基粘合剂材料)，但该材料不限于此。
抗蚀剂层160可设置在印刷电路板100A的最外侧上以保护内部组件。抗蚀剂层160的材料没有特别限制。例如，可使用绝缘材料作为抗蚀剂层160的材料。在这种情况下，可使用阻焊剂作为绝缘材料。然而，示例性实施例不限于此。
图8是示出制造嵌在图6的印刷电路板中的桥的示例的示意图。
参照图8，可使用半导体工艺、基板工艺等在第一绝缘材料151中形成布线图案152等。然后，可使用抗蚀剂通过镀覆工艺在第一绝缘材料151上形成金属柱153，并且可形成第二绝缘材料154以覆盖金属柱153。在桥150被嵌入之前，桥150可处于金属柱153嵌在第二绝缘材料154中而不被暴露的状态。
图9A至图9G是示出制造图6的印刷电路板的示例的示意性工艺图。
参照图9A，可通过无芯工艺在载体基板180上形成第二堆积绝缘材料112、第二重新分布图案122和第三重新分布图案123以及第二过孔132。可通过电路形成工艺(诸如，加成工艺(AP)、半AP(SAP)、改进的SAP(MSAP)、封孔(TT)工艺等)来形成第二重新分布图案122和第三重新分布图案123以及第二过孔132。可通过ABF层叠工艺等形成第二堆积绝缘材料112。然后，图8中制备的桥150可通过粘合剂155附接到第二堆积绝缘材料112。
参照图9B，可在第二堆积绝缘材料112上层叠第一堆积绝缘材料111以将桥150嵌入。例如，可通过在第二堆积绝缘材料112上层叠ABF来形成第一堆积绝缘材料111。
参照图9C，可使金属柱153暴露。使金属柱153暴露的方法的示例可包括诸如化学机械抛光(CMP)的抛光、使用等离子体的蚀刻、除污(desmearing)等。当使用CMP时，可更容易地形成图7A的结构。当使用利用等离子体的蚀刻时，可更容易地形成图7B的结构。
参照图9D，可在第一堆积绝缘材料111中形成通路孔131h。可使用激光加工、机械钻孔等形成通路孔131h。
参照图9E，可在第二绝缘材料154和第一堆积绝缘材料111上形成第一重新分布图案121，并且可在第一堆积绝缘材料111的通路孔131h中形成第一过孔131。可使用电路形成工艺(诸如AP、SAP、MSAP或TT工艺)来形成第一重新分布图案121和第一过孔131。第一重新分布图案121的金属焊盘121P可连接到暴露的金属柱153。
参照图9F，可在桥150和第一堆积绝缘材料111上形成抗蚀剂层160。可通过涂覆并固化阻焊剂材料来形成抗蚀剂层160。可选地，可通过层叠膜型材料来形成抗蚀剂层160。
参照图9G，可使抗蚀剂层160减薄。可通过减薄工艺来减小抗蚀剂层160的厚度。各种方法(诸如，使用蚀刻剂的化学处理或使用抛光的机械处理)可用作减薄工艺。
根据示例的上述印刷电路板100A可通过一系列工艺制造。然后，可将制造的印刷电路板100A与载体基板180分离。例如，可将载体铜箔与载体基板180分离，然后可通过蚀刻去除载体铜箔，但示例性实施例不限于此。
图10是示出半导体封装件的示例的示意性截面图。
参照图10，根据示例的半导体封装件500A可包括根据示例的印刷电路板100A和分别安装在印刷电路板100A上的半导体芯片310和320。半导体芯片310和320可分别通过多个凸块330和340安装在印刷电路板100A上。例如，半导体芯片310和320可分别通过多个凸块330和340连接到第一重新分布图案121。半导体芯片310和320中的每个可使用模制材料350覆盖。虽然图10中示出半导体芯片的数量为两个，但半导体芯片的数量不限于此，其可包括一个或多个。
半导体芯片310和320中的每个可以是数百至数百万个器件集成在单个芯片中的集成电路(IC)裸片。集成电路可以是：例如，处理器芯片(诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器或应用处理器(例如，AP))；逻辑芯片(诸如，模数转换器或专用IC(ASIC))等，但示例性实施例不限于此。半导体芯片310和320中的每个可以是存储器芯片(诸如，易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM)、闪存)、高带宽存储器(HBM)等)或者其他类型的芯片(诸如，电源管理IC(PMIC))。例如，半导体芯片310和320可包括第一半导体芯片310和第二半导体芯片320，第一半导体芯片310可包括诸如GPU的处理器芯片，并且第二半导体芯片320可包括诸如HBM的存储器芯片。第一半导体芯片310和第二半导体芯片320可以是通过裸片分割而具有不同核的分割逻辑芯片。
半导体芯片310和320中的每个可基于有效晶圆形成。在这种情况下，硅(Si)、锗(Ge)、砷化镓(GaAs)等可用作形成半导体芯片310和320中的每个的主体的基体材料。各种电路可形成在主体中。连接焊盘可形成在主体上，并且连接焊盘可包括诸如铝(Al)或铜(Cu)的导电材料。半导体芯片310和320中的每个可以是裸芯片(bare die)。在这种情况下，可在焊盘上设置金属凸块。半导体芯片310和320中的每个可以是封装裸片。在这种情况下，可在焊盘上形成另外的重新分布层，并且可在重新分布层上设置金属凸块。
多个凸块330和340中的每个可利用低熔点金属(例如，诸如锡-铝-铜(Sn-Al-Cu)等的焊料)形成。然而，这仅是示例，并且材料没有限制。多个凸块330和340中的每个可形成为具有多层结构或单层结构。当多个凸块330和340中的每个形成为具有多层结构时，多个凸块330和340中的每个可包括铜柱和焊料。当多个凸块330和340中的每个形成为具有单层结构时，多个凸块330和340中的每个可包括锡-银焊料或铜，但示例性实施例不限于此。
模制材料350可保护半导体芯片310和320。模制材料350的材料没有限制，并且可使用本领域中已知的模制材料(诸如环氧模制料(EMC))。
与以上描述不冲突的其他描述(例如，针对根据示例的上述印刷电路板100A提供的描述)可应用于此，因此将省略重复的描述。
图11是示出印刷电路板的另一示例的示意性截面图。
参照图11，在根据另一示例的印刷电路板100B中，第三堆积绝缘材料113可进一步形成在根据示例的上述印刷电路板100A中的桥150和第一堆积绝缘材料111上。第四重新分布图案124可进一步形成在第三堆积绝缘材料113上。将第一重新分布图案121和第四重新分布图案124彼此电连接的第三过孔133可进一步形成在第三堆积绝缘材料113中。另外，第一堆积绝缘材料111的上表面可设置有围绕桥150的槽部h，并且第一堆积绝缘材料111的上表面可具有因槽部h导致的台阶差。槽部h可使第二绝缘材料154的至少一部分暴露。槽部h可具有渐缩的壁表面，但示例性实施例不限于此。根据需要，抗蚀剂层(未示出)可进一步形成在第三堆积绝缘材料113上以覆盖第四重新分布图案124的至少一部分，并且可通过减薄工艺减小抗蚀剂层的厚度。
第三堆积绝缘材料113可包括绝缘材料。绝缘材料的示例可包括热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺树脂)或者热固性树脂或热塑性树脂与无机填料混合或与无机填料一起浸渍在诸如玻璃纤维(例如，玻璃布或玻璃织物)的芯材料中的树脂(例如，ABF、半固化片等)。作为非限制性示例，第一堆积绝缘材料111、第二堆积绝缘材料112和第三堆积绝缘材料113可包括基本相同的绝缘材料，例如，ABF，但示例性实施例不限于此。基本相同的绝缘材料可以是使用相同品牌名称的绝缘材料的情况。
第四重新分布图案124可包括金属材料。金属材料的示例可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。第四重新分布图案124可包括无电镀层(例如，化学镀铜层)和电解镀层(例如，电解镀铜层)，但示例性实施例不限于此。根据需要，第四重新分布图案124还可包括铜箔。
第四重新分布图案124可根据相应层的设计执行各种功能。例如，第四重新分布图案124可包括用于接地的图案、用于电力的图案、用于信号的图案等。用于信号的图案可包括除了用于接地的图案和用于电力的图案之外的用于各种信号(例如，数据信号)的图案。图案中的每个可包括线图案、面图案和/或焊盘图案。
第三过孔133可包括金属材料。金属材料的示例可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。第三过孔133可包括无电镀层(例如，化学镀铜层)和电解镀层(例如，电解镀铜层)，但示例性实施例不限于此。第三过孔133可以是用金属材料填充通路孔的填充型过孔，但示例性实施例不限于此。可选地，第三过孔133可以是金属材料沿着通路孔的壁表面设置的共形型过孔。第三过孔133可具有渐缩的形状，其中，在截面中，上表面的宽度大于下表面的宽度，并且第一过孔131、第二过孔132和第三过孔133可具有在相同方向上渐缩的形状。
第三过孔133可根据相应层的设计执行各种功能。例如，第三过孔133可包括用于接地的过孔、用于电力的过孔、用于信号的过孔等。这里，用于信号的过孔可包括除了用于接地的过孔和用于电力的过孔之外的用于传输各种信号(例如，数据信号)的过孔。
根据需要，抗蚀剂层还可设置在第三堆积绝缘材料113上。印刷电路板100A的抗蚀剂层160的描述可基本上等同地应用于抗蚀剂层的详细描述。
与以上描述不冲突的其他描述(例如，针对根据示例的上述印刷电路板100A提供的描述)可应用于印刷电路板100B，因此将省略重复的描述。
图12A至图12E是示出制造图11的印刷电路板的示例的示意性工艺图。
可通过无芯工艺在载体基板180上形成第二堆积绝缘材料112、第二重新分布图案122和第三重新分布图案123以及第二过孔132。然后，可在第二堆积绝缘材料112上层叠第一堆积绝缘材料111以将桥150嵌入。其详细的描述与参照图9A和图9B提供的描述基本相同。
参照图12A，可使金属柱153暴露。局部刮削工艺(local skiving process)或局部减薄工艺可用作使金属柱153暴露的工艺。可通过这样的部分暴露工艺在第一堆积绝缘材料111的上表面上围绕桥150形成槽部h。另外，可在第一堆积绝缘材料111的上表面形成台阶差。然而，示例性实施例不限于此，并且即使当使用诸如等离子体、喷砂或蚀刻的方法时，由于绝缘材料的物理性质的差异或累积固化量的差异，也可形成上述槽部h和由槽部h导致的台阶差。
参照图12B，可在第一堆积绝缘材料111中形成通路孔131h。可使用激光加工、机械钻孔等形成通路孔131h。
参照图12C，可在第二绝缘材料154和第一堆积绝缘材料111上形成第一重新分布图案121。可使用电路形成工艺(诸如AP、SAP、MSAP或TT)来形成第一重新分布图案121。第一重新分布图案121的金属焊盘121P可连接到暴露的金属柱153。在该工艺中，第一重新分布图案121的金属焊盘121P可与第一重新分布图案121的剩余图案具有台阶差。
参照图12D，可在桥150和第一堆积绝缘材料111上形成第三堆积绝缘材料113，这可补偿第一重新分布图案121的台阶差。例如，可通过在桥150和第一堆积绝缘材料111上层叠ABF来形成第三堆积绝缘材料113。
参照图12E，可形成第四重新分布图案124和第三过孔133。在第三堆积绝缘材料113中加工通路孔之后，可使用电路形成工艺(诸如AP、SAP、MSAP或TT工艺)来形成第四重新分布图案124和第三过孔133。
根据另一示例的上述印刷电路板100B可通过一系列工艺制造。根据需要，还可在第三堆积绝缘材料113上形成抗蚀剂层，并且可执行抗蚀剂层减薄工艺。然后，可将制造的印刷电路板100B与载体基板180分离。例如，可将载体铜箔与载体基板180分离，然后可通过蚀刻去除载体铜箔，但示例性实施例不限于此。
图13是示出半导体封装件的另一示例的示意性截面图。
参照图13，根据另一示例的半导体封装件500B可包括印刷电路板100B和分别安装在印刷电路板100B上的半导体芯片310和320。半导体芯片310和320可分别通过多个凸块330和340安装在印刷电路板100B上。例如，半导体芯片310和320可分别通过多个凸块330和340连接到第四重新分布图案124。半导体芯片310和320中的每个可使用模制材料350覆盖。
与以上描述不冲突的其他描述(例如，针对根据示例的上述印刷电路板100A、根据另一示例的上述印刷电路板100B和根据示例的上述半导体封装件500A提供的描述)可应用于半导体封装件500B，因此将省略重复的描述。
图14是示出印刷电路板的另一示例的示意性截面图。
参照图14，在根据另一示例的印刷电路板100C中，与根据另一示例的上述印刷电路板100B相比，第一堆积绝缘材料111中可形成有腔C，并且桥150可设置在腔C中。如图14中所示，第一堆积绝缘材料111与桥150间隔开。另外，第三堆积绝缘材料113可填充腔C的至少一部分。根据需要，抗蚀剂层(未示出)可进一步形成在第三堆积绝缘材料113上以覆盖第四重新分布图案124的至少一部分，并且可通过减薄工艺减小抗蚀剂层的厚度。
腔C可形成为使得壁表面连续地围绕桥150的侧表面，但示例性实施例不限于此。根据需要，阻挡层可设置在腔C的底表面上。
根据需要，抗蚀剂层还可设置在第三堆积绝缘材料113上，并且抗蚀剂层的详细描述可与根据示例的印刷电路板100A的抗蚀剂层160的描述基本相同。
与以上描述不冲突的其他描述(例如，针对根据示例的上述印刷电路板100A和根据另一示例的上述印刷电路板100B提供的描述)可应用于印刷电路板100C，因此将省略重复的描述。
图15A至图15E是示出制造图14的印刷电路板的示例的示意性工艺图。
可通过无芯工艺在载体基板180上形成第二堆积绝缘材料112、第二重新分布图案122和第三重新分布图案123以及第二过孔132。然后，可在第二堆积绝缘材料112上形成第一堆积绝缘材料111。第一堆积绝缘材料111可通过ABF层压等形成。其详细描述可与参照图9A和图9B提供的描述基本相同。
参照图15A，可在第一堆积绝缘材料111中形成腔C。腔C可通过各种方法形成。例如，腔C可通过如下方式形成：在腔C的加工区域中形成虚设图案，层叠第一堆积绝缘材料111，并通过蚀刻去除虚设图案。可选地，可通过如下方式形成腔C：形成第一堆积绝缘材料111并执行喷砂加工、激光加工等。在这种情况下，可在腔C的底表面上设置阻挡层。可通过各种其他方法形成腔C。然后，可在腔C中设置桥150，并且可通过诸如抛光工艺、减薄工艺、蚀刻工艺等的工艺使金属柱153暴露。
参照图15B，可在第一堆积绝缘材料111中形成通路孔131h。可使用激光加工、机械钻孔等形成通路孔131h。
参照图15C，可在第二绝缘材料154和第一堆积绝缘材料111上形成第一重新分布图案121。可使用电路形成工艺(诸如AP、SAP、MSAP或TT工艺)来形成第一重新分布图案121。第一重新分布图案121的金属焊盘121P可连接到暴露的金属柱153。在该工艺中，第一重新分布图案121的金属焊盘121P可与第一重新分布图案121的剩余图案具有台阶差(附图中示出了不具有台阶差的情形)。
参照图15D，可在桥150和第一堆积绝缘材料111上形成第三堆积绝缘材料113，这可补偿第一重新分布图案121的台阶差，并且可填充腔C。例如，可通过在桥150和第一堆积绝缘材料111上层叠ABF来形成第三堆积绝缘材料113。
参照图15E，可形成第四重新分布图案124和第三过孔133。在第三堆积绝缘材料113中加工通路孔之后，可使用电路形成工艺(诸如AP、SAP、MSAP或TT工艺)来形成第四重新分布图案124和第三过孔133。
根据另一示例的印刷电路板100C可通过一系列工艺制造。根据需要，还可在第三堆积绝缘材料113上形成抗蚀剂层，并且可在抗蚀剂层上执行减薄工艺。然后，可将制造的印刷电路板100C与载体基板180分离。例如，可将载体铜箔与载体基板180分离，然后可通过蚀刻去除载体铜箔，但示例性实施例不限于此。
图16是示出半导体封装件的另一示例的示意性截面图。
参照图16，根据另一示例的半导体封装件500C可包括根据另一示例的印刷电路板100C和分别安装在印刷电路板100C上的半导体芯片310和320。半导体芯片310和320可分别通过多个凸块330和340安装在印刷电路板100C上。例如，半导体芯片310和320可分别通过多个凸块330和340连接到第四重新分布图案124。半导体芯片310和320中的每个可使用模制材料350覆盖。
与以上描述不冲突的其他描述(例如，针对根据示例的上述印刷电路板100A、根据另一示例的上述印刷电路板100B、根据示例的上述半导体封装件500A和根据另一示例的上述半导体封装件500B提供的描述)可应用于半导体封装件500C，因此将省略重复的描述。
如上所述，可提供一种当桥被嵌入时能够改善对准的印刷电路板以及包括该印刷电路板的半导体封装件。
在本公开中，“截面”可指当竖直地截取物体时的截面形状，或者当从侧面观察物体时的形状。另外，“平面”可指当水平地截取物体时的形状，或者当从上方或下方观察物体时的平面形状。
在本公开中，术语“下侧”、“下部”、“下表面”等用于指示相对于附图的截面朝向电子组件封装件的安装表面的方向，术语“上侧”、“上部”、“上表面”等用于指示与由术语“下侧”、“下部”、“下表面”等指示的方向相反的方向。然而，这些方向仅是为了便于解释而定义的，并且权利要求不受如上所述定义的方向的特别限制。
在描述中，组件与另一组件的“连接”的含义包括通过粘合剂层的间接连接以及两个组件之间的直接连接。另外，“电连接”意味着包括物理连接和物理断开。能够理解的是，当要素被称为“第一要素”和“第二要素”时，该要素不由此受到限制。这些术语可仅用于将该要素与其他要素区分开的目的，并且可不限制要素的顺序或重要性。在一些情况下，在不脱离这里所阐述的权利要求的范围的情况下，第一要素可被称为第二要素。类似地，第二要素也可被称为第一要素。
这里使用的术语“示例性实施例”不总是指相同的示例性实施例，并且被提供以强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，这里提供的示例性实施例被认为能够通过与另一示例性实施例整体组合或部分组合来实现。例如，除非在另一示例性实施例中提供了相反或相矛盾的描述，否则在特定示例性实施例中描述的一个要素即使未在另一示例性实施例中描述，也可被理解为与另一示例性实施例相关。
这里使用的术语仅用于描述示例性实施例，而不是限制本公开。在这种情况下，除非基于特定的上下文另有必要地解释，否则单数形式包括复数形式。
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员来说将易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。

Claims (26)

1.一种印刷电路板，包括：
桥，包括第一绝缘材料、布线图案、金属柱和第二绝缘材料，所述布线图案设置在所述第一绝缘材料中，所述金属柱设置在所述第一绝缘材料上并且连接到所述布线图案，所述第二绝缘材料设置在所述第一绝缘材料上并且覆盖所述金属柱的至少一部分；
第一堆积绝缘材料，围绕所述桥设置；以及
第一重新分布图案，设置在所述第二绝缘材料和所述第一堆积绝缘材料上并且包括连接到所述金属柱的金属焊盘，
其中，所述第二绝缘材料具有比所述第一绝缘材料和所述第一堆积绝缘材料中的至少一个的透明度高的透明度。
2.根据权利要求1所述的印刷电路板，其中，
所述金属柱的上表面与所述第二绝缘材料的上表面基本共面。
3.根据权利要求1所述的印刷电路板，其中，
所述金属柱的至少一部分从所述第二绝缘材料的上表面向上突出。
4.根据权利要求3所述的印刷电路板，其中，
所述金属焊盘设置在所述第二绝缘材料的所述上表面上并覆盖所述金属柱的突出的所述至少一部分。
5.根据权利要求4所述的印刷电路板，其中，
所述金属焊盘中的每个包括种子层，每个所述种子层连续地设置在所述第二绝缘材料的所述上表面、所述金属柱的突出的所述至少一部分的侧表面以及所述金属柱的突出的所述至少一部分的上表面上。
6.根据权利要求1所述的印刷电路板，所述印刷电路板还包括：
第二重新分布图案，设置在所述第一堆积绝缘材料中并且通过第一过孔连接到所述第一重新分布图案。
7.根据权利要求6所述的印刷电路板，所述印刷电路板还包括：
第二堆积绝缘材料，设置在所述第一堆积绝缘材料的下侧；以及
第三重新分布图案，设置在所述第二堆积绝缘材料中并且通过第二过孔连接到所述第二重新分布图案。
8.根据权利要求7所述的印刷电路板，其中，
所述桥通过粘合剂附接到所述第二堆积绝缘材料的上表面。
9.根据权利要求1所述的印刷电路板，所述印刷电路板还包括：
抗蚀剂层，设置在所述桥和所述第一堆积绝缘材料上并且覆盖所述第一重新分布图案的至少一部分，
其中，所述第一重新分布图案的上表面和所述抗蚀剂层的上表面具有台阶差。
10.根据权利要求9所述的印刷电路板，其中，
所述第一重新分布图案的上表面设置在所述抗蚀剂层的上表面上方，并且
所述抗蚀剂层具有比所述第一重新分布图案的厚度小的厚度。
11.根据权利要求1所述的印刷电路板，所述印刷电路板还包括：
第三堆积绝缘材料，设置在所述桥和所述第一堆积绝缘材料上；以及
第四重新分布图案，设置在所述第三堆积绝缘材料上并且通过第三过孔连接到所述第一重新分布图案。
12.根据权利要求1所述的印刷电路板，其中，
所述第二绝缘材料的上表面从所述第一堆积绝缘材料的上表面向上突出。
13.根据权利要求1所述的印刷电路板，其中，
所述第一堆积绝缘材料与所述桥的侧表面接触。
14.根据权利要求1所述的印刷电路板，其中，
所述第一堆积绝缘材料设置有腔，所述桥设置在所述腔中。
15.根据权利要求14所述的印刷电路板，其中，
所述第一堆积绝缘材料与所述桥间隔开。
16.根据权利要求1所述的印刷电路板，其中，
所述第一绝缘材料和所述第二绝缘材料中的每个包括有机绝缘材料。
17.一种印刷电路板，包括：
桥，包括第一绝缘材料、布线图案、金属柱和第二绝缘材料，所述布线图案设置在所述第一绝缘材料中，所述金属柱设置在所述第一绝缘材料上并且连接到所述布线图案，所述第二绝缘材料设置在所述第一绝缘材料上并且覆盖所述金属柱的至少一部分；
第一堆积绝缘材料，覆盖所述桥的至少一部分；以及
第一重新分布图案，设置在所述第二绝缘材料和所述第一堆积绝缘材料上并且包括连接到所述金属柱的金属焊盘，
其中，所述第一堆积绝缘材料的上表面设置有围绕所述桥的槽部，所述槽部使所述第二绝缘材料的至少一部分暴露。
18.根据权利要求17所述的印刷电路板，其中，
所述第一堆积绝缘材料的上表面在所述槽部处具有台阶差。
19.根据权利要求17所述的印刷电路板，其中，
所述槽部的壁表面具有渐缩的形状。
20.一种印刷电路板，包括：
桥，包括第一绝缘材料、布线图案、金属柱和第二绝缘材料，所述布线图案设置在所述第一绝缘材料中，所述金属柱设置在所述第一绝缘材料上并且连接到所述布线图案，所述第二绝缘材料设置在所述第一绝缘材料上并且覆盖所述金属柱的至少一部分；
第一堆积绝缘材料，围绕所述桥设置；以及
第一重新分布图案，设置在所述第二绝缘材料和所述第一堆积绝缘材料上并且包括连接到所述金属柱的金属焊盘，
其中，所述第一重新分布图案与所述第一堆积绝缘材料接触，并且
在所述第一绝缘材料的上表面和侧表面中，所述第二绝缘材料仅设置在所述第一绝缘材料的所述上表面上。
21.根据权利要求20所述的印刷电路板，其中，
所述金属柱的上表面与所述第二绝缘材料的上表面基本共面。
22.根据权利要求20所述的印刷电路板，其中，
所述金属柱的至少一部分从所述第二绝缘材料的上表面向上突出。
23.根据权利要求20所述的印刷电路板，所述印刷电路板还包括：
抗蚀剂层，设置在所述桥和所述第一堆积绝缘材料上并且覆盖所述第一重新分布图案的至少一部分，
其中，所述第一重新分布图案的上表面和所述抗蚀剂层的上表面具有台阶差。
24.根据权利要求20所述的印刷电路板，所述印刷电路板还包括：
第三堆积绝缘材料，设置在所述桥和所述第一堆积绝缘材料上；以及
第四重新分布图案，设置在所述第三堆积绝缘材料上并且通过过孔连接到所述第一重新分布图案。
25.根据权利要求20所述的印刷电路板，其中，
所述第一堆积绝缘材料与所述桥的侧表面接触。
26.根据权利要求20所述的印刷电路板，其中，
所述第一堆积绝缘材料设置有腔，所述桥设置在所述腔中，并且所述第一堆积绝缘材料与所述桥间隔开。
CN202310450838.XA 2022-08-02 2023-04-24 印刷电路板 Pending CN117500143A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0096301 2022-08-02
KR1020220096301A KR20240018263A (ko) 2022-08-02 2022-08-02 인쇄회로기판

Publications (1)

Publication Number Publication Date
CN117500143A true CN117500143A (zh) 2024-02-02

Family

ID=89671397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310450838.XA Pending CN117500143A (zh) 2022-08-02 2023-04-24 印刷电路板

Country Status (4)

Country Link
US (1) US20240049389A1 (zh)
JP (1) JP2024021031A (zh)
KR (1) KR20240018263A (zh)
CN (1) CN117500143A (zh)

Also Published As

Publication number Publication date
JP2024021031A (ja) 2024-02-15
KR20240018263A (ko) 2024-02-13
US20240049389A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
CN109712952B (zh) 半导体封装件及其制造方法
TWI670809B (zh) 扇出型半導體封裝
US10903170B2 (en) Substrate having embedded interconnect structure
KR101892869B1 (ko) 팬-아웃 반도체 패키지
CN107230666B (zh) 扇出型半导体封装件
TWI758571B (zh) 扇出型半導體封裝
TWI791825B (zh) 半導體封裝
CN111211107B (zh) 半导体封装件
TWI781334B (zh) 半導體封裝
KR102039709B1 (ko) 유기 인터포저를 포함하는 반도체 패키지
KR101963278B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
CN110690198A (zh) 半导体封装件
KR102538182B1 (ko) 반도체 패키지
CN111162068A (zh) 半导体封装件
CN111146188A (zh) 半导体封装件
CN111341733B (zh) 扇出型半导体封装件
CN111199950B (zh) 扇出型半导体封装件
TWI685934B (zh) 扇出型半導體封裝
CN111199964A (zh) 封装模块
US20230066381A1 (en) Printed circuit board
US11640952B2 (en) Electronic component embedded substrate
KR20220135442A (ko) 연결구조체 내장기판 및 이를 포함하는 기판구조체
US20240049389A1 (en) Printed circuit board
KR20210078952A (ko) 전자부품 내장기판
US20240032208A1 (en) Printed circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication