CN111146188A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN111146188A
CN111146188A CN201910857790.8A CN201910857790A CN111146188A CN 111146188 A CN111146188 A CN 111146188A CN 201910857790 A CN201910857790 A CN 201910857790A CN 111146188 A CN111146188 A CN 111146188A
Authority
CN
China
Prior art keywords
frame
semiconductor chip
semiconductor package
encapsulant
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910857790.8A
Other languages
English (en)
Other versions
CN111146188B (zh
Inventor
张珉硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111146188A publication Critical patent/CN111146188A/zh
Application granted granted Critical
Publication of CN111146188B publication Critical patent/CN111146188B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

本发明提供一种半导体封装件，所述半导体封装件包括：连接结构，包括绝缘层；布线层，设置在所述绝缘层上；以及连接过孔，贯穿所述绝缘层并连接到所述布线层。框架设置在所述连接结构上并具有一个或更多个通孔。半导体芯片和无源组件设置在所述框架的所述一个或更多个通孔中并位于所述连接结构上。第一包封剂覆盖所述无源组件和所述框架的至少一部分。框架布线层设置在所述框架上，以及位置识别标记设置在所述半导体芯片周围，位于所述框架上并与所述框架布线层间隔开。所述位置识别标记的至少一部分未被所述第一包封剂覆盖。

Description

半导体封装件
本申请要求于2018年11月6日在韩国知识产权局提交的第10-2018-0135185号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种半导体芯片与多个无源组件一起安装并模块化到单个封装件中的半导体封装件。
背景技术
随着用于移动装置的显示器的尺寸的增加，对于增加电池的容量的相应的需求已上升。随着电池的容量的增加，移动装置中由电池占据的面积增加，因此要求减小印刷电路板(PCB)的尺寸。因此，安装有组件的面积减小，使得对模块化的兴趣不断地增加。
另外，安装多个组件的现有技术的示例可包括板上芯片(COB)技术。COB安装技术是使用表面安装技术(SMT)将单独的无源元件和半导体封装件安装在诸如主板的印刷电路板上的技术。然而，虽然这种方法在低成本方面具有优势，但是需要宽的安装区域以保持组件之间的最小间隔，组件之间的电磁干扰(EMI)大，并且半导体芯片与组件之间的距离大，这导致电噪声增加。
发明内容
本公开的一方面可提供一种如下的半导体封装件：能够显著地减小半导体芯片和无源组件的安装面积，显著地减少半导体芯片和无源组件之间的电路径，并改善半导体芯片的安装精确度。
根据本公开的一方面，一种半导体封装件可包括：连接结构，包括绝缘层、布线层和连接过孔，所述布线层设置在所述绝缘层上，所述连接过孔贯穿所述绝缘层并连接到所述布线层。所述半导体封装件还包括：框架，设置在所述连接结构上并具有一个或更多个通孔；半导体芯片和无源组件，设置在所述框架的所述一个或更多个通孔中并位于所述连接结构上；第一包封剂，覆盖所述无源组件的至少一部分和所述框架的至少一部分；框架布线层，设置在所述框架上；以及位置识别标记，设置在所述半导体芯片周围，位于所述框架上并与所述框架布线层间隔开。所述位置识别标记的至少一部分未被所述第一包封剂覆盖。
所述半导体封装件还可包括覆盖所述半导体芯片的至少一部分的第二包封剂。
所述第二包封剂可覆盖所述半导体芯片的侧表面和上表面以及所述第一包封剂。
所述第一包封剂和所述第二包封剂可形成不连续的界面。
所述第二包封剂可覆盖所述位置识别标记的未被所述第一包封剂覆盖的暴露部分。
所述半导体芯片和所述无源组件可设置在所述框架的所述一个或更多个通孔中的相同通孔中。
所述第一包封剂可延伸到所述框架的所述相同通孔中，并且所述半导体芯片可设置在形成于延伸到所述框架的所述相同通孔中的所述第一包封剂中的通孔中。
金属层可设置在所述第一包封剂的形成在所述第一包封剂中形成的所述通孔的内壁上。
所述半导体芯片和所述无源组件可设置在所述一个或更多个通孔中的不同通孔中。
金属层可设置在所述框架的形成所述一个或更多个通孔的内壁上。
所述位置识别标记可采用金属图案的形式。
所述位置识别标记和所述框架布线层可利用彼此相同的材料形成。
所述位置识别标记与所述框架布线层可物理分离且电分离。
当从上方观察时，所述位置识别标记可具有相对于所述框架的设置有所述半导体芯片的所述通孔的对称结构。
所述半导体芯片可设置为使得所述半导体芯片的连接焊盘面对所述连接结构。
根据本公开的另一方面，一种半导体封装件可包括框架，框架具有上表面、下表面和通孔，所述下表面与所述上表面背对，所述通孔从所述上表面延伸到所述下表面。半导体芯片设置在所述通孔中，多个识别标记相对于所述半导体芯片对称地设置在所述框架的所述上表面上。
所述半导体封装件还可包括导电框架布线层，所述导电框架布线层设置在所述框架的所述上表面上，其中，所述识别标记设置在所述半导体芯片周围并位于所述框架的所述上表面上以与框架布线层间隔开。
所述识别标记和所述导电框架布线层可利用彼此相同的材料形成。
所述半导体封装件还可包括包封剂，所述包封剂覆盖所述框架的一部分并延伸到所述框架和所述半导体芯片之间的通孔中，其中，所述识别标记上没有包封剂。
所述半导体封装件还可包括一个或更多个无源组件，所述一个或更多个无源组件设置在所述通孔中，电连接到所述半导体芯片，并嵌入所述包封剂中。
所述半导体封装件还可包括连接结构，所述连接结构包括连接到所述半导体芯片的连接焊盘的重新分布层，其中，所述框架的所述下表面设置在所述连接结构上。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和被封装之后的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的示意性截面图；
图6是示出扇入型半导体封装件嵌入在印刷电路板中并且最终安装在电子装置的主板上的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的示意性截面图；
图9是示出具有位置识别标记的半导体封装件的示例的示意性截面图；
图10是图9的半导体封装件当从上方观察时的平面图，并且示出了作为主要组件的半导体芯片、无源组件、标记区域等；
图11和图12示出了根据变型示例的半导体封装件的平面图；
图13至图15是示出用于制造图9的半导体封装件的工艺的示例的示意图；
图16至图19示出了根据本公开中的变型示例的半导体封装件；以及
图20是示出在电子装置中使用根据本公开中的示例性实施例的半导体封装件的效果的示意性平面图。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到主板1010的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括被指定为根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、电力电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，并且还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板个人计算机(PC)、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而是可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，诸如主板等的印刷电路板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或电连接到印刷电路板1110。此外，可物理连接或电连接到印刷电路板1110或者可不物理连接或电连接到印刷电路板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，例如，半导体封装件1121，但不限于此。电子装置不必然地局限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能无法被使用，而半导体芯片可被封装并且在封装的状态下在电子装置等中使用。
这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此使用半导体封装件。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且使用用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和被封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照附图，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及诸如氧化物膜、氮化物膜等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222非常小，因此难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接结构2240，以使连接焊盘2222重新分布。连接结构2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接结构2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有大的空间局限性。因此，难以将这种结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。此外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因在于，即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌入在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5和图6，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2301重新分布，并且在扇入型半导体封装件2200安装在印刷电路板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，扇入型半导体封装件2200可嵌入在单独的印刷电路板2302中，在扇入型半导体封装件2200嵌入在印刷电路板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能会难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的印刷电路板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在印刷电路板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接结构2140重新分布到半导体芯片2120的外部。这里，可在连接结构2140上进一步形成钝化层2150，并且可在钝化层2150的开口中进一步形成凸块下金属层2160。焊球2170可进一步形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122等的集成电路(IC)。连接结构2140可包括：绝缘层2141；布线层2142，形成在绝缘层2141上；以及过孔2143，使连接焊盘2122和布线层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接结构2140，连接结构2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用印刷电路板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用印刷电路板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
另外，扇出型半导体封装件指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术，并且是与印刷电路板(PCB)(诸如具有与扇出型半导体封装件的规格、用途等不同的规格、用途等并且具有嵌入其中的扇入型半导体封装件的印刷电路板等)的概念不同的概念。
在下文中，将参照附图描述具有以下新颖结构的半导体封装件：能够显著地减小半导体芯片和无源组件的安装面积、能够显著地减少半导体芯片和无源组件之间的电路径、能够显著地减少诸如起伏或裂纹的工艺缺陷以及能够通过激光通路孔加工容易地将无源组件的电极与连接过孔连接起来。
图9是示出半导体封装件的示例的示意性截面图。图10是图9的半导体封装件当从上方观察时的平面图并且示出了作为主要组件的半导体芯片、无源组件、标记区域等。此外，图11和图12示出了根据变型示例的半导体封装件的平面图，并且与图10中示出的图相对应。
参照图9和图10，根据示例的半导体封装件100可包括作为主要组件的连接结构140、框架111、半导体芯片120、无源组件125和126以及第一包封剂131，并且标记区域114可设置在半导体芯片120周围并位于框架111上。此外，半导体封装件100还可包括第二包封剂132、框架布线层112、钝化层150、凸块下金属层160、电连接金属170等。
连接结构140可包括：绝缘层141a和141b；布线层142a和142b，分别设置在绝缘层141a和141b上；以及连接过孔143a和143b，分别贯穿绝缘层141a和141b并连接到布线层142a和142b。具有如上所述的形式的连接结构140可使半导体芯片120的连接焊盘122重新分布。此外，连接结构140可将半导体芯片120的连接焊盘122电连接到无源组件125和126等。半导体芯片120的具有各种功能的数十至数百万个连接焊盘122可通过连接结构140重新分布。连接结构140可设计为具有比在附图中所示的层数更少的层数或更多的层数。
在本示例性实施例中，绝缘层141a和141b可包括第一绝缘层141a和第二绝缘层141b。如所示出的，第一绝缘层141a可设置在框架111以及无源组件125和126的下方，第一布线层142a可设置在第一绝缘层141a的下表面上，并且第一连接过孔143a可贯穿第一绝缘层141a。此外，第二绝缘层141b可设置在第一绝缘层141a的下表面和半导体芯片120的有效表面上并且可覆盖第一布线层142a的至少一部分，并且与第二布线层142b接触并贯穿第二绝缘层141b的第二连接过孔143b连接到第一布线层142a和第二布线层142b以及半导体芯片120的连接焊盘122。第二布线层142b可设置在第二绝缘层141b的下表面上。由于连接结构140具有上述结构，所以设置半导体芯片120的区域的高度与设置无源组件125和126的区域的高度可彼此不同。具体地，如所示出的，在图9的连接结构140中，设置半导体芯片120的区域的高度可比设置无源组件125和126的区域的高度低(例如，连接结构140在设置半导体芯片120的区域中的厚度可比在设置无源组件125和126的区域中的厚度小)。然而，根据示例性实施例，连接结构140不必然包括第一绝缘层141a和第二绝缘层141b，而是可仅使用一种绝缘层。
第一绝缘层141a的材料可以是绝缘材料。在这种情况下，绝缘材料可以是包括诸如二氧化硅或氧化铝的无机填料的非感光介电材料，例如ABF(Ajinomoto Build-upFilm)。在这种情况下，可更有效地解决起伏问题和由于裂纹出现导致的缺陷的问题。此外，可有效地解决由于形成第一包封剂131的材料的渗出导致的无源组件125和126的电极不能敞开的缺陷的问题。也就是说，当包括无机填料的非感光介电材料用作第一绝缘层141a的材料时，可更有效地解决仅仅使用感光介电(PID)材料的情况的问题。
感光介电(PID)材料可用作第二绝缘层141b的材料。在这种情况下，也可通过光过孔引入精细的节距，并且因此可类似于通常情况非常有效地重新分布半导体芯片120的数十到数百万个连接焊盘122。感光介电(PID)材料可包括或可不包括少量无机填料。也就是说，通过选择性地控制第一绝缘层141a(在第一绝缘层141a上形成有用于重新分布无源组件125和126的第一布线层142a和第一连接过孔143a)的材料和第二绝缘层141b(在第二绝缘层141b上形成有用于重新分布半导体芯片120的连接焊盘122的第二布线层142b和第二连接过孔143b)的材料，可建立更好的协同效应。
另外，利用包括无机填料的非感光介电(PID)材料形成的第一绝缘层141a可以是多层，利用感光介电(PID)材料形成的第二绝缘层141b可以是多层，所有层都可以是多层。在这种情况下，形成在第一包封剂131中的通孔H1可贯穿第一绝缘层141a，并且当第一绝缘层141a是多层时可贯穿该多层。
第一绝缘层141a的热膨胀系数(CTE)可小于第二绝缘层141b的热膨胀系数(CTE)。原因是因为第一绝缘层141a包括无机填料。第二绝缘层141b可包括少量无机填料，但是在这种情况下，包括在第一绝缘层141a中的无机填料的重量百分比可大于包括在第二绝缘层141b中的无机填料的重量百分比。因此，第一绝缘层141a的热膨胀系数(CTE)可小于第二绝缘层141b的热膨胀系数(CTE)。具有相对较大量的无机填料的第一绝缘层141a具有相对小的热膨胀系数(CTE)，因此具有小的热固性收缩并且有利于防止翘曲。结果，如上所述，可更有效地解决起伏或裂纹出现的问题，并且也可更有效地解决无源组件125和126的电极不能敞开的缺陷的问题。
第一布线层142a可重新分布无源组件125和126的电极，并将电极电连接到半导体芯片120的连接焊盘122。也就是说，第一布线层142a可用作重新分布层(RDL))。第一布线层142a的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一布线层142a可根据它们的设计执行各种功能。例如，第一布线层142a可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。此外，第一布线层142a可包括过孔焊盘等。由于其中设置有半导体芯片120的通孔H1也贯穿第一绝缘层141a，所以第一布线层142a的下表面可位于与半导体芯片120的有效表面的高度基本相同的高度处。也就是说，第一布线层142a的下表面可与半导体芯片120的有效表面共面。
第二布线层142b可使半导体芯片120的连接焊盘122重新分布并且将连接焊盘122电连接到电连接结构170。也就是说，第二布线层142b可用作重新分布层(RDL)。第二布线层142b的材料也可以是上述的诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第二布线层142b还可根据它们的设计执行各种功能。例如，第二布线层142b可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。另外，第二布线层142b可包括过孔焊盘、电连接结构焊盘等。
第一连接过孔143a可将无源组件125和126与第一布线层142a彼此电连接。第一连接过孔143a中的至少一些可与无源组件125和126的电极中的每个物理接触。也就是说，无源组件125和126可以以嵌入的类型与第一连接过孔143a直接接触，而不是使用焊料凸块等的表面安装形式。第一连接过孔143a的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一连接过孔143a可完全填充有导电材料，或者导电材料也可沿通路孔的壁形成。另外，第一连接过孔143a可具有锥形形状。
第二连接过孔143b可将形成在不同层上的第一布线层142a和第二布线层142b彼此电连接，并且还可将半导体芯片120的连接焊盘122电连接到第二布线层142b。第二连接过孔143b可与半导体芯片120的连接焊盘122物理接触。也就是说，半导体芯片120可在没有单独的凸块的情况下以裸片的形式直接连接到连接结构140的第二连接过孔143b等。第二连接过孔143b的材料也可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第二连接过孔143b也可完全填充有导电材料，或者导电材料可沿通路孔的壁形成。另外，也可采用锥形形状作为第二连接过孔143b的形状。
在根据本示例性实施例的半导体封装件100中，无源组件125和126可与半导体芯片120一起设置并模块化在单个封装件中。因此，可显著地减小组件之间的间隔，并且可显著地减小诸如主板的印刷电路板上的组件的安装面积。此外，可显著地减少半导体芯片120与无源组件125和126之间的电路径以解决噪声问题。此外，可执行使用两个步骤或更多个步骤的使用包封剂131和132的密封工艺而不是单次密封，因此，取决于无源组件125和126的安装缺陷的半导体芯片120的良率问题，或者当安装无源组件125和126时产生的异物的影响可显著地减小。
另外，由于半导体芯片的连接焊盘通常利用铝(Al)形成，所以连接焊盘可能由于激光过孔加工期间的损坏而容易损坏。因此，通常通过光过孔加工而不是激光过孔来使连接焊盘敞开。为此，作为提供用于形成重新分布层(RDL)的绝缘层，可使用感光介电(PID)材料。然而，当感光介电(PID)材料堆叠在无源组件的下表面上以形成重新分布层(RDL)时，可能由于无源组件的电极的突出而发生起伏，结果，感光介电(PID)材料的平坦度会减小。因此，使用具有厚的厚度的感光介电(PID)材料以增加平坦度是不方便的，并且在这种情况下，存在可能由于感光介电(PID)材料的厚度导致容易发生大量裂纹的问题。
此外，当无源组件通过使用包封剂进行密封时，可能发生包封剂的材料渗入到无源组件的电极的问题。在这种情况下，当使用感光介电(PID)材料来形成重新分布层(RDL)时，可如上所述使用光过孔加工。在这种情况下，难以通过光过孔加工来使包封剂的渗出材料的材料敞开。因此，包封剂的渗出材料可能发生电极不能敞开的缺陷，结果，可能导致电特性的降低。
另一方面，在根据示例的半导体封装件100中，在形成设置无源组件125和126的通孔H之后，可设置无源组件125和126，然后首先可形成第一绝缘层141a和第一布线层142a以重新分布无源组件125和126。此后，可在第一包封剂131中形成贯穿第一绝缘层141a的通孔H1，并且半导体芯片120可设置在通孔H1中，其次可形成第二绝缘层141b和第二布线层142b以重新分布半导体芯片120。也就是说，设置有半导体芯片120的第一包封剂131中的通孔H1可贯穿连接结构140的第一绝缘层141a以及框架111，因此，半导体芯片120的有效表面可位于无源组件125和126中的每个的下表面之下。
在这种情况下，第一绝缘层141a的材料可独立于半导体芯片120和第二绝缘层141b的材料来选择，例如，可使用包括无机填料的非感光介电材料(例如，ABF(AjinomotoBuild-up Film)等)代替任何感光介电(PID)材料。由于膜型非感光介电材料具有优异的平整度，因此可更有效地解决上述起伏问题和裂纹出现的问题。
此外，由于这种非感光介电材料通过激光过孔形成开口，所以即使第一包封剂131的材料渗入到无源组件125和126的电极中，无源组件125和126的电极也可通过激光过孔有效地敞开。因此，还可解决由电极不能敞开的缺陷引起的问题。
此外，在根据示例的半导体封装件100中，与通常情况中一样，感光介电(PID)材料可用作第二绝缘层141b的材料。在这种情况下，也可通过光过孔引入精细的节距，并且因此可与通常情况类似地非常有效地重新分布半导体芯片120的数百到数百万个连接焊盘122。也就是说，根据示例的半导体封装件100的结构可选择性地控制第一绝缘层141a(在第一绝缘层141a上形成用于使无源组件125和126重新分布的第一布线层142a和第一连接过孔143a)的材料以及第二绝缘层141b(在第二绝缘层141b上形成用于使半导体芯片120的连接焊盘122重新分布的第二布线层142b和第二连接过孔143b)的材料，因此可具有更好的协同效应。具体地，可使用不同的材料用于形成第一绝缘层141a和第二绝缘层141b。
框架111可形成半导体封装件100的核心区域以执行支撑功能等。用于框架111的绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、热固性树脂或热塑性树脂与诸如二氧化硅的无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂，例如，半固化片、ABF(Ajinomoto Build up Film)等。
如所示出的，框架111可包括至少一个通孔H，并且在本示例性实施例中，框架111可与具有一个通孔H的结构对应。在这种情况下，如在图11的变型示例中，金属层152可设置在框架111的形成通孔H的内壁上。金属层152可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金，但不限于此。此外，可通过金属层152实现半导体芯片120以及无源组件125和126的电磁波屏蔽和散热。金属层152可连接到框架111的上表面上的框架布线层112并且也可用作地。在这种情况下，金属层152可电连接到连接结构140的布线层142a和142b的地。
无源组件125和126可以是诸如多层陶瓷电容器(MLCC)或低电感芯片电容器(LICC)的电容器、诸如功率电感器的电感器以及磁珠。无源组件125和126可具有彼此不同的厚度。另外，无源组件125和126中的每个可具有与半导体芯片120的厚度不同的厚度。由于根据示例的半导体封装件100以两个或更多个步骤包封无源组件125和126，因此通过这种厚度偏差导致的缺陷问题可显著地降低。无源组件125和126的数量不受具体限制，但可多于附图中所示的数量，或者可小于附图中所示的数量。
第一包封剂131可包封无源组件125和126中的每个。此外，第一包封剂131可填充框架111的通孔H并且可覆盖框架111的上部的至少一部分。第一包封剂131可包括绝缘材料，绝缘材料可以是包括无机填料和绝缘树脂的材料，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、诸如ABF(Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT)等的具有浸在热固性树脂或热塑性树脂中的诸如无机填料的增强材料的树脂。此外，可使用诸如环氧树脂模塑料(EMC)的模制材料，并且还可使用感光介电材料，即，感光包封剂(PIE)。也可使用诸如热固性树脂或热塑性树脂的绝缘树脂浸在无机填料和/或诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料作为绝缘材料。
半导体芯片120可设置在第一包封剂131的通孔H1中，并且可设置在连接结构140上使得连接焊盘122面对(并接触)连接结构140。半导体芯片120可与通孔H1的壁表面间隔开预定距离，并且可被通孔H1的壁表面包围，但是可被修改。如所示出的，金属层151可设置在第一包封剂131的通孔H1的侧壁上。金属层151可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金，但不限于此。此外，可通过金属层151实现半导体芯片120以及无源组件125和126的电磁波屏蔽和散热。
半导体芯片120可以是在单个芯片中集成数量为数百至数百万个或更多个元件而提供的集成电路(IC)。在这种情况下，IC可以是例如电源管理IC(PMIC)，但不限于此，IC可以是：诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等的存储器芯片；诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器、微控制器等的应用处理器芯片；以及诸如模拟数字转换器、专用IC(ASIC)等的逻辑芯片。
半导体芯片120可以是处于没有形成单独的凸块或布线层的裸态的集成电路。集成电路可基于有效晶圆形成。在这种情况下，半导体芯片120的主体121的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体121上。连接焊盘122可将半导体芯片120电连接到其他组件。连接焊盘122中的每个的材料可以是诸如铝(Al)等的导电材料而没有具体限制。暴露连接焊盘122的钝化层123可形成在主体121上，并且可以是氧化物膜、氮化物膜等或者是氧化物膜和氮化物膜的双层。绝缘层(未示出)等可进一步设置在其他适当的位置。另外，其上设置有连接焊盘122的半导体芯片120的表面可以是有效表面，并且半导体芯片120的与有效表面背对的表面可以是无效表面。在这种情况下，当钝化层123形成在半导体芯片120的有效表面上时，半导体芯片120的有效表面可基于钝化层123的最低表面确定位置关系。
在本示例性实施例中，标记区域114可设置为与框架布线层112间隔开，围绕半导体芯片120并位于框架111上，并且因此可精确地控制设置有半导体芯片120的区域。如所示出的，标记区域114包括位置识别标记，并且标记区域114和位置识别标记可不被第一包封剂131覆盖并且可被暴露。虽然图9示出了标记区域114的整个区域被暴露，但也可仅暴露标记区域114和位置识别标记的至少一部分。
如在本示例性实施例中，当无源组件125和126以及框架111通过第一包封剂131包封时，标记区域114也可被覆盖。在这种情况下，当安装半导体芯片120时，可能难以识别标记区域114，结果，可能增大半导体芯片120的位置偏差并且可能发生安装缺陷。在本示例性实施例中，通过使标记区域114和位置识别标记的至少一部分不被第一包封剂131覆盖并被暴露，可在安装半导体芯片120时改善半导体芯片120的布置的精确程度。标记区域114和位置识别标记可通过去除第一包封剂131的一部分等的方法来暴露。
另外，标记区域114和位置识别标记可以呈金属图案的形式，并且可利用与形成在框架111的上表面上的框架布线层112的材料相同的材料形成。在这种情况下，标记区域114和位置识别标记可与框架布线层112物理分离且电分离。例如，框架布线层112和标记区域114以及位置识别标记可通过去除导电图案的一部分来获得，并且可通过去除它们之间的导电图案的区域而彼此分开。
此外，为了使标记区域114和位置识别标记用作对准标记，当从上方观察时，标记区域114和位置识别标记可相对于框架111的设置有半导体芯片120的通孔H具有对称结构或对称布置。例如，当从上方观察时，标记区域114和位置识别标记可设置在与半导体芯片120的四个角相对应的区域处，以便对称地设置在半导体芯片120周围。然而，尽管当从上方观察时，标记区域114在图10中通过圆形形状表示，但其形状可改变。例如，当从上方观察时，标记区域114也可形成为十字形形状、正方形形状、环形形状等。
在一个示例中，当从上方观察时，半导体芯片120可具有对称外观，诸如关于使半导体芯片120二等分的对称轴对称。在这样的示例中，一个或更多个标记区域114和位置识别标记可设置在半导体芯片120周围(例如，设置在框架111的一部分上)，以便围绕半导体芯片120的对称轴彼此是对称的。例如，在图10至图12中的每个中，半导体芯片120具有水平的对称轴(例如，相对于附图中的描绘是水平的)，并且标记区域114和位置识别标记被设置为关于水平的对称轴相对于彼此是对称的。类似地在附图中，半导体芯片120具有竖直的对称轴(例如，相对于附图中的描绘是竖直的)，并且标记区域114和位置识别标记被设置为关于竖直的对称轴相对于彼此是对称的。
第二包封剂132可包封半导体芯片120。此外，第二包封剂132可填充第一包封剂131的通孔H1并且还可包封第一包封剂131。例如，如图9中所示，第二包封剂132可覆盖半导体芯片120的侧表面和上表面以及第一包封剂131。第二包封剂132可包括绝缘材料，并且例如，绝缘材料可以是包括无机填料和绝缘树脂的材料，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、诸如ABF、FR-4、BT、PID树脂等的在热固性树脂或热塑性树脂中包括有诸如无机填料的增强材料的树脂。此外，也可使用诸如环氧树脂模塑料(EMC)等的模制材料。也可使用诸如热固性树脂或热塑性树脂的绝缘树脂浸在无机填料和/或诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料。在这种情况下，如所示出的，第二包封剂132可覆盖标记区域114的未被第一包封剂131覆盖的暴露区域。
第一包封剂131和第二包封剂132可包括相同的材料，或者可包括不同的材料。即使在第一包封剂131和第二包封剂132包括相同材料的情况下，它们之间的边界也可形成不连续的界面并且可被确认。第一包封剂131和第二包封剂132可包括相似的材料并且材料的颜色可彼此不同。例如，第一包封剂131可比第二包封剂132更透明。也就是说，第一包封剂131和第二包封剂132之间的边界可以是明显的。在某些实施例中，第一包封剂131可利用绝缘材料形成，第二包封剂132可利用磁性材料形成。在这种情况下，第二包封剂132可具有EMI吸收效应。
钝化层150可保护连接结构140免受外部物理损坏或化学损坏。钝化层150可具有暴露连接结构140的布线层142a和/或142b的至少一部分的开口。形成在钝化层150中的开口的数量可以是数十到数千。钝化层150可包括绝缘树脂和无机填料，但是可不包括玻璃纤维。例如，钝化层150可利用ABF形成，但不限于此。
凸块下金属层160可改善电连接金属170的连接可靠性，从而改善半导体封装件100的板级可靠性。凸块下金属层160可连接到连接结构140的通过钝化层150的开口暴露的第二布线层142b。凸块下金属层160可通过使用诸如金属的导电材料的金属化法形成在钝化层150的开口中，但不限于此。
电连接金属170可被构造为使半导体封装件100物理连接和/或电连接到外部。例如，半导体封装件100可通过电连接金属170安装在电子装置的主板上。电连接金属170可利用低熔点金属(例如，锡(Sn)或包含锡(Sn)的合金)形成。更具体地，电连接金属170可利用焊料等形成。然而，这仅是示例，并且电连接金属170中的每个的材料不具体局限于此。电连接金属170中的每个可以是焊盘、焊球、引脚等。电连接金属170可形成为多层结构或单层结构。当电连接金属170形成为多层结构时，电连接金属170可包括铜(Cu)柱和焊料。当电连接金属170形成为单层结构时，电连接金属170可包括锡-银焊料或铜(Cu)。然而，这仅是示例，并且电连接金属170不限于此。电连接金属170的数量、间隔、设置形式等不受具体限制，而是可根据设计细节进行充分修改。例如，根据连接焊盘122的数量，电连接金属170可按照数十至数千的数量设置，或者也可按照数十至数千或更多或者数十至数千或更少的数量设置。
电连接金属170中的至少一个可设置在扇出区域中。扇出区域是除了设置半导体芯片120的区域之外(或在设置半导体芯片120的区域外部)的区域(例如，在半导体芯片120与连接结构140的堆叠方向上与半导体芯片120重叠的区域外部的区域)。扇出型封装件可具有比扇入型封装件的可靠性高的可靠性，可实现多个I/O端子，并且可容易执行3D互连。此外，与球栅阵列(BGA)封装件、格栅阵列(LGA)封装件等相比，扇出型封装件可制造为具有小的厚度，并且可具有价格竞争力。
另外，图9至图11的示例性实施例示出了半导体芯片120以及无源组件125和126设置在框架111中的相同通孔H中的形式，但可如图12中所示进行修改。在图12中的变型示例中，半导体芯片120以及无源组件125和126可设置在框架111中的不同通孔H2、H3和H4中，并且金属层151、154和155可分别设置在通孔H2、H3和H4中的每个的内壁上。
图13至图15是示出制造图9的半导体封装件的工艺的示例的示意图。
首先，如图13中所示，可制备在其表面上形成有框架布线层112和标记区域114的框架111。可通过对例如覆铜层压板(CCL)进行机械加工而获得框架111。图13示出了框架布线层112和标记区域114形成在框架111的表面上的状态，但是也可在后续工艺期间形成框架布线层112和标记区域114。可通过使用激光钻孔和/或机械钻孔或喷砂在框架111中形成通孔H5。接下来，可将粘合膜210附着到框架111的下侧，并且可将无源组件125和126设置在通孔H5中。粘合膜210可以是膜，但不限于此。此外，设置有无源组件125和126的通孔H5可分成两个区域，但是也可彼此连通。
此后，可通过使用第一包封剂131来包封框架111以及无源组件125和126。可通过层压未固化的膜然后固化该膜的方法形成第一包封剂131，也可通过涂覆液体材料然后固化该液体材料的方法形成第一包封剂131。接下来，可去除粘合膜210。可使用机械法作为去除粘合膜210的方法。
此后，如图14中所示，可通过使用ABF层压法等在粘合膜210被去除的部分上形成第一绝缘层141a，并且可去除框架111的一部分以在第一包封剂131中形成通孔H1。图14示出了去除框架111的中央部分的形式。框架111和第一包封剂131可被一起去除以形成通孔H1，并且在一些情况下，可仅去除第一包封剂131。如图14中所示，通孔H1也可延伸穿过第一绝缘层141a。
此后，如图15中所示，可通过部分地去除第一包封剂131以使标记区域114暴露来形成敞开区域h，并且可使用激光加工工艺等。此外，在通过激光过孔在第一绝缘层141a中形成通路孔之后，可通过诸如半加成法(SAP)或改进的半加成法(MSAP)的镀覆工艺形成第一布线层142a和第一连接过孔143a。也就是说，第一布线层142a和第一连接过孔143a可分别包括种子层和厚度大于种子层的厚度的导体层。还可在通孔H1的侧表面上形成金属层151。接下来，可将粘合膜211附着到第一布线层142a的下部，并且可将半导体芯片120以面朝下的形式附着到粘合膜211上。接下来，可利用第二包封剂132包封第一包封剂131和半导体芯片120。类似地，可通过层压未固化的膜然后固化该膜的方法形成第二包封剂132，也可通过涂覆液体材料然后固化该液体材料的方法形成第二包封剂132。
此后，可通过去除粘合膜211然后通过感光介电(PID)材料的层压等在第一布线层142a上和半导体芯片120的有效表面上形成第二绝缘层141b来形成连接结构140，并且通过光过孔法形成通路孔，然后类似地通过镀覆工艺形成第二布线层142b和第二连接过孔143b。第二布线层142b和第二连接过孔143b也可包括种子层和导体层。接下来，可通过层压法或涂覆法在连接结构140上形成钝化层150。另外，可通过镀覆工艺形成凸块下金属层160。凸块下金属层160也可包括种子层和导体层。接下来，当在凸块下金属层160上形成电连接结构170时，可制造根据上述示例的半导体封装件100。
图16至图19示出了根据变型示例的半导体封装件。在下文中，将主要描述上述示例性实施例中的修改的部分。
首先，根据图16的示例性实施例的半导体封装件还可包括设置在第二包封剂132上的背侧金属层181。在这种情况下，可采用覆盖背侧金属层181的覆盖层190来保护背侧金属层181。覆盖层190可包括绝缘树脂和无机填料，但可不包括玻璃纤维。例如，覆盖层190可利用ABF形成，但不限于此。钝化层150和覆盖层190可包括相同的材料并且还可利用对称效果用于控制热膨胀系数(CTE)。
背侧金属层181可设置为覆盖半导体芯片120以及无源组件125和126，并且可通过贯穿第一包封剂131和第二包封剂132的背侧金属过孔182连接到框架布线层112等。由于半导体芯片120以及无源组件125和126可通过背侧金属层181和背侧金属过孔182被屏蔽层包围，因此可进一步改善EMI屏蔽效果和散热效果。背侧金属层181和背侧金属过孔182中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。背侧金属层181和背侧金属过孔182可用作地，并且在这种情况下背侧金属层181和背侧金属过孔182可通过金属层151、框架布线层112等电连接到连接结构140的布线层142a和142b的地。背侧金属层181可具有覆盖第二包封剂132的大部分上表面的板形式。
在根据图17的示例性实施例的半导体封装件中，框架111可包括：布线层112a，分别设置在框架111的下表面和上表面上；以及布线过孔113，贯穿框架111并将布线层112a彼此连接。此外，如所示出的，布线过孔113可具有沙漏形状。可选择性地形成穿过包封剂131和132的通孔H7以暴露上部的布线层112a，从而实现与其的连接。
可选地，框架111可具有金属层形成在通孔中的结构，并且可执行半导体芯片120的电磁波屏蔽功能、散热功能等。金属层可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金，但不限于此。
根据图18的示例性实施例的半导体封装件也可具有修改的框架的形式，并且可包括：第一框架111a，与连接结构140接触；第一布线层112a，与连接结构140接触并嵌入第一框架111a中；第二布线层112b，设置在第一框架111a的与第一框架111a的嵌有第一布线层112a的一个表面背对的另一个表面上；第二框架111b，设置在第一框架111a上并覆盖第二布线层112b的至少一部分；以及第三布线层112c，设置在第二框架111b上。第一布线层112a、第二布线层112b和第三布线层112c可电连接到连接焊盘122。第一布线层112a和第二布线层112b可通过贯穿第一框架111a的第一布线过孔113a彼此电连接，第二布线层112b和第三布线层112c可通过贯穿第二框架111b的第二布线过孔113b彼此电连接。
第一布线层112a可凹入第一框架111a中。如上所述，当第一布线层112a凹入第一框架111a中并且在第一框架111a的下表面和第一布线层112a的下表面之间具有台阶时，可防止第一包封剂131的材料渗出而污染第一布线层112a的现象。布线层112a、112b和112c中的每个的厚度可大于连接结构140的布线层142a和142b的厚度。
框架111a和111b中的每个的材料不受具体限制。例如，绝缘材料可用作框架111a和111b的材料。在这种情况下，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、热固性树脂或热塑性树脂与无机填料混和的树脂(例如，ABF(Ajinomoto Build-up Film))等可用作绝缘材料。可选地，PID树脂也可用作绝缘材料。
当形成用于第一布线过孔113a的孔时，第一布线层112a的焊盘中的一些可用作止挡件，因此在第一布线过孔113a中的每个具有上表面的宽度大于下表面的宽度的锥形形状的工艺中可能是有利的。在这种情况下，第一布线过孔113a可与第二布线层112b的焊盘图案一体化。此外，当形成用于第二布线过孔113b的孔时，第二布线层112b的焊盘中的一些可用作止挡件，因此在第二布线过孔113b中的每个具有上表面的宽度大于下表面的宽度的锥形形状的工艺中是有利的。在这种情况下，第二布线过孔113b可与第三布线层112c的焊盘图案一体化。
在图19的示例性实施例的情况下，半导体封装件可包括：第一框架111a；第一布线层112a和第二布线层112b，分别设置在第一框架111a的下表面和上表面上；第二框架111b，设置在第一框架111a的下表面上并覆盖第一布线层112a的至少一部分；第三布线层112c，设置在第二框架111b的下表面上；第三框架111c，设置在第一框架111a的上表面上并覆盖第二布线层112b的至少一部分；以及第四布线层112d，设置在第三框架111c的上表面上。第一布线层112a、第二布线层112b、第一布线层112c和第四布线层112d可电连接到连接焊盘122。由于框架可包括大量的布线层112a、112b、112c和112d，所以连接结构140可进一步简化。因此，可抑制取决于在形成连接结构140的过程中发生的缺陷的良率的降低。另外，第一布线层112a、第二布线层112b、第一布线层112c和第四布线层112d可通过贯穿第一框架111a的布线过孔113a、贯穿第二框架111b的布线过孔113b和贯穿第三框架111c的布线过孔113c彼此电连接。
第一框架111a可包括与第二框架111b和第三框架111c的绝缘材料不同的绝缘材料。例如，第一框架111a可以是例如包括芯材料、填料和绝缘树脂的半固化片，第二框架111b和第三框架111c可以是包括填料和绝缘树脂的ABF或PID，但不限于此。类似地，贯穿第一框架111a的第一布线过孔113a的直径可大于贯穿第二框架111b的第二布线过孔113b的直径以及贯穿第三框架111c的第三布线过孔113c的直径。类似地，布线层112a、112b、112c和112d中的每个的厚度可大于连接结构140的布线层142a和142b的厚度。
图20是示出将根据本公开中的示例性实施例的半导体封装件应用于电子装置的有利效果的示意性平面图。
参照图20，近来，随着用于移动装置1100A和1100B的显示器的尺寸的增加，对增加电池的容量的需求上升。随着电池的容量的增加，移动装置中由电池1180占据的面积增加，因此要求减小诸如主板的印刷电路板1101的尺寸。结果，由于组件的安装面积减小，因此由包括PMIC和无源组件的模块1150占据的面积不断地变小。在这种情况下，当根据上述示例性实施例的半导体封装件应用于模块1150时，由于可显著地减小尺寸，因此也可有效地使用减小的面积。
在本公开中，术语“下侧”、“下部”、“下表面”等用于指相对于附图的截面的向下方向，并且术语“上侧”、“上部”、“上表面”等用于指与术语“下侧”、“下部”、“下表面”等指示的方向相反的方向。然而，这些方向是为了便于解释而定义的，并且权利要求不受如上所述定义的方向的具体限制，并且上部和下部的概念可在任何时间改变。
在说明书中的组件“连接”到另一组件的含义包括通过粘合层的间接连接以及两个组件之间的直接连接。此外，“电连接”意味着包括物理连接和物理断开的概念。可理解的是，当使用“第一”和“第二”提及元件时，元件不会由此受限。它们可仅用于将元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离本公开的范围的情况下，第一组件可被命名为第二组件，第二组件也可类似地命名为第一组件。
这里使用的术语“示例性实施例”不是指相同的示例性实施例，并且被提供用于强调与另一示例性实施例的具体特征或特性不同的具体特征或特性。然而，这里提供的示例性实施例被认为能够通过整体或部分地彼此组合来实现。例如，除非其中提供了相反或矛盾的描述，否则在具体示例性实施例中描述的一个元件，即使其未在另一示例性实施例中描述，也可被理解为与另一示例性实施例相关的描述。
这里使用的术语仅用于描述示例性实施例而不是限制本公开。在这种情况下，除非在上下文中另有说明，否则单数形式包括复数形式。
如上所述，根据本公开中的示例性实施例，可显著地减小半导体芯片和多个无源组件的安装面积，并且可显著地减少半导体芯片和无源组件之间的电路径。此外，可提供改善半导体芯片的安装精确度的半导体封装件。
尽管上面已经示出并描述了示例性实施例，但是对于本领域技术人员将明显的是，可在不脱离本发明的由所附权利要求限定的范围的情况下做出修改和改变。

Claims (20)

1.一种半导体封装件，包括：
连接结构，包括绝缘层、布线层和连接过孔，所述布线层设置在所述绝缘层上，所述连接过孔贯穿所述绝缘层并连接到所述布线层；
框架，设置在所述连接结构上并具有一个或更多个通孔；
半导体芯片和无源组件，设置在所述框架的所述一个或更多个通孔中并位于所述连接结构上；
第一包封剂，覆盖所述无源组件的至少一部分和所述框架的至少一部分；
框架布线层，设置在所述框架上；以及
位置识别标记，设置在所述半导体芯片周围，位于所述框架上并与所述框架布线层间隔开，
其中，所述位置识别标记的至少一部分未被所述第一包封剂覆盖。
2.如权利要求1所述的半导体封装件，所述半导体封装件还包括覆盖所述半导体芯片的至少一部分的第二包封剂。
3.如权利要求2所述的半导体封装件，其中，所述第二包封剂覆盖所述半导体芯片的侧表面和上表面以及所述第一包封剂。
4.如权利要求3所述的半导体封装件，其中，所述第二包封剂覆盖所述位置识别标记的未被所述第一包封剂覆盖的暴露部分。
5.如权利要求1所述的半导体封装件，其中，所述半导体芯片和所述无源组件设置在所述框架的所述一个或更多个通孔中的相同通孔中。
6.如权利要求5所述的半导体封装件，其中，所述第一包封剂延伸到所述框架的所述相同通孔中，并且
所述半导体芯片设置在形成于所述第一包封剂中的通孔中。
7.如权利要求6所述的半导体封装件，其中，金属层设置在所述第一包封剂的形成所述通孔的内壁上。
8.如权利要求1所述的半导体封装件，其中，所述半导体芯片和所述无源组件设置在所述一个或更多个通孔中的不同通孔中。
9.如权利要求1所述的半导体封装件，其中，金属层设置在所述框架的形成所述一个或更多个通孔的内壁上。
10.如权利要求1所述的半导体封装件，其中，所述位置识别标记采用金属图案的形式。
11.如权利要求1所述的半导体封装件，其中，所述位置识别标记和所述框架布线层利用彼此相同的材料形成。
12.如权利要求1所述的半导体封装件，其中，所述位置识别标记与所述框架布线层物理分离且电分离。
13.如权利要求1所述的半导体封装件，其中，当从上方观察时，所述位置识别标记具有相对于所述框架的设置有所述半导体芯片的所述通孔的对称结构。
14.如权利要求1所述的半导体封装件，其中，所述半导体芯片设置为使得所述半导体芯片的连接焊盘面对所述连接结构。
15.一种半导体封装件，包括：
框架，具有上表面、下表面和通孔，所述下表面与所述上表面背对，所述通孔从所述上表面延伸到所述下表面；
半导体芯片，设置在所述通孔中；以及
多个识别标记，相对于所述半导体芯片对称地设置在所述框架的所述上表面上。
16.如权利要求15所述的半导体封装件，所述半导体封装件还包括：
框架布线层，设置在所述框架的所述上表面上，
其中，所述识别标记设置在所述半导体芯片周围并位于所述框架的所述上表面上以与所述框架布线层间隔开。
17.如权利要求16所述的半导体封装件，其中，所述识别标记和所述框架布线层利用彼此相同的材料形成。
18.如权利要求15所述的半导体封装件，所述半导体封装件还包括：
包封剂，覆盖所述框架的一部分并延伸到所述框架和所述半导体芯片之间的通孔中，
其中，所述识别标记上没有包封剂。
19.如权利要求18所述的半导体封装件，所述半导体封装件还包括：
一个或更多个无源组件，设置在所述通孔中，电连接到所述半导体芯片，并嵌入所述包封剂中。
20.如权利要求15所述的半导体封装件，所述半导体封装件还包括：
连接结构，包括连接到所述半导体芯片的连接焊盘的重新分布层，其中，所述框架的所述下表面设置在所述连接结构上。
CN201910857790.8A 2018-11-06 2019-09-09 半导体封装件 Active CN111146188B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0135185 2018-11-06
KR1020180135185A KR102443028B1 (ko) 2018-11-06 2018-11-06 반도체 패키지

Publications (2)

Publication Number Publication Date
CN111146188A true CN111146188A (zh) 2020-05-12
CN111146188B CN111146188B (zh) 2023-10-31

Family

ID=70458712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910857790.8A Active CN111146188B (zh) 2018-11-06 2019-09-09 半导体封装件

Country Status (4)

Country Link
US (1) US10872860B2 (zh)
KR (1) KR102443028B1 (zh)
CN (1) CN111146188B (zh)
TW (1) TWI807022B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923417B2 (en) * 2017-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out package with 3D magnetic core inductor
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US20230089684A1 (en) * 2021-09-20 2023-03-23 Intel Corporation Fiducial for an electronic device
TWI832667B (zh) * 2023-01-10 2024-02-11 大陸商芯愛科技（南京）有限公司 電子封裝件及其製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107678A (en) * 1996-08-13 2000-08-22 Sony Corporation Lead frame and semiconductor package having a lead frame
US20160336249A1 (en) * 2015-05-11 2016-11-17 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US20170271272A1 (en) * 2016-03-15 2017-09-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing same
US20180138396A1 (en) * 2016-11-14 2018-05-17 Everspin Technologies, Inc. Method and apparatus for magnetic device alignment on an integrated circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
US20120126399A1 (en) * 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
WO2013008552A1 (ja) * 2011-07-13 2013-01-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
TW201448139A (zh) * 2013-06-03 2014-12-16 Powertech Technology Inc 嵌埋式基板封裝構造及其製造方法
JP2015185564A (ja) 2014-03-20 2015-10-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9672257B2 (en) * 2015-06-05 2017-06-06 Palantir Technologies Inc. Time-series data storage and processing database system
KR101743467B1 (ko) 2015-08-24 2017-06-07 주식회사 에스에프에이반도체 팬-아웃형 웨이퍼 레벨 패키지의 제조 방법
TWI591778B (zh) * 2015-11-20 2017-07-11 力成科技股份有限公司 防止導通孔電性斷裂之半導體封裝構造
KR102554016B1 (ko) * 2018-10-02 2023-07-11 삼성전자주식회사 반도체 패키지
KR102554017B1 (ko) * 2018-10-02 2023-07-11 삼성전자주식회사 반도체 패키지
KR20200042663A (ko) * 2018-10-16 2020-04-24 삼성전자주식회사 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107678A (en) * 1996-08-13 2000-08-22 Sony Corporation Lead frame and semiconductor package having a lead frame
US20160336249A1 (en) * 2015-05-11 2016-11-17 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US20170271272A1 (en) * 2016-03-15 2017-09-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing same
US20180138396A1 (en) * 2016-11-14 2018-05-17 Everspin Technologies, Inc. Method and apparatus for magnetic device alignment on an integrated circuit

Also Published As

Publication number Publication date
US10872860B2 (en) 2020-12-22
CN111146188B (zh) 2023-10-31
KR20200052066A (ko) 2020-05-14
TW202018900A (zh) 2020-05-16
TWI807022B (zh) 2023-07-01
US20200144183A1 (en) 2020-05-07
KR102443028B1 (ko) 2022-09-14

Similar Documents

Publication Publication Date Title
CN110277381B (zh) 半导体封装件及其制造方法
US10643919B2 (en) Fan-out semiconductor package
JP6580728B2 (ja) ファン−アウト半導体パッケージモジュール
CN110707416B (zh) 天线基板和包括天线基板的天线模块
CN109727930B (zh) 扇出型半导体封装模块
CN111146188B (zh) 半导体封装件
KR102524812B1 (ko) 반도체 패키지
TWI791825B (zh) 半導體封裝
US11158616B2 (en) Semiconductor package with first and second encapsulants
CN110690198A (zh) 半导体封装件
US10312195B2 (en) Fan-out semiconductor package
JP2019054226A (ja) ファン−アウト半導体パッケージ
CN110556364A (zh) 半导体封装件
CN111081650A (zh) 扇出型半导体封装件
CN111341733B (zh) 扇出型半导体封装件
TWI667748B (zh) 扇出型半導體封裝
CN111755426A (zh) 半导体封装件
CN111244079A (zh) 封装件模块
TWI685934B (zh) 扇出型半導體封裝
CN111199964B (zh) 封装模块
US20200135631A1 (en) Semiconductor package
CN111199950B (zh) 扇出型半导体封装件
KR102099748B1 (ko) 전자부품 패키지
CN111146161A (zh) 半导体封装件
KR20200134012A (ko) 기판 구조체 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant