CN110277381B - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN110277381B
CN110277381B CN201811636063.0A CN201811636063A CN110277381B CN 110277381 B CN110277381 B CN 110277381B CN 201811636063 A CN201811636063 A CN 201811636063A CN 110277381 B CN110277381 B CN 110277381B
Authority
CN
China
Prior art keywords
insulating layer
layer
semiconductor package
wiring
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811636063.0A
Other languages
English (en)
Other versions
CN110277381A (zh
Inventor
文善希
姜明杉
高永宽
李彰培
金镇洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180070111A external-priority patent/KR102070090B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110277381A publication Critical patent/CN110277381A/zh
Application granted granted Critical
Publication of CN110277381B publication Critical patent/CN110277381B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开提供一种半导体封装件及其制造方法，所述半导体封装件包括连接结构，连接结构包括第一绝缘层、第二绝缘层、第一布线层和第二布线层以及第一连接过孔和第二连接过孔。包括芯构件的芯结构位于所述第一绝缘层上。第一通孔穿透所述芯构件。无源组件在所述第一通孔中位于所述第一绝缘层上并且通过所述第一连接过孔连接到所述第一布线层。第一包封剂覆盖所述无源组件的至少一部分。第二通孔穿透所述芯结构和所述第一绝缘层。半导体芯片在所述第二通孔中位于所述第二绝缘层上并且通过所述第二连接过孔连接到所述第二布线层。第二包封剂覆盖所述半导体芯片的至少一部分。

Description

半导体封装件及其制造方法
本申请要求于2018年3月15日在韩国知识产权局提交的第10-2018-0030337号韩国专利申请和于2018年6月19日在韩国知识产权局提交的第10-2018-0070111号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种通过将半导体芯片与多个无源组件一起安装在单个封装件中而被模块化的半导体封装件及其制造方法。
背景技术
随着移动装置显示器的尺寸增大，存在对于增大电池容量的需求。随着电池容量增大，由电池所占据的面积增大。结果，印刷电路板(PCB)的尺寸必须减小，使得组件的安装面积减小并且对模块化的兴趣持续地增加。
用于安装多个部件的传统技术包括板上芯片(COB)技术。COB可涉及使用表面安装技术(SMT)在诸如主板的印刷电路板上安装各个无源组件和半导体封装件的方法。虽然这可能具有成本效益，但是可能存在如下问题：由于组件之间的最小间距而需要大的安装面积，组件之间的电磁干扰(EMI)相对高，并且半导体芯片和无源组件之间的距离相对较长，这会增大电噪声。
发明内容
本公开的一方面在于提供一种具有新颖结构的半导体封装件，所述半导体封装件显著减小了半导体芯片和无源组件的安装面积，显著减小了半导体芯片和无源组件之间的电路径，显著减少了诸如层离和裂纹的工艺缺陷，并且通过激光通路孔工艺等使无源组件的电极容易地连接到连接过孔。
本公开的一方面在于提供一种具有新颖结构的半导体封装件，在所述半导体封装件中，无源组件和半导体芯片一起安装在单个封装件中以被模块化。在封装工艺中，无源组件和半导体芯片在两个独立的阶段中被包封。用于半导体芯片的通孔深于用于无源组件的通孔。因此，包含半导体芯片的通孔的底表面和包含无源组件的通孔的底表面之间形成台阶差。
根据本公开的一方面，一种半导体封装件包括：连接结构，包括第一绝缘层、在厚度方向上低于所述第一绝缘层的第二绝缘层、分别位于所述第一绝缘层的下表面和所述第二绝缘层的下表面上的第一布线层和第二布线层以及分别穿透所述第一绝缘层和所述第二绝缘层的第一连接过孔和第二连接过孔。芯构件位于所述第一绝缘层上。第一通孔穿透所述芯构件，且一个或更多个无源组件在所述第一通孔中位于所述第一绝缘层上并且通过所述第一连接过孔连接到所述第一布线层。第一包封剂覆盖所述无源组件的至少一部分并且填充所述第一通孔的至少一部分。第二通孔穿透所述芯构件和所述第一绝缘层。半导体芯片在所述第二通孔中位于所述第二绝缘层上并且通过所述第二连接过孔连接到所述第二布线层。第二包封剂覆盖所述半导体芯片的至少一部分并且填充所述第二通孔的至少一部分。
根据本公开的另一方面，一种半导体封装件包括：芯构件，具有第一通孔和第二通孔。一个或更多个无源组件位于所述第一通孔中，半导体芯片位于所述第二通孔中。所述半导体芯片具有有效表面和无效表面，所述有效表面具有连接焊盘，所述无效表面与所述有效表面相对。包封剂覆盖所述无源组件的至少一部分和所述半导体芯片的所述无效表面的至少一部分，并且填充所述第一通孔的至少一部分和所述第二通孔的至少一部分。连接结构位于所述无源组件和所述半导体芯片的所述有效表面上，并且包括至少一个布线层，所述至少一个布线层电连接到所述无源组件和所述半导体芯片的所述连接焊盘。所述第二通孔的底表面与所述第一通孔的底表面具有台阶差。
根据本公开的另一方面，一种半导体封装件包括：芯构件，具有一个或更多个第一通孔和至少一个第二通孔；第一绝缘层，位于所述一个或更多个第一通孔的下方；一个或更多个无源组件，在所述一个或更多个第一通孔中位于所述第一绝缘层上；第二绝缘层，位于所述第一绝缘层的下方并且位于所述第二通孔的下方；半导体芯片，在所述至少一个第二通孔中位于所述第二绝缘层上。
根据本公开的另一方面，一种制造半导体封装件的方法包括：获得具有第一通孔和第二通孔的芯构件；在所述第一通孔中设置一个或更多个无源组件；在所述一个或更多个无源组件和所述芯构件的至少一部分上形成第一绝缘层；在所述第二通孔中设置半导体芯片；以及在所述半导体芯片上和所述第一绝缘层上形成第二绝缘层。
附图说明
通过以下结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示意性示出电子装置系统的示例性实施例的框图；
图2是示意性示出电子装置的示例性实施例的透视图；
图3A和图3B是示意性示出扇入型半导体封装件在封装之前和封装之后的截面图；
图4是示意性示出扇入型半导体封装件的封装工艺的截面图；
图5是示意性示出安装在印刷电路板上的扇入型半导体封装件最终被安装在电子装置的主板上的截面图；
图6是示意性示出嵌在印刷电路板中的扇入型半导体封装件最终被安装在电子装置的主板上的截面图；
图7是示意性示出扇出型半导体封装件的截面图；
图8是示意性示出安装在电子装置的主板上的扇出型半导体封装件的截面图；
图9是示意性示出半导体封装件的示例性实施例的截面图；
图10A是图9的沿着I-I′线截取的半导体封装件的示意性俯视图；
图10B是图9的沿着II-II′线截取的半导体封装件的示意性俯视图；
图11是示意性示出在图9的半导体封装件中使用的面板的示例性实施例的截面图；
图12A至图12E是示出制造图9的半导体封装件的示例性方法的示意性流程图；
图13是示意性示出半导体封装件的另一示例的截面图；
图14是示意性示出半导体封装件的另一示例的截面图；
图15是示意性示出半导体封装件的另一示例的截面图；
图16是示意性示出半导体封装件的另一示例的截面图；
图17是示意性示出半导体封装件的另一示例的截面图；
图18是示意性示出半导体封装件的另一示例的截面图；以及
图19是示意性示出在电子装置中实现根据本公开的半导体封装件的效果的平面图。
具体实施方式
在下文中，将参照附图对本公开的实施例作如下描述。为清楚起见，可夸大或者减小附图中元件的形状和尺寸。
电子装置
图1是示意性示出电子装置系统的示例性实施例的框图。
参照附图，电子装置1000可包括主板1010。主板1010可物理连接和/或电连接到芯片相关组件1020、网络相关组件1030和其他组件1040。它们还可通过各种信号线1090与以下将描述的其他组件组合。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等；应用处理器芯片，诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器、微控制器等；逻辑芯片等，诸如模拟数字转换器、专用IC(ASIC)等，但不限于此，并且可包括其他类型的芯片相关组件。芯片相关组件1020可彼此组合。
网络相关组件1030可包括根据诸如以下协议操作的组件：Wi-Fi(IEEE802.11族等)、WiMAX(IEEE 802.16族等)、IEEE 802.20、长期演进LTE、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPS、GPRS、CDMA、TDMA、DECT、蓝牙、3G协议、4G协议和5G协议以及后来被指定的任意其他无线协议和有线协议，但不限于此，而是还可包括根据其他各种无线标准或协议或者有线标准或协议中的任意操作的组件。网络相关组件1030也可与芯片相关组件1020组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器和多层陶瓷电容器(MLCC)，但不限于此，并且可包括用于各种其他目的的其他无源组件。其他组件1040除了与芯片相关组件1020和/或网络相关组件1030组合之外还可彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其他组件。其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储装置(例如，硬盘驱动器)(未示出)、光盘(CD)(未示出)、数字通用光盘(DVD)(未示出)等，但不限于此，而是可根据电子装置1000的类型而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理、数字摄像机、数码相机、网络系统、计算机、监视器、平板计算机、膝上型计算机、上网本、电视机、视频游戏机、智能手表、汽车组件等，但不限于此，并且可以是处理数据的任意其他电子装置。
图2是示意性示出电子装置的示例性实施例的透视图。
参照附图，半导体封装件可应用于如上所述的各种电子装置以用于各种目的。例如，诸如主板的印刷电路板1110可包括在智能电话1100的主体1101中。此外，各种组件1120可物理连接和/或电连接到印刷电路板1110。另外，可物理连接和/或电连接到印刷电路板1110或者可不物理连接和/或电连接到印刷电路板1110的其他组件(诸如相机1130)可被容纳在主体1101中。组件1120的一部分可以为芯片相关组件，例如但不限于半导体封装件1121。电子装置不必然地局限于智能电话1100，而可以为如上所述的其他电子装置。
半导体封装件
通常，虽然半导体芯片可具有集成在其中的许多微电子电路，但是半导体芯片本身不必然用作半导体的成品，并且半导体芯片可能由于外部物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不会按照原样被使用，而是可被封装并且在这样的封装状态下用在电子装置等中。
考虑到电连接，由于半导体芯片和电子装置的主板之间在电路宽度方面可能存在差异，因此半导体封装可以是必须的。具体地，对于半导体芯片而言，连接焊盘的尺寸非常小并且连接焊盘之间的间距非常窄，而组件安装焊盘的尺寸比半导体芯片的连接焊盘的尺寸大得多，组件安装焊盘之间的间距比半导体芯片的连接焊盘之间的间距大得多。因此，由于难以将半导体芯片直接安装在这样的主板上，因此需要可缓冲半导体芯片和主板之间的电路宽度的差异的封装技术。
通过这样的封装技术制造的半导体封装件可根据其结构和用途而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示意性示出扇入型半导体封装件在封装之前和封装之后的截面图。
图4是示意性示出扇入型半导体封装件的封装工艺的截面图。
参照附图，半导体芯片2220可以是处于裸态的集成电路(IC)。主体2221可包括硅(Si)、锗(Ge)、砷化镓(GaAs)等。连接焊盘2222可包括诸如铝(Al)等的导电材料并且形成在主体2221的一个表面上。钝化膜2223(诸如氧化物膜、氮化物膜等)可形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少一部分。此时，由于连接焊盘2222非常小，因此可能难以将集成电路IC安装在中等尺寸的印刷电路板(PCB)上以及电子装置的主板上。
根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接结构2240，以使连接焊盘2222重新分布。连接结构2240可通过如下方法制备：利用诸如光可成像介电树脂(PID)的绝缘材料在半导体芯片2220上形成绝缘层2241，形成用于使连接焊盘2222敞开的通路孔2243h，并形成布线图案2242和过孔2243。然后，可形成用于保护连接结构2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺形成包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可以是半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)布置在元件的内部的封装件类型。扇入型半导体封装件可具有良好的电特性，并且可按照相对低的成本生产。因此，智能电话中的许多元件可按照扇入型半导体封装件的形式来制造。具体地，正在沿着同时实现小尺寸形式和实现快速的信号传输的方向开发所述元件。
由于在扇入型半导体封装件中，所有的I/O端子应设置在半导体芯片的内部，因此可能存在很多空间上的限制。因此，可能难以将这样的结构应用于具有大量的I/O端子的半导体芯片或者具有小尺寸的半导体芯片。另外，由于该问题，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。即使在重新分布工艺中增大半导体芯片的I/O端子的尺寸和间距时，它们仍不具有足以直接安装在电子装置的主板上的尺寸和间距。
图5是示意性示出安装在印刷电路板上的扇入型半导体封装件最终被安装在电子装置的主板上的截面图。
图6是示意性示出嵌在印刷电路板中的扇入型半导体封装件最终被安装在电子装置的主板上的截面图。
参照附图，扇入型半导体封装件2200可被构造为使得半导体芯片2220的连接焊盘2222(即，I/O端子)通过印刷电路板2301被再次重新分布，并且安装在印刷电路板2301上的扇入型半导体封装件2200安装在电子装置的主板2500上。此时，焊球2270等可利用底部填充树脂2280固定，并且扇入型半导体封装件2200的外侧可利用模制材料2290等覆盖。可选地，扇入型半导体封装件2200可嵌在单独的印刷电路板2302中，半导体芯片2220的连接焊盘2222(即，I/O端子)可按照嵌入的形式而再次重新分布，并且最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的印刷电路板上，然后可通过封装工艺安装在电子装置的主板上，或者可按照嵌在印刷电路板中的形式安装在电子装置的主板上。
扇出型半导体封装件
图7是示意性示出扇出型半导体封装件的截面图。
参照附图，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接结构2140重新分布到半导体芯片2120的外侧。钝化层2150可进一步形成在连接结构2140上。凸块下金属层2160可进一步形成在钝化层2150的开口上。焊球2170可进一步形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122等的集成电路(IC)。连接结构2140可包括：绝缘层2141；布线层2142，形成在绝缘层2141上；以及过孔2143，用于使连接焊盘2122和布线层2142电连接。
扇出型半导体封装件可通过形成在半导体芯片上的连接结构将I/O端子重新分布到半导体芯片的外侧而形成。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子应设置在半导体芯片的内部。当元件的尺寸减小时，球的尺寸和节距应减小。因此，可能无法使用标准化的球布局。另一方面，在扇出型半导体封装件中，I/O端子可通过形成在半导体芯片上的连接结构重新分布到半导体芯片的外部。虽然半导体芯片的尺寸减小，但是仍可按照原样使用标准化的球布局。因此，扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，如稍后所述。
图8是示意性示出安装在电子装置的主板上的扇出型半导体封装件的截面图。
参照附图，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。例如，如上所述，扇出型半导体封装件2100可包括位于半导体芯片2120上的连接结构2140，连接结构2140可使连接焊盘2122重新分布到在半导体芯片2120的尺寸之外的扇出区域。可按照原样使用标准化的球布局，结果，扇出型半导体封装件2100可在不使用单独的印刷电路板等的情况下安装在电子装置的主板2500上。
如上，由于扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可被制造为薄于使用印刷电路板的扇入型半导体封装件。因此，可实现扇出型半导体封装件的小型化和薄型化。因为其优异的热性质和电性质，扇出型半导体封装件还可适合于移动产品。另外，扇出型半导体封装件可实现为比使用印刷电路板(PCB)的普通的层叠封装POP类型更紧凑，并且可防止由于弯曲现象而引起的问题。
扇出型半导体封装可指的是用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击影响的封装技术，并且扇出型半导体封装可具有与印刷电路板(PCB)(诸如，嵌有扇入型半导体封装件的并且在规格、用途上与扇出型半导体封装件彼此不同的印刷电路板等)的概念不同的概念。
在下文中，将参照附图描述一种具有新颖结构的半导体封装件，所述半导体封装件显著地减小了半导体芯片和无源组件的安装面积，显著地减小了半导体芯片和无源组件之间的电路径，显著地减少了诸如层离(undulation)和裂纹的工艺缺陷，此外，所述半导体封装件通过激光通路孔工艺(laser-via hole process)等使无源组件的电极容易地连接到连接过孔。
图9是示意性示出半导体封装件的示例性实施例的截面图。
图10A是图9的沿着线I-I′截取的半导体封装件的示意性俯视图。
图10B是图9的沿着线II-II′截取的半导体封装件的示意性俯视图。
附图示出了根据示例性实施例的半导体封装件100A。连接结构140包括：第一绝缘层141a；第二绝缘层141b，低于第一绝缘层141a；第一布线层142a和第二布线层142b，分别位于第一绝缘层141a的下表面和第二绝缘层141b的下表面上；以及第一连接过孔143a和第二连接过孔143b，分别穿透第一绝缘层141a和第二绝缘层141b。芯结构105包括位于第一绝缘层141a上的芯构件110，具有穿透芯构件110的第一通孔110HA1和110HA2。一个或更多个无源组件125A1和125A2在第一通孔110HA1和110HA2中位于第一绝缘层141a上并且通过第一连接过孔143a连接到第一布线层142a。第一包封剂131覆盖无源组件125A1和125A2的至少一部分并且填充第一通孔110HA1和110HA2的至少一部分。第二通孔110HB穿透芯结构105和第一绝缘层141a。半导体芯片120在第二通孔110HB中位于第二绝缘层141b上并且通过第二连接过孔143b连接到第二布线层142b。第二包封剂132包封半导体芯片120并且填充第二通孔110HB的至少一部分。
第二通孔110HB的深度“db”可深于第一通孔110HA1的深度“da1”和第一通孔110HA2的深度“da2”。第二通孔110HB的底表面可因此低于第一通孔110HA1的底表面和第一通孔110HA2的底表面。这些底表面可具有台阶差。第二通孔110HB的底表面可以为第二绝缘层141b的上表面，第一通孔110HA1的底表面和第一通孔110HA2的底表面可以为第一绝缘层141a的上表面。例如，半导体芯片120可具有有效表面和无效表面，有效表面具有连接到第二连接过孔143b的连接焊盘122，并且无效表面与有效表面相对。半导体芯片120可被定位为其下表面低于无源组件125A1和125A2的下表面。例如，半导体芯片120的有效表面可与第一布线层142a的下表面大体上共面。
近来，随着移动显示器在尺寸上已经增大，存在增大电池容量的需求。随着电池容量增大，由电池占据的面积增大。为此，印刷电路板(PCB)的尺寸可能需要减小。结果，可能减小组件的安装面积。此外，对模块化的兴趣持续地增加。可以以板上芯片(COB)技术为例来说明用于安装多个组件的传统技术。COB可以是使用表面安装技术(SMT)在印刷电路板上安装各个无源元件和半导体封装件的方法。虽然该方法可能具有成本效益，但是可能存在如下问题：由于组件之间的最小间距而需要大的安装面积，组件之间的电磁干扰(EMI)相对高，并且半导体芯片和无源组件之间的距离相对长，这会增大电噪声。
另一方面，在根据示例性实施例的半导体封装件100A中，多个无源组件125A1和125A2可与半导体芯片120一起布置在单个封装件中并且在该单个封装件中被模块化。因此，可显著减小位于诸如主板的印刷电路板上的安装面积，这可显著地减小组件之间的间距。此外，可显著减小半导体芯片120与无源组件125A1和125A2之间的电路径，从而减少噪声问题。另外，由于存在两个或更多个包封操作而不是单个包封操作，因此可显著减少在安装无源组件125A1和125A2时由于外物的影响而引起的无源组件125A1和125A2的差的安装导致的低良率的问题。
半导体芯片的连接焊盘可通常利用铝(Al)制成，并且可能在激光过孔工艺期间容易被损坏。因此，可能通常是通过光刻过孔工艺(photo-via process)而不是激光过孔工艺使连接焊盘敞开。为此，光可成像介电材料(PID)可被用作所设置的绝缘层的材料，以形成重新分布层(RDL)。当在无源组件的下表面上类似地堆叠光可成像介电材料(PID)以形成重新分布层(RDL)时，可能由于无源组件中的电极的突起而发生层离。结果，可能降低光可成像介电材料(PID)的平坦度。因此，应使用相对厚的光可成像介电材料(PID)来增大平坦度可能存在不便。在这种情况下，由于光可成像介电材料(PID)的厚度导致可能容易发生裂纹。
此外，当使用包封剂包封无源组件时，可能发生包封剂形成材料会渗入无源组件的电极中的问题。在这种情况下，当光可成像介电材料(PID)被用于形成重新分布层(RDL)时，可使用如上所述的光刻过孔工艺。在这种情况下，可能难以利用光刻过孔工艺使渗入的包封剂形成材料形成开口。因此，可能由于渗入的包封剂形成材料而发生无法使电极敞开的缺陷，结果导致电特性的劣化。
另一方面，在根据示例性实施例的半导体封装件100A中，首先，可形成其中将布置无源组件125A1和125A2的第一通孔110HA1和110HA2，然后可布置无源组件125A1和125A2，可形成初次使无源组件125A1和125A2重新分布的第一绝缘层141a和第一布线层142a。其后，可形成穿透第一绝缘层141a的第二通孔110HB，可设置半导体芯片120，并且可形成再次用于使半导体芯片120重新分布的第二绝缘层141b和第二布线层142b。例如，设置有半导体芯片120的第二通孔110HB不仅可穿透芯构件110而且还可穿透连接结构140的第一绝缘层141a。因此，半导体芯片120的有效表面可定位在比无源组件125A1和125A2中的每个的下表面的位置低的位置。在这种情况下，可选择第一绝缘层141a的材料，而无需考虑半导体芯片120。例如，可使用诸如ABF(Ajinomoto Build-up Film)等的包括无机填料141af的非光可成像介电材料(不是光可成像介电材料(PID))作为第一绝缘层141a的材料。这种膜式的非光可成像介电材料可具有优异的平坦度，因此可更有效地解决上述关于层离和裂纹的问题。
这样的非光可成像介电材料可通过激光过孔工艺形成开口。即使在第一包封剂131的材料渗入无源组件125A1和125A2的电极中时，仍可通过激光过孔工艺使电极有效地敞开。因此，可防止由于无法使电极敞开的缺陷引起的问题。
如在通常情况下，根据示例性实施例的半导体封装件100A可使用光可成像介电材料(PID)作为第二绝缘层141b的材料。在这种情况下，可通过光刻过孔工艺引入细小的节距。如在通常情况下，半导体芯片120中的数十至数百万的连接焊盘122可非常有效地重新分布。例如，在根据示例性实施例的半导体封装件100A的结构中，可选择性地控制用于使无源组件125A1和125A2重新分布的第一布线层142a的材料、其中形成有第一连接过孔143a的第一绝缘层141a的材料、用于使半导体芯片120的连接焊盘122重新分布的第二布线层142b的材料以及其中形成有第二连接过孔143b的第二绝缘层141b的材料，以具有优异的协同效应。
根据示例性实施例的半导体封装件100A还可包括：钝化层150，位于连接结构140的下方并且具有使第二布线层142b的至少一部分暴露的开口150v；凸块下金属层160，设置在钝化层150的开口上并且连接到第二布线层142b的暴露的至少一部分；以及电连接结构170，位于钝化层150的下方并且通过凸块下金属层160连接到暴露的第二布线层142b，从而，半导体封装件100A可连接到主板等。
根据示例性实施例的半导体封装件100A还可包括形成在芯构件110(其中形成有第一通孔110HA1、110HA2和第二通孔110HB)中的芯绝缘层111的壁表面以及上表面和下表面上的金属层115a、115b、115c和115d，从而可有效地屏蔽引出到半导体芯片120以及无源组件125A1和125A2的外部或者释放到半导体芯片120以及无源组件125A1和125A2中的电磁干扰(EMI)，此外，可实现散热效果。另外，半导体芯片120以及无源组件125A1和125A2的EMI屏蔽效果和散热效果还可通过设置在第一包封剂131和/或第二包封剂132上的背侧金属层135以及穿透第一包封剂131和/或第二包封剂132的背侧金属过孔133改善。覆盖背侧金属层135的覆盖层180可进一步设置在第一包封剂131和/或第二包封剂132上，以保护背侧金属层135。
在下文中，将更详细地描述包括在根据一个示例的半导体封装件100A中的每个结构。
芯构件110还可根据特定的材料改善半导体封装件100A的刚性，并且可起到保证第一包封剂131和第二包封剂132等的厚度均匀性的作用。芯构件110可具有多个第一通孔110HA1和110HA2。多个第一通孔110HA1和110HA2可彼此物理地分开。无源组件125A1和125A2可分别布置在第一通孔110HA1和110HA2中。无源组件125A1和125A2中的每个可由第一通孔110HA1和110HA2中的每个的壁表面围绕并且与第一通孔110HA1和110HA2的壁表面分开预定距离，但可根据需要进行各种修改。
芯构件110可包括芯绝缘层111。芯绝缘层111的材料没有具体地限制。例如，可使用绝缘材料。诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或者上面的树脂浸在诸如玻璃纤维、玻璃布、玻璃织物等的芯材料中的树脂(例如，半固化片、ABF(AjinomotoBuild-up Film)等)可用作绝缘材料。
芯构件110可包括：第一金属层115a和第二金属层115b，设置在芯绝缘层111的其上形成有第一通孔110HA1、110HA2和第二通孔110HB的壁表面上并且分别围绕无源组件125A1和125A2以及半导体芯片120；以及第三金属层115c和第四金属层115d，分别布置在芯绝缘层111的下表面和上表面上。第一金属层115a、第二金属层115b、第三金属层115c和第四金属层115d可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金，但不限于此。半导体芯片120以及无源组件125A1和125A2的电磁波屏蔽和散热可通过第一金属层115a、第二金属层115b、第三金属层115c和第四金属层115d实现。金属层115a、115b、115c和115d可彼此连接，并且还可用作接地件。在这种情况下，金属层115a、115b、115c和115d可电连接到连接结构140的布线层142a和142b的接地件。
无源组件125A1和125A2中的每个可以为独立的诸如多层陶瓷电容器(MLCC)或低电感片式电容器(LTCC)的电容器或者诸如功率电感器的电感器和磁珠等。无源组件125A1和125A2可具有彼此不同的厚度。另外，无源组件125A1和125A2可具有与半导体芯片120的厚度不同的厚度。根据示例性实施例的半导体封装件100A可在两个或更多个操作中包封无源组件125A1和125A2以及半导体芯片120，这可显著地减少由于这样的厚度偏差引起的缺陷的问题。无源组件125A1和125A2的数量没有具体地限制，并且可比附图中的数量相对更多或更少。
第一包封剂131可分别包封无源组件125A1和125A2，并且还可填充第一通孔110HA1和110HA2中的每个的至少一部分。此外，在一个示例中，还可包封芯构件110。第一包封剂131可包括绝缘材料，并且绝缘材料的示例可包括例如诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或者包括上面的材料与诸如无机填料的增强材料的树脂(具体地，ABF、FR-4、BT等)。另外，可使用诸如环氧塑封料(EMC)的模制材料。此外，根据需要，可使用光可成像材料(例如，光可成像包封剂(PIE))。此外，可使用诸如热固性树脂或者热塑性树脂的绝缘树脂浸在无机填料和/或诸如玻璃纤维、玻璃布、玻璃织物等的芯材料中的材料。
半导体芯片120可设置在第二通孔110HB中。半导体芯片120可与第二通孔110HB的壁表面分开预定距离，并且可由第二通孔110HB的壁表面围绕，但可根据需要而修改。半导体芯片120可以为数百至数百万的元件集成在一个芯片中的集成电路(IC)。集成电路可以为电源管理IC(PMIC)，但不限于此，并且可以为：存储器芯片，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存；应用处理器芯片，诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器等；逻辑芯片，诸如模拟数字转换器、专用IC(ASIC)等。
半导体芯片120可以为没有形成有单独的凸块或布线层的处于裸态的集成电路。集成电路可基于有效晶圆形成。在这种情况下，硅(Si)、锗(Ge)、砷化镓(GaAs)等可用作半导体芯片120的主体121的基体材料。各种电路可形成在主体121中。连接焊盘122可用于使半导体芯片120电连接到其他组件，并且诸如铝(Al)的导电材料可被用作连接焊盘122的形成材料，但连接焊盘122的形成材料没有任何具体的限制。使连接焊盘122暴露的钝化膜123可形成在主体121上。钝化膜123可以为氧化物膜或氮化物膜，或者可以为氧化物膜和氮化物膜的双层。绝缘膜(未示出)等可进一步设置在其他必要的位置中。同时，在半导体芯片120中，其上设置有连接焊盘122的表面可以成为有效表面，并且与有效表面相对的表面可以成为无效表面。此时，当钝化膜123形成在半导体芯片120的有效表面上时，半导体芯片120的有效表面可基于钝化膜123的最下面的表面而确定位置关系。
第二包封剂132可包封半导体芯片120，并且还可填充第二通孔110HB的至少一部分。在一个示例中，还可包封第一包封剂131。第二包封剂132也可包括绝缘材料。绝缘材料的示例可包括例如诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或者包括上面的材料以及诸如无机填料的增强材料的树脂(具体地，ABF、FR-4、BT、PID树脂等))。另外，可使用诸如EMC的已知的模制材料。另外，可使用诸如热固性树脂或者热塑性树脂的绝缘树脂浸在无机填料和/或诸如玻璃纤维、玻璃布、玻璃织物等的芯材料中的材料。
第一包封剂131和第二包封剂132可以为相同的材料，可以为不同的材料。即使当第一包封剂131和第二包封剂132包括相同的材料时，仍可确认它们之间的边界。第一包封剂131和第二包封剂132可包括类似的材料，但可具有不同的颜色。例如，第一包封剂131可比第二包封剂132更透明，使得它们之间的边界可以是清楚的。根据需要，第一包封剂131可利用绝缘材料形成，同时第二包封剂132可利用磁性材料形成。在这种情况下，第二包封剂132可具有EMI吸收效果。在半导体芯片120的情况下，电极可不通过主体121暴露。因此，即使在第二包封剂132利用磁性材料形成时，仍可不存在具体的问题。
背侧金属层135可设置在第二包封剂132上以覆盖半导体芯片120以及无源组件125A1和125A2。背侧金属层135可通过穿透第一包封剂131和第二包封剂132的背侧金属过孔133连接到芯构件110的第四金属层115d。半导体芯片120以及无源组件125A1和125A2可通过背侧金属层135和背侧金属过孔133而被金属材料围绕，以进一步改善EMI屏蔽效果和散热效果。背侧金属层135和背侧金属过孔133也可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。背侧金属层135和背侧金属过孔133还可被用作接地件。在这种情况下，金属层115a、115b、115c和115d可电连接到连接结构140的布线层142a和142b的接地件。背侧金属层135可以为覆盖第二包封剂132的上表面的大部分的板的形式，如图10B中所示。背侧金属过孔133可以为具有预定长度的沟槽式过孔的形式，如图10B中所示。在这种情况下，电磁波的运动路径可基本上被截断以具有更好的电磁波屏蔽效果，但不限于此。背侧金属层135可在屏蔽电磁波的范围内具有多个板形式。开口可形成在背侧金属过孔133之中以提供气体运动路径。
连接结构140可使半导体芯片120的连接焊盘122重新分布。此外，半导体芯片120以及无源组件125A1和125A2可电连接到连接结构140。具有各种功能的半导体芯片120的数百个连接焊盘122可分别通过连接结构140重新分布。连接焊盘122可根据其功能通过电连接结构170物理连接和/或电连接到外部。连接结构140可包括：第一绝缘层141a，设置在比芯构件110以及无源组件125A1和125A2的位置低的位置中；第一布线层142a，设置在第一绝缘层141a的下表面上；第一连接过孔143a，穿透第一绝缘层141a并且电连接到无源组件125A1和125A2；第二绝缘层141b，设置在第一绝缘层141a的下表面上，位于半导体芯片120的有效表面上并且覆盖第一布线层142a的至少一部分；第二布线层142b，设置在第二绝缘层141b的下表面上；以及第二连接过孔143b，穿透第二绝缘层141b并且使第一布线层142a和第二布线层142b电连接并且使半导体芯片120的连接焊盘122和第二布线层142b电连接。连接结构140可包括比附图中示出的绝缘层、布线层和连接过孔多的绝缘层、布线层和连接过孔。
绝缘材料可用作第一绝缘层141a的材料。此时，包括诸如二氧化硅或氧化铝的无机填料141af的非光可成像介电材料(例如，ABF)可用作绝缘材料。这可更有效地防止层离的问题和由裂纹引起的缺陷。另外，这可更有效地解决可能由形成第一包封剂131的材料的渗入引起的无源组件125A1和125A2的电极无法敞开的缺陷。例如，当包括无机填料141af的非光可成像介电材料被用作第一绝缘层141a的材料时，可更有效地解决简单地使用光可成像介电材料(PID)的问题。
光可成像介电材料(PID)可用作第二绝缘层141b的材料。在这种情况下，也可通过光刻过孔工艺引入细小的节距，使得半导体芯片120中的数十至数百万个连接焊盘122可如在正常情况下被非常有效地重新分布。光可成像介电材料(PID)可包括少量的无机填料或者可不包括无机填料。例如，可选择性控制用于使无源组件125A1和125A2重新分布的第一布线层142a以及其中可形成有第一连接过孔143a的第一绝缘层141a、用于使半导体芯片120的连接焊盘重新分布的第二布线层142b以及其中形成有第二连接过孔143b的第二绝缘层141b，以具有优异的协同效应。
利用包括无机填料141af的非光可成像介电材料形成的第一绝缘层141a可以为多个层，并且利用光可成像介电材料(PID)形成的第二绝缘层141b可以为多个层，第一绝缘层141a和第二绝缘层141b的全部可以为多个层。第二通孔110HB可穿透利用非光可成像介电材料形成的第一绝缘层141a，并且当第一绝缘层141a具有多个层时，第二通孔110HB可穿透多个层的全部。
第一绝缘层141a的热膨胀系数(CTE)可低于第二绝缘层141b的CTE。这是因为，第一绝缘层141a可包括无机填料141af。在这种情况下，虽然第二绝缘层141b可根据需要而包括少量的无机填料(未示出)，但是包括在第一绝缘层141a中的无机填料141af的重量百分比可大于包括在第二绝缘层141b中的无机填料的重量百分比。因此，第一绝缘层141a的热膨胀系数(CTE)可低于第二绝缘层141b的热膨胀系数(CTE)。由于无机填料141af具有相对较大的量，因此具有相对较低的热膨胀系数(CTE)的第一绝缘层141a可有利于防止翘曲(诸如相对较低的热收缩)。如上所述，可更有效地克服发生层离或裂纹的问题，并且可更有效地改善无源组件125A1和125A2的电极无法敞开的问题。
第一布线层142a可通过使无源组件125A1和125A2的电极重新分布而电连接到半导体芯片120的连接焊盘122。例如，第一布线层142a可用作重新分布层(RDL)。诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料可用作用于形成第一布线层142a的材料。第一布线层142a可根据期望的设计执行各种功能。例如，第一布线层142a可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号图案可包括除了接地图案、电力图案等之外的各种信号图案(例如，数据信号图案等)。此外，可包括过孔焊盘等。设置有半导体芯片120的第二通孔110HB还可穿透第一绝缘层141a。第一布线层142a的下表面可与半导体芯片120的有效表面位于基本上相同的高度。例如，第一布线层142a的下表面可与半导体芯片120的有效表面共面。
第二布线层142b可通过使半导体芯片120的连接焊盘122重新分布而电连接到电连接结构170。例如，第二布线层142b可用作重新分布层(RDL)。诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料可用作用于形成第二布线层142b的材料。第二布线层142b可根据期望的设计执行各种功能。例如，第二布线层142b可包括接地图案、电力图案、信号图案等。在这种情况下，信号图案可包括除了接地图案、电力图案等之外的各种信号图案(例如，数据信号图案等)。此外，可包括过孔焊盘、电连接结构焊盘等。
第一连接过孔143a可电连接到无源组件125A1和125A2以及第一布线层142a。第一连接过孔143a可与无源组件125A1和125A2中的每个的电极物理地接触。例如，无源组件125A1和125A2可使用焊料凸起等按照嵌入的型式而不是表面安装的型式与第一连接过孔143a直接接触。诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料可用作形成第一连接过孔143a的材料。第一连接过孔143a可利用导电材料完全填充，或者可以为导电材料沿着通路孔的壁形成的导电过孔。此外，第一连接过孔143a的形状可以为锥形。
第二连接过孔143b可电连接到形成在彼此不同的层上的第一布线层142a和第二布线层142b，并且可电连接到半导体芯片120的连接焊盘和第二布线层142b。第二连接过孔143b可与半导体芯片120的连接焊盘122物理地接触。例如，半导体芯片120可按照不具有凸块等的裸片(bare die)的形式直接连接到连接结构140的第二连接过孔143b。诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料可用作用于形成第二连接过孔143b的材料。第二连接过孔143b也可利用导电材料完全填充，或者可以为导电材料沿着通路孔的壁形成的导电过孔。此外，第二连接过孔143b的形状可以为锥形。
钝化层150可保护连接结构140免受外部物理损坏和化学损坏等。钝化层150可具有使连接结构140的第二布线层142b的至少一部分暴露的开口。这样的开口可按照数十至数千的范围形成在钝化层150中。钝化层150可包括绝缘树脂和无机填料150f，但可不包括玻璃纤维。例如，钝化层150可以为ABF，但不限于此。
凸块下金属层160可改善电连接结构170的连接可靠性，并且因此改善半导体封装件100A的板级可靠性。凸块下金属层160可连接到连接结构140的通过钝化层150的开口暴露的第二布线层142b。凸块下金属层160可通过已知的金属化方法使用已知的导电材料(例如，金属)形成在钝化层150的开口处，但不限于此。
电连接结构170可以为用于使半导体封装件100A物理连接和/或电连接到外部的结构。例如，半导体封装件100A可通过电连接结构170安装在电子装置的主板上。电连接结构170可利用低熔点金属(例如，锡(Sn))组成或者包括锡(Sn)的合金组成。更具体地，电连接结构170可利用焊料等形成，但这可仅为示例性实施例，并且材料不具体地局限于此。电连接结构170可以为焊盘、球、引脚等。电连接结构170可利用多层或单层形成。在利用多层形成的情况下，电连接结构170可包括铜柱和焊料。在利用单层形成的情况下，可包括锡-银焊料或铜，但这可仅为示例并且不限于此。电连接结构170的数量、间距、布置类型等没有具体地限制，并且可由本领域技术人员根据设计规范而充分地修改。例如，电连接结构170的数量可根据连接焊盘122的数量在数十至数千的范围内，并且可多于或者少于上面的范围。
电连接结构170中的至少一个可设置在扇出区域中。扇出区域可以为除了其中设置有半导体芯片120的区域之外的区域。扇出型封装件可比扇入型封装件更可靠，可具有许多I/O端子，并且可促进3D互连。另外，可制造比球栅阵列(BGA)封装件、格栅阵列(LGA)封装件等薄的封装件，并且在价格竞争力上可以是优异的。
同时，覆盖背侧金属层135的覆盖层180可进一步设置在第一包封剂131和/或第二包封剂132上，以保护背侧金属层135。覆盖层180可包括绝缘树脂和无机填料150f，但可不包括玻璃纤维。例如，覆盖层180可以为但不限于ABF。堆叠在层上/层下的钝化层150和覆盖层180可包括相同的材料，以由于对称效应而控制热膨胀系数(CTE)。
图11是示意性示出图9的半导体封装件中使用的面板的示例性实施例的截面图。
参照附图，根据示例性实施例的半导体封装件100A可使用具有相对更大的尺寸的面板500制造。面板500的尺寸可以为传统的晶圆的尺寸的2倍至4倍，因此，可通过单个工艺制造更多数量的半导体封装件100A。例如，可大大提高生产率。具体地，每个半导体封装件100A的尺寸越大，相对于使用晶圆的情况的生产率越高。面板500的每个单元部分可以为在下面描述的制造方法中首先制备的芯构件110。在单个工艺中通过使用面板500同时制造多个半导体封装件100A之后，可通过诸如分割工艺(dicing process)等的已知的切割工艺来切割多个半导体封装件100A，以获得相应的半导体封装件100A。
图12A至图12E是示出制造图9的半导体封装件的示例性方法的示意性流程图。
参照图12A，可首先制备芯构件110。芯构件110可通过如下步骤形成：使用如上所述的面板500来制备覆铜层压板(CCL)，并且通过诸如半加成工艺(SAP)或改进的半加成工艺(MSAP)的已知的镀覆工艺使用覆铜层压板(CCL)的铜箔形成金属层115a、115b、115c和115d。例如，金属层115a、115b、115c和115d可各自利用种子层和比种子层厚的导体层组成。可根据芯绝缘层111的材料通过使用激光钻孔和/或机械钻孔或喷砂等在芯构件110中形成第一通孔110HA1和110HA2以及初始的第二通孔110HB′。可将第一粘合膜210附着到比芯构件110的位置低的位置，可分别在第一通孔110HA1和110HA2中布置无源组件125A1和125A2。第一粘合膜210可以为已知的带，但不限于此。
参照图12B，可使用第一包封剂131包封芯构件110以及无源组件125A1和125A2。可通过层压处于未固化状态的膜然后使层压的膜固化的方法来形成第一包封剂131，或者可通过涂覆液体材料然后使液体材料固化来形成第一包封剂131。可去除第一粘合膜210。可使用机械法作为剥离第一粘合膜210的方法。其后，在第一粘合膜210的被去除的部分上，可使用ABF层压法等形成第一绝缘层141a，可通过激光过孔工艺形成通路孔，然后可通过诸如SAP或MSAP的已知的镀覆工艺形成第一布线层142a和第一连接过孔143a。例如，第一布线层142a和第一连接过孔143a可各自利用种子层和比种子层厚的导体层组成。接下来，可使用激光钻孔和/或机械钻孔或喷砂等形成穿透第一包封剂131和第一绝缘层141a的第二通孔110HB。此时，第二金属层115b的侧表面可与第二通孔110HB的壁表面基本上共面。
参照图12C，可将第二粘合膜220附着到比第一绝缘层141a的位置低的位置，可按照面朝下的方式将半导体芯片120附着到通过第二通孔110HB暴露的第二粘合膜220上。可利用第二包封剂132包封第一包封剂131和半导体芯片120。类似地，可通过层压处于未固化状态的膜然后使层压的膜固化的方法来形成第二包封剂132，或者可通过涂覆液体材料然后使液体材料固化来形成第二包封剂132。可将载体膜230附着在第二包封剂132上。在一些情况下，可形成第二包封剂132，然后第二包封剂132层压在载体膜230上。可翻转按照上下颠倒的形式制造的未完成的模块，并且可通过机械法等分离并且去除第二粘合膜220。
参照图12D，可通过层压光可成像介电材料(PID)在第一绝缘层141a和半导体芯片120的有效表面上形成第二绝缘层141b，并且可利用光刻过孔工艺形成通路孔。类似地，可通过已知的镀覆工艺形成第二布线层142b和第二连接过孔143b，以形成连接结构140。第二布线层142b和第二连接过孔143b也可利用种子层和导体层组成。可通过已知的层压法或者涂覆法在连接结构140上形成钝化层150。可分离并且去除载体膜230。
参照图12E，可使用激光钻孔等形成穿透第一包封剂131和第二包封剂132的通路孔133V。可通过使用激光钻孔等在钝化层150中形成使连接结构140的第二布线层142b的至少一部分暴露的开口150v。可通过已知的镀覆工艺形成背侧金属过孔133和背侧金属层135。背侧金属过孔133和背侧金属层135也可利用种子层和导体层组成。此外，可通过镀覆工艺形成凸块下金属层160。凸块下金属层160也可利用种子层和导体层组成。当在第二包封剂132上形成覆盖层180并且在凸块下金属层160上形成电连接结构170时，可制备根据上面描述的示例性实施例的半导体封装件100A。
当使用图11的面板500等时，可通过包括一系列操作的单个工艺制造多个半导体封装件100A。其后，可通过分割工艺等获得各个半导体封装件100A。
图13是示意性示出半导体封装件的另一示例的截面图。
参照附图，在根据另一示例性实施例的半导体封装件100B中，围绕半导体芯片120的第五金属层115e可进一步设置在第二金属层115b的侧表面以及第一包封剂131的形成第二通孔110HB的壁表面上。结果，多个金属层115b和115e布置在第二通孔110HB的内壁上。可引入第五金属层115e以用于半导体芯片120的EMI屏蔽效果和散热效果。第五金属层115e也可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第五金属层115e可使用已知的镀覆工艺形成，并且可利用种子层和导体层组成。第五金属层115e也可用作接地件。在这种情况下，第五金属层115e可电连接到连接结构140的布线层142a和142b中的接地件。其他构造和制造方法与上面描述的其他构造和制造方法基本上相同，将省略其详细描述。
图14是示意性示出半导体封装件的另一示例的截面图。
参照附图，在根据另一示例性实施例的半导体封装件100C中，围绕半导体芯片120的第五金属层115e可进一步设置在第二金属层115b的侧表面以及第一包封剂131的形成第二通孔110HB的壁表面上，第一背侧金属层135a可进一步设置在第一包封剂131上以覆盖无源组件125A1和125A2，并且第一背侧金属层135a可通过穿透第一包封剂131的第一背侧金属过孔133a连接到第四金属层115d。第二背侧金属层135b可设置在第二包封剂132上以至少覆盖半导体芯片120，并且第二背侧金属层135b可通过穿透第二包封剂132的第二背侧金属过孔133b连接到第一背侧金属层135a。可通过第一背侧金属层135a和第二背侧金属层135b以及第一背侧金属过孔133a和第二背侧金属过孔133b实现半导体芯片120和/或无源组件125A1和125A2的EMI屏蔽和散热。第一背侧金属层135a和第二背侧金属层135b以及第一背侧金属过孔133a和第二背侧金属过孔133b也可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一背侧金属层135a和第二背侧金属层135b以及第一背侧金属过孔133a和第二背侧金属过孔133b也可通过已知的镀覆工艺形成，并且各自可利用种子层和导体层组成。第一背侧金属层135a和第二背侧金属层135b以及第一背侧金属过孔133a和第二背侧金属过孔133b也可用作接地件，或者可通过第一金属层115a、第二金属层115b、第三金属层115c、第四金属层115d和第五金属层115e电连接到连接结构140的布线层142a和142b中的接地件。其他构造和制造方法与上面描述的其他构造和制造方法基本上相同，将省略其详细描述。
图15是示意性示出半导体封装件的另一示例的截面图。
参照附图，在根据另一示例性实施例的半导体封装件100D中，表面安装组件155可进一步布置在钝化层150的下表面上。表面安装组件155可以为电容器、电感器、磁珠等。例如，表面安装组件155可以为焊盘侧电容器(LSC)，但不限于此，并且可以为有源组件(例如，呈集成电路(IC)形式的芯片)。表面安装组件155可通过连接结构140的布线层142a和142b以及连接过孔143a和143b电连接到半导体芯片120的连接焊盘122和/或无源组件125A1和125A2。其他构造和制造方法与上面描述的其他构造和制造方法基本上相同，将省略其详细描述。
图16是示意性示出半导体封装件的另一示例的截面图。
参照附图，根据另一示例性实施例的半导体封装件100E可进一步包括布线过孔113，布线过孔113穿透芯绝缘层111并分别电连接布置在芯绝缘层111的下表面和上表面上的第一布线层112a和第二布线层112b。第一布线层112a和第二布线层112b可通过连接结构140的布线层142a和142b以及连接过孔143a和143b电连接到半导体芯片120的连接焊盘122和/或无源组件125A1和125A2。半导体封装件100E可通过芯构件110而具有竖直电连接路径，并且可引入到层叠封装结构中。
布线层112a和112b可用于使半导体芯片120的连接焊盘122重新分布。诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料可用作用于形成布线层112a和112b的材料。布线层112a和112b可根据目标层的期望的设计而执行各种功能。例如，布线层112a和112b可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号图案可包括除了接地图案、电力图案等的各种信号图案(例如，数据信号图案等)。此外，可包括过孔焊盘、布线焊盘和电连接结构焊盘等。布线层112a和112b可通过已知的镀覆工艺形成并且可各自利用种子层和导体层组成。布线层112a和112b的厚度可厚于布线层142a和142b的厚度。
芯绝缘层111的材料没有具体地限制。例如，可使用绝缘材料。可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或者这些树脂与无机填料的混合物，或者上面的树脂与诸如二氧化硅的无机填料浸在芯材料(诸如，玻璃纤维、玻璃布或玻璃织物)中的树脂(例如，半固化片)作为绝缘材料。
布线过孔113可使形成在彼此不同的层中的布线层112a和112b彼此电连接，以形成芯构件110中的电路径。布线过孔113也可利用导电材料形成。布线过孔113可利用导电材料完全填充，或者导电材料可沿着通路孔的壁表面形成。布线过孔113还可具有沙漏形状。布线过孔113也可通过已知的镀覆工艺形成，并且可各自利用种子层和导体层组成。
在根据另一示例性实施例的半导体封装件100E中，除了背侧金属层135，背侧布线层135s可进一步设置在第二包封剂132上。背侧布线层135s可通过穿透第一包封剂131和第二包封剂132的背侧布线过孔133s连接到芯构件110的第二布线层112b。用于使背侧金属层135和背侧布线层135s中的每个的至少一部分暴露的开口180v1和180v2可形成在覆盖层180中。电连接结构190A和190B可布置在开口180v1和180v2上并且可分别连接到通过上面的开口180v1和180v2暴露的背侧金属层135和背侧布线层135s。
背侧金属层135和背侧金属过孔133可形成为用于如上所述的EMI屏蔽和散热的目的。在这种情况下，当背侧金属层135和背侧金属过孔133通过电连接结构190A连接到诸如主板的印刷电路板时，可进一步改善EMI屏蔽效果和散热效果。背侧金属层135和背侧金属过孔133可用作如上所述的接地件，并且可通过芯构件110的金属层115a、115b、115c和115d电连接到连接结构140的布线层142a和142b的接地件。
背侧布线层135s和背侧布线过孔133s可通过芯构件110的布线层112a和112b、布线过孔113、连接结构140的布线层142a和142b以及连接过孔143a和143b电连接到半导体芯片120和/或无源组件125A1和125A2。例如，背侧布线层135s和背侧布线过孔133s的主要目的可以是用于信号连接。背侧布线层135s可通过电连接结构190B连接到诸如主板的印刷电路板，以提供半导体封装件100E和印刷电路板之间的电路径。在这种情况下，在半导体封装件100E中，半导体封装件100E的背面可安装在印刷电路板上，并且半导体封装件100E的正面可通过电连接结构170按照层叠封装的方式连接到天线基板等。例如，根据另一示例性实施例的半导体封装件100E可按照层叠封装的方式容易地应用于各种类型的模块结构。背侧布线层135s和背侧布线过孔133s也可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。
背侧金属层135可覆盖第二包封剂132的上表面的大部分，并且可不覆盖其中形成有背侧布线层135s的空间。此时，背侧金属层135和背侧布线层135s可彼此物理地分开预定距离。例如，背侧布线层135s可相对于背侧金属层135设置成岛的形式。
电连接结构190A和190B可均利用低熔点金属(例如，锡(Sn))或者包括锡(Sn)的合金组成。更具体地，电连接结构190A和190B可利用焊料等形成，但这可仅是示例，并且电连接结构190A和190B的材料不具体局限于此。电连接结构190A和190B可分别为焊盘、球、引脚等。电连接结构190A和190B可分别利用多层或单层形成。在利用多层形成的情况下，电连接结构190A和190B可包括铜柱和焊料。在利用单层形成的情况下，可包括锡-银焊料或铜，但这可仅是示例并且不限于此。电连接结构190A可连接到背侧金属层135并且电连接结构190B可连接到背侧布线层135s。
图17是示意性示出半导体封装件的另一示例的截面图。
参照附图，基于上面描述的另一示例的半导体封装件100E，根据另一示例性实施例的半导体封装件100F的芯构件110可包括：第一芯绝缘层111a，与连接结构140接触；第一布线层112a，与连接结构140接触并且嵌在第一芯绝缘层111a中；第二布线层112b，设置在第一芯绝缘层111a的与嵌有第一布线层112a的侧相对的一侧；第二芯绝缘层111b，设置在第一芯绝缘层111a上并且覆盖第二布线层112b的至少一部分；以及第三布线层112c，设置在第二芯绝缘层111b上。第一布线层112a、第二布线层112b和第三布线层112c可电连接到连接焊盘122。第一布线层112a和第二布线层112b可电连接到分别穿透第一芯绝缘层111a和第二芯绝缘层111b的第一布线过孔113a和第二布线过孔113b。
第一布线层112a可凹入到第一芯绝缘层111a中。这样，当第一布线层112a凹入到第一芯绝缘层111a中以在第一芯绝缘层111a的下表面和第一布线层112a的下表面之间具有台阶差时，可防止用于形成第一包封剂131的材料渗入而污染第一布线层112a。芯构件110的布线层112a、112b和112c可厚于连接结构140的布线层142a和142b。
芯绝缘层111a和111b的材料没有具体地限制。例如，可使用绝缘材料。诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者上面的树脂与无机填料混合的树脂(例如，ABF(Ajinomoto Build-up Film))可用作绝缘材料。可使用光可成像介电树脂。
当形成用于第一布线过孔113a的孔时，第一布线层112a的焊盘的一部分可用作止挡件。在工艺方面，第一布线过孔113a可具有其上表面的宽度宽于其下表面的宽度的锥形形状。在这种情况下，第一布线过孔113a可与第二布线层112b的焊盘图案一体化。当形成用于第二布线过孔113b的孔时，第二布线层112b的焊盘的一部分可用作止挡件。在工艺方面，第二布线过孔113b可具有其上表面的宽度宽于其下表面的宽度的锥形形状。在这种情况下，第二布线过孔113b可与第三布线层112c的焊盘图案一体化。
同时，描述的半导体封装件100E和100F的芯构件110可应用到如上所述的各种半导体封装件100A、100B、100C和100D。其他构造与上面描述的其他构造基本上相同，将省略其详细描述。
图18是示意性示出半导体封装件的另一示例的截面图。
参照附图，基于根据上面所述的另一示例性实施例的半导体封装件100E，在根据另一示例性实施例的半导体封装件100G中，芯构件110可包括：第一芯绝缘层111a；第一布线层112a和第二布线层112b，分别布置在第一芯绝缘层111a的下表面和上表面上；第二芯绝缘层111b，设置在第一芯绝缘层111a的下表面上并且覆盖第一布线层112a的至少一部分；第三布线层112c，设置在第二芯绝缘层111b的下表面上；第三芯绝缘层111c，设置在第一芯绝缘层111a的上表面上并且覆盖第二布线层112b的至少一部分；以及第四布线层112d，设置在第三芯绝缘层111c的上表面上。第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d可电连接到连接焊盘122。由于芯构件110包括更多数量的布线层112a、112b、112c和112d，因此可进一步简化连接结构140。因此，可改善由于在形成连接结构140的工艺中产生的缺陷引起的良率降低。第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d可电连接到分别穿透第一芯绝缘层111a、第二芯绝缘层111b和第三芯绝缘层111c的第一布线过孔113a、第二布线过孔113b，和第三布线过孔113c。
第一芯绝缘层111a可厚于第二芯绝缘层111b和第三芯绝缘层111c。第一芯绝缘层111a可相对厚以保持刚性，可引入第二芯绝缘层111b和第三芯绝缘层111c以形成更多数量的布线层112c和112d。第一芯绝缘层111a可包括与第二芯绝缘层111b和第三芯绝缘层111c的绝缘材料不同的绝缘材料。例如，第一芯绝缘层111a可以为例如包括芯材料、填料和绝缘树脂的半固化片，第二芯绝缘层111b和第三芯绝缘层111c可以为包括填料和绝缘树脂的ABF或PID，但不限于此。从类似的角度看，穿透第一芯绝缘层111a的第一布线过孔113a的平均直径可长于穿透第二芯绝缘层111b的第二布线过孔113b的平均直径和穿透第三芯绝缘层111c的第三布线过孔113c的平均直径。类似地，芯构件110的布线层112a、112b、112c和112d可均厚于连接结构140的布线层142a和142b中的每个。
同时，描述的半导体封装件100G的芯构件110可应用到如上所述的各种半导体封装件100A、100B、100C和100D。其他构造与上面描述的其他构造基本上相同，将省略其详细描述。
图19是示意性示出在电子装置中实现根据本公开的半导体封装件的效果的平面图。
参照附图，随着移动装置显示器1100A和1100B的尺寸增大，已经存在增大电池容量的需求。随着电池容量增大，由电池1180占据的面积增大。结果，减小诸如主板的印刷电路板1110的尺寸可以是必要的。因此，由包括PMIC及其附属无源组件的模块1150占据的面积持续地减小。在这种情况下，当根据本公开的半导体封装件100A、100B、100C、100D、100E、100F和100G应用到模块1150时，可显著地减小尺寸，并且因此可有效地利用变窄的区域。
在本公开中，为了方便起见，词语“下”、“下部”、“下表面”等用于指相对于附图的截面的向下的方向(附图的竖直方向，也被称为厚度方向)，而词语“上”、“上部”、“上表面”等用于指与其相反的方向。应理解的是，方向的定义是为了便于说明，权利要求的范围不通过这样的方向的描述而被具体地限制，并且向上的方向/向下的方向的概念可随时改变。
本公开中的术语“使……连接”或“连接”可以不仅是直接连接，而且还可以是包括通过粘合层等的间接连接的概念。另外，术语“使……电连接”或“电连接”意味着包括物理连接和非物理连接两者的概念。此外，表述“第一”、“第二”的表述等用于将一个组件与另一组件区分开，并且不限制组件的顺序和/或重要性。在一些情况下，在不脱离发明的精神的情况下，第一组件可被称为第二组件，并且类似地，第二组件可被称为第一组件。
本公开中使用的表述“示例性实施例”的使用不全部指示相同的实施例，而是可被提供以强调和说明不同的独特的特征。然而，上述示例性实施例不排除它们与其他示例性实施例的特征组合而实现的情况。例如，虽然特定示例性实施例的描述可能没有在另一示例性实施例中描述，但是除非通过其他示例性实施例另外地描述或与其他示例性实施例相矛盾，否则特定示例性实施例的描述可被理解为与另一示例性实施例相关的说明。
本公开中使用的术语仅用于说明示例性实施例，并不意图限制本公开。此时，除非上下文另外清楚地指示，否则单数的表述也包括复数的表述。
作为根据本公开的示例性实施例的具有新颖结构的半导体封装件的效果，可显著地减小半导体芯片和无源组件的安装面积，可显著地减小半导体芯片和无源组件之间的电路径，可显著地减少诸如层离和裂纹的工艺缺陷，此外，无源组件的电极可通过激光通路孔工艺等容易地连接到连接过孔。
虽然上面已经示出和描述了示例性实施例，但是对本领域技术人员将显而易见的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可以进行修改和变型。

Claims (30)

1.一种半导体封装件，包括：
连接结构，包括：第一绝缘层；第二绝缘层，在厚度方向上低于所述第一绝缘层；第一布线层和第二布线层，分别位于所述第一绝缘层的下表面和所述第二绝缘层的下表面上；以及第一连接过孔和第二连接过孔，分别穿透所述第一绝缘层和所述第二绝缘层；
芯构件，位于所述第一绝缘层上；
第一通孔，穿透所述芯构件，一个或更多个无源组件在所述第一通孔中位于所述第一绝缘层上并且通过所述第一连接过孔中的一个或更多个连接到所述第一布线层；
第一包封剂，覆盖所述无源组件的至少一部分并且填充所述第一通孔的至少一部分；
第二通孔，穿透所述芯构件和所述第一绝缘层；
半导体芯片，在所述第二通孔中位于所述第二绝缘层上并且通过所述第二连接过孔中的一个或更多个连接到所述第二布线层；以及
第二包封剂，覆盖所述半导体芯片的至少一部分并且填充所述第二通孔的至少一部分。
2.根据权利要求1所述的半导体封装件，其中，所述第二通孔在厚度方向上的第一深度大于所述第一通孔在厚度方向上的第二深度。
3.根据权利要求1所述的半导体封装件，其中，所述第二通孔的底表面在厚度方向上低于所述第一通孔的底表面。
4.根据权利要求3所述的半导体封装件，其中，所述第一通孔的所述底表面位于所述第一绝缘层的上表面处，并且所述第二通孔的所述底表面位于所述第二绝缘层的上表面处。
5.根据权利要求1所述的半导体封装件，其中，所述半导体芯片具有有效表面和无效表面，所述有效表面上设置有连接焊盘，所述连接焊盘连接到所述第二连接过孔，所述无效表面与所述有效表面相对，并且所述第一布线层的下表面与所述半导体芯片的所述有效表面基本上共面。
6.根据权利要求1所述的半导体封装件，其中，所述第一绝缘层和所述第二绝缘层包含彼此不同的材料。
7.根据权利要求6所述的半导体封装件，其中，所述第一绝缘层和所述第二绝缘层各自包含无机填料和绝缘树脂，并且包括在所述第一绝缘层中的所述无机填料的第一重量百分比大于包括在所述第二绝缘层中的所述无机填料的第二重量百分比。
8.根据权利要求6所述的半导体封装件，其中，所述第一绝缘层的热膨胀系数低于所述第二绝缘层的热膨胀系数。
9.根据权利要求6所述的半导体封装件，其中，所述第一绝缘层包含非光可成像介电材料，并且所述第二绝缘层包含光可成像介电材料。
10.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
钝化层，位于所述连接结构的下表面上并且具有使所述第二布线层的至少一部分暴露的开口；以及
第一电连接结构，位于所述钝化层的所述开口上并且连接到所述第二布线层的暴露的部分。
11.根据权利要求10所述的半导体封装件，所述半导体封装件还包括：
一个或更多个表面安装组件，位于所述钝化层的下表面上并且经由所述第一电连接结构和所述连接结构电连接到所述半导体芯片。
12.根据权利要求1所述的半导体封装件，其中，所述第一包封剂覆盖所述芯构件的上部，并且所述第二包封剂覆盖所述第一包封剂的上部。
13.根据权利要求12所述的半导体封装件，
其中，所述芯构件包括：芯绝缘层；第一金属层，位于所述芯绝缘层的形成所述第一通孔的第一壁表面上并且围绕所述无源组件；第二金属层，位于所述芯绝缘层的形成所述第二通孔的第二壁表面上并且围绕所述半导体芯片；以及第三金属层和第四金属层，分别位于所述芯绝缘层的下表面和上表面上；并且
其中，所述第一金属层和所述第二金属层连接到所述第三金属层和所述第四金属层。
14.根据权利要求13所述的半导体封装件，所述半导体封装件还包括：
背侧金属层，位于所述第二包封剂上并且覆盖所述无源组件和所述半导体芯片；以及
背侧金属过孔，穿过所述第一包封剂和所述第二包封剂并且使所述背侧金属层连接到所述第四金属层。
15.根据权利要求14所述的半导体封装件，其中，所述背侧金属过孔为具有预定长度的沟槽式过孔。
16.根据权利要求14所述的半导体封装件，所述半导体封装件还包括覆盖层，所述覆盖层位于所述第二包封剂上并且覆盖所述背侧金属层。
17.根据权利要求14所述的半导体封装件，所述半导体封装件还包括：
覆盖层，位于所述第二包封剂上并且具有使所述背侧金属层的至少一部分暴露的开口；以及
第二电连接结构，位于所述覆盖层的所述开口上并且连接到暴露的背侧金属层。
18.根据权利要求13所述的半导体封装件，其中，所述第二金属层的侧表面与所述第一包封剂的位于所述第二通孔处的壁表面基本上共面，并且围绕所述半导体芯片的第五金属层位于所述第二金属层的所述侧表面和所述第一包封剂的位于所述第二通孔处的所述壁表面上。
19.根据权利要求18所述的半导体封装件，所述半导体封装件还包括：
第一背侧金属层，位于所述第一包封剂上，覆盖所述无源组件并且连接到所述第五金属层；
第一背侧金属过孔，穿透所述第一包封剂并且使所述第一背侧金属层连接到所述第四金属层；
第二背侧金属层，位于所述第二包封剂上并且至少覆盖所述半导体芯片；以及
第二背侧金属过孔，穿透所述第二包封剂并且使所述第二背侧金属层连接到所述第一背侧金属层。
20.根据权利要求1所述的半导体封装件，
其中，所述芯构件包括：第一芯绝缘层；第一布线层和第二布线层，分别位于所述第一芯绝缘层的下表面和上表面上；以及第一布线过孔，穿透所述第一芯绝缘层并且使所述第一布线层和所述第二布线层电连接；并且
其中，所述第一布线层和所述第二布线层电连接到所述半导体芯片的连接焊盘。
21.根据权利要求20所述的半导体封装件，
其中，所述芯构件还包括：第二芯绝缘层和第三芯绝缘层，所述第二芯绝缘层位于所述第一芯绝缘层的所述下表面上并且覆盖所述第一布线层的至少一部分，所述第三芯绝缘层位于所述第一芯绝缘层的所述上表面上并且覆盖所述第二布线层的至少一部分；第三布线层，位于所述第二芯绝缘层的下表面上；第四布线层，位于所述第三芯绝缘层的上表面上；第二布线过孔，穿透所述第二芯绝缘层并且使所述第一布线层和所述第三布线层电连接；以及第三布线过孔，穿透所述第三芯绝缘层并且使所述第二布线层和所述第四布线层电连接；并且
其中，所述第三布线层和所述第四布线层电连接到所述半导体芯片的所述连接焊盘。
22.根据权利要求1所述的半导体封装件，
其中，所述芯构件包括：第一芯绝缘层，与所述连接结构接触；第一布线层，与所述连接结构接触并且嵌在所述第一芯绝缘层中；第二布线层，位于与所述第一芯绝缘层的嵌有所述第一布线层的侧相对的一侧；第一布线过孔，穿透所述第一芯绝缘层并且使所述第一布线层和所述第二布线层电连接；第二芯绝缘层，位于所述第一芯绝缘层上并且覆盖所述第二布线层的至少一部分；第三布线层，位于所述第二芯绝缘层上；以及第二布线过孔，穿透所述第二芯绝缘层并且使所述第二布线层和所述第三布线层电连接；并且
所述第一布线层、所述第二布线层和所述第三布线层电连接到所述半导体芯片的连接焊盘。
23.一种半导体封装件，包括：
芯构件，具有第一通孔和第二通孔，第一通孔穿透所述芯构件，第二通孔穿透所述芯构件并且与所述第一通孔分开；
一个或更多个无源组件，位于所述第一通孔中；
半导体芯片，位于所述第二通孔中并且具有有效表面和无效表面，所述有效表面上具有连接焊盘，所述无效表面与所述有效表面相对；
包封剂，覆盖所述无源组件中的每个的至少一部分和所述半导体芯片的所述无效表面的至少一部分，并且填充所述第一通孔和第二通孔中的每个的至少一部分；以及
连接结构，位于所述无源组件和所述半导体芯片的所述有效表面上，并且包括至少一个布线层，所述至少一个布线层电连接到所述无源组件和所述半导体芯片的所述连接焊盘，
其中，所述第二通孔的底表面与所述第一通孔的底表面具有台阶差，并且
其中，所述无源组件和所述半导体芯片的所述连接焊盘分别通过连接过孔连接到所述连接结构的所述布线层中的位于不同的高度的布线层。
24.一种半导体封装件，包括：
芯构件，具有一个或更多个第一通孔和至少一个第二通孔；
第一绝缘层，位于所述一个或更多个第一通孔的下方；
一个或更多个无源组件，在所述一个或更多个第一通孔中位于所述第一绝缘层上；
第二绝缘层，位于所述第一绝缘层的下方并且位于所述第二通孔的下方；
半导体芯片，在所述至少一个第二通孔中位于所述第二绝缘层上。
25.根据权利要求24所述的半导体封装件，所述半导体封装件还包括：
第一包封剂，与所述第一绝缘层接触，覆盖所述一个或更多个无源组件的至少一部分，并且覆盖所述芯构件的上表面的至少一部分；以及
第二包封剂，与所述第二绝缘层接触，覆盖所述半导体芯片的至少一部分，并且覆盖所述第一包封剂的至少一部分。
26.根据权利要求24所述的半导体封装件，其中：
所述第一绝缘层包括非光可成像介电材料；并且
所述第二绝缘层包括光可成像介电材料。
27.根据权利要求25所述的半导体封装件，所述半导体封装件还包括：
侧金属层，位于容纳所述半导体芯片的所述至少一个第二通孔的侧表面上以及第一包封剂的形成有所述至少一个第二通孔的壁表面上；以及
上金属层，连接到所述侧金属层，位于所述芯构件的至少一部分的上方；并且位于所述一个或更多个无源组件的至少一个的至少一部分的上方。
28.一种制造半导体封装件的方法，包括：
获得具有第一通孔和第二通孔的芯构件；
在所述第一通孔中设置一个或更多个无源组件；
在所述一个或更多个无源组件和所述芯构件的至少一部分上形成第一绝缘层；
在所述第二通孔中设置半导体芯片；以及
在所述半导体芯片上和所述第一绝缘层上形成第二绝缘层，
其中，在形成所述第一绝缘层之前，利用第一包封剂覆盖所述芯构件的至少一部分和所述一个或更多个无源组件，并且在形成所述第二绝缘层之前，利用第二包封剂覆盖所述第一包封剂的至少一部分和所述半导体芯片。
29.根据权利要求28所述的方法，所述方法还包括：
在形成所述第一绝缘层之后和在形成所述第二绝缘层之前，形成一个或更多个第一导电过孔和一个或更多个第一导电层，所述一个或更多个第一导电过孔穿透所述第一绝缘层并且连接到所述一个或更多个无源组件，并且所述一个或更多个第一导电层位于所述第一绝缘层上并且连接到所述一个或更多个第一导电过孔；以及
在形成所述第二绝缘层之后，形成一个或更多个第二导电过孔和一个或更多个第二导电层，所述一个或更多个第二导电过孔穿透所述第二绝缘层并且包括连接到所述一个或更多个第一导电层的一个或更多个第二导电过孔和连接到所述半导体芯片的一个或更多个第二导电过孔，所述一个或更多个第二导电层位于所述第二绝缘层上并且连接到所述一个或更多个第二导电过孔。
30.根据权利要求29所述的方法，所述方法还包括：
形成一个或更多个第三导电过孔和一个或更多个第三导电层，所述一个或更多个第三导电过孔穿透所述第一包封剂和所述第二包封剂并且连接到所述芯构件的相应的部分，所述一个或更多个第三导电层位于所述第二包封剂上，
其中，所述芯构件包括使所述第一导电过孔电连接到所述第三导电过孔的一个或更多个金属层。
CN201811636063.0A 2018-03-15 2018-12-29 半导体封装件及其制造方法 Active CN110277381B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180030337 2018-03-15
KR10-2018-0030337 2018-03-15
KR10-2018-0070111 2018-06-19
KR1020180070111A KR102070090B1 (ko) 2018-03-15 2018-06-19 반도체 패키지

Publications (2)

Publication Number Publication Date
CN110277381A CN110277381A (zh) 2019-09-24
CN110277381B true CN110277381B (zh) 2023-05-02

Family

ID=67905964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811636063.0A Active CN110277381B (zh) 2018-03-15 2018-12-29 半导体封装件及其制造方法

Country Status (3)

Country Link
US (1) US10727212B2 (zh)
JP (1) JP6694931B2 (zh)
CN (1) CN110277381B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
WO2018031995A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10923417B2 (en) * 2017-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out package with 3D magnetic core inductor
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
KR102071457B1 (ko) * 2018-03-13 2020-01-30 삼성전자주식회사 팬-아웃 반도체 패키지
US10727212B2 (en) 2018-03-15 2020-07-28 Samsung Electronics Co., Ltd. Semiconductor package
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
KR102145218B1 (ko) * 2018-08-07 2020-08-18 삼성전자주식회사 팬-아웃 반도체 패키지
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US20200235066A1 (en) * 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) * 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US20200235040A1 (en) * 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US20210125912A1 (en) * 2019-10-28 2021-04-29 Intel Corporation Minimizing package impedance discontinuity through dielectric structure optimizations
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
KR20210078951A (ko) * 2019-12-19 2021-06-29 삼성전기주식회사 전자부품 내장기판
WO2022064698A1 (ja) * 2020-09-28 2022-03-31 昭和電工マテリアルズ株式会社 電子部品モジュールの製造方法、電子回路基板の製造方法、及び、部品内蔵基板の製造方法
WO2022064704A1 (ja) * 2020-09-28 2022-03-31 昭和電工マテリアルズ株式会社 表面実装型モジュール、及び、回路基板の製造方法
TWI755319B (zh) * 2020-12-30 2022-02-11 立錡科技股份有限公司 晶片封裝結構
CN113594052B (zh) * 2021-07-29 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111299A (ja) * 1993-10-14 1995-04-25 Fuji Xerox Co Ltd 混成集積回路
CN104409447A (zh) * 2014-12-03 2015-03-11 三星半导体(中国)研究开发有限公司 包含嵌入式电容器的半导体封装件及其制备方法
CN107230666A (zh) * 2016-03-25 2017-10-03 三星电机株式会社 扇出型半导体封装件
KR20170121671A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347741A (ja) 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2004214258A (ja) 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
TWI245384B (en) 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
JP2014072279A (ja) 2012-09-28 2014-04-21 Dainippon Printing Co Ltd 部品内蔵配線基板の製造方法
JP6361447B2 (ja) 2014-10-15 2018-07-25 住友電気工業株式会社 半導体モジュール
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US9875970B2 (en) 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US9865566B1 (en) 2016-06-15 2018-01-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9824988B1 (en) 2016-08-11 2017-11-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101999608B1 (ko) 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
KR102070090B1 (ko) 2018-03-15 2020-01-29 삼성전자주식회사 반도체 패키지
US10727212B2 (en) 2018-03-15 2020-07-28 Samsung Electronics Co., Ltd. Semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111299A (ja) * 1993-10-14 1995-04-25 Fuji Xerox Co Ltd 混成集積回路
CN104409447A (zh) * 2014-12-03 2015-03-11 三星半导体(中国)研究开发有限公司 包含嵌入式电容器的半导体封装件及其制备方法
CN107230666A (zh) * 2016-03-25 2017-10-03 三星电机株式会社 扇出型半导体封装件
KR20170121671A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
JP2019161214A (ja) 2019-09-19
CN110277381A (zh) 2019-09-24
US10727212B2 (en) 2020-07-28
JP6694931B2 (ja) 2020-05-20
US20190287953A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
CN110277381B (zh) 半导体封装件及其制造方法
CN109755191B (zh) 扇出型半导体封装件
CN110707416B (zh) 天线基板和包括天线基板的天线模块
CN110867417B (zh) 半导体封装件
JP6580728B2 (ja) ファン−アウト半導体パッケージモジュール
KR102427643B1 (ko) 팬-아웃 반도체 패키지
CN110690198B (zh) 半导体封装件
US10269721B2 (en) Fan-out semiconductor package
CN109727930B (zh) 扇出型半导体封装模块
KR102026132B1 (ko) 팬-아웃 반도체 패키지 모듈
CN111048484B (zh) 半导体封装件
KR102185706B1 (ko) 팬-아웃 반도체 패키지
CN110556364B (zh) 半导体封装件
KR102070090B1 (ko) 반도체 패키지
CN110391219B (zh) 扇出型半导体封装件
JP6568610B2 (ja) ファン−アウト半導体パッケージ
CN111146188B (zh) 半导体封装件
CN111162068A (zh) 半导体封装件
CN111146095A (zh) 半导体封装件及板组件
CN111755426A (zh) 半导体封装件
CN111244079A (zh) 封装件模块
KR20200076378A (ko) 팬-아웃 반도체 패키지
CN111199964B (zh) 封装模块
CN111199950B (zh) 扇出型半导体封装件
CN111584476A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant