CN110690198B - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN110690198B
CN110690198B CN201910287858.3A CN201910287858A CN110690198B CN 110690198 B CN110690198 B CN 110690198B CN 201910287858 A CN201910287858 A CN 201910287858A CN 110690198 B CN110690198 B CN 110690198B
Authority
CN
China
Prior art keywords
encapsulant
semiconductor package
semiconductor chip
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910287858.3A
Other languages
English (en)
Other versions
CN110690198A (zh
Inventor
金亨俊
李尚锺
徐允锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110690198A publication Critical patent/CN110690198A/zh
Application granted granted Critical
Publication of CN110690198B publication Critical patent/CN110690198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/012—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials adapted for magnetic entropy change by magnetocaloric effect, e.g. used as magnetic refrigerating material
    • H01F1/017—Compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体封装件，所述半导体封装件包括：框架，具有彼此分开的第一通孔和第二通孔；无源组件，设置在所述第一通孔中；半导体芯片，设置在所述第二通孔中并具有设置有连接焊盘的有效表面和与所述有效表面背对的无效表面；第一包封剂，覆盖所述无源组件的至少部分并填充所述第一通孔的至少部分；第二包封剂，覆盖所述半导体芯片的至少部分并填充所述第二通孔的至少部分；以及连接结构，设置在所述框架、所述无源组件和所述半导体芯片的有效表面上并包括电连接到所述无源组件和所述半导体芯片的所述连接焊盘的布线层。所述第二包封剂的电磁波吸收率比所述第一包封剂的电磁波吸收率高。

Description

半导体封装件
本申请要求于2018年7月5日在韩国知识产权局提交的第10-2018-0078236号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种半导体芯片与多个无源组件一起安装在单个封装件中并模块化的半导体封装件。
背景技术
随着移动设备的显示器的尺寸增大，增大电池的容量的必要性已经增加。随着电池的容量的增大，由移动设备中的电池占据的面积已经增大，因而已经需要减小印刷电路板(PCB)的尺寸。因此，安装组件的面积已经减小，使得对模块化的兴趣已经持续地增加。
另一方面，安装多个组件的现有技术的示例可包括板上芯片(COB)技术。COB是使用表面安装技术(SMT)将单独的无源组件和半导体封装件安装在诸如主板的印刷电路板上的方法。这种方式在成本方面具有优势，但是需要宽的安装面积以便保持组件之间的最小间隔，组件之间的电磁干扰(EMI)大并且半导体芯片和无源组件之间的距离大，使得电噪声增大。
发明内容
本公开的一方面，可提供一种半导体封装件，其中可显著减小半导体芯片和无源组件的安装面积，可显著减小半导体芯片和无源组件之间的电路径，并且可有效地减小电磁干扰(EMI)。
根据本公开的一方面，可提供一种半导体封装件，无源组件和半导体芯片彼此一起安装在单个封装件中并被模块化，但是在封装工艺中通过两个步骤来包封，并且电磁波吸收材料用作包封半导体芯片的包封剂。
根据本公开的一方面，一种半导体封装件可包括：框架，具有彼此分开的第一通孔和第二通孔；无源组件，设置在所述第一通孔中；半导体芯片，设置在所述第二通孔中并具有设置有连接焊盘的有效表面和与所述有效表面背对的无效表面；第一包封剂，覆盖所述无源组件的至少部分并填充所述第一通孔的至少部分；第二包封剂，覆盖所述半导体芯片的至少部分并填充所述第二通孔的至少部分；以及连接结构，设置在所述框架、所述无源组件和所述半导体芯片的有效表面上并包括电连接到所述无源组件和所述半导体芯片的所述连接焊盘的布线层。所述第二包封剂的电磁波吸收率可比所述第一包封剂的电磁波吸收率高。
附图说明
通过以下结合附图的详细描述，本公开的以上和其他方面、特征和优点将更加清楚地被理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌在印刷电路板中并最终被安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出根据本公开中的示例性实施例的扇出型半导体封装件的示意性截面图；
图10A是沿着图9的半导体封装件的线I-I'截取的示意性平面图；
图10B是沿着图9的扇出型半导体封装件的线II-II'截取的示意性平面图；
图11是示出在图9的半导体封装件中使用的面板的示例的示意性截面图；
图12A至图12E是示出制造图9的半导体封装件的工艺的示例的示意图；
图13是示出在图9的半导体封装件的第二包封剂中使用电磁波吸收材料的情况下的电磁波干扰的示意性截面图；以及
图14是示出在图9的半导体封装件应用到电子装置时显著减小安装面积的情况的示意性平面图。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为清楚起见，可夸大或者缩小组件的形状、尺寸等。
这里，为了方便，相对于附图的截面，下侧、下部、下表面等用于指向下方向，而上侧、上部、上表面等用于指与该向下方向相反的方向。然而，这些方向是为了便于说明而定义的，并且权利要求不被如上所述定义的方向具体限制，并且“上”和“下”的概念可随时改变。
在描述中，组件与另一组件的“连接”的含义在概念上包括通过粘合层的间接连接以及两个组件之间的直接连接。另外，从概念上讲，“电连接”包括物理连接和物理断开。可理解的是，当利用诸如“第一”和“第二”的术语来提及元件时，该元件不由此受限。它们可仅用于将元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离这里所阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
这里使用的术语“示例性实施例”不是指相同的示例性实施例，而是被提供来强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，这里提供的示例性实施例被认为能够通过彼此全部或部分组合来实现。例如，除非其中提供了相反或相矛盾的描述，否则即使特定示例性实施例中描述的一个元件未在另一示例性实施例中描述，该元件仍可按照与特定示例性实施例相关的描述被理解。
这里使用的术语仅用于描述示例性实施例，而并不限制本公开。在这种情况下，除非在上下文中另外解释，否则单数形式也包括复数形式。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或电连接到主板1010的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括支持各种其他无线标准或协议或者有线标准或协议的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，诸如主板等的印刷电路板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到印刷电路板1110。此外，可物理连接或电连接到印刷电路板1110或者可不物理连接或电连接到印刷电路板1110的其他组件(诸如相机模块1130)可被容纳在主体1101中。电子组件1120中的一些可以为芯片相关组件，例如半导体封装件1121，但不限于此。电子装置不必须限于智能电话1100，而可以为如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能不能用作成品的半导体产品，并且可能会由于外部物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不会被使用，而半导体芯片可被封装并且在封装的状态下在电子装置等中使用。
这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸以及半导体芯片的连接焊盘之间的间隔非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸以及主板的组件安装焊盘之间的间隔显著大于半导体芯片的连接焊盘的尺寸以及半导体芯片的连接焊盘之间的间隔。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A至图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及钝化层2223，诸如氧化物层、氮化物层等，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222可能非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)上以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接结构2240，以使连接焊盘2222重新分布。连接结构2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接结构2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有很大的空间局限性。因此，难以将这样的结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑的尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使在通过重新分布工艺增大半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间隔的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间隔仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌入印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2301重新分布，并且扇入型半导体封装件2200可在其安装在印刷电路板2301上的状态下最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌入在单独的印刷电路板2302中，在扇入型半导体封装件2200嵌入在印刷电路板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的印刷电路板上，然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在印刷电路板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接结构2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接结构2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122等的集成电路(IC)。连接结构2140可包括：绝缘层2141；布线层2142，形成在绝缘层2141上；以及过孔2143，使连接焊盘2122和布线层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接结构2140，连接结构2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到在半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的印刷电路板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用印刷电路板的扇入型半导体封装件的厚度小的厚度来实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
另外，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击影响的封装技术，并且扇出型半导体封装是与印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
在下文中，将参照附图描述一种扇出型组件封装件，其中可显著减小半导体芯片和无源组件的安装面积，可显著减小半导体芯片和无源组件之间的电路径，并且可有效地减小电磁干扰(EMI)。
图9是示出根据本公开中的示例性实施例的扇出型半导体封装件的示意性截面图。
图10A是沿着图9的半导体封装件的线I-I'截取的示意性平面图。
图10B是沿着图9的扇出型半导体封装件的线II-II'截取的示意性平面图。
参照图9至图10B，根据本公开中的示例性实施例的半导体封装件100可包括：连接结构140，该连接结构140包括第一绝缘层141a、设置在低于第一绝缘层141a的高度的第二绝缘层141b、分别设置在第一绝缘层141a和第二绝缘层141b的下表面上的第一布线层142a和第二布线层142b以及分别贯穿第一绝缘层141a和第二绝缘层141b的第一连接过孔143a和第二连接过孔143b；芯结构105，该芯结构105包括设置在第一绝缘层141a上的框架110、贯穿框架110的第一通孔110HA1和110HA2、在第一通孔110HA1和110HA2中设置在第一绝缘层141a上并通过第一连接过孔143a连接到第一布线层142a的一个或更多个无源组件125A1和125A2、分别包封无源组件125A1和125A2中的每个并且填充第一通孔110HA1和110HA2中的每个的至少部分的第一包封剂131以及贯穿芯结构105和第一绝缘层141a的第二通孔110HB；半导体芯片120，在第二通孔110HB中设置在第二绝缘层141b上并通过第二连接过孔143b连接到第二布线层142b；以及第二包封剂132，包封半导体芯片120并填充第二通孔110HB的至少部分。这里，第二包封剂132的电磁波吸收率可比第一包封剂131的电磁波吸收率高。例如，第一包封剂131可包含绝缘材料，但是第二包封剂132可包含磁性材料。更具体地，第二包封剂132可包含磁性颗粒132m和粘合剂树脂132a。
近来，随着移动设备的显示器的尺寸增大，增大电池的容量的必要性已经增加。随着电池的容量的增大，由移动设备中的电池占据的面积已经增大，因而已经需要减小印刷电路板(PCB)的尺寸。因此，安装组件的面积已经减小，使得对模块化的兴趣已经持续地增加。安装多个组件的现有技术的示例可包括板上芯片(COB)技术。COB是使用表面安装技术(SMT)将单独的无源组件和半导体封装件安装在印刷电路板上的方法。这种方式在成本方面具有优势，但是需要宽的安装面积以便保持组件之间的最小间隔，组件之间的电磁干扰(EMI)大并且半导体芯片和无源组件之间的距离大，使得电噪声增大。
另一方面，在根据示例性实施例的半导体封装件100中，可在一个封装件中设置和调制多个无源组件125A1和125A2以及半导体芯片120。因此，可显著减小组件之间的间隔，并且因此可显著减小诸如主板等的印刷电路板上的组件的安装面积。另外，可以显著减小半导体芯片120与无源组件125A1和125A2之间的电路径以抑制噪声。此外，由于可执行包括除单个封装工艺以外的两个或更多个步骤的封装工艺131和132，使得可显著减小由于无源组件125A1和125A2的安装缺陷导致的半导体芯片120的良率问题、在安装无源组件125A1和125A2时发生的异物的干扰等。
此外，在根据示例性实施例的半导体封装件100中，框架110还可包括金属层115a、115b、115c和115d，金属层115a、115b、115c和115d形成在芯绝缘层111的形成有第一通孔110HA1、110HA2和第二通孔110HB的壁表面及上表面和下表面上，使得可有效地屏蔽从半导体芯片120及无源组件125A1和125A2的外部引入或者从半导体芯片120及无源组件125A1和125A2的内部发射的电磁干扰(EMI)，并且还可获得散热效果。另外，可通过设置在第一包封剂131和/或第二包封剂132上的背侧金属层135和贯穿第一包封剂131和/或第二包封剂132的背侧金属过孔133进一步改善半导体芯片120及无源组件125A1和125A2的EMI屏蔽效果和散热效果。覆盖背侧金属层135的覆盖层180还可设置在第一包封剂131和/或第二包封剂132上，以保护背侧金属层135。
具体地，在根据示例性实施例的半导体封装件100中，包封半导体芯片120的第二包封剂132的电磁波吸收率可比第一包封剂131的电磁波吸收率高。例如，第二包封剂132可包含磁性材料。在仅通过金属层115a、115b、115c和115d、背侧金属层135以及背侧金属过孔133屏蔽电磁波的情况下，EMI噪声可在半导体封装件100中连续地行进，结果EMI噪声可能会通过EMI屏蔽性能最弱的部分发射，从而影响该部分周围的器件。相反，在第二包封剂132包含磁性材料的情况下，被反射以行进的EMI噪声可被第二包封剂132吸收，以穿过接地(GND)，使得最易受EMI影响的部分可被去除。
另一方面，在根据示例性实施例的半导体封装件100中，作为包封无源组件125A1和125A2的第一包封剂131，可使用一般的绝缘材料。也就是说，诸如磁性材料的导电材料可用作第二包封剂132，但是诸如绝缘材料的非导电材料可用作第一包封剂131。原因如下：由于电极在无源组件125A1和125A2中暴露，因此在第一包封剂131是导电的情况下，可能会发生短路缺陷等。另一方面，在半导体芯片120中，电极(即，连接焊盘122)可仅在通过半导体芯片120的有效表面上的钝化层123暴露的部分中暴露，连接焊盘122可被连接结构140的绝缘层141b覆盖，并且半导体芯片120的被第二包封剂132包封的其他部分可对应于非导电材料。因此，即使第二包封剂132由诸如磁性材料的导电材料形成，也可能不会发生诸如短路缺陷等的问题。
另一方面，第二通孔110HB的深度db可比第一通孔110HA1深度da1和第一通孔110HA2的深度da2深，并且第二通孔110HB的底表面可设置在第一通孔110HA1和110HA2的底表面下方的高度。也就是说，这些底表面之间可具有台阶s。第二通孔110HB的底表面可以是第二绝缘层141b的上表面，并且第一通孔110HA1和110HA2的底表面可以是第一绝缘层141a的上表面。也就是说，半导体芯片120可具有其上设置有连接到第二连接过孔143b的连接焊盘122的有效表面和与有效表面背对的无效表面，并且半导体芯片120的有效表面可以位于无源组件125A1和125A2的下表面下方的高度。例如，半导体芯片120的有效表面可与第一布线层142a的下表面大体上共面。
通常，半导体芯片的连接焊盘利用铝(Al)形成，使得在执行激光过孔处理方法时连接焊盘可能容易被损坏。因此，通常，可通过光过孔处理方法而不是激光过孔处理方法来使连接焊盘暴露。为此，感光介电(PID)材料用作提供的绝缘层，以形成重新分布层(RDL)。然而，在将感光介电(PID)材料均等地堆叠在无源组件的下表面上以形成重新分布层(RDL)的情况下，可能会由于无源组件的电极的突出而发生起伏，结果，感光介电(PID)材料的平坦度可能会劣化。因此，不方便的是，对于使用具有厚的厚度的感光介电(PID)材料以改善平坦度存在需求，并且在这种情况下，由于感光介电(PID)材料的厚度而可能会容易且频繁地发生开裂。
此外，在使用包封剂包封无源组件的情况下，包封剂的材料可渗透到无源组件的电极。这里，在使用感光介电(PID)材料以形成重新分布层(RDL)的情况下，可如上所述使用光过孔处理方法。在这种情况下，可能会难以使用光过孔处理方法使包封剂的渗出材料暴露。因此，由于包封剂的渗出材料而可能会发生电极暴露缺陷，导致电特性的劣化。
相反，在根据示例性实施例的半导体封装件100中，在首先形成第一通孔110HA1和110HA2并且无源组件125A1和125A2设置于第一通孔110HA1和110HA2之后，可形成第一绝缘层141a和第一布线层142a，以便使无源组件125A1和125A2首先重新分布。此后，可形成贯穿第一绝缘层141a的第二通孔110HB，可设置半导体芯片120，并且可形成用于使半导体芯片120其次重新分布的第二绝缘层141b和第二布线层142b。也就是说，其中设置有半导体芯片120的第二通孔110HB也可以贯穿连接结构140的第一绝缘层141a以及框架110。因此，半导体芯片120的有效表面可位于无源组件125A1和125A2的相应下表面下方的高度。在这种情况下，可选择第一绝缘层141a的材料，而不管半导体芯片120如何。例如，可使用除了感光介电(PID)材料以外的包括无机填料141af的非感光绝缘材料(例如ABF(Ajinomoto Build upFilm))等。由于如上所述的薄膜型非感光绝缘材料具有优异的平坦度，因此可有效地解决上述起伏问题和开裂发生问题。
此外，由于在非感光绝缘材料的情况下，通过激光过孔处理方法形成开口，即使第一包封剂131的材料渗透到无源组件125A1和125A2的电极，电极也可通过激光过孔处理方法而有效地暴露。因此，也可解决由电极暴露缺陷而引起的问题。
此外，在根据示例性实施例的半导体封装件100中，如在一般的情况下，感光介电(PID)材料可用作第二绝缘层141b。在这种情况下，可通过光过孔处理方法引入精细的节距，使得半导体芯片120的数十至数百万个连接焊盘122可如在通常情况下那样显著有效地重新分布。也就是说，在根据示例性实施例的半导体封装件100的结构中，可通过选择性地控制形成有用于重新分布无源组件125A1和125A2的第一布线层142a和第一连接过孔143a的第一绝缘层141a的材料和形成有用于重新分布半导体芯片120的连接焊盘122的第二布线层142b和第二连接过孔143b的第二绝缘层141b的材料，来获得优异的协同效应(synergic effect)。
另一方面，根据示例性实施例的半导体封装件100还可包括：钝化层150，设置在连接结构140的下方并具有使第二布线层142b的至少部分暴露的开口150v；凸块下金属层160，设置在钝化层150的开口150v上并连接到暴露的第二布线层142b；以及电连接结构170，设置在钝化层150的下方并通过凸块下金属层160连接暴露的第二布线层142b，使得半导体封装件100可通过电连接结构170连接到主板等。
在下文中，以下将更详细地描述包括在根据示例性实施例的半导体封装件100中的相应组件。
框架110可根据特定材料进一步改善半导体封装件100的刚性，并用于确保第一包封剂131和第二包封剂132的厚度的一致性。多个第一通孔110HA1和110HA2可形成在框架110中。多个第一通孔110HA1和110HA2可物理地彼此分开。无源组件125A1和125A2可分别设置在多个第一通孔110HA1和110HA2中。无源组件125A1和125A2可相应地与多个第一通孔110HA1和110HA2的壁表面分开预定距离，并且分别被多个第一通孔110HA1和110HA2的壁表面围绕，但这可根据需要而改变。
框架110可包括芯绝缘层111。芯绝缘层111的材料没有具体限制。例如，绝缘材料可用作芯绝缘层111的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂或者热固性树脂或热塑性树脂与诸如二氧化硅等的无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片、ABF等)。
框架110可包括：第一金属层115a和第二金属层115b，设置在芯绝缘层111的分别形成有第一通孔110HA1和110HA2及第二通孔110HB的壁表面上，以相应地围绕无源组件125A1和125A2及半导体芯片120；以及第三金属层115c和第四金属层115d，分别设置在芯绝缘层111的下表面和上表面上。第一金属层115a、第二金属层115b、第三金属层115c和第四金属层115d中的每个的材料可包含铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金，但是不限于此。可通过第一金属层115a、第二金属层115b、第三金属层115c和第四金属层115d实现半导体芯片120和无源组件125A1和125A2的屏蔽电磁波和散热的效果。金属层115a、115b、115c和115d可彼此连接，并且还可用作接地。在这种情况下，金属层115a、115b、115c和115d可电连接到连接结构140的布线层142a和142b的接地。
无源组件125A1和125A2可各自独立地为诸如多层陶瓷电容器(MLCC)或低电感芯片电容器(LICC)的电容器、诸如功率电感器的电感器、磁珠等。无源组件125A1和125A2可具有彼此不同的厚度。另外，无源组件125A1和125A2中的每个也可具有与半导体芯片120的厚度不同的厚度。在根据示例性实施例的半导体封装件100中，通过两个或更多个步骤包封无源组件125A1和125A2及半导体芯片120，因此可显著减少由于厚度偏差而导致的缺陷问题。无源组件125A1和125A2的数量没有特别限制，但可多于附图中所示的数量或者小于附图中所示的数量。
第一包封剂131可包封无源组件125A1和125A2中的每个。另外，第一包封剂131可填充第一通孔110HA1和110HA2中的每个的至少部分。此外，在示例性实施例中，第一包封剂131还可包封框架110。第一包封剂131可以包含绝缘材料。这里，绝缘材料可以是包括无机填料和绝缘树脂的材料，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、具有浸在热固性树脂或热塑性树脂中的诸如无机填料的增强材料的树脂(诸如ABF(Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT)树脂)等。另外，可使用诸如环氧树脂模塑料(EMC)的模塑材料，并且如果需要，可以使用感光材料(也就是说，感光包封剂(PIE))。可选地，诸如热固性树脂或热塑性树脂的绝缘树脂浸在诸如玻璃纤维(或玻璃布，或玻璃织物)的芯材料和/或无机填料中的树脂也可用作绝缘材料。在任意情况下，第一包封剂131可以是非导电的。
半导体芯片120可设置在第二通孔110HB中。半导体芯片120可与第二通孔110HB的壁表面分开预定距离并且被第二通孔110HB的壁表面围绕，但是这可根据需要而改变。半导体芯片120可以为按照在单个芯片中集成数量为数百至数百万或更多的元件而提供的集成电路(IC)。IC可以是例如电源管理IC(PMIC)，但不限于此，并且还可以为：存储器芯片，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等；应用处理器芯片，诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如ADC转换器、ASIC等。
半导体芯片120可以是处于裸态的集成电路，其中没有形成单独的凸块或布线层。然而，半导体芯片120不限于此，但是如果需要，半导体芯片120也可以是封装型集成电路。集成电路可在有效晶圆(active wafer)的基础上形成。在这种情况下，半导体芯片120的主体121的基体材料可以为硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体121上。连接焊盘122可使半导体芯片120电连接到其他组件。作为连接焊盘122中的每个的材料，可使用诸如铝(Al)等的导电材料，而没有具体限制。使连接焊盘122暴露的钝化层123可以形成在主体121上，并且可以是氧化物层、氮化物层等或者是氧化物层和氮化物层的双层。绝缘层(未示出)等还可设置在其他所需位置。另一方面，半导体芯片120的有效表面指的是半导体芯片120的其上设置有连接焊盘122的表面，并且半导体芯片120的无效表面指的是半导体芯片120的与有效表面背对的表面。这里，当在半导体芯片120的有效表面上形成钝化层123时，可基于钝化层123的最下表面确定半导体芯片120的有效表面的位置关系。
可用第二包封剂132包封半导体芯片120。另外，第二包封剂132可填充第二通孔110HA的至少部分。此外，在示例性实施例中，第二包封剂132还可包封第一包封剂131。第二包封剂132可包含电磁波吸收材料。例如，第二包封剂132可包含磁性材料。也就是说，第二包封剂132可包含磁性颗粒132m和粘合剂树脂132a，但不限于此。磁性颗粒132m可以是包含选自利用铁(Fe)、硅(Si)、铬(Cr)、铝(Al)和镍(Ni)构成的组中的一种或更多种的金属颗粒。例如，磁性颗粒可以是Fe-Si-B-Cr基非晶态金属颗粒，但不限于此。磁性颗粒132m可以是利用Mn-Zn基铁氧体、Ni-Zn基铁氧体、Ni-Zn-Cu基铁氧体、Mn-Mg基铁氧体、Ba基铁氧体、Li基铁氧体等形成的铁氧体颗粒。粘合剂树脂132a可包括环氧树脂、聚酰亚胺树脂、液晶聚合物(LCP)等中的一种或混合物，但不限于此。如果需要，为了进一步改善电磁波吸收特性，可使用多孔颗粒作为磁性颗粒132m，但是磁性颗粒不限于此。
背侧金属层135可设置在第二包封剂132上以覆盖半导体芯片120和无源组件125A1和125A2，并且背侧金属层135可通过贯穿第一包封剂131和第二包封剂132的背侧金属过孔133连接到框架110的第四金属层115d。可通过背侧金属层135和侧金属过孔133利用金属材料围绕半导体芯片120和无源组件125A1和125A2，进一步改善EMI屏蔽效果和散热效果。背侧金属层135和背侧金属过孔133中的每一者还可包含导电材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。背侧金属层135和背侧金属过孔133也可以用作接地。在这种情况下，背侧金属层135和背侧金属过孔133可通过金属层115a、115b、115c和115d电连接到连接结构140的布线层142a和142b的接地。背侧金属层135的形状可以是主要覆盖第二包封剂132的上表面的平面，如图10B所示。背侧金属过孔133可以是具有预定长度的沟槽过孔，如图10B所示。在这种情况下，电磁波的所有传播路径可大体上被阻挡，使得电磁波屏蔽效果可以是更加优异的。然而，背侧金属层135和背侧金属过孔133的形状不限于此。也就是说，只要可获得电磁波屏蔽效果，背侧金属层135可利用多个板形成，并且开口可形成在背侧金属过孔133的中间以提供气体释放路径。
连接结构140可使半导体芯片120的连接焊盘122重新分布。另外，连接结构140可使半导体芯片120和无源组件125A1和125A2彼此电连接。半导体芯片120的具有各种功能的数十至数百的连接焊盘122可通过连接结构140重新分布，并可根据功能通过电连接结构170物理连接或电连接到外部。连接结构140可包括：第一绝缘层141a，设置在框架110和无源组件125A1和125A2的下方；第一布线层142a，设置在第一绝缘层141a的下表面上；第一连接过孔143a，贯穿第一绝缘层141a并将无源组件125A1和125A2与第一布线层142a彼此电连接；第二绝缘层141b，设置在第一绝缘层141a的下表面和半导体芯片120的有效表面上并覆盖第一布线层142a的至少部分；第二布线层142b，设置在第二绝缘层141b的下表面上；以及第二连接过孔143b，贯穿第二绝缘层141b、将第一布线层142a和第二布线层142b彼此电连接并将半导体芯片120的连接焊盘122和第二布线层142b彼此电连接。包括在连接结构140中的绝缘层、布线层和连接过孔的数量可大于图中所示的数量。
第一绝缘层141a的材料可以是绝缘材料。在这种情况下，含有诸如二氧化硅或氧化铝的无机填料141af的非感光绝缘材料(例如ABF)可用作绝缘材料。在这种情况下，可更有效地解决起伏问题和由开裂发生而引起的缺陷问题。此外，还可有效地解决由第一包封剂131的材料的渗出引起的无源组件125A1和125A2的电极暴露缺陷。也就是说，在包含无机填料141af的非感光绝缘材料用作第一绝缘层141a的情况下，可更有效地解决在简单地使用感光介电(PID)材料的情况下发生的问题。
感光介电(PID)材料可用作第二绝缘层141b。在这种情况下，可通过光过孔处理方法引入精细的节距，使得半导体芯片120的数十至数百万个连接焊盘122可如在通常情况下那样显著有效地重新分布。感光介电(PID)材料可包含或可不包含少量的无机填料。也就是说，可通过选择性地控制形成有用于重新分布无源组件125A1和125A2的第一布线层142a和第一连接过孔143a的第一绝缘层141a的材料和形成有用于重新分布半导体芯片120的连接焊盘122的第二布线层142b和第二连接过孔143b的第二绝缘层141b的材料，来获得更加优异的协同效应。
另一方面，如果需要，利用包含无机填料141af的非感光绝缘材料形成的第一绝缘层141a可利用多个层构成，利用感光介电(PID)材料形成的第二绝缘层141b可利用多个层构成，或者第一绝缘层和第二绝缘层两者可利用多个层构成。第二通孔110HB可贯穿利用非感光绝缘材料形成的第一绝缘层141a，在第一绝缘层141a利用多个层构成的情况下，第二通孔110HB可以贯穿多个层中的全部。
第一绝缘层141a的热膨胀系数(CTE)可小于第二绝缘层141b的热膨胀系数。原因在于：第一绝缘层141a包含无机填料141af。如果需要，第二绝缘层141b还可包含少量的无机填料(未示出)。在这种情况下，包含在第一绝缘层141a中的无机填料141af的量(wt％)可大于包含在第二绝缘层141b中的无机填料(未示出)的量(wt％)。因此，第一绝缘层141a的热膨胀系数(CTE)也可小于第二绝缘层141b的热膨胀系数。由于相对较大量的无机填料141af而导致第一绝缘层141a具有相对小的热膨胀系数(CTE)可因为热硬化收缩小而有利于防止翘曲，使得可如上所述更加有效地解决如上所述的起伏或开裂发生问题，并且还可更有效地解决无源组件125A1和125A2的电极暴露缺陷问题。
第一布线层142a可使无源组件125A1和125A2的电极重新分布，以将无源组件125A1和125A2的电极电连接到半导体芯片120的连接焊盘122。也就是说，第一布线层142a可用作重新分布层(RDL)。第一布线层142a的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一布线层142a可根据设计执行各种功能。例如，第一布线层142a可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等以外的诸如数据信号图案等的各种信号图案。另外，第一布线层142a可包括过孔焊盘等。由于设置有半导体芯片120的第二通孔110HB也贯穿第一绝缘层141a，因此第一布线层142a的下表面可与半导体芯片120的有效表面位于大体上相同的高度。也就是说，第一布线层142a的下表面可与半导体芯片120的有效表面共面。
第二布线层142b可使半导体芯片120的连接焊盘122重新分布，以将半导体芯片120的连接焊盘122电连接到电连接结构170。也就是说，第二布线层142b可用作重新分布层(RDL)。第二布线层142b的材料可以是诸如如上所述的铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第二布线层142b可根据设计执行各种功能。例如，第二布线层142b可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等以外的诸如数据信号图案等的各种信号图案。另外，第二布线层142b可包括过孔焊盘、电连接结构焊盘等。
第一连接过孔143a可将无源组件125A1和125A2与第一布线层142a彼此电连接。第一连接过孔143a可与无源组件125A1和125A2中的每个的电极物理地接触。也就是说，无源组件125A1和125A2可以是除了使用焊料凸块等的SMT型无源组件以外的嵌入式无源组件，以与第一连接过孔143a直接接触。第一连接过孔143a的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一连接过孔143中的每个可完全填充有导电材料，或者导电材料可沿着通路孔中的每个的壁形成。另外，第一连接过孔143a可具有锥形形状。
第二连接过孔143b可将形成在不同层上的第一布线层142a和第二布线层142b彼此电连接并还可将半导体芯片120的连接焊盘122与第二布线层142b彼此电连接。第二连接过孔143b可与半导体芯片120的连接焊盘122物理地接触。也就是说，半导体芯片120可在没有单独的凸块等的状态下以裸芯形状直接连接到连接结构140的第二连接过孔143b。类似地，第二连接过孔143b的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第二连接过孔143b中的每个可完全填充有导电材料。可选地，导电材料可沿着通路孔中的每个的壁形成。另外，第二连接过孔143b也可具有锥形形状。
背侧金属层135、背侧金属过孔133以及第一金属层115a、第二金属层115b、第三金属层115c和第四金属层115d可电连接到连接结构140的布线层142a和142b的接地(GND)。因此，在半导体封装件100安装在电子装置的主板等上的情况下，电磁波可通过背侧金属层135、背侧金属过孔133以及第一金属层115a、第二金属层115b、第三金属层115c和第四金属层115d被发射到主板的接地等。
钝化层150可保护连接结构140免受外部物理或化学损坏。钝化层150可具有使连接结构140的第二布线层142b的至少部分暴露的开口150v。形成在钝化层150中的开口150v的数量可以是数十到数千。钝化层150可包含绝缘树脂和无机填料，但是可不包含玻璃纤维。例如，钝化层150可利用ABF形成，但不限于此。
凸块下金属层160可提高电连接结构170的连接可靠性，以提高半导体封装件100的板级可靠性。凸块下金属层160可连接到连接结构140的通过钝化层150的开口暴露的第二布线层142b。可通过使用任意已知的导电材料(诸如金属)的任意已知金属化方法，以在钝化层150的开口150v中形成凸块下金属层160，但不限于此。
电连接结构170可以是用于将半导体封装件100物理连接和/或电连接到外部的构造。例如，半导体封装件100可通过电连接结构170安装在电子装置的主板上。电连接结构170可利用低熔点金属(诸如锡(Sn)或包括锡(Sn)的合金)形成。更具体地，电连接结构170中的每个可利用焊料等形成。然而，这仅仅是示例，电连接结构170中的每个的材料不具体限于此。电连接结构170中的每个可以是焊盘、焊球、引脚等。电连接结构170可形成为多层结构或单层结构。当电连接结构170形成为多层结构时，电连接结构170可包括铜(Cu)柱和焊料。当电连接结构170形成为单层结构时，电连接结构170可包括锡-银焊料或铜(Cu)。然而，这仅是示例，电连接结构170不限于此。电连接结构170的数量、间隔、设置形式等不受具体限制，而是可根据设计细节由本领域技术人员进行充分地变型。例如，电连接结构170可根据连接焊盘122的数量而按照数十至数千的数量设置，或者可按照数十至数千或更多或者数十至数千或更少的数量设置。
电连接结构170中的至少一个可设置在扇出区域中。扇出区域指的是除了设置有半导体芯片120的区域以外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进3D互连。另外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并且可具有价格竞争力。
另一方面，覆盖背侧金属层135的覆盖层180还可设置在第一包封剂131和/或第二包封剂132上以保护背侧金属层135。覆盖层180可包含绝缘树脂和无机填料150f，但是可不包含玻璃纤维。例如，覆盖层180可利用ABF形成，但不限于此。堆叠在半导体封装件100的上/下部分上的钝化层150和覆盖层180可包含彼此相同的材料，以用于控制由于对称效应引起的热膨胀系数(CTE)。
图11是示出在图9的半导体封装件中使用的面板的示例的示意性截面图。
参照图11，可使用具有大尺寸的面板500来制造根据示例性实施例的半导体封装件100。面板500的尺寸可以是普通晶圆的尺寸的两倍到四倍或更大。因此，可通过执行一次处理来制造较多数量的半导体封装件100。也就是说，可显著提高生产率。具体地，随着各个半导体封装件100的尺寸变大，与使用晶圆的情况相比，相对生产率可变高。面板500的每个单元部分可以是在下面将描述的制造方法中首先制备的框架110。在如上所述通过使用面板500执行一次处理来同时制造多个半导体封装件100之后，可通过已知的锯切工艺(例如切割工艺)等锯切多个半导体封装件100来获得单独的半导体封装件100。
图12A至图12E是示出制造图9的半导体封装件的工艺的示例的示意图。
参照图12A，可首先制备框架110。可通过使用上述面板500制备覆铜层压板(CCL)并使用CCL的铜箔通过已知的镀覆方法(诸如半加成工艺(SAP)或改性的半加成工艺(MSAP))形成金属层115a、115b、115c和115d来形成框架110。也就是说，金属层115a、115b、115c和115d中的每个可利用种子层和形成在种子层上并具有比种子层的厚度厚的厚度的导体层构成。此外，框架110可以是其中根据芯绝缘层111的材料而使用激光钻孔和/或机械钻孔、喷砂等形成第一通孔110HA1和110HA2以及初步的第二通孔110HB'的框架。接下来，可将第一粘合膜210附着到框架110的下表面，并且可将无源组件125A1和125A2分别设置在第一通孔110HA1和110HA2中。第一粘合膜210可以是本领域已知的带，但不限于此。
参照图12B，接下来，可使用第一包封剂131包封框架110和无源组件125A1和125A2。可通过层压b级绝缘膜然后使层压的绝缘膜硬化来形成第一包封剂131，或者也可通过施加液态绝缘材料并使绝缘材料硬化来形成第一包封剂131。然后，可除去第一粘合膜210。作为去除第一粘合膜210的方法，可使用机械方法。然后，可在使用ABF层压方法等除去第一粘合膜210所在的部分中形成第一绝缘层141a，可使用激光过孔处理方法形成通路孔，然后通过已知的镀覆方法(诸如半加成工艺(SAP)或改性的半加成工艺(MSAP))形成第一布线层142a和第一连接过孔143a。也就是说，第一布线层142a和第一连接过孔143a中的每一者可利用种子层和具有比种子层的厚度厚的厚度的导体层构成。接下来，可使用激光钻孔和/或机械钻孔、喷砂等形成贯穿第一包封剂131和第一绝缘层141a的第二通孔110HB。这里，第二金属层115b的侧表面与其中形成有第二通孔110HB的第一包封剂131的壁表面可大体上彼此共面。
参照图12C，接下来，可将第二粘合膜220附着到第一绝缘层141a的下表面，并且将半导体芯片120以面朝下的方式附着到通过第二通孔110HB暴露的第二粘合膜220。然后，可用第二包封剂132包封第一包封剂131和半导体芯片120。类似地，可通过层压b级磁性膜然后使层压的磁性膜硬化来形成第二包封剂132，或者也可通过施加液态磁性材料并使磁性材料硬化来形成第二包封剂132。然后，可将载体膜230附着到第二包封剂132。在一些情况下，在第二包封剂132可形成在载体膜230上之后，然后层压。接下来，为了进行处理，可上/下侧翻转制造的未完成模块，并且可以通过机械方法等分离和除去第二粘合膜220。
接下来，参照图12D，在通过层压感光介电(PID)材料等的方法在第一绝缘层141a和半导体芯片120的有效表面上形成第二绝缘层141b并通过光过孔处理方法形成通路孔之后，类似地，可通过已知的镀覆方法形成第二布线层142b和第二连接过孔143b，使得可形成连接结构140。第二布线层142b和第二连接过孔143b中的每一者也可利用种子层和导体层构成。此后，可通过本领域已知的层压方法或涂覆方法在连接结构140上形成钝化层150。然后，可分离并除去载体膜230。
接下来，参照图12E，可使用激光钻孔等形成贯穿第一包封剂131和第二包封剂132的通路孔133v。另外，可使用激光钻孔等在钝化层150中形成使连接结构140的第二布线层142b的至少部分暴露的开口150v。然后，可通过已知镀覆方法形成背侧金属过孔133和背侧金属层135。背侧金属过孔133和背侧金属层135中的每一者也可利用种子层和导体层构成。此外，可通过镀覆方法形成凸块下金属层160。凸块下金属层160中的每个也可利用种子层和导体层构成。接下来，可在第二包封剂132上形成覆盖层180，可在凸块下金属层160上形成电连接结构170，使得可制造根据上述示例性实施例的半导体封装件100。
在使用图11的面板500等的情况下，可通过一次执行一系列处理来制造多个半导体封装件100。此后，可通过切割方法等获得半导体封装件100中的每个。
图13是示出在图9的半导体封装件的第二包封剂中使用电磁波吸收材料的情况下的电磁波干扰的示意性截面图。
参照图13，在根据示例性实施例的半导体封装件100中，第二包封剂132可包含电磁波吸收材料，反射行进的EMI噪声可被第二包封剂132吸收以贯穿接地(GND)，使得可除去易受EMI影响的部分。也就是说，在仅仅通过金属层115a、115b、115c和115d、背侧金属层135和背侧金属通孔133屏蔽电磁波的情况下，EMI噪声可在半导体封装件100中连续地行进，结果EMI噪声可能会通过EMI屏蔽性能最弱的部分发射，从而影响该部分周围的器件。然而，在根据示例性实施例的半导体封装件100中，可有效地解决该问题。
图14是示出在图9的半导体封装件应用到电子装置时显著减小安装面积的情况的示意性平面图。
参照图14，近来，随着移动设备1100A和1100B的显示器的尺寸增大，增大电池的容量的必要性已经增加。随着电池的容量的增大，由移动设备中的电池1180占据的面积已经增大，因而已经需要减小诸如主板的印刷电路板1101的尺寸。因此，安装组件的面积已经减小，使得由包括PMIC和无源组件的模块1150所占据的面积已经持续地减小。这里，在使用根据示例性实施例的半导体封装件100作为模块1150的情况下，模块1150的尺寸可显著减小，且可如此有效地使用如上所述的减小面积。
如以上所阐述的，根据本公开中的示例性实施例，可提供一种半导体封装件，其中可显著减小半导体芯片和无源组件的安装面积，可显著减小半导体芯片和无源组件之间的电路径，并且可有效地减小电磁干扰(EMI)。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可进行修改和变型。

Claims (16)

1.一种半导体封装件，所述半导体封装件包括：
框架，包括彼此分开的第一通孔和第二通孔；
无源组件，设置在所述第一通孔中；
半导体芯片，设置在所述第二通孔中并具有设置有连接焊盘的有效表面和与所述有效表面背对的无效表面；
第一包封剂，覆盖所述无源组件的至少部分并填充所述第一通孔的至少部分，并且覆盖所述框架的上表面和面向所述无源组件的壁表面；
第二包封剂，覆盖所述半导体芯片的至少部分并填充所述第二通孔的至少部分，并且覆盖所述第一包封剂；以及
连接结构，设置在所述框架、所述无源组件和所述半导体芯片的有效表面上，并包括电连接到所述无源组件和所述半导体芯片的所述连接焊盘的布线层，
其中，所述第二包封剂的电磁波吸收率比所述第一包封剂的电磁波吸收率高，并且
其中，所述第一包封剂的部分直接设置在所述第二包封剂与所述框架的所述上表面之间。
2.根据权利要求1所述的半导体封装件，其中，所述第二包封剂包含磁性材料。
3.根据权利要求1所述的半导体封装件，其中，所述第二包封剂包含磁性颗粒和粘合剂树脂。
4.根据权利要求3所述的半导体封装件，其中，所述磁性颗粒是包含选自利用铁、硅、铬、铝和镍构成的组中的任一种或更多种的金属颗粒。
5.根据权利要求3所述的半导体封装件，其中，所述磁性颗粒包含选自利用Mn-Zn基铁氧体、Ni-Zn基铁氧体、Ni-Zn-Cu基铁氧体、Mn-Mg基铁氧体、Ba基铁氧体、Li基铁氧体构成的组中的任一种或更多种。
6.根据权利要求1所述的半导体封装件，其中，所述第一包封剂是非导电的，所述第二包封剂是导电的。
7.根据权利要求1所述的半导体封装件，其中，所述第二包封剂覆盖设置在所述第一通孔中的所述无源组件。
8.根据权利要求1所述的半导体封装件，其中，所述框架包括：芯绝缘层；第一金属层，设置在所述芯绝缘层的形成有所述第一通孔的第一壁表面上并围绕所述无源组件；第二金属层，设置在所述芯绝缘层的形成有所述第二通孔的第二壁表面上并围绕所述半导体芯片；以及第三金属层和第四金属层，分别设置在所述芯绝缘层的下表面和上表面上，并且
所述第一金属层和所述第二金属层连接到所述第三金属层和所述第四金属层。
9.根据权利要求8所述的半导体封装件，所述半导体封装件还包括：
背侧金属层，设置在所述第二包封剂上以覆盖所述无源组件和所述半导体芯片的无效表面；以及
背侧金属过孔，贯穿所述第一包封剂和所述第二包封剂并将所述背侧金属层连接到所述第四金属层。
10.根据权利要求9所述的半导体封装件，其中，所述背侧金属过孔是具有预定长度的沟槽过孔。
11.根据权利要求9所述的半导体封装件，所述半导体封装件还包括设置在所述第二包封剂上并覆盖所述背侧金属层的覆盖层。
12.根据权利要求9所述的半导体封装件，其中，所述背侧金属层、所述背侧金属过孔和所述第一金属层至所述第四金属层电连接到所述连接结构的布线层的接地。
13.根据权利要求1所述的半导体封装件，其中，所述连接结构包括：第一绝缘层；第二绝缘层，设置在比所述第一绝缘层低的高度；第一布线层和第二布线层，分别设置在所述第一绝缘层的下表面和所述第二绝缘层的下表面上；以及第一连接过孔和第二连接过孔，分别贯穿所述第一绝缘层和所述第二绝缘层，并且
所述第二通孔还贯穿所述第一绝缘层。
14.根据权利要求13所述的半导体封装件，其中，所述第一通孔的底表面是所述第一绝缘层的上表面，所述第二通孔的底表面是所述第二绝缘层的上表面。
15.根据权利要求13所述的半导体封装件，其中，所述第一布线层的下表面与所述半导体芯片的有效表面大体上共面。
16.根据权利要求13所述的半导体封装件，其中，所述第一绝缘层包含非感光绝缘材料，所述第二绝缘层包含感光介电材料。
CN201910287858.3A 2018-07-05 2019-04-11 半导体封装件 Active CN110690198B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180078236A KR102098592B1 (ko) 2018-07-05 2018-07-05 반도체 패키지
KR10-2018-0078236 2018-07-05

Publications (2)

Publication Number Publication Date
CN110690198A CN110690198A (zh) 2020-01-14
CN110690198B true CN110690198B (zh) 2023-05-23

Family

ID=69102294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910287858.3A Active CN110690198B (zh) 2018-07-05 2019-04-11 半导体封装件

Country Status (4)

Country Link
US (1) US10643956B2 (zh)
KR (1) KR102098592B1 (zh)
CN (1) CN110690198B (zh)
TW (1) TWI709199B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923417B2 (en) * 2017-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out package with 3D magnetic core inductor
KR20190140160A (ko) * 2018-06-11 2019-12-19 삼성전자주식회사 반도체 패키지
KR102514042B1 (ko) * 2018-08-01 2023-03-24 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11018083B2 (en) * 2019-07-17 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
TWI720839B (zh) * 2020-03-09 2021-03-01 南茂科技股份有限公司 晶片封裝結構及其製造方法
CN112164677A (zh) * 2020-08-25 2021-01-01 珠海越亚半导体股份有限公司 一种线路预排布散热嵌埋封装结构及其制造方法
CN116209134A (zh) 2021-11-30 2023-06-02 鹏鼎控股(深圳)股份有限公司 电路板总成及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002043135A1 (en) * 2000-11-22 2002-05-30 Niigata Seimitsu Co., Ltd. Semiconductor device and its manufacturing method
CN106538086A (zh) * 2014-04-18 2017-03-22 汉高股份有限及两合公司 电磁干扰屏蔽组合物及其应用方法
KR20170121671A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234250B (en) 2004-02-24 2005-06-11 Stack Devices Corp Semiconductor packaging element capable of avoiding electromagnetic interference and its manufacturing method
US8952489B2 (en) * 2012-10-09 2015-02-10 Infineon Technologies Ag Semiconductor package and method for fabricating the same
US10157855B2 (en) * 2015-06-03 2018-12-18 Advanced Semiconductor Engineering, Inc. Semiconductor device including electric and magnetic field shielding
JP6407186B2 (ja) 2016-03-23 2018-10-17 Tdk株式会社 電子回路パッケージ
US9972579B1 (en) * 2016-11-16 2018-05-15 Tdk Corporation Composite magnetic sealing material and electronic circuit package using the same
KR20170112363A (ko) 2016-03-31 2017-10-12 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US9875970B2 (en) * 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101999608B1 (ko) 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
JP2018107370A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置
KR102061564B1 (ko) * 2018-05-04 2020-01-02 삼성전자주식회사 팬-아웃 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002043135A1 (en) * 2000-11-22 2002-05-30 Niigata Seimitsu Co., Ltd. Semiconductor device and its manufacturing method
CN106538086A (zh) * 2014-04-18 2017-03-22 汉高股份有限及两合公司 电磁干扰屏蔽组合物及其应用方法
KR20170121671A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
KR20200005051A (ko) 2020-01-15
US20200013727A1 (en) 2020-01-09
CN110690198A (zh) 2020-01-14
TWI709199B (zh) 2020-11-01
KR102098592B1 (ko) 2020-04-08
US10643956B2 (en) 2020-05-05
TW202006904A (zh) 2020-02-01

Similar Documents

Publication Publication Date Title
CN110277381B (zh) 半导体封装件及其制造方法
US10256192B2 (en) Fan-out semiconductor package
CN110690198B (zh) 半导体封装件
CN110707416B (zh) 天线基板和包括天线基板的天线模块
CN110896068B (zh) 半导体封装件及用于安装半导体封装件的板
US11075193B2 (en) Semiconductor package
US11158616B2 (en) Semiconductor package with first and second encapsulants
CN111146188B (zh) 半导体封装件
CN110556364B (zh) 半导体封装件
US20190131252A1 (en) Fan-out semiconductor package
TWI677946B (zh) 半導體封裝及製造半導體封裝的方法
KR102109570B1 (ko) 반도체 패키지 실장 기판
CN110858570B (zh) 半导体封装件和包括该半导体封装件的天线模块
CN111244079A (zh) 封装件模块
CN111199964B (zh) 封装模块
CN111199950B (zh) 扇出型半导体封装件
US11251133B2 (en) Substrate having electronic component embedded therein

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant