CN111146161A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN111146161A
CN111146161A CN201911042124.5A CN201911042124A CN111146161A CN 111146161 A CN111146161 A CN 111146161A CN 201911042124 A CN201911042124 A CN 201911042124A CN 111146161 A CN111146161 A CN 111146161A
Authority
CN
China
Prior art keywords
layer
semiconductor package
disposed
redistribution
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911042124.5A
Other languages
English (en)
Inventor
朴正洙
河京武
李智贤
李斗焕
崔正坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111146161A publication Critical patent/CN111146161A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供一种半导体封装件，所述半导体封装件包括：连接结构，包括第一绝缘层、设置在所述第一绝缘层上的第一重新分布层以及贯穿所述第一绝缘层并且连接到所述第一重新分布层的第一连接过孔；半导体芯片，设置在所述连接结构上；包封剂，覆盖所述半导体芯片的至少一部分；第二绝缘层，设置在所述包封剂上；第二重新分布层，包括设置在所述包封剂上的信号线；以及散热层，设置在所述包封剂上并且与所述信号线电绝缘。

Description

半导体封装件
本申请要求于2018年11月5日在韩国知识产权局提交的第10-2018-0134614号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种半导体封装件，并且更具体地，涉及一种电连接结构可延伸到设置有半导体芯片的区域的外部的扇出型半导体封装件。
背景技术
近来，与半导体芯片相关的技术开发中的重要趋势是减小半导体芯片的尺寸。因此，在封装技术的领域中，随着对于小尺寸的半导体芯片等的需求的快速增加，需要实现在包括多个引脚的同时具有紧凑尺寸的半导体封装件。
被提出满足如上所述的技术要求的一种类型的半导体封装技术是扇出型半导体封装件。这种扇出型封装件具有紧凑的尺寸，并且可通过使电连接结构重新分布到设置有半导体芯片的区域的外部来实现多个引脚。
此外，近来，需要扇出型封装件改善高级应用处理器(AP)中所需的散热特性。
发明内容
本公开的一方面可提供一种半导体封装件，所述半导体封装件具有散热层，在散热特性方面是优异的并且不影响布线结构的信号线。
根据本公开的一方面，一种半导体封装件可包括：连接结构，包括第一绝缘层、设置在所述第一绝缘层上的第一重新分布层以及贯穿所述第一绝缘层并且连接到所述第一重新分布层的第一连接过孔；半导体芯片，设置在所述连接结构上；包封剂，覆盖所述半导体芯片的至少一部分；第二绝缘层，设置在所述包封剂上；第二重新分布层，包括设置在所述包封剂上的信号线；以及第一散热层，设置在所述包封剂上并且与所述信号线电绝缘。
所述第二重新分布层和所述第一散热层可设置在所述第二绝缘层中。
所述第一散热层可设置在所述第二重新分布层上。
所述第一散热层可嵌入在所述第二绝缘层中，并且所述第一散热层的上表面可从所述第二绝缘层暴露。
所述第二重新分布层的一部分可设置在所述第一散热层和所述半导体芯片在厚度方向上重叠的区域中。
所述第二重新分布层可包括接地线，并且所述第一散热层可电连接到所述接地线。
所述第一散热层和所述接地线可通过贯穿所述第二绝缘层的连接过孔彼此连接。
所述第一散热层可具有板形状。
所述第二重新分布层的一部分可以是从所述第二绝缘层暴露的暴露区域。
所述半导体封装件还可包括设置在所述第二重新分布层的所述暴露区域上的表面处理层。
当从上方观察时，所述第二重新分布层的所述暴露区域可被所述第一散热层围绕。
当从上方观察时，所述第二重新分布层的所述暴露区域可具有彼此间隔开的多个图案。
所述第一散热层可包括多个散热过孔。
所述半导体封装件还可包括设置在所述连接结构下方的第二散热层。
所述半导体封装件还可包括钝化层，所述钝化层设置在所述连接结构的下方并且包埋所述第一重新分布层。所述第二散热层嵌入在所述钝化层中，并且所述第二散热层的下表面从所述钝化层暴露。
所述半导体封装件还可包括凸块下金属凸块，所述凸块下金属凸块贯穿所述钝化层并且连接到所述连接结构的所述第一重新分布层。
当从下方观察时，所述凸块下金属凸块可被所述第二散热层围绕。
所述半导体封装件还可包括框架，所述框架设置在所述连接结构上并且包括通孔，所述半导体芯片设置在所述通孔中。
所述框架可包括布线过孔，所述布线过孔使所述第一重新分布层和所述第二重新分布层彼此连接。
根据本公开的一方面，一种半导体封装件可包括：半导体芯片，具有连接焊盘；框架，包括通孔，所述半导体芯片设置在所述通孔中；包封剂，覆盖所述半导体芯片的一部分和所述框架的一部分，并且填充在所述通孔的一部分中；连接结构，所述框架和所述半导体芯片设置在所述连接结构上，所述连接结构包括交替设置的第一绝缘层和第一重新分布层、分别贯穿所述第一绝缘层并且使所述第一重新分布层和所述连接焊盘彼此连接的第一连接过孔；钝化层，设置在所述第一绝缘层中的最下面一个第一绝缘层上，包埋所述第一重新分布层中的最下面一个第一重新分布层，并且具有使所述第一重新分布层中的所述最下面一个第一重新分布层的一部分暴露的开口；第二重新分布层，设置在所述包封剂上；第二绝缘层，设置在所述包封剂上并且包埋所述第二重新分布层；以及散热层，嵌入在所述第二绝缘层或所述钝化层中的一者中，并且具有从所述第二绝缘层或所述钝化层中的所述一者暴露的表面。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将被更清楚地理解，其中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌入在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出半导体封装件的示例的示意性截面图；
图10至图11B是图9的半导体封装件当从上方观察时的平面图，并且示出了作为主要组件的散热层；以及
图12至图17示出了根据变型示例的半导体封装件。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到将在下面描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括被指定为根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，并且还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板个人计算机(PC)、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，印刷电路板1110(诸如，主板等)可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或电连接到印刷电路板1110。此外，可物理连接或电连接到印刷电路板1110或者可不物理连接或电连接到印刷电路板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件(例如，半导体封装件100)，但不限于此。电子装置不必限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不被使用，而可被封装并且在封装状态下在电子装置等中使用。
这里，就电连接而言，由于半导体芯片与电子装置的主板之间的电路宽度的差异的存在，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照附图，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及钝化层2223(诸如，氧化物膜、氮化物膜等)，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少一部分。在这种情况下，由于连接焊盘2222非常小，因此难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接结构2240，以使连接焊盘2222重新分布。连接结构2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接结构2240的钝化层2250，可形成开口2251，并且可形成凸块下金属凸层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属凸层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可以以低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件的形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有大的空间局限性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑的尺寸的半导体芯片。此外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌入在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5和图6，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2301重新分布，并且在扇入型半导体封装件2200安装在印刷电路板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，扇入型半导体封装件2200可嵌入在单独的印刷电路板2302中，在扇入型半导体封装件2200嵌入在印刷电路板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的印刷电路板上并随后通过封装工艺安装在电子装置的主板上，或者扇入型半导体封装件可在扇入型半导体封装件嵌入在印刷电路板中的状态下在电子装置的主板上安装和使用。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接结构2140重新分布到半导体芯片2120的外部。这里，还可在连接结构2140上形成钝化层2150，并且还可在钝化层2150的开口中形成凸块下金属凸层2160。还可在凸块下金属凸层2160上形成焊球2170。半导体芯片2120可以是包括主体2121、连接焊盘2122等的集成电路(IC)。连接结构2140可包括：绝缘层2141；布线层2142，形成在绝缘层2141上；以及过孔2143，使连接焊盘2122和布线层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上(如下所述)。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接结构2140，连接结构2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到位于半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的印刷电路板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用印刷电路板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
此外，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的封装技术，并且是与印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
在下文中，将参照附图描述新结构的半导体封装件，所述新结构能够显著减小半导体芯片和无源组件的安装面积、能够显著减小半导体芯片与无源组件之间的电路径、能够显著减少诸如起伏或裂纹的工艺缺陷以及能够通过激光钻孔加工而使无源组件的电极与连接过孔容易地连接。
图9是示出半导体封装件的示例的示意性截面图。图10至图11B是图9的半导体封装件当从上方观察时的平面图，并且示出了作为主要组件的散热层。图12至图17示出了根据变型示例的半导体封装件。
首先，参照图9和图10，根据示例的半导体封装件100可包括连接结构140、半导体芯片120、包封剂130、绝缘层190、重新分布层182和散热层191。除了上述组件之外，半导体封装件100还可包括框架110、钝化层150、凸块下金属凸块160、电连接金属件170等。
作为附加组件的框架110可根据积层(build-up layer)111a和111b的特定材料来提高半导体封装件100的刚性，并且用于确保包封剂130的厚度的一致性。框架110可具有贯穿积层111a和111b的通孔110H。半导体芯片120可设置在通孔110H中，并且如有需要，无源组件(未示出)也可一起设置在通孔110H中。通孔110H可形成为使得其壁表面围绕半导体芯片120，但不必限于此。除了积层111a和111b之外，框架110可包括布线层112a、112b和112c以及布线过孔113a和113b，并且因此可用作连接结构。在这种情况下，布线层112a、112b和112c以及布线过孔113a和113b可用作电连接构件。如有需要，可设置具有能够提供另一种类型的竖直电连接路径的电连接构件的连接结构来代替框架110。
框架110可包括：第一积层111a，与连接结构140接触；第一布线层112a，与连接结构140接触并且嵌入在第一积层111a中；第二布线层112b，设置在第一积层111a的与第一积层111a的嵌入有第一布线层112a的一个表面相对的另一表面上；第二积层111b，设置在第一积层111a上，并且覆盖第二布线层112b的至少一部分；以及第三布线层112c，设置在第二积层111b的与第二积层111b的嵌入有第二布线层112b的一个表面相对的另一表面上。第一布线层112a和第二布线层112b可通过贯穿第一积层111a的第一布线过孔113a彼此电连接，第二布线层112b和第三布线层112c可通过贯穿第二积层111b的第二布线过孔113b彼此电连接。第一布线层112a、第二布线层112b和第三布线层112c可通过连接结构140的第一重新分布层142a和142b电连接到半导体芯片120的连接焊盘122。
积层111a和111b中的每者的材料不受具体限制。例如，可使用绝缘材料作为积层111a和111b的材料。在这种情况下，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合的树脂(例如，ABF(Ajinomoto Build-upFilm)等)可用作绝缘材料。可选地，热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(玻璃布或玻璃织物)的芯材料中的材料(例如，半固化片等)也可用作绝缘材料。
布线层112a、112b和112c可以与布线过孔113a和113b一起提供半导体封装件100的竖直电连接路径，并且可用于使连接焊盘122重新分布。布线层112a、112b和112c中的每者的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。布线层112a、112b和112c可根据它们相应层的设计执行各种功能。例如，布线层112a、112b和112c可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案(诸如，数据信号图案等)。此外，布线层112a、112b和112c可包括过孔焊盘(via pad)、电连接金属焊盘等。布线层112a、112b和112c可通过已知的镀覆工艺形成，并且均可包括种子层和导体层。
布线层112a、112b和112c中的每者的厚度可大于第一重新分布层142a和142b中的每者的厚度。具体地，框架110可具有比半导体芯片120的厚度大的厚度，并且为了保持刚性，可选择半固化片等作为积层111a和111b中的每者的材料。因此，形成的布线层112a、112b和112c中的每者的厚度可相对厚。另一方面，连接结构140可能需要精细的电路和高密度的设计，并且感光介电(PID)材料可被选择作为第一绝缘层141a和141b中的每者的材料。因此，形成的第一重新分布层142a和142b中的每者的厚度可相对薄。
第一布线层112a可凹入到第一积层111a中。如上所述，在第一布线层112a凹入到第一积层111a中使得第一积层111a的与连接结构140接触的表面和第一布线层112a的与连接结构140接触的表面之间具有台阶的情况下，当半导体芯片120和框架110利用包封剂130包封时，可防止形成材料渗入而污染第一布线层112a的现象。
布线过孔113a和113b可使形成在不同层上的布线层112a、112b和112c彼此电连接，从而在框架110中形成电路径。布线过孔113a和113b中的每者的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。布线过孔113a和113b中的每者也可以是使用金属材料填充的填充型过孔，并且也可以是金属材料沿着通路孔的壁表面而形成的共形型过孔。此外，布线过孔中的每者可具有锥形形状。布线过孔113a和113b也可通过镀覆工艺形成，并且均可包括种子层和导体层。
当形成用于第一布线过孔113a的孔时，第一布线层112a的焊盘中的一些焊盘可用作阻挡件，因此在工艺中可能有利的是：第一布线过孔113a具有上表面的宽度比下表面的宽度大的锥形形状。在这种情况下，第一布线过孔113a可以与第二布线层112b的焊盘图案一体化。此外，当形成用于第二布线过孔113b的孔时，第二布线层112b的焊盘中一些焊盘可用作阻挡件，因此在工艺中可能有利的是：第二布线过孔113b具有上表面的宽度比下表面的宽度大的锥形形状。在这种情况下，第二布线过孔113b可以与第三布线层112c的焊盘图案一体化。
此外，尽管在附图中未示出，但如有需要，还可在框架110的通孔110H的壁表面上设置金属层(未示出)，以阻挡电磁波或散热，并且金属层(未示出)可围绕半导体芯片120。
半导体芯片120可以是在单个芯片中集成数量为数百至数百万或更多个的元件而设置的集成电路(IC)。在这种情况下，IC可以是例如诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器、微控制器等的应用处理器芯片，但不限于此。例如，IC还可以是诸如电力管理IC(PMIC)、易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等的存储器芯片或诸如模拟数字转换器、专用IC(ASIC)等的逻辑芯片。
半导体芯片120可以是没有形成单独的凸块或布线层的处于裸态的集成电路。然而，半导体芯片120不限于此，而是如有需要还可以是封装型的IC。集成电路可在有效晶圆的基础上形成。在这种情况下，半导体芯片120的主体121的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体121上。连接焊盘122可将半导体芯片120电连接到其他组件。连接焊盘122中的每个连接焊盘的材料可以是诸如铝(Al)等的金属材料，而没有具体限制。使连接焊盘122敞开的钝化层123可形成在主体121上，并且可以是氧化物膜、氮化物膜等或者氧化物膜和氮化物膜的双层。还可在其他需要的位置设置绝缘层(未示出)等。此外，半导体芯片120的其上设置有连接焊盘122的表面可以是有效表面，并且半导体芯片120的与有效表面相对的表面可以是无效表面。在这种情况下，当钝化层123形成在半导体芯片120的有效表面上时，半导体芯片120的有效表面可基于钝化层123的最低表面确定位置关系。
包封剂130可覆盖半导体芯片120的至少一部分，并且可如图所示包封框架110和半导体芯片120。此外，包封剂130可填充通孔110H的至少一部分。包封剂130可包括绝缘材料，并且绝缘材料可以是绝缘树脂或包括无机填料和绝缘树脂的材料，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、将增强材料(诸如，无机填料)浸在热固性树脂或热塑性树脂中的树脂(诸如，ABF(Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT)树脂)等。此外，可使用诸如环氧模塑料(EMC)的模制材料，并且如有需要，还可使用感光介电材料(即，感光包封剂(PIE))。如有需要，还可使用绝缘树脂(诸如，热固性树脂或热塑性树脂)浸在无机填料和/或诸如玻璃纤维(玻璃布或玻璃织物)的芯材料中的材料作为绝缘材料。
连接结构140可使半导体芯片120的连接焊盘122重新分布。半导体芯片120的具有各种功能的数十至数百个连接焊盘122可通过连接结构140重新分布，并且可根据功能通过电连接金属件170物理连接和/或电连接到外部。连接结构140可包括：第一绝缘层141a和141b；第一重新分布层142a和142b，设置在第一绝缘层141a和141b上；以及第一连接过孔143a和143b，贯穿第一绝缘层141a和141b，并且使连接焊盘122与第一重新分布层142a和142b彼此电连接。连接结构140的组件可多于或少于在附图中所示的组件。
可使用绝缘材料作为第一绝缘层141a和141b中的每者的材料。在这种情况下，绝缘材料可以是感光介电(PID)材料。在这种情况下，还可通过有利于精细的电路和高密度的设计的光过孔引入精细的节距，使得半导体芯片120的数百至数百万个连接焊盘122可非常有效地重新分布。第一绝缘层141a和141b可彼此结合，或者也可具有不清楚的边界。
第一重新分布层142a和142b可使半导体芯片120的连接焊盘122重新分布，以将连接焊盘122电连接到电连接金属件170。第一重新分布层142a和142b中的每者的材料也可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。第一重新分布层142a和142b还可根据其设计执行各种功能。例如，第一重新分布层142a和142b可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案(诸如，数据信号图案等)。此外，第一重新分布层142a和142b可包括过孔焊盘、电连接金属焊盘等。
第一连接过孔143a和143b可使形成在不同层上的第一重新分布层142a和142b彼此电连接，并且还可将半导体芯片120的连接焊盘122电连接到第一重新分布层142a和142b。当半导体芯片120是裸片时，第一连接过孔143a可以与连接焊盘122物理接触。类似地，第一连接过孔143a和143b中的每者的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。第一连接过孔143a和143b中的每者还可以是利用金属材料填充的填充型过孔，并且也可以是金属材料沿着通路孔的壁表面形成的共形型过孔。此外，第一连接过孔143a和143b中的每者可具有在与布线过孔113a和113b的方向相反的方向上的锥形形状。第一连接过孔143a和143b还可通过镀覆工艺形成，并且均可包括种子层和导体层。
钝化层150可被另外构造为保护连接结构140免受外部物理损坏或化学损坏。钝化层150可包括热固性树脂。例如，钝化层150可利用ABF形成，但不限于此。钝化层150可具有使第一重新分布层142b的至少一部分敞开的开口。开口可按照数十至数千的数量设置，并且也可按照数十至数千或更多的数量或者数十至数千或更少的数量设置。
凸块下金属凸块160也可以是附加构造，并且可改善电连接金属件170的连接可靠性，以改善根据示例的扇出型半导体封装件100的板级可靠性。凸块下金属凸块160可按照数十至数千的数量设置，并且也可按照数十至数千或更多的数量或者数十至数千或更少的数量设置。凸块下金属凸块160中的每个可连接到第一重新分布层142b的形成在开口中并且敞开的部分。凸块下金属凸块160可通过已知的金属化方法使用金属形成，但不限于此。
电连接金属件170也可以是附加构造，并且可将半导体封装件100物理连接和/或电连接到外部。例如，半导体封装件100可通过电连接金属件170安装在电子装置的主板上。电连接金属件170可利用低熔点的金属(例如，锡(Sn)或包含锡(Sn)的合金)形成。更具体地，电连接金属件170可利用焊料等形成。然而，这仅是示例，并且电连接金属件170中的每个电连接金属件的材料不具体局限于此。
电连接金属件170中的每个电连接金属件可以是焊盘、焊球、引脚等。电连接金属件170可形成为多层结构或单层结构。当电连接金属件170形成为多层结构时，电连接金属件170可包括铜(Cu)柱和焊料。当电连接金属件170形成为单层结构时，电连接金属件170可包括锡-银焊料或铜(Cu)。然而，这仅是示例，并且电连接金属件170不限于此。电连接金属件170的数量、间距、布置形式等不受具体限制，而是可由本领域技术人员根据设计细节进行充分修改。例如，根据连接焊盘122的数量，电连接金属件170可按照数十至数千的数量设置，或者也可按照数十至数千或更多的数量或者数十至数千或更少的数量设置。
电连接金属件170中的至少一个可设置在扇出区域中。扇出区域是除了设置有半导体芯片120的区域之外的区域。扇出型封装件可具有比扇入型封装件的可靠性大的可靠性，可实现多个I/O端子，并且可易于执行3D互连。此外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造成具有小的厚度，并且可具有价格竞争力。
设置在包封剂130上的第二绝缘层190可被构造为保护背侧结构180免受外部物理损坏或化学损坏。这里，背侧结构180可包括第二重新分布层182和贯穿包封剂130的连接过孔183。具体地，例如，第二重新分布层182可设置在包封剂130上，并且可设置在第二绝缘层190中。第二重新分布层182可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。第二重新分布层182可根据设计执行各种功能。例如，第二重新分布层182可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案(诸如，数据信号图案等)。此外，第二重新分布层182可包括过孔焊盘、布线焊盘、电连接金属焊盘等。
连接过孔183可贯穿包封剂130，并且可使第二重新分布层182和框架110的第三布线层112c彼此电连接。连接过孔183中的每个连接过孔也可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。背侧连接过孔183中的每个可以是使用金属材料填充的填充型过孔，并且也可以是金属材料沿着通路孔的壁表面而形成的共形型过孔。此外，背侧连接过孔183中的每个可具有在与布线过孔113a和113b的渐缩的方向相同的方向上渐缩的锥形形状。
第二绝缘层190可包括热固性树脂。例如，第二绝缘层190可利用ABF形成，但不限于此。第二绝缘层190可具有使第二重新分布层182的一部分暴露的开口。这样的开口可按照数十至数千的数量设置，并且也可按照数十至数千或更多的数量或者数十至数千或更少的数量设置。如有需要，可在第二重新分布层182的暴露区域的表面(未被第二绝缘层190覆盖并且通过开口暴露)上形成表面处理层184，并且表面处理层184可以是诸如镍(Ni)/金(Au)的已知镀覆层。
散热层191可设置在包封剂130上，并且可如图所示地设置在第二绝缘层190中。散热层191可设置在第二重新分布层182上方，并且还可嵌入在第二绝缘层190中且散热层191的上表面可暴露到第二绝缘层190的外部，从而改善散热效果。可使用任意材料作为散热层191的材料，只要其是具有高导热性的材料即可，并且例如，可使用金属(诸如，Ag、Cu和Ni)、包含金属(诸如，Ag、Cu和Ni)或碳成分的材料、这些材料的复合物等。在这种情况下，散热层191可具有板形状或与板类似的形状。此外，第二重新分布层182的一部分可设置在散热层191和半导体芯片120在厚度方向上重叠的区域中。
在本示例性实施例中，散热层191可与第二重新分布层182的信号线S电绝缘。因此，散热层191可在不影响第二重新分布层182的信号线S的情况下执行散热功能。此外，与传统的另外设置的散热装置(例如，散热粘合层、散热器等)不同，散热层191可嵌入在第二绝缘层190中并且也可设置在第二绝缘层190的虚设区域中。因此，可在没有附加散热结构的情况下实现有效的散热效率，并且可减小半导体封装件100的厚度。这里，第二绝缘层190的虚设区域可指未设置信号线、接地线、电力线等的区域，并且散热层191可改善半导体封装件100的空间效率。
图10示出了散热层191和第二重新分布层182的暴露区域的布置形式，这是基于表面处理层184形成在所述暴露区域中的状态。如上所述，散热层191可被设置为与第二重新分布层182的暴露区域间隔开，并且还可与第二重新分布层182的信号线S电绝缘。在这种情况下，第二重新分布层182的暴露区域(被表面处理层184覆盖)当从上方观察时可具有彼此间隔开的多个图案形状。此外，可如图11A和图11B中所示修改散热层191和第二重新分布层182，以更有效地使用设置有散热层191的空间。具体地，当从上方观察时，第二重新分布层182的暴露区域可具有被散热层191围绕的形式，为此，散热层191可具有通孔H，第二重新分布层182的暴露区域(被表面处理层184覆盖)设置在通孔H中。
根据图12中所示的变型示例的半导体封装件可包括在第二重新分布层182中包括的接地线G与散热层191的连接关系。具体地，散热层191可电连接到接地线G，并且还可物理连接到接地线G。对于这样的电连接和物理连接，散热层191和接地线G可通过贯穿第二绝缘层190的连接过孔192彼此连接。如在本示例性实施例中，散热层191可连接到接地线G，从而进一步改善散热性能并且进一步有效地保护半导体芯片120等免受电磁波干扰。
此外，上述示例性实施例示出了散热层191具有板形状的示例，但可修改散热层191的形状。如图13和图14中所示，散热层193可具有多个散热过孔的形状，其中，图14是图13的半导体封装件当从上方观察时的平面图并且示出了作为主要组件的散热层。
将参照图15以及图16A和图16B描述在封装件下方设置附加散热层的示例，其中，图16A和图16B是图15的半导体封装件当从下方观察时的平面图并且示出了作为主要组件的附加散热层。如图15以及图16A和图16B中所示，可在连接结构140的下方设置附加散热层195，结果，可进一步改善封装件的散热效率。附加散热层195可嵌入在设置在连接结构140下方的钝化层150中，以改善散热性能，并且附加散热层195的下表面可从钝化层150暴露。与上部散热层191类似，附加散热层195可设置在虚设区域中，而不连接到连接结构140的第一重新分布层142a和142b、凸块下金属凸块160等。在这种情况下，如图16A中所示，当从下方观察时，凸块下金属凸块160可具有被附加散热层195围绕的形式。可选地，如图16B中所示，附加散热层195可设置在钝化层150的中心处，并且凸块下金属凸块160可设置在钝化层150的外周部分上。
将描述图17的变型示例。与上述示例性实施例相比，在图17中，框架110可具有不同的形式。将仅描述变型的部分，并且将省略重复部分的描述。框架110可包括：芯层111a；第一布线层112a和第二布线层112b，分别设置在芯层111a的相对的表面上；第一积层111b和第二积层111c，分别设置在芯层111a的相对的表面上，并且分别覆盖第一布线层112a和第二布线层112b；第三布线层112c，设置在第一积层111b的与第一积层111b的嵌入有第一布线层112a的一个表面相对的另一表面上；第四布线层112d，设置在第二积层111c的与第二积层111c的嵌入有第二布线层112b的一个表面相对的另一表面上；第一布线过孔113a，贯穿芯层111a并且使第一布线层112a和第二布线层112b彼此电连接；第二布线过孔113b，贯穿第一积层111b并且使第一布线层112a和第三布线层112c彼此电连接；以及第三布线过孔113c，贯穿第二积层111c并且使第二布线层112b和第四布线层112d彼此电连接。由于框架110可包括大量的布线层112a、112b、112c和112d，因此连接结构140可被进一步简化。
芯层111a的厚度可大于第一积层111b厚度和第二积层111c的厚度。芯层111a可相对厚，以基本上保持刚性，并且第一积层111b和第二积层111c可被引入，以形成较大数量的布线层112c和112d。类似地，贯穿芯层111a的第一布线过孔113a的高度和直径可大于贯穿第一积层111b的第二布线过孔113b的高度和直径以及贯穿第二积层111c的第三布线过孔113c的高度和直径。此外，第一布线过孔113a可具有沙漏形形状或圆柱形形状，而第二布线过孔113b和第三布线过孔113c可具有其方向彼此相反的锥形形状。布线层112a、112b、112c和112d中的每者的厚度可大于第一重新分布层142a和142b的厚度。
图17中所示的散热层191可被构造为与以上示例和以上变型示例中描述的散热层相同或类似，并且可选地，还可包括与以上变型示例中描述的附加散热层相同或类似的附加散热层(未示出)。其他构造与上述其他构造重复，并且因此省略对它们的详细描述。
在本公开中，术语“下侧”、“下部”、“下表面”等用于指示关于附图的截面的向下的方向，并且术语“上侧”、“上部”、“上表面”等用于指示与由术语“下侧”、“下部”、“下表面”等指示的方向相反的方向。然而，这些方向是为了便于解释而定义的，并且权利要求不受如上所述定义的方向的具体限制，并且上部和下部的概念可随时改变。
在说明书中的组件“连接”到另一组件的含义包括两个组件之间通过粘合层的间接连接以及两个组件之间的直接连接。此外，“电连接”意味着包括物理连接和物理断开的概念。可理解的是，当用“第一”和“第二”提及元件时，该元件不会由此受到限制。它们可仅用于将该元件与其他元件区分开的目的，并且可不限制元件的顺序和/或重要性。在一些情况下，在不脱离本公开的范围的情况下，第一组件可被命名为第二组件，并且类似地，第二组件也可被命名为第一组件。
在此使用的术语“示例性实施例”不是指相同的示例性实施例，并且可被提供以强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，在此提供的示例性实施例被认为能够通过彼此整体组合或者彼此部分组合来实现。例如，除非其中提供相反或对立的描述，否则特定示例性实施例中描述的一个元件即使其未在另一示例性实施例中描述，其也可被理解为与另一示例性实施例相关的描述。
在此使用的术语仅用于描述示例性实施例，而非限制本公开。在这种情况下，除非上下文另外解释，否则单数形式包括复数形式。
如以上所阐述的，根据本公开中的示例性实施例，可实现具有散热特性优异并且不影响布线结构的信号线的散热层的半导体封装件。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以进行修改和变型。

Claims (20)

1.一种半导体封装件，包括：
连接结构，包括第一绝缘层、设置在所述第一绝缘层上的第一重新分布层以及贯穿所述第一绝缘层并且连接到所述第一重新分布层的第一连接过孔；
半导体芯片，设置在所述连接结构上；
包封剂，覆盖所述半导体芯片的至少一部分；
第二绝缘层，设置在所述包封剂上；
第二重新分布层，包括设置在所述包封剂上的信号线；以及
第一散热层，设置在所述包封剂上并且与所述信号线电绝缘。
2.根据权利要求1所述的半导体封装件，其中，所述第二重新分布层和所述第一散热层设置在所述第二绝缘层中。
3.根据权利要求2所述的半导体封装件，其中，所述第一散热层设置在所述第二重新分布层上方。
4.根据权利要求2所述的半导体封装件，其中，所述第一散热层嵌入在所述第二绝缘层中，并且所述第一散热层的上表面从所述第二绝缘层暴露。
5.根据权利要求1所述的半导体封装件，其中，所述第二重新分布层的一部分设置在所述第一散热层和所述半导体芯片在厚度方向上重叠的区域中。
6.根据权利要求1所述的半导体封装件，其中，所述第二重新分布层包括接地线，并且
所述第一散热层电连接到所述接地线。
7.根据权利要求6所述的半导体封装件，其中，所述第一散热层和所述接地线通过贯穿所述第二绝缘层的连接过孔彼此连接。
8.根据权利要求1所述的半导体封装件，其中，所述第一散热层具有板形状。
9.根据权利要求1所述的半导体封装件，其中，所述第二重新分布层的一部分从所述第二绝缘层暴露，以形成所述第二重新分布层的暴露区域。
10.根据权利要求9所述的半导体封装件，所述半导体封装件还包括设置在所述第二重新分布层的所述暴露区域上的表面处理层。
11.根据权利要求9所述的半导体封装件，其中，当从上方观察时，所述第二重新分布层的所述暴露区域被所述第一散热层围绕。
12.根据权利要求9所述的半导体封装件，其中，当从上方观察时，所述第二重新分布层的所述暴露区域具有彼此间隔开的多个图案。
13.根据权利要求1所述的半导体封装件，其中，所述第一散热层包括多个散热过孔。
14.根据权利要求1所述的半导体封装件，所述半导体封装件还包括设置在所述连接结构下方的第二散热层。
15.根据权利要求14所述的半导体封装件，所述半导体封装件还包括钝化层，所述钝化层设置在所述连接结构下方并且包埋所述第一重新分布层，
其中，所述第二散热层嵌入在所述钝化层中，并且所述第二散热层的下表面从所述钝化层暴露。
16.根据权利要求15所述的半导体封装件，所述半导体封装件还包括凸块下金属凸块，所述凸块下金属凸块贯穿所述钝化层并且连接到所述连接结构的所述第一重新分布层。
17.根据权利要求16所述的半导体封装件，其中，当从下方观察时，所述凸块下金属凸块被所述第二散热层围绕。
18.根据权利要求1所述的半导体封装件，所述半导体封装件还包括框架，所述框架设置在所述连接结构上并且包括通孔，所述半导体芯片设置在所述通孔中。
19.根据权利要求18所述的半导体封装件，其中，所述框架包括布线过孔，所述布线过孔使所述第一重新分布层和所述第二重新分布层彼此连接。
20.一种半导体封装件，包括：
半导体芯片，具有连接焊盘；
框架，包括通孔，所述半导体芯片设置在所述通孔中；
包封剂，覆盖所述半导体芯片的一部分和所述框架的一部分，并且填充在所述通孔的一部分中；
连接结构，所述框架和所述半导体芯片设置在所述连接结构上，所述连接结构包括交替设置的第一绝缘层和第一重新分布层以及分别贯穿所述第一绝缘层并且使所述第一重新分布层和所述连接焊盘彼此连接的第一连接过孔；
钝化层，设置在所述第一绝缘层中的最下面一个第一绝缘层上，包埋所述第一重新分布层中的最下面一个第一重新分布层，并且具有使所述第一重新分布层中的所述最下面一个第一重新分布层的一部分暴露的开口；
第二重新分布层，设置在所述包封剂上；
第二绝缘层，设置在所述包封剂上并且包埋所述第二重新分布层；以及
散热层，嵌入在所述第二绝缘层和所述钝化层中的一者中，并且具有从所述第二绝缘层和所述钝化层中的所述一者暴露的表面。
CN201911042124.5A 2018-11-05 2019-10-30 半导体封装件 Pending CN111146161A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0134614 2018-11-05
KR1020180134614A KR102555814B1 (ko) 2018-11-05 2018-11-05 반도체 패키지

Publications (1)

Publication Number Publication Date
CN111146161A true CN111146161A (zh) 2020-05-12

Family

ID=70457812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911042124.5A Pending CN111146161A (zh) 2018-11-05 2019-10-30 半导体封装件

Country Status (3)

Country Link
US (1) US11043446B2 (zh)
KR (1) KR102555814B1 (zh)
CN (1) CN111146161A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220016689A (ko) 2020-08-03 2022-02-10 삼성전자주식회사 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160336249A1 (en) * 2015-05-11 2016-11-17 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US20170207204A1 (en) * 2016-01-15 2017-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Fan-Out Package on Package Structure and Methods of Forming Same
US20180096927A1 (en) * 2016-10-04 2018-04-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR20180090666A (ko) * 2017-02-03 2018-08-13 삼성전기주식회사 팬-아웃 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US20090170241A1 (en) * 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US8963320B2 (en) 2011-10-07 2015-02-24 Stats Chippac Ltd. Integrated circuit packaging system with thermal structures and method of manufacture thereof
US10049964B2 (en) * 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
KR20170121666A (ko) 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지
US9793246B1 (en) * 2016-05-31 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Pop devices and methods of forming the same
KR101982044B1 (ko) * 2016-08-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160336249A1 (en) * 2015-05-11 2016-11-17 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US20170207204A1 (en) * 2016-01-15 2017-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Fan-Out Package on Package Structure and Methods of Forming Same
US20180096927A1 (en) * 2016-10-04 2018-04-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR20180090666A (ko) * 2017-02-03 2018-08-13 삼성전기주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
KR20200051353A (ko) 2020-05-13
US11043446B2 (en) 2021-06-22
US20200144165A1 (en) 2020-05-07
KR102555814B1 (ko) 2023-07-14

Similar Documents

Publication Publication Date Title
CN109755191B (zh) 扇出型半导体封装件
CN109979923B (zh) 扇出型半导体封装件
CN110137149B (zh) 扇出型半导体封装件
TW201904002A (zh) 扇出型半導體裝置
CN110957292B (zh) 扇出型半导体封装件
CN109390313B (zh) 半导体封装件的连接系统
TWI651823B (zh) 扇出型半導體封裝
CN109509726B (zh) 扇出型半导体封装件
CN110867417A (zh) 半导体封装件
CN111146159B (zh) 半导体封装件
TWI669790B (zh) 扇出型半導體封裝
CN111048484A (zh) 半导体封装件
CN111223823B (zh) 半导体芯片和半导体封装件
CN111725148A (zh) 半导体封装件
CN111696958A (zh) 层叠封装件以及包括该层叠封装件的封装件连接系统
CN111081650A (zh) 扇出型半导体封装件
CN111199937A (zh) 半导体封装件
CN111162068A (zh) 半导体封装件
CN111146095A (zh) 半导体封装件及板组件
CN110739286A (zh) 半导体封装件
CN111933637A (zh) 半导体封装件
CN111755426A (zh) 半导体封装件
CN111341733A (zh) 扇出型半导体封装件
CN111354722A (zh) 半导体封装件
CN111244079A (zh) 封装件模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination