JP2002025843A - 導体パターンの形成方法およびインダクタの製造方法 - Google Patents
導体パターンの形成方法およびインダクタの製造方法Info
- Publication number
- JP2002025843A JP2002025843A JP2000200613A JP2000200613A JP2002025843A JP 2002025843 A JP2002025843 A JP 2002025843A JP 2000200613 A JP2000200613 A JP 2000200613A JP 2000200613 A JP2000200613 A JP 2000200613A JP 2002025843 A JP2002025843 A JP 2002025843A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- conductor pattern
- photosensitive conductive
- developing
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 微細高アスペクトラインを安定して形成する
ことができる導体パターンの形成方法およびインダクタ
の製造方法を提供する。 【解決手段】 基板１上に感光性導電ペースト２を塗
布、露光した後、基板１の上面に現像液３３をスプレー
噴射して感光性導電ペースト２を膜厚の途中まで現像す
る（第１現像工程）。次に、基板１を水洗した後、基板
１を８０〜１００℃の温度で５〜１０分間熱処理し、感
光性導電ペースト２の光半硬化エリア２ｂを硬化させる
（硬化工程）。次に、基板１の上面に現像液３３をスプ
レー噴射して、感光性導電ペースト２を最後まで現像す
る（第２現像工程）。
ことができる導体パターンの形成方法およびインダクタ
の製造方法を提供する。 【解決手段】 基板１上に感光性導電ペースト２を塗
布、露光した後、基板１の上面に現像液３３をスプレー
噴射して感光性導電ペースト２を膜厚の途中まで現像す
る（第１現像工程）。次に、基板１を水洗した後、基板
１を８０〜１００℃の温度で５〜１０分間熱処理し、感
光性導電ペースト２の光半硬化エリア２ｂを硬化させる
（硬化工程）。次に、基板１の上面に現像液３３をスプ
レー噴射して、感光性導電ペースト２を最後まで現像す
る（第２現像工程）。
Description
【０００１】
【発明の属する技術分野】本発明は、導体パターンの形
成方法およびインダクタの製造方法に関する。
成方法およびインダクタの製造方法に関する。
【０００２】
【従来の技術】従来、導電ペーストの印刷によってイン
ダクタ用導体パターンを形成する方法は、パターン幅の
細いものが得られず、また、狭偏差のインダクタにも適
しない方法とされてきた。そこで、狭偏差のインダクタ
を製造する場合には、スパッタリング法により導電薄膜
を形成し、フォトリソグラフィとエッチングの組み合わ
せによってインダクタ用導体パターンを形成した後、さ
らに、めっきにより膜厚を厚くして、狭偏差でかつＱ値
の高いインダクタ用導体パターンを形成していた。しか
しながら、めっき工程の採用は製造時間が長くなり、製
造コストも高くなるという問題があった。
ダクタ用導体パターンを形成する方法は、パターン幅の
細いものが得られず、また、狭偏差のインダクタにも適
しない方法とされてきた。そこで、狭偏差のインダクタ
を製造する場合には、スパッタリング法により導電薄膜
を形成し、フォトリソグラフィとエッチングの組み合わ
せによってインダクタ用導体パターンを形成した後、さ
らに、めっきにより膜厚を厚くして、狭偏差でかつＱ値
の高いインダクタ用導体パターンを形成していた。しか
しながら、めっき工程の採用は製造時間が長くなり、製
造コストも高くなるという問題があった。
【０００３】ところで、近年、導体パターンや絶縁層を
形成する方法として、感光性ペーストを用いる方法が提
案されている。この方法では、導体および絶縁体の焼成
後の収縮率が６０％程度である。従って、仮に、焼成後
の導体（あるいは絶縁体）の目標厚みを１０μｍとする
と、感光性導電ペーストの塗布厚みを約１５μｍにする
必要がある。また、焼成後の目標導体間隔を２０μｍと
すると、感光性導電ペーストを約１０μｍの間隔で形成
する必要がある。
形成する方法として、感光性ペーストを用いる方法が提
案されている。この方法では、導体および絶縁体の焼成
後の収縮率が６０％程度である。従って、仮に、焼成後
の導体（あるいは絶縁体）の目標厚みを１０μｍとする
と、感光性導電ペーストの塗布厚みを約１５μｍにする
必要がある。また、焼成後の目標導体間隔を２０μｍと
すると、感光性導電ペーストを約１０μｍの間隔で形成
する必要がある。
【０００４】
【発明が解決しようとする課題】ところが、感光性導電
ペーストの塗布厚みを１５μｍ以上にしたり、間隔を１
０μｍ程度にすると、露光時の紫外線などの光が感光性
導電ペーストの下部に達しにくくなり、感光性導電ペー
ストの下部が露光されにくくなる。従って、感光性導電
ペーストをきれいに現像することが困難で、微細高アス
ペクトラインを安定して形成することができないという
問題があった。
ペーストの塗布厚みを１５μｍ以上にしたり、間隔を１
０μｍ程度にすると、露光時の紫外線などの光が感光性
導電ペーストの下部に達しにくくなり、感光性導電ペー
ストの下部が露光されにくくなる。従って、感光性導電
ペーストをきれいに現像することが困難で、微細高アス
ペクトラインを安定して形成することができないという
問題があった。
【０００５】そこで、本発明の目的は、微細高アスペク
トラインを安定して形成することができる導体パターン
の形成方法およびインダクタの製造方法を提供すること
にある。
トラインを安定して形成することができる導体パターン
の形成方法およびインダクタの製造方法を提供すること
にある。
【０００６】
【課題を解決するための手段と作用】以上の目的を達成
するため、本発明に係る導体パターンの形成方法は、基
板上に感光性導電ペーストを塗布し、露光、現像する導
体パターンの形成方法であって、（ａ）前記感光性導電
ペーストを膜厚の途中まで現像する第１現像工程と、
（ｂ）前記基板を熱処理して感光性導電ペーストの光半
硬化部分を硬化させる硬化工程と、（ｃ）前記感光性導
電ペーストを最後まで現像する第２現像工程と、を備え
たことを特徴とする。
するため、本発明に係る導体パターンの形成方法は、基
板上に感光性導電ペーストを塗布し、露光、現像する導
体パターンの形成方法であって、（ａ）前記感光性導電
ペーストを膜厚の途中まで現像する第１現像工程と、
（ｂ）前記基板を熱処理して感光性導電ペーストの光半
硬化部分を硬化させる硬化工程と、（ｃ）前記感光性導
電ペーストを最後まで現像する第２現像工程と、を備え
たことを特徴とする。
【０００７】より具体的には、前記第１現像工程で、感
光性導電ペーストを膜厚の１／３〜２／３まで現像し、
前記硬化工程で、基板を８０〜１００℃で熱処理する。
光性導電ペーストを膜厚の１／３〜２／３まで現像し、
前記硬化工程で、基板を８０〜１００℃で熱処理する。
【０００８】感光性導電ペーストを膜厚の途中まで現像
し、熱処理を行うことにより、感光性導電ペーストの光
半硬化部分が熱硬化する。従って、この後、感光性導電
ペーストを最後まで現像しても、感光性導電ペーストの
光半硬化部分が現像液によって除去されず、導体パター
ンのサイドエッチングを防止できる。
し、熱処理を行うことにより、感光性導電ペーストの光
半硬化部分が熱硬化する。従って、この後、感光性導電
ペーストを最後まで現像しても、感光性導電ペーストの
光半硬化部分が現像液によって除去されず、導体パター
ンのサイドエッチングを防止できる。
【０００９】また、本発明に係るインダクタの製造方法
は、（ｄ）基板の表面に感光性導電ペーストを塗布し、
露光、現像して第１のインダクタ用導体パターンを形成
した後、焼成する工程と、（ｅ）前記第１のインダクタ
用導体パターンを形成した基板の表面に感光性絶縁ペー
ストを塗布し、露光、現像してビアホールを有した絶縁
膜を形成した後、焼成する工程と、（ｆ）前記ビアホー
ルを形成した絶縁膜の表面に感光性導電ペーストを塗布
し、露光、現像して、前記第１のインダクタ用導体パタ
ーンに前記ビアホールを介して電気的に接続された第２
のインダクタ用導体パターンを形成した後、焼成する工
程とを備え、（ｇ）前記第１および第２のインダクタ用
導体パターンを形成する際、前述の特徴を有する導体パ
ターンの形成方法のいずれか一つの方法を用いたこと、
を特徴とする。
は、（ｄ）基板の表面に感光性導電ペーストを塗布し、
露光、現像して第１のインダクタ用導体パターンを形成
した後、焼成する工程と、（ｅ）前記第１のインダクタ
用導体パターンを形成した基板の表面に感光性絶縁ペー
ストを塗布し、露光、現像してビアホールを有した絶縁
膜を形成した後、焼成する工程と、（ｆ）前記ビアホー
ルを形成した絶縁膜の表面に感光性導電ペーストを塗布
し、露光、現像して、前記第１のインダクタ用導体パタ
ーンに前記ビアホールを介して電気的に接続された第２
のインダクタ用導体パターンを形成した後、焼成する工
程とを備え、（ｇ）前記第１および第２のインダクタ用
導体パターンを形成する際、前述の特徴を有する導体パ
ターンの形成方法のいずれか一つの方法を用いたこと、
を特徴とする。
【００１０】以上の方法により、２層以上の微細なイン
ダクタ用導体パターンをビアホールを介して電気的に接
続して構成したコイルが、基板上に形成される。
ダクタ用導体パターンをビアホールを介して電気的に接
続して構成したコイルが、基板上に形成される。
【００１１】
【発明の実施の形態】以下、本発明に係る導体パターン
の形成方法およびインダクタの製造方法の実施形態につ
いて添付図面を参照して説明する。
の形成方法およびインダクタの製造方法の実施形態につ
いて添付図面を参照して説明する。
【００１２】図１に示すように、基板１の上面の略全面
に、感光性導電ペースト２を印刷法などの方法により塗
布し、乾燥して膜状にする。本実施形態では、感光性導
電ペースト２の乾燥後の目標厚みＤ１は１５μｍとし
た。基板１の材料としては、ガラス、ガラスセラミッ
ク、アルミナ、フェライトなどが用いられる。感光性導
電ペースト２の材料としては、Ａｇ，Ｃｕなどが使用さ
れる。
に、感光性導電ペースト２を印刷法などの方法により塗
布し、乾燥して膜状にする。本実施形態では、感光性導
電ペースト２の乾燥後の目標厚みＤ１は１５μｍとし
た。基板１の材料としては、ガラス、ガラスセラミッ
ク、アルミナ、フェライトなどが用いられる。感光性導
電ペースト２の材料としては、Ａｇ，Ｃｕなどが使用さ
れる。
【００１３】次に、図２および図３に示すように、基板
１の上面に、所定の画像パターン３ａがマトリックス状
に配置されているフォトマスク３を被せ、紫外線Ｂを照
射して、感光性導電ペースト２の所望の部分を光硬化さ
せる（露光工程）。このとき、紫外線Ｂは感光性導電ペ
ースト２の下部に達しにくいため、図３に示すように、
完全に光硬化したエリア２ａは下部に進むにつれて小さ
くなり、逆に、光半硬化エリア２ｂが大きくなる。な
お、フォトマスク３の不透光部３ｂによって紫外線Ｂが
遮られたエリア２ｃは、光未硬化エリアとなる。本実施
形態では、フォトマスク３のライン幅を２５μｍとし、
ライン間隔を１５μｍとした。
１の上面に、所定の画像パターン３ａがマトリックス状
に配置されているフォトマスク３を被せ、紫外線Ｂを照
射して、感光性導電ペースト２の所望の部分を光硬化さ
せる（露光工程）。このとき、紫外線Ｂは感光性導電ペ
ースト２の下部に達しにくいため、図３に示すように、
完全に光硬化したエリア２ａは下部に進むにつれて小さ
くなり、逆に、光半硬化エリア２ｂが大きくなる。な
お、フォトマスク３の不透光部３ｂによって紫外線Ｂが
遮られたエリア２ｃは、光未硬化エリアとなる。本実施
形態では、フォトマスク３のライン幅を２５μｍとし、
ライン間隔を１５μｍとした。
【００１４】次に、図４に示すように、基板１の上面に
現像液３３をスプレー噴射して、感光性導電ペースト２
を厚膜の途中まで現像する（第１現像工程）。第１現像
工程では、感光性導電ペースト２の現像距離Ｄ２を膜厚
Ｄ１の１／３〜２／３の範囲内に収めることが好まし
い。現像距離Ｄ２が膜厚Ｄ１の２／３より大きい場合や
膜厚Ｄ１の１／３より小さい場合には、導体パターンの
サイドエッチング防止効果が低下するからである。こう
して、現像液３３で感光性導電ペースト２の光未硬化エ
リア２ｃと光半硬化エリア２ｂのそれぞれ一部が除去さ
れる。
現像液３３をスプレー噴射して、感光性導電ペースト２
を厚膜の途中まで現像する（第１現像工程）。第１現像
工程では、感光性導電ペースト２の現像距離Ｄ２を膜厚
Ｄ１の１／３〜２／３の範囲内に収めることが好まし
い。現像距離Ｄ２が膜厚Ｄ１の２／３より大きい場合や
膜厚Ｄ１の１／３より小さい場合には、導体パターンの
サイドエッチング防止効果が低下するからである。こう
して、現像液３３で感光性導電ペースト２の光未硬化エ
リア２ｃと光半硬化エリア２ｂのそれぞれ一部が除去さ
れる。
【００１５】次に、基板１を水洗した後、基板１を８０
〜１００℃の温度で５〜１０分間熱処理（ベーク）し、
感光性導電ペースト２の光半硬化エリア２ｂを熱硬化さ
せる（硬化工程）。
〜１００℃の温度で５〜１０分間熱処理（ベーク）し、
感光性導電ペースト２の光半硬化エリア２ｂを熱硬化さ
せる（硬化工程）。
【００１６】次に、図５に示すように、基板１の上面に
現像液３３をスプレー噴射して、感光性導電ペースト２
を最後まで現像する（第２現像工程）。こうして、現像
液３３で感光性導電ペースト２の光未硬化エリア２ｃを
完全に除去する。残った感光性導電ペースト２は、光硬
化エリア２ａと光半硬化エリア２ｂの一部分とからな
る。従って、従来の現像方法では除去されていた光半硬
化エリア２ｂの一部分（光半硬化エリア２ｂの基板１側
の部分）が、本発明に係る方法によれば、エッチングさ
れないで残ることになる。この結果、ラインのサイドエ
ッチング過剰や倒れや浮きなしで、微細高アスペクトラ
インを安定して形成することができる。残った感光性導
電ペースト２は図６に示すように、渦巻形状のインダク
タ用導体パターン５とされる。各インダクタ用導体パタ
ーン５は、基板１上にマトリックス状に配置されてい
る。この後、高温（例えば８００℃）で処理してインダ
クタ用導体パターン５を焼成する。
現像液３３をスプレー噴射して、感光性導電ペースト２
を最後まで現像する（第２現像工程）。こうして、現像
液３３で感光性導電ペースト２の光未硬化エリア２ｃを
完全に除去する。残った感光性導電ペースト２は、光硬
化エリア２ａと光半硬化エリア２ｂの一部分とからな
る。従って、従来の現像方法では除去されていた光半硬
化エリア２ｂの一部分（光半硬化エリア２ｂの基板１側
の部分）が、本発明に係る方法によれば、エッチングさ
れないで残ることになる。この結果、ラインのサイドエ
ッチング過剰や倒れや浮きなしで、微細高アスペクトラ
インを安定して形成することができる。残った感光性導
電ペースト２は図６に示すように、渦巻形状のインダク
タ用導体パターン５とされる。各インダクタ用導体パタ
ーン５は、基板１上にマトリックス状に配置されてい
る。この後、高温（例えば８００℃）で処理してインダ
クタ用導体パターン５を焼成する。
【００１７】次に、図７に示すように、インダクタ用導
体パターン５を形成した基板１の上面の略全面に感光性
絶縁ペースト８を印刷法などの方法により塗布し、乾燥
して膜状にする。感光性絶縁ペースト８の材料として
は、ポリイミド樹脂などが使用される。
体パターン５を形成した基板１の上面の略全面に感光性
絶縁ペースト８を印刷法などの方法により塗布し、乾燥
して膜状にする。感光性絶縁ペースト８の材料として
は、ポリイミド樹脂などが使用される。
【００１８】次に、図８に示すように、基板１の上面に
所定の画像パターン９ａが形成されたフォトマスク９を
被せ、紫外線などを照射して感光性絶縁ペースト８のビ
アホール形成部分以外の部分を硬化させる（露光工
程）。この後、基板１を前記インダクタ用導体パターン
５の現像条件と略同様の条件で現像する。こうして、現
像液３３で感光性絶縁ペースト８の不要な部分を除去し
てビアホール１１（図９参照）を形成する。残った感光
性絶縁ペースト８は絶縁膜１０とされる。この後、高温
で処理してビアホール１１を有する絶縁膜１０を焼成す
る。ビアホール１１には、インダクタ用導体パターン５
の一端部が露出している。
所定の画像パターン９ａが形成されたフォトマスク９を
被せ、紫外線などを照射して感光性絶縁ペースト８のビ
アホール形成部分以外の部分を硬化させる（露光工
程）。この後、基板１を前記インダクタ用導体パターン
５の現像条件と略同様の条件で現像する。こうして、現
像液３３で感光性絶縁ペースト８の不要な部分を除去し
てビアホール１１（図９参照）を形成する。残った感光
性絶縁ペースト８は絶縁膜１０とされる。この後、高温
で処理してビアホール１１を有する絶縁膜１０を焼成す
る。ビアホール１１には、インダクタ用導体パターン５
の一端部が露出している。
【００１９】次に、図１０に示すように、ビアホール１
１を形成した絶縁膜１０の上面の略全面に感光性導電ペ
ースト１５を印刷法などの方法により塗布し、乾燥して
膜状にする。次に、図１１に示すように、膜状ペースト
１５の上面に、所定の画像パターン１６ａがマトリック
ス状に配置されているフォトマスク１６を被せ、紫外線
を照射して、感光性導電ペースト１５の所望の部分を硬
化させる（露光工程）。
１を形成した絶縁膜１０の上面の略全面に感光性導電ペ
ースト１５を印刷法などの方法により塗布し、乾燥して
膜状にする。次に、図１１に示すように、膜状ペースト
１５の上面に、所定の画像パターン１６ａがマトリック
ス状に配置されているフォトマスク１６を被せ、紫外線
を照射して、感光性導電ペースト１５の所望の部分を硬
化させる（露光工程）。
【００２０】次に、基板１を前記インダクタ用導体パタ
ーン５の現像手順と同様の手順、すなわち、第１現像工
程、硬化工程、第２現像工程を順に経て現像する。こう
して、現像液３３で感光性導電ペースト１５の所望の部
分以外の不要な部分を除去する（現像工程）。残った感
光性導電ペースト１５は図１２に示すように、渦巻形状
のインダクタ用導体パターン１７とされる。それぞれの
インダクタ用導体パターン１７は、その一端部がビアホ
ール１１を介してインダクタ用導体パターン５の一端部
に電気的に接続している。
ーン５の現像手順と同様の手順、すなわち、第１現像工
程、硬化工程、第２現像工程を順に経て現像する。こう
して、現像液３３で感光性導電ペースト１５の所望の部
分以外の不要な部分を除去する（現像工程）。残った感
光性導電ペースト１５は図１２に示すように、渦巻形状
のインダクタ用導体パターン１７とされる。それぞれの
インダクタ用導体パターン１７は、その一端部がビアホ
ール１１を介してインダクタ用導体パターン５の一端部
に電気的に接続している。
【００２１】以下、必要に応じて、同様にして、絶縁膜
とインダクタ用導体パターンを交互に積層する。インダ
クタ用導体パターン５，１７などは絶縁膜１０に形成さ
れたビアホール１１を介して電気的に直列に接続され、
コイルを構成する。そして、最上層に保護膜を積層した
後、この基板１を製品サイズ（チップ）毎に切り出す。
切り出されたチップの両端部に、塗布法、スパッタリン
グ法、あるいは湿式めっき法などの方法を用いて外部電
極を形成する。この外部電極はコイルの両端部にそれぞ
れ電気的に接続される。こうして、多層インダクタが得
られる。
とインダクタ用導体パターンを交互に積層する。インダ
クタ用導体パターン５，１７などは絶縁膜１０に形成さ
れたビアホール１１を介して電気的に直列に接続され、
コイルを構成する。そして、最上層に保護膜を積層した
後、この基板１を製品サイズ（チップ）毎に切り出す。
切り出されたチップの両端部に、塗布法、スパッタリン
グ法、あるいは湿式めっき法などの方法を用いて外部電
極を形成する。この外部電極はコイルの両端部にそれぞ
れ電気的に接続される。こうして、多層インダクタが得
られる。
【００２２】なお、本発明に係る導体パターンの形成方
法およびインダクタの製造方法は、前記実施形態に限定
するものではなく、その要旨の範囲内で種々に変更する
ことができる。特に、前記実施形態はインダクタ用導体
パターンを例にして説明したが、必ずしもこれに限るも
のではなく、コンデンサパターンやストリップラインパ
ターンなどの各種電子部品の導体パターンにも本発明を
適用することができる。
法およびインダクタの製造方法は、前記実施形態に限定
するものではなく、その要旨の範囲内で種々に変更する
ことができる。特に、前記実施形態はインダクタ用導体
パターンを例にして説明したが、必ずしもこれに限るも
のではなく、コンデンサパターンやストリップラインパ
ターンなどの各種電子部品の導体パターンにも本発明を
適用することができる。
【００２３】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、感光性導電ペーストを膜厚の途中まで現像し、
熱処理を行うことにより、感光性導電ペーストの光半硬
部分を熱硬化したので、導体パターンのサイドエッチン
グを防止でき、微細高アスペクトライン（例えば、感光
性導電ペーストの塗布厚みが１５μｍ、ライン幅が２５
μｍ、ライン間隔が１５μｍ）を安定して形成すること
ができる。この結果、感光性ペーストの特徴である狭偏
差のメリットや高Ｑのメリットを更に大きくすることが
できる。しかも、微細な導体パターンを形成することが
できるので、インダクタンスの向上、あるいは、製品サ
イズの小型化を行うことができる。
よれば、感光性導電ペーストを膜厚の途中まで現像し、
熱処理を行うことにより、感光性導電ペーストの光半硬
部分を熱硬化したので、導体パターンのサイドエッチン
グを防止でき、微細高アスペクトライン（例えば、感光
性導電ペーストの塗布厚みが１５μｍ、ライン幅が２５
μｍ、ライン間隔が１５μｍ）を安定して形成すること
ができる。この結果、感光性ペーストの特徴である狭偏
差のメリットや高Ｑのメリットを更に大きくすることが
できる。しかも、微細な導体パターンを形成することが
できるので、インダクタンスの向上、あるいは、製品サ
イズの小型化を行うことができる。
【図１】本発明に係る導体パターンの形成方法およびイ
ンダクタの製造方法の一実施形態を示す斜視図。
ンダクタの製造方法の一実施形態を示す斜視図。
【図２】図１に続く製造手順を示す斜視図。
【図３】図２に続く製造手順を示す断面図。
【図４】図３に続く製造手順を示す断面図。
【図５】図４に続く製造手順を示す断面図。
【図６】図５に続く製造手順を示す斜視図。
【図７】図６に続く製造手順を示す斜視図。
【図８】図７に続く製造手順を示す斜視図。
【図９】図８に続く製造手順を示す斜視図。
【図１０】図９に続く製造手順を示す斜視図。
【図１１】図１０に続く製造手順を示す斜視図。
【図１２】図１１に続く製造手順を示す斜視図。
１…基板 ２，１５…感光性導電ペースト ３，９，１６…フォトマスク ５，１７…インダクタ用導体パターン ８…感光性絶縁ペースト １０…絶縁膜 １１…ビアホール ３３…現像液 Ｂ…紫外線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H025 AA01 AA03 AA04 AB17 AB20 AC01 AD01 CC09 DA11 FA14 FA28 FA29 FA39 2H096 AA27 BA05 EA02 GA08 GA60 HA30 KA02 KA16 5E062 DD01 5E070 AA01 AB02 AB10 BA11 CB01 CB17
Claims (4)
- 【請求項１】 基板上に感光性導電ペーストを塗布し、
露光、現像する導体パターンの形成方法において、 前記感光性導電ペーストを膜厚の途中まで現像する第１
現像工程と、 前記基板を熱処理して感光性導電ペーストの光半硬化部
分を硬化させる硬化工程と、 前記感光性導電ペーストを最後まで現像する第２現像工
程と、 を備えたことを特徴とする導体パターンの形成方法。 - 【請求項２】 前記第１現像工程で、感光性導電ペース
トを膜厚の１／３〜２／３まで現像し、前記硬化工程
で、基板を８０〜１００℃で熱処理することを特徴とす
る請求項１記載の導体パターンの形成方法。 - 【請求項３】 前記導体パターンがインダクタ用導体パ
ターンであることを特徴とする請求項１又は請求項２記
載の導体パターンの形成方法。 - 【請求項４】 基板の表面に感光性導電ペーストを塗布
し、露光、現像して第１のインダクタ用導体パターンを
形成した後、焼成する工程と、 前記第１のインダクタ用導体パターンを形成した基板の
表面に感光性絶縁ペーストを塗布し、露光、現像してビ
アホールを有した絶縁膜を形成した後、焼成する工程
と、 前記ビアホールを形成した絶縁膜の表面に感光性導電ペ
ーストを塗布し、露光、現像して、前記第１のインダク
タ用導体パターンに前記ビアホールを介して電気的に接
続された第２のインダクタ用導体パターンを形成した
後、焼成する工程とを備え、 前記第１および第２のインダクタ用導体パターンを形成
する際、請求項１ないし請求項３記載の導体パターンの
形成方法のいずれか一つの方法を用いたこと、 を特徴とするインダクタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000200613A JP2002025843A (ja) | 2000-07-03 | 2000-07-03 | 導体パターンの形成方法およびインダクタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000200613A JP2002025843A (ja) | 2000-07-03 | 2000-07-03 | 導体パターンの形成方法およびインダクタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002025843A true JP2002025843A (ja) | 2002-01-25 |
Family
ID=18698457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000200613A Pending JP2002025843A (ja) | 2000-07-03 | 2000-07-03 | 導体パターンの形成方法およびインダクタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002025843A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013175505A (ja) * | 2012-02-23 | 2013-09-05 | Murata Mfg Co Ltd | セラミック電子部品の製造方法およびセラミック電子部品 |
-
2000
- 2000-07-03 JP JP2000200613A patent/JP2002025843A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013175505A (ja) * | 2012-02-23 | 2013-09-05 | Murata Mfg Co Ltd | セラミック電子部品の製造方法およびセラミック電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3995253B2 (ja) | 感光性ポリイミドパターンの形成方法及び該パターンを有する電子素子 | |
| JP3438704B2 (ja) | 導体パターンおよび該導体パターンを備えた電子部品 | |
| JP2002025843A (ja) | 導体パターンの形成方法およびインダクタの製造方法 | |
| JP3164068B2 (ja) | 電子部品及びその製造方法 | |
| JP3215542B2 (ja) | 多層薄膜配線基板の製造方法 | |
| JP2002033562A (ja) | 絶縁層及び接続孔の形成方法、配線構造の形成方法、並びにこれらの方法の実施に使用する型材及びその製造方法 | |
| US20040227228A1 (en) | Fabrication of Parascan tunable dielectric chips | |
| JPH11274689A (ja) | 電子部品の製造方法 | |
| JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2623377B2 (ja) | 多層回路基板におけるポリイミド絶縁層の形成方法 | |
| JPH0461611A (ja) | 薄膜磁気ヘッドの製造法 | |
| JP2003059725A (ja) | Ｌｒ複合部品 | |
| JP2894997B2 (ja) | 印刷配線板の製造方法 | |
| JPH11121264A (ja) | チップ型ｌｃフィルタの製造方法 | |
| JP2008227045A (ja) | 転写用導体の製造方法および電鋳母型 | |
| JP2755019B2 (ja) | 多層配線基板の製造方法 | |
| JPH04259285A (ja) | 配線基板の製造方法 | |
| JPH0354873B2 (ja) | ||
| JP2002015933A (ja) | インダクタ用導体パターンの形成方法およびインダクタの製造方法 | |
| JPH03108314A (ja) | 半導体素子の製造方法 | |
| JP2005084312A (ja) | レジストパターニング方法及び半導体装置の製造方法 | |
| JPH03280492A (ja) | 多層絶縁膜の形成方法 | |
| JPH04162642A (ja) | 高密度多層配線基板の製造方法 | |
| JPH08330170A (ja) | 高周波インダクタの製造方法 | |
| JPH05175657A (ja) | 薄膜多層回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100302 |