JPH04162642A - 高密度多層配線基板の製造方法 - Google Patents
高密度多層配線基板の製造方法Info
- Publication number
- JPH04162642A JPH04162642A JP28895690A JP28895690A JPH04162642A JP H04162642 A JPH04162642 A JP H04162642A JP 28895690 A JP28895690 A JP 28895690A JP 28895690 A JP28895690 A JP 28895690A JP H04162642 A JPH04162642 A JP H04162642A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide film
- wiring board
- filler
- printing
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229920001721 polyimide Polymers 0.000 claims abstract description 27
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000007650 screen-printing Methods 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000004642 Polyimide Substances 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000000945 filler Substances 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 abstract description 10
- 239000011521 glass Substances 0.000 abstract description 6
- 150000003949 imides Chemical class 0.000 abstract description 2
- 238000004528 spin coating Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 235000013405 beer Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータ等電子機器に使用されるＬＳＩ実
装用高密度多層配線基板の製造方法に関する。
装用高密度多層配線基板の製造方法に関する。
従来、高密度多層配線基板の製造方法は、感光性ポリイ
ミド膜をパターン加工する工程とレジストをパターン加
工した所に電解めっき配線パターンを形成する工程とを
交互に繰り返し積層していた。ここで、第２図（ａ）〜
同［Ｊ（ｆｆｌ）を参照して説明すると、基板１上に感
光性ポリイミド２ａを塗布してスピンコードし、低温乾
燥する工程（第２図（ａ）参照）と、露光・現像により
上下の導体層間を接続するためのビィアホール４を形成
し熱処理（チュア）する工程（第２図（ｃ）参照）を２
層以上繰り返し、２０〜３０μｍの膜厚を形成した（第
２図（ｄ）参照）後に、導体層形成工程としてスパッタ
リングにより金属薄膜６を形成する工程（第２図（ｅ）
参照）と、ポジ型のフォトレジスト７を塗布し、スピン
コードを行って低温乾燥する工程（第２図（ｆ）参照）
と、露光・現像によりフォトレジストをパターン加工す
る工程（第２図（ｇ）、同図（ｈ）参照）と、パターン
加工した所に電解めっき８により配線パタ−ンを形成す
る工程（第２図（ｉ）参照）と、フォトレジストをメチ
ルエチルケトン等で剥離する工程（第２図（ｊ＞参照）
と、金属薄膜６をイオンビームエツチングで除去する工
程（第２図（ｋ）参照）と繰り返し積層（第２図（１）
参照していた。
ミド膜をパターン加工する工程とレジストをパターン加
工した所に電解めっき配線パターンを形成する工程とを
交互に繰り返し積層していた。ここで、第２図（ａ）〜
同［Ｊ（ｆｆｌ）を参照して説明すると、基板１上に感
光性ポリイミド２ａを塗布してスピンコードし、低温乾
燥する工程（第２図（ａ）参照）と、露光・現像により
上下の導体層間を接続するためのビィアホール４を形成
し熱処理（チュア）する工程（第２図（ｃ）参照）を２
層以上繰り返し、２０〜３０μｍの膜厚を形成した（第
２図（ｄ）参照）後に、導体層形成工程としてスパッタ
リングにより金属薄膜６を形成する工程（第２図（ｅ）
参照）と、ポジ型のフォトレジスト７を塗布し、スピン
コードを行って低温乾燥する工程（第２図（ｆ）参照）
と、露光・現像によりフォトレジストをパターン加工す
る工程（第２図（ｇ）、同図（ｈ）参照）と、パターン
加工した所に電解めっき８により配線パタ−ンを形成す
る工程（第２図（ｉ）参照）と、フォトレジストをメチ
ルエチルケトン等で剥離する工程（第２図（ｊ＞参照）
と、金属薄膜６をイオンビームエツチングで除去する工
程（第２図（ｋ）参照）と繰り返し積層（第２図（１）
参照していた。
上述した従来の高密度多層配線基板製造方法では、第２
図（ａ）でスピンコードによる基板内の膜厚ばらつきと
低温乾燥による基板内の温度ばらつき、また、第２図（
ｂ）で露光による基板内の露光量ばらつきにより、第２
図（Ｃ）に示されるように、現像すると基板内でビィア
ホール４の側面が正テーパー形（穴の上面が広く、かつ
底面が狭くなる形状）及び逆テーパー形（穴の上面が狭
く、かつ底面が広くなる形状）の両方のビィアホールが
形成される。この逆テーパー形のビィアホールは、次の
導体層形成工程において、第２図（ｇ＞に示されるよう
に、逆テーパー形のビィアホールの側面には露光で紫外
線が照射されないため、これを現像すると、第２図（ｈ
）に示すように、逆テーパー形のビィアホールの側面に
レジスト残り７ａが発生するため、第２図（ｉ）の電解
めっきを形成する工程において、レジスタ残り７ａの箇
所にメツキが付かず、逆テーパー形のビィアホールの側
面で断線が生じるという欠点を有している。また、第２
図（ρ）に示すように、積層によるうねりで平坦性が悪
いという欠点も有している。
図（ａ）でスピンコードによる基板内の膜厚ばらつきと
低温乾燥による基板内の温度ばらつき、また、第２図（
ｂ）で露光による基板内の露光量ばらつきにより、第２
図（Ｃ）に示されるように、現像すると基板内でビィア
ホール４の側面が正テーパー形（穴の上面が広く、かつ
底面が狭くなる形状）及び逆テーパー形（穴の上面が狭
く、かつ底面が広くなる形状）の両方のビィアホールが
形成される。この逆テーパー形のビィアホールは、次の
導体層形成工程において、第２図（ｇ＞に示されるよう
に、逆テーパー形のビィアホールの側面には露光で紫外
線が照射されないため、これを現像すると、第２図（ｈ
）に示すように、逆テーパー形のビィアホールの側面に
レジスト残り７ａが発生するため、第２図（ｉ）の電解
めっきを形成する工程において、レジスタ残り７ａの箇
所にメツキが付かず、逆テーパー形のビィアホールの側
面で断線が生じるという欠点を有している。また、第２
図（ρ）に示すように、積層によるうねりで平坦性が悪
いという欠点も有している。
本発明の高密度多層配線基板製造方法は、感光性ポリイ
ミド膜をパターン加工する第１の工程と、導体ペースト
をスクリーン印刷によって配線パターンを形成する第２
の工程とを交互に行うことを特徴とする。
ミド膜をパターン加工する第１の工程と、導体ペースト
をスクリーン印刷によって配線パターンを形成する第２
の工程とを交互に行うことを特徴とする。
次に、本発明について図面を参照して詳細に説明する。
第１図（ａ）〜同図（ｈ）は本発明の一実施例によって
製造した高密度多層配線基板を工程順に示した断面図で
ある。
製造した高密度多層配線基板を工程順に示した断面図で
ある。
本実施例は、第１図（ａ）に示すように、まず、基板１
の表面にフィラー入りポリイミド膜２を塗布してスピン
コード法によりコーティングし、オーブンで低温乾燥す
る。この状態では、フィラー入りポリイミド膜２の膜厚
は２０〜３０μｍであり、またフィラー入りポリイミド
Ｍ２はイミド化していない。次に、第１図（ｂ）に示す
ように、フィラー入りポリイミド膜２の表面の所定の部
分のみに光エネルギーが照射するように、一部を遮蔽し
たガラスマスク３を通して紫外線Ｓを露光する。次に、
これを現像すると、第１図（ａ）による基板内の膜厚の
ばらつきと、低温乾燥による基板内の温度ばらつきと、
第１図（ｂ）による露光による基板内の照度ばらつきと
による影響で、第１図（ｃ）に示すように、現像後に基
板内でビィアホール４の側面が正テーパー形（穴の上面
が広く、かつ底面が狭くなる形状）及び逆テーパー形（
穴の上面が狭く、かつ底面が広くなる形状）の両方のビ
ィアホールが形成される。次に、このフィラー入りポリ
イミド膜２を３００〜４００℃で熱処理（キュア）して
イミド化し、１層目のフィラー入りポリイミド膜は１０
〜１５μｍに形成される。同様にして、第１図（ｄ）に
示すように２層目のフィラー入りポリイミド膜２を塗布
し、スピンコード法によりコーティングし、低温乾燥す
る。次に、第１図（ｅ）に示すように、ガラスマスク３
を通して紫外線Ｓを露光する。ここで用いられるガラス
マスク３は、配線パターン用のガラスマスクである。次
に、現像を行い、第１図（ｆ）に示すように、フィラー
入りポリイミド膜２はパターン加工される。次に、熱処
理を行ってイミド化し、２層目のフィラー入りポリイミ
ド膜が形成される。この膜厚は（１＋２＞層で２０〜３
０μｍになる。次に、第２図（ｇ）に示すように、導体
ペースト５をスクリーン印刷によって配線パターンを形
成する。この導体ペースト５は金ポリイミドであって、
金が９０〜９５％、ポリイミドが５〜１０％の含有量を
有している。このように、導体ペースト５をスクリーン
印刷を用いてビィアホール内に埋め込むことによって、
上下の導体間の断線を防止する。
の表面にフィラー入りポリイミド膜２を塗布してスピン
コード法によりコーティングし、オーブンで低温乾燥す
る。この状態では、フィラー入りポリイミド膜２の膜厚
は２０〜３０μｍであり、またフィラー入りポリイミド
Ｍ２はイミド化していない。次に、第１図（ｂ）に示す
ように、フィラー入りポリイミド膜２の表面の所定の部
分のみに光エネルギーが照射するように、一部を遮蔽し
たガラスマスク３を通して紫外線Ｓを露光する。次に、
これを現像すると、第１図（ａ）による基板内の膜厚の
ばらつきと、低温乾燥による基板内の温度ばらつきと、
第１図（ｂ）による露光による基板内の照度ばらつきと
による影響で、第１図（ｃ）に示すように、現像後に基
板内でビィアホール４の側面が正テーパー形（穴の上面
が広く、かつ底面が狭くなる形状）及び逆テーパー形（
穴の上面が狭く、かつ底面が広くなる形状）の両方のビ
ィアホールが形成される。次に、このフィラー入りポリ
イミド膜２を３００〜４００℃で熱処理（キュア）して
イミド化し、１層目のフィラー入りポリイミド膜は１０
〜１５μｍに形成される。同様にして、第１図（ｄ）に
示すように２層目のフィラー入りポリイミド膜２を塗布
し、スピンコード法によりコーティングし、低温乾燥す
る。次に、第１図（ｅ）に示すように、ガラスマスク３
を通して紫外線Ｓを露光する。ここで用いられるガラス
マスク３は、配線パターン用のガラスマスクである。次
に、現像を行い、第１図（ｆ）に示すように、フィラー
入りポリイミド膜２はパターン加工される。次に、熱処
理を行ってイミド化し、２層目のフィラー入りポリイミ
ド膜が形成される。この膜厚は（１＋２＞層で２０〜３
０μｍになる。次に、第２図（ｇ）に示すように、導体
ペースト５をスクリーン印刷によって配線パターンを形
成する。この導体ペースト５は金ポリイミドであって、
金が９０〜９５％、ポリイミドが５〜１０％の含有量を
有している。このように、導体ペースト５をスクリーン
印刷を用いてビィアホール内に埋め込むことによって、
上下の導体間の断線を防止する。
以上説明したように本発明は、感光性ポリイミド膜をパ
ターン加工する工程と導体ペーストをスクリーン印刷に
よって配線パターンを形成する工程とを交互に行うこと
により、上下の導体層間の接続性が向上すると共に、ビ
ィアホール部の凹凸を解消し、平坦性に優れた構造にで
きる効果がある。また、製作時間も大幅に短縮できる効
果もある。
ターン加工する工程と導体ペーストをスクリーン印刷に
よって配線パターンを形成する工程とを交互に行うこと
により、上下の導体層間の接続性が向上すると共に、ビ
ィアホール部の凹凸を解消し、平坦性に優れた構造にで
きる効果がある。また、製作時間も大幅に短縮できる効
果もある。
第１図は本発明の一実施例によって製造した高密度多層
配線基板を工程順に示した断面図、第２図は従来の製造
方法によって製造した高密度多層配線基板を示した断面
図である。 １・・・基板、２・・・フィラー入りポリイミド膜、３
・・・ガラスマスク、４・・・ビィアホール、５・・・
導体ペースト（金ポリイミド）、６・・・金属薄膜、７
・・・フォトレジスト（ポジ型）、７ａ・・・レジスト
残り、８・・・電解めっき。
配線基板を工程順に示した断面図、第２図は従来の製造
方法によって製造した高密度多層配線基板を示した断面
図である。 １・・・基板、２・・・フィラー入りポリイミド膜、３
・・・ガラスマスク、４・・・ビィアホール、５・・・
導体ペースト（金ポリイミド）、６・・・金属薄膜、７
・・・フォトレジスト（ポジ型）、７ａ・・・レジスト
残り、８・・・電解めっき。
Claims (2)
- １．感光性ポリイミド膜をパターン加工する第１の工程
と、導体ペーストをスクリーン印刷によって配線パター
ンを形成する第２の工程とを交互に行うことを特徴とす
る高密度多層配線基板の製造方法。 - ２．前記導体ペーストが金：９０〜９５％，ポリイミド
：５〜１０％の含有量を有する金ポリイミドであること
を特徴とする請求項１記載の高密度多層配線基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28895690A JPH04162642A (ja) | 1990-10-26 | 1990-10-26 | 高密度多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28895690A JPH04162642A (ja) | 1990-10-26 | 1990-10-26 | 高密度多層配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162642A true JPH04162642A (ja) | 1992-06-08 |
Family
ID=17736979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28895690A Pending JPH04162642A (ja) | 1990-10-26 | 1990-10-26 | 高密度多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162642A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000059027A (ja) * | 1998-08-11 | 2000-02-25 | Sanyo:Kk | 多層基板の製造方法 |
-
1990
- 1990-10-26 JP JP28895690A patent/JPH04162642A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000059027A (ja) * | 1998-08-11 | 2000-02-25 | Sanyo:Kk | 多層基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63258055A (ja) | 電子回路装置およびその製造方法 | |
| JP2003273498A (ja) | プリント配線板の製造方法 | |
| JPH02260491A (ja) | プリント回路板及びその製造方法 | |
| JP3442200B2 (ja) | プリント回路基板、プリント回路基板の製造方法 | |
| KR101862243B1 (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
| US6150074A (en) | Method of forming electrically conductive wiring pattern | |
| JPH09312471A (ja) | 多層配線板及びその製造方法 | |
| US20060096780A1 (en) | Thin film circuit integrating thick film resistors thereon | |
| US20010012692A1 (en) | Thick-film etch-back process for use in manufacturing fine-line hybrid circuits | |
| JPH04162642A (ja) | 高密度多層配線基板の製造方法 | |
| JPS6337694A (ja) | 回路基板の製造方法 | |
| JPH04146684A (ja) | 回路基板およびその作製方法 | |
| JPH06314865A (ja) | プリント配線板 | |
| JP3215542B2 (ja) | 多層薄膜配線基板の製造方法 | |
| JPH0983096A (ja) | 回路基板及びその製造方法 | |
| JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2944576B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2755019B2 (ja) | 多層配線基板の製造方法 | |
| JPH0590752A (ja) | 多層配線基板の製造方法 | |
| JP2002344120A (ja) | 可撓性回路基板及びその製造法 | |
| JPH06268377A (ja) | 多層配線基板の製造方法 | |
| JPS5893296A (ja) | 多層配線基板の製造方法 | |
| JPH02253624A (ja) | ヴイアホールの形成方法 | |
| JPH0236591A (ja) | 多層基板の製造方法 | |
| JPH09181480A (ja) | 同軸配線パターンの形成方法 |