JPH0983096A - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法Info
- Publication number
- JPH0983096A JPH0983096A JP8147960A JP14796096A JPH0983096A JP H0983096 A JPH0983096 A JP H0983096A JP 8147960 A JP8147960 A JP 8147960A JP 14796096 A JP14796096 A JP 14796096A JP H0983096 A JPH0983096 A JP H0983096A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive ink
- photosensitive insulating
- insulating layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0568—Resist used for applying paste, ink or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 構造が単純で生産性を向上させ得る単層ま
たは多層回路基板及びその製造方法を提供すること。 【解決手段】 基板と、該基板上に塗布され所定パタ
ーンの溝を有する感光性絶縁層と、該感光性絶縁層の溝
内に形成された導電性インク層とを具備することを特徴
とする単層回路基板が提供される。また、溝内に導電性
インク層が形成された感光性絶縁層が多数積層された多
層回路基板が提供される。このような単層回路基板は、
基板上に感光性絶縁物質を塗布して感光性絶縁層を形成
した後、所定パターンのマスクを用いて露光し、現像す
ることにより感光性絶縁層に所定パターンの溝を形成
し、溝内に導電性インクをプリントし硬化させることに
より製造される。更に、その上にこれらの過程を繰り返
すことにより多層回路基板が製造される。
たは多層回路基板及びその製造方法を提供すること。 【解決手段】 基板と、該基板上に塗布され所定パタ
ーンの溝を有する感光性絶縁層と、該感光性絶縁層の溝
内に形成された導電性インク層とを具備することを特徴
とする単層回路基板が提供される。また、溝内に導電性
インク層が形成された感光性絶縁層が多数積層された多
層回路基板が提供される。このような単層回路基板は、
基板上に感光性絶縁物質を塗布して感光性絶縁層を形成
した後、所定パターンのマスクを用いて露光し、現像す
ることにより感光性絶縁層に所定パターンの溝を形成
し、溝内に導電性インクをプリントし硬化させることに
より製造される。更に、その上にこれらの過程を繰り返
すことにより多層回路基板が製造される。
Description
【０００１】
【発明の属する技術分野】本発明は回路基板及びその製
造方法に関する。特に、導電性インクを用いた単層また
は多層回路基板及びその製造方法に関する。
造方法に関する。特に、導電性インクを用いた単層また
は多層回路基板及びその製造方法に関する。
【０００２】
【従来の技術】半導体パッケージの高集積化に伴い、素
子数の増加にも関わらず回路基板はより小型化してきて
いる。従って、回路基板上に形成されるパターンも微細
化する一方である。
子数の増加にも関わらず回路基板はより小型化してきて
いる。従って、回路基板上に形成されるパターンも微細
化する一方である。
【０００３】一般に、このような回路基板の微細なパタ
ーンは電鋳法（電気鋳造法）で形成される。
ーンは電鋳法（電気鋳造法）で形成される。
【０００４】図１を参照しつつ、従来の電鋳法による回
路基板の製造方法とその問題点について述べる。
路基板の製造方法とその問題点について述べる。
【０００５】まず、金属基板１１を準備し（ステップ１
００）、この金属基板１１上に感光性ドライフィルム１
３をコーティングする（ステップ１１０）。ドライフィ
ルム１３に所望のパターンを形成するため、ドライフィ
ルム１３上に所定のパターンを有するマスク１５を位置
させた後、露光する（ステップ１２０）。この際、マス
ク１５はパターンに従って光を透過または遮断する。光
がマスク１５を透過する部分ではドライフィルム１３は
感光され、光がマスク１５により遮断される部分ではド
ライフィルム１３は感光されない（ステップ１３０）。
ドライフィルム１３を露光した後、マスク１５を取り除
き、ドライフィルム１３を現像する（ステップ１４
０）。現像によって、例えばドライフィルム１３の感光
された部分が除去される。これを電気メッキ槽に入れ電
鋳法を用いて電気メッキを行う。電鋳法によって、ドラ
イフィルム１３の除去された部分１７内に金属層１９が
形成される（ステップ１５０）。その後ドライフィルム
１３を除去すると、基板１１上には電鋳法で形成された
金属層１９のみが残り、その周辺にはダム２０が形成さ
れる（ステップ１６０）。
００）、この金属基板１１上に感光性ドライフィルム１
３をコーティングする（ステップ１１０）。ドライフィ
ルム１３に所望のパターンを形成するため、ドライフィ
ルム１３上に所定のパターンを有するマスク１５を位置
させた後、露光する（ステップ１２０）。この際、マス
ク１５はパターンに従って光を透過または遮断する。光
がマスク１５を透過する部分ではドライフィルム１３は
感光され、光がマスク１５により遮断される部分ではド
ライフィルム１３は感光されない（ステップ１３０）。
ドライフィルム１３を露光した後、マスク１５を取り除
き、ドライフィルム１３を現像する（ステップ１４
０）。現像によって、例えばドライフィルム１３の感光
された部分が除去される。これを電気メッキ槽に入れ電
鋳法を用いて電気メッキを行う。電鋳法によって、ドラ
イフィルム１３の除去された部分１７内に金属層１９が
形成される（ステップ１５０）。その後ドライフィルム
１３を除去すると、基板１１上には電鋳法で形成された
金属層１９のみが残り、その周辺にはダム２０が形成さ
れる（ステップ１６０）。
【０００６】その後、金属基板１１を金属層１９から分
離することによって、金属層１９を使用することができ
る。このようにして製造された微細パターンを有する金
属層１９は通常のエッチング工程では製造するのが難し
い精密部品に用いられる。
離することによって、金属層１９を使用することができ
る。このようにして製造された微細パターンを有する金
属層１９は通常のエッチング工程では製造するのが難し
い精密部品に用いられる。
【０００７】しかしながら、前記した電鋳法による微細
パターンを有する金属層の形成では、基板とその上に形
成される金属に電気を流さなければならず、高度の製造
技術が要求され、工程が複雑となる。
パターンを有する金属層の形成では、基板とその上に形
成される金属に電気を流さなければならず、高度の製造
技術が要求され、工程が複雑となる。
【０００８】
【発明が解決しようとする課題】本発明は前記した問題
点を解決するために案出されたものであり、本発明の目
的は導電性インクを用いた単層または多層回路基板を提
供することである。
点を解決するために案出されたものであり、本発明の目
的は導電性インクを用いた単層または多層回路基板を提
供することである。
【０００９】本発明の他の目的は、導電性インクを用い
た単純化された単層または多層回路基板の製造方法を提
供することである。
た単純化された単層または多層回路基板の製造方法を提
供することである。
【００１０】
【課題を解決するための手段】前記の目的を達成するた
め、本発明による単層回路基板は、基板と、該基板上に
塗布され所定パターンの溝を有する感光性絶縁層と、該
感光性絶縁層の溝内に形成された導電性インク層とを具
備することを特徴とする。
め、本発明による単層回路基板は、基板と、該基板上に
塗布され所定パターンの溝を有する感光性絶縁層と、該
感光性絶縁層の溝内に形成された導電性インク層とを具
備することを特徴とする。
【００１１】また、本発明に基づく多層回路基板は、基
板と、該基板上に塗布され所定パターンの溝を有する感
光性絶縁層と、該感光性絶縁層の溝内に形成された導電
性インク層とを具備し、溝内に導電性インク層が形成さ
れた前記感光性絶縁層を２層以上含むことを特徴とす
る。
板と、該基板上に塗布され所定パターンの溝を有する感
光性絶縁層と、該感光性絶縁層の溝内に形成された導電
性インク層とを具備し、溝内に導電性インク層が形成さ
れた前記感光性絶縁層を２層以上含むことを特徴とす
る。
【００１２】前記した他の目的を達成するため、本発明
に基づく単層回路基板の製造方法は、基板上に感光性絶
縁物質を塗布して感光性絶縁層を形成する過程と、前記
感光性絶縁層の上に所定のパターンを有するフォトマス
クを位置させた後、前記感光性絶縁層に前記フォトマス
クのパターンが形成されるように露光する過程と、前記
感光性絶縁層を現像して所定パターンの溝を形成する過
程と、形成された前記溝内に導電性インクをプリント
し、硬化させて導電性インク層を形成する過程とを含む
ことを特徴とする。
に基づく単層回路基板の製造方法は、基板上に感光性絶
縁物質を塗布して感光性絶縁層を形成する過程と、前記
感光性絶縁層の上に所定のパターンを有するフォトマス
クを位置させた後、前記感光性絶縁層に前記フォトマス
クのパターンが形成されるように露光する過程と、前記
感光性絶縁層を現像して所定パターンの溝を形成する過
程と、形成された前記溝内に導電性インクをプリント
し、硬化させて導電性インク層を形成する過程とを含む
ことを特徴とする。
【００１３】また、本発明に基づく多層回路基板の製造
方法は、（ａ）基板上に感光性絶縁物質を塗布して感光
性絶縁層を形成する過程と、（ｂ）前記感光性絶縁層の
上に所定のパターンを有するフォトマスクを位置させた
後、前記感光性絶縁層に前記フォトマスクのパターンが
形成されるように露光する過程と、（ｃ）前記感光性絶
縁層を現像して所定パターンの溝を形成する過程と、
（ｄ）形成された前記溝内に導電性インクをプリント
し、硬化させて導電性インク層を形成する過程と、
（ａ′）それまでの過程で形成された回路基板上に感光
性絶縁物質を塗布して感光性絶縁層を形成する過程と、
（ｂ′）前記過程（ａ′）で形成された感光性絶縁層の
上に所定のパターンを有するフォトマスクを位置させた
後、前記感光性絶縁層に前記フォトマスクのパターンが
形成されるように露光する過程と、（ｃ′）前記過程
（ｂ′）で形成された感光性絶縁層を現像して所定パタ
ーンの溝を形成する過程と、（ｄ′）前記過程（ｃ′）
で形成された溝内に導電性インクをプリントし、硬化さ
せて導電性インク層を形成する過程とを含み、過程
（ａ′）〜（ｄ′）を１度以上含むことを特徴とする。
方法は、（ａ）基板上に感光性絶縁物質を塗布して感光
性絶縁層を形成する過程と、（ｂ）前記感光性絶縁層の
上に所定のパターンを有するフォトマスクを位置させた
後、前記感光性絶縁層に前記フォトマスクのパターンが
形成されるように露光する過程と、（ｃ）前記感光性絶
縁層を現像して所定パターンの溝を形成する過程と、
（ｄ）形成された前記溝内に導電性インクをプリント
し、硬化させて導電性インク層を形成する過程と、
（ａ′）それまでの過程で形成された回路基板上に感光
性絶縁物質を塗布して感光性絶縁層を形成する過程と、
（ｂ′）前記過程（ａ′）で形成された感光性絶縁層の
上に所定のパターンを有するフォトマスクを位置させた
後、前記感光性絶縁層に前記フォトマスクのパターンが
形成されるように露光する過程と、（ｃ′）前記過程
（ｂ′）で形成された感光性絶縁層を現像して所定パタ
ーンの溝を形成する過程と、（ｄ′）前記過程（ｃ′）
で形成された溝内に導電性インクをプリントし、硬化さ
せて導電性インク層を形成する過程とを含み、過程
（ａ′）〜（ｄ′）を１度以上含むことを特徴とする。
【００１４】
【発明の実施の形態】以下、添付の図面を参照しつつ、
実施例に基づいて本発明を詳細に説明する。
実施例に基づいて本発明を詳細に説明する。
【００１５】最初に、図２を参照して本発明による単層
回路基板の製造方法を説明する。
回路基板の製造方法を説明する。
【００１６】まず、基板２１を準備し、基板２１上に感
光性絶縁物質を塗布して絶縁層２３を形成する（ステッ
プ２００）。
光性絶縁物質を塗布して絶縁層２３を形成する（ステッ
プ２００）。
【００１７】次に、感光性絶縁層２３の上に所定のパタ
ーンを有するフォトマスク２４を位置させた後、感光性
絶縁層２３にフォトマスク２４のパターンが形成される
ように露光する（ステップ２１０）。この際、フォトマ
スク２４はパターンに従って外部から照射される光２８
（例えば、紫外線光）を透過または遮断する。光２８が
透過するフォトマスク２４の領域に対応する感光性絶縁
層２３の領域は感光され、絶縁層２３の他の領域は感光
されず元の状態が保たれ、感光性絶縁層２３にフォトマ
スク２４のパターンに対応したパターンが形成される。
ーンを有するフォトマスク２４を位置させた後、感光性
絶縁層２３にフォトマスク２４のパターンが形成される
ように露光する（ステップ２１０）。この際、フォトマ
スク２４はパターンに従って外部から照射される光２８
（例えば、紫外線光）を透過または遮断する。光２８が
透過するフォトマスク２４の領域に対応する感光性絶縁
層２３の領域は感光され、絶縁層２３の他の領域は感光
されず元の状態が保たれ、感光性絶縁層２３にフォトマ
スク２４のパターンに対応したパターンが形成される。
【００１８】フォトマスク２４を取り除き、現像を行っ
て感光性絶縁層２３の感光された部分を除去して溝２６
を形成する（ステップ２２０）。
て感光性絶縁層２３の感光された部分を除去して溝２６
を形成する（ステップ２２０）。
【００１９】続いて、ステップ２２０で形成された溝２
６に導電性インクをプリントし、硬化させて導電性イン
ク層２５を形成する（ステップ２３０）。導電性インク
をプリントした後、溝の中で硬化するまで一回或いは数
回加熱してもよい。
６に導電性インクをプリントし、硬化させて導電性イン
ク層２５を形成する（ステップ２３０）。導電性インク
をプリントした後、溝の中で硬化するまで一回或いは数
回加熱してもよい。
【００２０】このように、ステップ２００からステップ
２３０の工程により単層のプリント回路基板を形成する
ことができる。この工程を基板の上面と下面に適用して
両面プリント回路基板を形成することもできる。
２３０の工程により単層のプリント回路基板を形成する
ことができる。この工程を基板の上面と下面に適用して
両面プリント回路基板を形成することもできる。
【００２１】更にステップ２３０で形成された導電性イ
ンク層２５の酸化を防止するため、空気を遮断する酸化
防止膜２７をコーティングしてもよい（ステップ２４
０）。
ンク層２５の酸化を防止するため、空気を遮断する酸化
防止膜２７をコーティングしてもよい（ステップ２４
０）。
【００２２】図３は、図２に示した製造方法により製造
される単層回路基板の一例を示した断面図である。
される単層回路基板の一例を示した断面図である。
【００２３】この回路基板は、図示されているように、
基板２１と、基板２１上に塗布されフォトマスク２４
（図２）のパターンに対応する所定のパターンの溝を有
する感光性絶縁層２３と、感光性絶縁層２３の溝内にプ
リントされ硬化されて形成された導電性インク層２５と
を具備する。
基板２１と、基板２１上に塗布されフォトマスク２４
（図２）のパターンに対応する所定のパターンの溝を有
する感光性絶縁層２３と、感光性絶縁層２３の溝内にプ
リントされ硬化されて形成された導電性インク層２５と
を具備する。
【００２４】従来の電鋳法では金属基板のみが用いられ
ていたが、本発明によると、基板２１に、金属、セラミ
ック、絶縁物質を含む多様な材料を導電性の有無にかか
わらず用いることができる。感光性絶縁層２３は、導電
性インクがプリントされるとき導電性インク層２５間を
絶縁するようにガラス遷移温度（Ｔｇ）が２００℃以上
である物質よりなり、外部から光が当たると感光される
フォトレジスト層である。導電性インク２５は、Ｃｕ−
Ｐｂ−ＳｎまたはＡｇ−Ｐｂ−Ｓｎなどの微細金属粉
末、無水物系の化合物（例えば、ヘキサフルオロイソプ
ロピル−ジフテリックアンハイドライドなど）の重合
体、及びメチルエチルケトンまたはアセトンなどの溶媒
よりなる。導電性インク２５としては、米国トラナガ
（Toranaga）社が開発した“Ｏｒｍｅｔ（登録商標）”
などを用いることができる。導電性インクに含まれる金
属粉末としては主に銅（Ｃｕ）が用いられるが、このよ
うな金属粉末は空気中で酸化されやすい。これを防止す
るために導電性インク層２５の上に酸化防止膜２７を更
に設けるとよい。酸化防止膜２７は空気中で酸化されな
い材質よりなり、金属粉末と空気との接触を阻止する働
きをする。酸化防止膜２７として、コーロン社のＫＡシ
リーズの中のＫＡＢ２０を用いることができる。
ていたが、本発明によると、基板２１に、金属、セラミ
ック、絶縁物質を含む多様な材料を導電性の有無にかか
わらず用いることができる。感光性絶縁層２３は、導電
性インクがプリントされるとき導電性インク層２５間を
絶縁するようにガラス遷移温度（Ｔｇ）が２００℃以上
である物質よりなり、外部から光が当たると感光される
フォトレジスト層である。導電性インク２５は、Ｃｕ−
Ｐｂ−ＳｎまたはＡｇ−Ｐｂ−Ｓｎなどの微細金属粉
末、無水物系の化合物（例えば、ヘキサフルオロイソプ
ロピル−ジフテリックアンハイドライドなど）の重合
体、及びメチルエチルケトンまたはアセトンなどの溶媒
よりなる。導電性インク２５としては、米国トラナガ
（Toranaga）社が開発した“Ｏｒｍｅｔ（登録商標）”
などを用いることができる。導電性インクに含まれる金
属粉末としては主に銅（Ｃｕ）が用いられるが、このよ
うな金属粉末は空気中で酸化されやすい。これを防止す
るために導電性インク層２５の上に酸化防止膜２７を更
に設けるとよい。酸化防止膜２７は空気中で酸化されな
い材質よりなり、金属粉末と空気との接触を阻止する働
きをする。酸化防止膜２７として、コーロン社のＫＡシ
リーズの中のＫＡＢ２０を用いることができる。
【００２５】図４は、本発明に基づく多層回路基板の製
造方法をステップ毎に順に示した工程図である。多層回
路基板は、図２を参照して前記したような単層回路基板
の製造工程を概ね繰り返すことによって製造される。
造方法をステップ毎に順に示した工程図である。多層回
路基板は、図２を参照して前記したような単層回路基板
の製造工程を概ね繰り返すことによって製造される。
【００２６】図４に於いて、ステップ４００からステッ
プ４３０は、図２のステップ２００からステップ２３０
と同一なので説明を省略する。
プ４３０は、図２のステップ２００からステップ２３０
と同一なので説明を省略する。
【００２７】ステップ４３０までの過程で形成された単
層のプリント回路基板上に更に感光性絶縁物質を塗布し
て感光性絶縁層２３′を形成する（ステップ４４０）。
この感光性絶縁層２３′は絶縁機能を有するとともにス
テップ４３０でプリントされた導電性インクの酸化を防
止する働きをする。
層のプリント回路基板上に更に感光性絶縁物質を塗布し
て感光性絶縁層２３′を形成する（ステップ４４０）。
この感光性絶縁層２３′は絶縁機能を有するとともにス
テップ４３０でプリントされた導電性インクの酸化を防
止する働きをする。
【００２８】次に、感光性絶縁層２３′の上に所定のパ
ターンを有するフォトマスク（図示せず）を位置させ露
光及び現像を行って溝２６′を形成する（第４５０段
階）。
ターンを有するフォトマスク（図示せず）を位置させ露
光及び現像を行って溝２６′を形成する（第４５０段
階）。
【００２９】溝２６′に導電性インクをプリントし硬化
させることにより２層のプリント回路基板が完成する
（ステップ４６０）。
させることにより２層のプリント回路基板が完成する
（ステップ４６０）。
【００３０】ステップ４６０の図に詳細に示されている
ように、このような２層のプリント回路基板の形成に於
いて、感光性絶縁層２３、２３′の溝２６、２６′にプ
リントされた導電性インク層２５、２５′は電気的に連
結される。
ように、このような２層のプリント回路基板の形成に於
いて、感光性絶縁層２３、２３′の溝２６、２６′にプ
リントされた導電性インク層２５、２５′は電気的に連
結される。
【００３１】上記過程によって形成された２層構造のプ
リント回路基板に対して同様の工程を繰り返して３層以
上のプリント回路基板を製造することもできる（ステッ
プ４７０）。
リント回路基板に対して同様の工程を繰り返して３層以
上のプリント回路基板を製造することもできる（ステッ
プ４７０）。
【００３２】図２のステップ２４０と同様に、導電性イ
ンク層２５″の酸化を防止するために空気を遮断する酸
化防止膜２７をコーティングするとよい（図５参照）。
ンク層２５″の酸化を防止するために空気を遮断する酸
化防止膜２７をコーティングするとよい（図５参照）。
【００３３】図５は、図４に示した工程を通じて製造さ
れる多層回路基板の一例を示した断面図である。
れる多層回路基板の一例を示した断面図である。
【００３４】この多層回路基板は、図示されているよう
に、基板２１と、基板２１上に形成された所定パターン
の溝を有する複数の感光性絶縁層２３、２３′２３″
と、感光性絶縁層２３、２３′２３″のそれぞれの溝内
にプリントされ硬化させられた導電性インク層２５、２
５′２５″とを具備する。
に、基板２１と、基板２１上に形成された所定パターン
の溝を有する複数の感光性絶縁層２３、２３′２３″
と、感光性絶縁層２３、２３′２３″のそれぞれの溝内
にプリントされ硬化させられた導電性インク層２５、２
５′２５″とを具備する。
【００３５】これらの構成及び機能は、図３を参照して
説明した単層プリント回路基板の場合と同一なので説明
を省く。
説明した単層プリント回路基板の場合と同一なので説明
を省く。
【００３６】感光性絶縁層２３、２３′２３″のそれぞ
れに形成された導電性インク層２５、２５′２５″が相
互に導通するよう、図５に於いて円内に部分的に拡大し
て示したように、導電性インク層２５、２５′２５″の
一部は感光性絶縁層２３、２３′２３″の溝を通じて互
いに連結されている。
れに形成された導電性インク層２５、２５′２５″が相
互に導通するよう、図５に於いて円内に部分的に拡大し
て示したように、導電性インク層２５、２５′２５″の
一部は感光性絶縁層２３、２３′２３″の溝を通じて互
いに連結されている。
【００３７】多層プリント回路基板は、図３に示した単
層プリント回路基板と同様に、導電性インク層２５、２
５′２５″の酸化を防止するために酸化防止膜２７を備
えているとよい。
層プリント回路基板と同様に、導電性インク層２５、２
５′２５″の酸化を防止するために酸化防止膜２７を備
えているとよい。
【００３８】
【発明の効果】このように導電性インクを用いた本発明
による単層または多層回路基板は構造が単純なため生産
性を向上させることができるとともに、基板の材料が金
属に限定されないため材料の選択範囲が広い。特に、多
層回路基板は占有する空間を節約し、チップの実装効率
を向上させる。
による単層または多層回路基板は構造が単純なため生産
性を向上させることができるとともに、基板の材料が金
属に限定されないため材料の選択範囲が広い。特に、多
層回路基板は占有する空間を節約し、チップの実装効率
を向上させる。
【００３９】更に、このような単層または多層の回路基
板の製造方法は電鋳法のような化学的処理過程を含まな
いため、製造工程が単純化され製造コストが安くなる。
板の製造方法は電鋳法のような化学的処理過程を含まな
いため、製造工程が単純化され製造コストが安くなる。
【図１】従来の電鋳法による回路基板の製造方法を示し
た工程図である。
た工程図である。
【図２】本発明による単層回路基板の製造方法を示した
図である。
図である。
【図３】図２の製造方法により形成された単層回路基板
の断面図である。
の断面図である。
【図４】本発明による多層回路基板の製造方法を示した
図である。
図である。
【図５】図４の製造方法により形成された多層回路基板
の断面図である。
の断面図である。
１１ 金属基板 １３ 感光性ドライフィルム １５ フォトマスク １７ ドライフィルム１３の除去部 １９ 金属層 ２０ ダム ２１ 基板 ２３、２３′、２３″ 感光性絶縁層 ２４ フォトマスク ２５、２５′、２５″ 導電性インク層 ２６、２６′ 溝 ２７ 酸化防止膜 ２８ 光
Claims (9)
- 【請求項１】 基板と、該基板上に塗布され所定パタ
ーンの溝を有する感光性絶縁層と、該感光性絶縁層の溝
内に形成された導電性インク層とを具備することを特徴
とする単層回路基板。 - 【請求項２】 前記導電性インクが微細金属粉末、重
合体、及び溶媒を含むことを特徴とする請求項１に記載
の単層回路基板。 - 【請求項３】 前記導電性インク層の酸化を防ぐため
の酸化防止膜を更に具備することを特徴とする請求項１
に記載の単層回路基板。 - 【請求項４】 基板上に感光性絶縁物質を塗布して感
光性絶縁層を形成する過程と、 前記感光性絶縁層の上に所定のパターンを有するフォト
マスクを位置させた後、前記感光性絶縁層に前記フォト
マスクのパターンが形成されるように露光する過程と、 前記感光性絶縁層を現像して所定パターンの溝を形成す
る過程と、 形成された前記溝内に導電性インクをプリントし、硬化
させて導電性インク層を形成する過程とを含むことを特
徴とする単層回路基板製造方法。 - 【請求項５】 前記導電性インク層の酸化を防止する
ための酸化防止膜をコーティングする過程を更に含むこ
とを特徴とする請求項４に記載の単層回路基板の製造方
法。 - 【請求項６】 基板と、該基板上に塗布され所定パタ
ーンの溝を有する感光性絶縁層と、該感光性絶縁層の溝
内に形成された導電性インク層とを具備し、溝内に導電
性インク層が形成された前記感光性絶縁層を２層以上含
むことを特徴とする多層回路基板。 - 【請求項７】 前記導電性インクが微細金属粉末、重
合体、及び溶媒を含むことを特徴とする請求項６に記載
の多層回路基板。 - 【請求項８】 （ａ）基板上に感光性絶縁物質を塗布
して感光性絶縁層を形成する過程と、 （ｂ）前記感光性絶縁層の上に所定のパターンを有する
フォトマスクを位置させた後、前記感光性絶縁層に前記
フォトマスクのパターンが形成されるように露光する過
程と、 （ｃ）前記感光性絶縁層を現像して所定パターンの溝を
形成する過程と、 （ｄ）形成された前記溝内に導電性インクをプリント
し、硬化させて導電性インク層を形成する過程と、 （ａ′）それまでの過程で形成された回路基板上に感光
性絶縁物質を塗布して感光性絶縁層を形成する過程と、 （ｂ′）前記過程（ａ′）で形成された感光性絶縁層の
上に所定のパターンを有するフォトマスクを位置させた
後、前記感光性絶縁層に前記フォトマスクのパターンが
形成されるように露光する過程と、 （ｃ′）前記過程（ｂ′）で形成された感光性絶縁層を
現像して所定パターンの溝を形成する過程と、 （ｄ′）前記過程（ｃ′）で形成された溝内に導電性イ
ンクをプリントし、硬化させて導電性インク層を形成す
る過程とを含み、 過程（ａ′）〜（ｄ′）を１度以上含むことを特徴とす
る多層回路基板製造方法。 - 【請求項９】 前記導電性インク層の酸化を防止する
ための酸化防止膜をコーティングする過程を更に含むこ
とを特徴とする請求項８に記載の多層回路基板の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P17603 | 1995-06-26 | ||
| KR1019950017603A KR0151065B1 (ko) | 1995-06-26 | 1995-06-26 | 회로기판 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983096A true JPH0983096A (ja) | 1997-03-28 |
Family
ID=19418408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8147960A Pending JPH0983096A (ja) | 1995-06-26 | 1996-05-16 | 回路基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH0983096A (ja) |
| KR (1) | KR0151065B1 (ja) |
| CN (1) | CN1139369A (ja) |
| DE (1) | DE19620203A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7160583B2 (en) * | 2004-12-03 | 2007-01-09 | 3M Innovative Properties Company | Microfabrication using patterned topography and self-assembled monolayers |
| CN103197793B (zh) * | 2013-02-06 | 2016-08-03 | 南昌欧菲光科技有限公司 | 微结构导电图案成型方法及系统 |
| CN103379747B (zh) * | 2013-06-25 | 2016-08-10 | 复旦大学 | 一种加成制备高粘附力高导电性线路的方法 |
| CN110739267A (zh) * | 2019-09-12 | 2020-01-31 | 西北工业大学 | 基于印刷与光刻结合方式的高精度柔性微电路加工方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180190A (ja) * | 1984-02-27 | 1985-09-13 | 日本電気株式会社 | 厚膜回路基板の製造方法 |
| JPH04146684A (ja) * | 1990-10-08 | 1992-05-20 | Matsushita Electric Ind Co Ltd | 回路基板およびその作製方法 |
| JPH06112630A (ja) * | 1992-09-25 | 1994-04-22 | Nippon Mektron Ltd | 回路配線パタ−ンの形成法 |
| JPH0722732A (ja) * | 1993-06-30 | 1995-01-24 | Sumitomo Metal Ind Ltd | 微細配線の形成方法 |
-
1995
- 1995-06-26 KR KR1019950017603A patent/KR0151065B1/ko not_active IP Right Cessation
-
1996
- 1996-05-16 JP JP8147960A patent/JPH0983096A/ja active Pending
- 1996-05-20 DE DE19620203A patent/DE19620203A1/de not_active Withdrawn
- 1996-05-20 CN CN96100273A patent/CN1139369A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180190A (ja) * | 1984-02-27 | 1985-09-13 | 日本電気株式会社 | 厚膜回路基板の製造方法 |
| JPH04146684A (ja) * | 1990-10-08 | 1992-05-20 | Matsushita Electric Ind Co Ltd | 回路基板およびその作製方法 |
| JPH06112630A (ja) * | 1992-09-25 | 1994-04-22 | Nippon Mektron Ltd | 回路配線パタ−ンの形成法 |
| JPH0722732A (ja) * | 1993-06-30 | 1995-01-24 | Sumitomo Metal Ind Ltd | 微細配線の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0151065B1 (ko) | 1998-12-15 |
| DE19620203A1 (de) | 1997-01-02 |
| KR970004980A (ko) | 1997-01-29 |
| CN1139369A (zh) | 1997-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336320A (en) | Process for dielectric stenciled microcircuits | |
| KR0155877B1 (ko) | 다층 회로기판 및 그 제조방법 | |
| US5827775A (en) | Phase mask laser fabrication of fine pattern electronic interconnect structures | |
| US6606793B1 (en) | Printed circuit board comprising embedded capacitor and method of same | |
| US4015987A (en) | Process for making chip carriers using anodized aluminum | |
| CN106816425A (zh) | 线路板结构及其制作方法 | |
| JPH0983096A (ja) | 回路基板及びその製造方法 | |
| JPH0537140A (ja) | プリント配線板の製造方法 | |
| JP2000036413A (ja) | 電子部品及びその製造方法 | |
| JPS6337694A (ja) | 回路基板の製造方法 | |
| US6210746B1 (en) | Method of fabricating a solder resist mask | |
| KR100275372B1 (ko) | 회로기판 제조방법 | |
| JPH06268355A (ja) | プリント配線板およびその製造方法 | |
| JP3215542B2 (ja) | 多層薄膜配線基板の製造方法 | |
| US5234745A (en) | Method of forming an insulating layer on a printed circuit board | |
| JPH09260560A (ja) | リードフレーム及びその製造方法 | |
| JP2723744B2 (ja) | 印刷配線板の製造方法 | |
| JPH05208571A (ja) | 多重積層メタルマスク | |
| JP2500659B2 (ja) | 印刷配線板の製造方法 | |
| JPS6155796B2 (ja) | ||
| JPH0354873B2 (ja) | ||
| JPH02251195A (ja) | 印刷配線板の製造方法 | |
| JP2793497B2 (ja) | 高密度回路基板のビアホールの形成方法 | |
| JPH03255693A (ja) | 印刷配線板の製造方法 | |
| JP2000340931A (ja) | はんだマスク形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051122 |