JPH0722732A - 微細配線の形成方法 - Google Patents

微細配線の形成方法

Info

Publication number
JPH0722732A
JPH0722732A JP16239193A JP16239193A JPH0722732A JP H0722732 A JPH0722732 A JP H0722732A JP 16239193 A JP16239193 A JP 16239193A JP 16239193 A JP16239193 A JP 16239193A JP H0722732 A JPH0722732 A JP H0722732A
Authority
JP
Japan
Prior art keywords
gold
photoresist layer
conductor paste
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16239193A
Other languages
English (en)
Inventor
Yoshikazu Nakada
好和 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP16239193A priority Critical patent/JPH0722732A/ja
Publication of JPH0722732A publication Critical patent/JPH0722732A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【構成】 セラミックス基板11上にフォトレジスト層
12を形成するフォトレジスト層12形成工程と、フォ
トレジスト層12を露光、現像処理することにより、フ
ォトレジスト層12に配線パターン状に溝部15を形成
する溝部15形成工程と、溝部15に金粉末を主成分と
し、ガラスフリット及びビヒクルを含む金導体ペースト
16を充填する導体ペースト充填工程と、酸化性雰囲気
下、750〜900℃で加熱してフォトレジスト層12
を分解、消失させ、かつ金の微細配線18をセラミック
ス基板11上に焼結させる熱処理工程とを含んでいる微
細配線の形成方法。 【効果】 容易な操作及び低コストで、セラミックス基
板11上にセラミックス基板11との密着性及び導電性
等の特性に優れた金の微細配線18を高精度に形成する
ことができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体LSI、チップ部
品などを実装し、かつそれらを相互配線するための微細
配線の形成方法に関し、より詳細には低コスト、かつ高
精度にてセラミックス配線基板上に金等の微細配線を形
成する微細配線の形成方法に関する。
【0002】
【従来の技術】近年、電子機器はますます小型化、高密
度化が進んできており、これらに実装される電子部品の
狭ピッチ多ピン化、マルチチップ化も急速に進められつ
つある。したがって、LSIやICチップ等のボンディ
ング法も従来のワイヤボンディング法から、マルチチッ
プや高密度実装に適したTAB(Tape Automated Bondi
ng)方式又はフリップチップ方式が採用されるようにな
ってきている。このような電気部品の高密度化に伴い、
セラミックス配線基板上に、線幅100μm以下の微細
配線を形成する技術が要求されるようになってきてい
る。また、前記微細配線の材料として、通常、導通抵抗
が低い金、銀、銀/パラジウム、銅等がよく使用されて
いる。
【0003】従来からのセラミックス基板上への微細配
線の形成方法は、厚膜法、薄膜法、メッキ法などに大別
される。
【0004】前記厚膜法は、導体粒子を有機ビヒクル中
に分散させた導体ペーストをメッシュスクリーンを通し
てセラミックス基板に印刷し、焼成することにより導体
をセラミックス基板上に焼き付ける方法である。この方
法ではセラミックス基板との充分な密着強度を有する導
体層を低コストで形成することはできるものの、メッシ
ュワイヤ径に限界があるために100μm未満の微細配
線を形成することは難しく、さらに印刷時にスクリーン
がたわむため、配線パターンの位置精度が低いという問
題点がある。
【0005】一方薄膜法は、セラミックス基板に蒸着、
スパッタリング又はイオンプレーティング等により厚さ
数μmオーダーの導体金属層を形成する方法であり、こ
の方法ではフォトレジストを用いたフォトリソグラフィ
ーの手法が利用できることから、精度の高い微細配線を
形成することができるものの、基板との密着性が低い、
工程が多い、薄膜形成装置が高価である、等の問題点が
ある。
【0006】またメッキ法も上記した薄膜法と同様の問
題点がある。
【0007】そこで近年、基本的には前記厚膜法を使用
し、配線パターンの形成には前記薄膜法の特徴であるフ
ォトリソグラフィー法を導入した方法が試みられてお
り、その方法について以下に説明する。
【0008】まず、光硬化性モノマー等からなる感光性
樹脂を溶剤に溶解させて形成したフォトレジスト(感光
液)中に導電性粉末を分散させて感光性導体ペーストを
調製する。次に、得られた該感光性導体ペーストをセラ
ミックス基板にベタ印刷し、露光、現像処理することに
より所定の配線パターンを形成する。さらに、所定パタ
ーンが形成されたセラミックス基板を焼成することによ
り光硬化樹脂を分解、消失(脱バインダー)させ、同時
に導電性膜をセラミックス基板に焼き付けることにより
微細配線の形成を完了する。
【0009】前記方法において、感光性導体ペースト中
の感光性樹脂の量は通常の厚膜導体ペースト中の樹脂量
よりもかなり多い。この理由は、感光性導体ペースト中
の感光性樹脂の量が少ないと感光性導体ペースト中の導
体粉末の量が相対的に多くなり、露光工程で照射される
紫外線が導体粉末により遮断され、紫外線が塗布された
厚膜の厚み方向に充分に透過されないため、感光性樹脂
が充分に感光せず、現像するのが難しくなるためであ
る。
【0010】しかし、このように感光性導体ペースト中
に多量の樹脂が存在すると、現像工程において前記感光
性樹脂が硬化するが、この硬化した樹脂は焼成工程で分
解されにくいために充分に分解、消失せずに残存し、導
電性粉末の焼結が阻害されたり、形成された配線の基板
に対する接着強度が低下するという問題点があった。特
に、導電性粉末として銅粉末を使用する場合、通常、銅
粉末の酸化を防止するために焼成が窒素雰囲気等の還元
性雰囲気で行われていたため、その分解が一層困難にな
り、光硬化樹脂が分解せず、配線部に多量に残存してし
まうという結果が生じていた。
【0011】さらに、感光性導体ペースト中に多量の感
光性樹脂が存在すると前記感光性導体ペースト中の導電
性粉末の濃度が低くなり、感光性樹脂等を除去した後も
配線パターン中の導電性粉末の充填度が低くなり、形成
された配線は導電性が低く、しかも基板との接着性も低
いという問題点もあった。
【0012】
【発明が解決しようとする課題】このような問題点を解
決するため、最近ではガラス基板やセラミックス基板の
上にフォトレジスト層を形成した後、フォトリソグラフ
ィーによりフォトレジスト層に配線パターン状の開口部
(溝部)を形成し、該開口部に導体ペーストを充填して
焼成する方法が行われるようになってきている(特開平
4−223391号公報、特開平4−223392号公
報、特開平4−223393号公報等)。
【0013】前記方法における焼成工程で、前記基板上
に形成されたフォトレジストは分解、消失し、導体ペー
スト中の導電性粉末のみが残留して前記基板上に焼結
し、前記基板上に微細配線が形成される。
【0014】しかし、前記方法により50μm以下の微
細配線を形成する場合、フォトレジスト膜が厚さ方向に
完全に開口されず、形成された開口部の底と前記基板と
の間に一部フォトレジスト層が残留する。
【0015】このようにフォトフォトレジスト層の開口
が不十分な状態で導体ペーストを充填し、焼成した場
合、開口部の間に存在するフォトレジスト層は分解、消
失するものの、前記基板とペースト充填部分との間に存
在する薄いフォトレジスト層は完全に分解されずに炭化
して残存し、前記基板と形成された微細配線との密着性
が損なわれてしまう。
【0016】このため、前記方法ではフォトリソグラフ
ィーによるパターニングのため位置精度は高いが、前記
基板と前記微細配線との密着性が低いという課題があっ
た。また、このような問題をさけようとして開口部が前
記基板表面に貫通するように開口を完全に行うと、形成
された溝部の間に存在するフォトレジスト膜の形状が崩
れ、配線パターンが変形し易いという課題があった。
【0017】本発明は上記課題に鑑みなされたものであ
り、コスト的に有利で操作が簡単な厚膜法をベースと
し、前記方法にフォトリソグラフィーの手法を適用する
ことにより、従来の方法では形成不可能な微細配線を高
精度に形成することができると共に、導電性及び基板と
の接着性等の特性に優れた微細配線を形成することがで
きる微細配線の形成方法を提供することを目的としてい
る。
【0018】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る微細配線の形成方法は、セラミックス基
板上にフォトレジスト層を形成するフォトレジスト層形
成工程と、前記フォトレジスト層を露光、現像処理する
ことにより、前記フォトレジスト層に配線パターン状に
溝部を形成する溝部形成工程と、前記溝部に金粉末を主
成分とし、ガラスフリット及びビヒクルを含む金導体ペ
ーストを充填する導体ペースト充填工程と、酸化性雰囲
気下、750〜900℃で加熱して前記フォトレジスト
層を分解、消失させ、かつ金の微細配線をセラミックス
基板上に焼結させる熱処理工程と、を含んでいることを
特徴としている(1)。
【0019】また本発明に係る微細配線の形成方法は、
上記(1)記載の微細配線の形成方法において、金導体
ペーストの代わりに銀導体ペースト、又は銀/パラジウ
ム系導体ペーストを使用することを特徴としている
(2)。
【0020】まず、本発明に係る上記(1)記載の微細
配線の形成方法について説明する。
【0021】本発明においては、フォトレジスト層形成
工程として、まずセラミックス基板にフォトレジスト層
を形成する。
【0022】本発明で使用する前記セラミックス基板と
しては、例えばアルミナ、ムライト、ガラスセラミック
ス等の酸化物セラミックス基板で、通常微細配線を形成
するために使用される公知のものが挙げられる。
【0023】前記セラミックス基板上に形成する前記フ
ォトレジスト層の厚さは25〜50μmが好ましい。前
記フォトレジスト層の厚さが25μm未満では後の工程
で形成する溝部の深さが不十分なため、導体ペーストの
充填も不十分となり、また前記フォトレジスト層の厚さ
が50μmを超えるとフォトレジスト層が厚くなりすぎ
るため、前記セラミックス基板と形成された微細配線と
の間に炭化層が残存し易くなり、前記セラミックス基板
との密着性が不良となる。
【0024】前記セラミックス基板上にフォトレジスト
層を形成する方法としては、例えばドライフィルムレジ
スト膜を前記セラミックス基板上に熱圧着する方法や液
状フォトレジストを複数回セラミックス基板表面に塗布
する方法等が挙げられる。
【0025】前記方法のなかでは、厚さが25〜50μ
mのドライフィルムレジスト膜を加熱ラミネート法等に
て熱圧着させる方法が簡単な方法であり好ましい。前記
液状フォトレジストを使用する方法では、一回の塗布で
形成できる膜厚は10μm以下であるため、25〜50
μmの厚さのフォトフォトレジスト層を形成するには工
数がかかり、余り好ましい方法とは言えない。
【0026】ドライフィルムレジスト膜としては、例え
ばデュポン社製のリストン4713、サンノプコ(株)
製のノプコピュアFシリーズ、三菱のレイヨン社製のダ
イヤロンFRA305、東京応化工業社製のオーディル
AP800等のような、一般に市販されているドライフ
ィルムレジスト膜が挙げられる。
【0027】次に溝部形成工程として、前記フォトレジ
スト層を露光、現像処理することにより、前記フォトレ
ジスト層に配線パターン状に溝部を形成する。
【0028】前記パターン露光処理は、例えば通常行わ
れる回路パターンを有するフォトマスクを介して紫外線
露光させる方法により行うことができ、また前記現像処
理も、例えば通常行われるスプレー法もしくは浸漬揺動
法にて行うことができる。
【0029】前記露光、現像処理により形成する溝部の
幅は、フォトレジストの現像性の点から、30〜50μ
m程度が好ましい。また、形成される溝部の底のセラミ
ックス基板の間に存在するフォトレジスト層の厚さは1
〜5μmが好ましく、前記溝部の底が一部前記セラミッ
クス基板表面に到達しても構わない。前記露光、現像処
理により、前記フォトレジスト層に形成された前記溝部
の底の大部分が完全に前記セラミックス基板表面まで到
達すると、前記溝部の間に存在するフォトレジスト層が
曲がり易くなり、配線パターンの形状が崩れ易くなるの
で好ましくない。なお、現像後のフォトレジスト層の後
露光、ポストベークを行うと、フォトレジスト層がさら
に強固になり、次工程の導体ペースト充填工程において
溝部のパターンが変形しにくくなる。
【0030】次に、導体ペースト充填工程として、前記
溝部に金粉末を主成分とし、ガラスフリット及びビヒク
ルを含む金導体ペーストを充填する。
【0031】金導体ペーストとしては公知の導体ペース
トを使用することができるが、例えば粒径が0.1〜1
0μmの金粉末が75〜85wt%、軟化点が450〜
750℃で粒径が0.1〜5μmのガラスフリットが2
〜5wt%、樹脂を溶剤、可塑剤等に溶解したビヒクル
が10〜22wt%の組成からなるものが好ましい。
【0032】前記金粉末の粒径が0.1μm未満では粉
末自体がかさ高くなるためにペースト化に多量のビヒク
ルを要し、その結果ぺースト中の金粉末含有量が低下
し、また前記金粉末の粒径が10μmを超えると前記溝
部への充填性が低下する。
【0033】また前記ガラスフリットの軟化点が450
℃未満では焼成時に流動し過ぎて配線部分から流れ出
し、セラミックス基板との接着性が低下し、また前記ガ
ラスフリットの軟化点が750℃を超えるとガラスフリ
ットが充分に軟化しないため、セラミックス基板との密
着性が低下する。
【0034】前記ガラスフリットの含有量が2wt%未
満では配線の接着性が低く、また前記ガラスフリットの
含有量が5wt%を超えると配線のハンダに対する濡れ
性が低下する。前記ガラスフリットの組成としては、ホ
ウケイ酸系ガラスに鉛、銅、亜鉛、カドミウム、バリウ
ム、カルシウム、ビスマスなどを溶解させたものが好ま
しい。
【0035】さらに前記ビヒクルの含有量が10wt%
未満ではペーストの粘度が高すぎて配線部への充填が困
難になり、また前記ビヒクルの含有量が22wt%を超
えるとペースト中の金粉末の含有量が低下して緻密な配
線を形成することが難しくなる。前記ビヒクルに用いる
樹脂としては、例えばエチルセルロース、ニトロセルロ
ースなどのセルロース樹脂、メタクリル樹脂、アクリル
樹脂等が挙げられ、溶剤としては、例えばテルピネオー
ル、ジブチルカルビトール、トリメチルペンタンジオー
ルジイソブチレート、エステルアルコールなどの高沸点
溶剤が挙げられる。これらの高沸点溶剤は、ペースト粘
度の安定性の点から、後述のフォトレジスト上での印刷
に適している。また前記可塑剤としては、例えばジブチ
ルフタレート等が挙げられる。
【0036】前記金粉末、ガラスフリット及びビヒクル
を用いてペーストを調製するには、前記原料を3本ロー
ルミルもしくはボールミルにて0.5〜1時間程度混練
すればよい。
【0037】前記導体ペーストを用いて前記フォトレジ
スト膜の前記溝部へ前記導体ペーストを充填する方法と
しては、前記導体ペーストを前記溝部に擦り込むように
して充填すればよく、例えば平板ゴムに適量の前記導体
ペーストをつけ、前記平板ゴムを前記フォトレジスト膜
に接触させながら移動させればよい。なお、このとき形
成された前記溝部以外の前記フォトレジスト膜上に前記
導体ペーストが残留しないように、適当な強さで前記平
板ゴムを前記フォトレジスト膜に接触させながら移動さ
せる必要がある。
【0038】前記工程により前記フォトレジスト膜の前
記溝部に前記導体ペーストを充填した後は、前記溝部に
充填された前記導体ペースト中の液体成分が揮発する温
度で乾燥させ、前記導体ペースト中の金粉末等の固体成
分を前記溝部に固定させる。
【0039】形成された前記溝部の長手方向が前記平板
ゴムの移動方向と平行である場合には、一回で前記導体
ペーストの充填を完全に行うことが難しい。このときは
まず一度前記平板ゴムにて前記導体ペーストを充填して
乾燥させた後、最初の平板ゴムの移動方向とは垂直な方
向に前記と同様の方法で前記導体ペーストを充填する作
業を行えば、前記溝部に完全に前記導体ペーストを充填
することができる。
【0040】次に熱処理工程として、酸化性雰囲気下、
750〜900℃で加熱して前記フォトレジスト層を分
解、消失させ、かつ金の微細配線をセラミックス基板に
形成する。
【0041】前記酸化性雰囲気としては、酸素を10〜
20vol%程度含んだガス雰囲気が好ましいが、通常
は最も簡単に実施できる大気雰囲気でよい。
【0042】熱処理温度は上記したように750〜90
0℃が好ましい。熱処理温度が750℃未満では前記セ
ラミックス基板と前記微細配線との間に存在するフォト
レジスト層を完全に分解、消失させることができないた
めにフォトレジスト層が炭化して残存し、前記微細配線
と前記セラミックス基板との密着性が低下してしまい、
また熱処理温度が900℃を超えると厚膜中のガラスフ
リットが流動しすぎて、金を含む厚膜と基板の接着性が
低下してしまうので好ましくない。
【0043】前記熱処理により金導体ペースト中に含ま
れていた有機成分も分解、消失し、ガラスフリットを含
む金粉末が前記熱処理により焼結し、前記セラミックス
基板に接着して金の微細配線が形成される。
【0044】なお、この酸化性雰囲気中での熱処理工程
では銅粉末は酸化するために使用できず、金、銀、銀/
パラジウム等の貴金属の粉末のみが使用可能である。
【0045】上記した(1)記載の微細配線の形成方法
により、容易な操作及び低コストで、セラミックス基板
上に前記基板との密着性及び導電性等の特性に優れた金
の微細配線を高精度に形成することができる。
【0046】次に、上記(2)記載の微細配線の形成方
法について説明する。
【0047】上記(2)記載の微細配線の形成方法で
は、導電性ペーストとして、銀導体ペースト又は銀/パ
ラジウムペーストを使用する点が異なる。しかし、使用
するセラミックス基板、フォトレジスト等やフォトレジ
スト層形成工程、溝部形成工程、導体ペースト充填工程
及び熱処理工程の各工程での条件等は、上記(1)記載
の微細配線の形成方法と同様でよい。
【0048】導体ペーストとして銀導体ペーストを使用
する場合、前記銀導体ペーストとしては銀粉末、ガラス
フリット及びビヒクルを含んで構成される銀導体ペース
トで、公知のものが挙げられる。使用する銀粉末の粒子
径は0.1〜10μm程度が好ましいが、その他、導体
ペースト中に用いられるガラスフリット、ビヒクル等の
材料や導体ペースト中の各成分の含有割合は金導体ペー
ストの場合と同様でよい。
【0049】導体ペーストとして銀/パラジウム系導体
ペーストを使用する場合、前記銀/パラジウム系導体ペ
ーストとしては銀粉末、パラジウム粉末、ガラスフリッ
ト及びビヒクルを含んで構成される前記導体ペースト
で、公知のものが挙げられる。使用する銀粉末の粒子径
は0.1〜10μm程度、パラジウム粉末の粒子径は
0.1〜1μm程度が好ましく、銀粉末に対するパラジ
ウム粉末の割合は5〜30wt%が好ましい。また、導
体ペースト中に用いられるガラスフリット、ビヒクル等
の材料や導体ペースト中の各成分の含有割合は金導体ペ
ーストの場合と同様でよい。
【0050】上記した(2)記載の微細配線の形成方法
によっても、容易な操作及び低コストで、セラミックス
基板上に前記基板との密着性及び導電性等の特性に優れ
た金の微細配線を高精度に形成することができる。
【0051】
【作用】上記構成の微細配線の形成方法(1)によれ
ば、セラミックス基板上にフォトレジスト層を形成する
フォトレジスト層形成工程と、前記フォトレジスト層を
露光、現像処理することにより、前記フォトレジスト層
に配線パターン状に溝部を形成する溝部形成工程と、前
記溝部に金粉末を主成分とし、ガラスフリット及びビヒ
クルを含む金導体ペーストを充填する導体ペースト充填
工程と、酸化性雰囲気下、750〜900℃で加熱して
前記フォトレジスト層を分解、消失させ、かつ金の微細
配線をセラミックス基板上に焼結させる熱処理工程とを
含んでいるので、前記フォトレジスト層形成工程及び前
記溝部形成工程で前記セラミックス基板上に存在するフ
ォトレジスト層に微細な溝状配線パターンが形成され、
前記導体ペースト充填工程で前記フォトレジスト層中に
金粉末を含んだ微細配線パターンの層が形成され、前記
熱処理工程で前記フォトレジスト層や前記導体ペースト
中の有機成分が完全に分解、消失し、さらに前記ガラス
フリットを含む金粉末がセラミックス基板上に焼結、接
着し、これらの工程により、容易な操作及び低コスト
で、セラミックス基板上に前記基板との密着性及び導電
性等の特性に優れた金の微細配線が高精度に形成され
る。
【0052】また上記構成の微細配線の形成方法(2)
によれば、上記(1)記載の微細配線の形成方法におい
て、金導体ペーストの代わりに銀導体ペースト、又は銀
/パラジウム系導体ペーストを使用しているので、上記
(1)記載の微細配線の形成方法と同様、容易な操作及
び低コストで、セラミックス基板上に前記基板との密着
性及び導電性等の特性に優れた銀又は銀/パラジウム合
金の微細配線が高精度に形成される。
【0053】
【実施例及び比較例】以下、本発明に係る微細配線の形
成方法の実施例及び比較例を図面に基づいて説明する。
【0054】[実施例1]図1(a)〜(f)は実施例
1に係る微細配線の形成方法における各工程を模式的に
示した断面図である。
【0055】アルミナ基板11上に厚さが25μmのド
ライフィルムレジスト膜(サンノプコ株式会社製 ノプ
コピュアF−1525)12を加熱ラミネート法を用
い、100℃で圧着し、アルミナ基板11上にフォトレ
ジスト層12を形成した(図1(a))。
【0056】次に、線幅20μm、線間20μmの配線
パターンが形成されたフォトマスク13を用い、露光量
150mJ/cm2 の条件で紫外線14のパターン露光
を施した(図1(b))。
【0057】次に、現像液としてサンノプコ株式会社製
のSN−OX2892を用い、液温25℃の条件で超音
波現像を3分間行って配線パターン状に溝部15を形成
し、溝部15を水洗後、80℃にて乾燥させた(図1
(c))。
【0058】その後、溝部15が形成されたフォトレジ
スト層12に紫外線14を5J/cm2 の条件で照射し
て後露光を行った後、150℃、60分の条件でフォト
レジスト層12にポストべークを施し、フォトフォトレ
ジスト層12を強化した。またフォトレジスト層12の
SEM観察を行い、溝部15の底のフォトレジスト層1
2aの厚みを測定したところ平均3μmであった。
【0059】次に、金導体ペースト(昭栄化学工業株式
会社製 AU−4460)16を平板ゴム17を用いて
溝部15に擦り込むように充填し、100℃にて10分
加熱して金導体ペースト16を乾燥させた(図1
(d))。
【0060】次に、前記工程を経たアルミナ基板11
に、大気中、ピーク温度750℃、ピーク保持時間20
分の条件で熱処理を行い、金導体ペースト16内の樹
脂、及び溝部15の間に存在するフォトレジスト層12
を分解、消失させ、さらにガラスフリットを含む金を焼
結させて、金の微細配線18をアルミナ基板11に焼き
付けた(図1(e))。
【0061】形成された線幅20μm、線間20μmの
金の微細配線19の導電性、接着強度及びハンダ濡れ性
は以下の手順で評価した。
【0062】導電性について 導体特性値の測定により評価する。具体的には、4端子
抵抗測定及び金の微細配線19の線幅と膜の厚さより、
膜厚20μm換算のシート抵抗値を求める。
【0063】接着強度について アルミナ基板11上にタテヨコ2mm×2mm□の形状に金
導体層を上記プロセスにより形成し、230±3℃の温
度に維持した63%Sn−37%Pbハンダ槽に3±
0.5秒間浸漬した後、その上に0.6mmφスズメッキ
銅線をハンダゴテにてハンダ付けする。次に、スズメッ
キ銅線を被膜端部より1mmの位置で90°曲げて基板と
垂直な状態にし、アルミナ基板11を固定した状態で引
っ張り試験機により10cm/min の速度でスズメッキ銅
線を引っ張り、スズメッキ銅線がアルミナ基板11から
剥れたときの接着強度を測定し、接着強度の値とする。
前記接着強度の測定は、ハンダ付け直後(初期接着強
度)、および150℃で1000時間エージングした後
(エージング後の接着強度)の二種類の条件を設定して
行う。
【0064】ハンダ濡れ性について アルミナ基板11上にタテヨコ4mm×4mm□の形状に金
導体層を上記プロセスにより形成し、230±3℃の温
度に維持した63%Sn−37%Pbハンダ槽に3±
0.5秒間浸漬し、被着したハンダの被覆率を目視で測
定する。
【0065】以上の評価方法により、上記実施例1記載
のプロセスで形成した金の微細配線18のシート抵抗値
は1.6mΩ/□、初期接着強度は3.9kg/4mm
2 、エージング後の接着強度は3.6kg/4mm2
ハンダ濡れ性は100%と優れた特性を示した。
【0066】[実施例2]導体ペーストとして銀導体ペ
ースト(京都エレックス社製 DD−1195A)を使
用した他は、実施例1の場合と同様にして、アルミナ基
板11上に銀の微細配線を形成した。
【0067】該銀微細配線のシート抵抗値は1.4mΩ
/□、初期接着強度は3.1kg/4mm2 、エージン
グ後の接着強度は2.5kg/4mm2 、ハンダ濡れ性
は100%と優れた特性を示した。
【0068】[実施例3]導体ペーストとして銀/パラ
ジウム導体ペースト(京都エレックス社製 DD−25
50H)を使用した他は、実施例1の場合と同様にし
て、アルミナ基板11上に銀/パラジウムの微細配線を
形成した。
【0069】該銀/パラジウム微細配線のシート抵抗値
は4.0mΩ/□、初期接着強度3.5kg/4mm
2 、エージング後の接着強度2.8kg/4mm2 、ハ
ンダ濡れ性100%と優れた特性を示した。
【0070】[実施例4]ドライフィルムレジスト膜と
して、厚さが50μmのドライフィルムレジスト膜(サ
ンノプコ株式会社製 ノプコピュアF−1550)を使
用してフォトレジスト層を形成し、前記フォトレジスト
層に幅が50μmの溝部を形成した以外は実施例1の場
合と同様にして、アルミナ基板11上に線幅50μm、
線間50μmの金の微細配線を形成した。
【0071】金の微細配線18のシート抵抗値は1.6
mΩ/□、初期接着強度は3.5kg/4mm2 、エー
ジング後の接着強度は3.0kg/4mm2 、ハンダ濡
れ性は100%と優れた特性を示した。
【0072】[比較例1〜3]熱処理工程における大気
中での熱処理温度を725℃とした以外は実施例1の場
合と同様に金の微細配線18を形成した。
【0073】金の微細配線18のシート抵抗値は1.6
mΩ/□、初期接着強度は2.0kg/4mm2 、エー
ジング後の接着強度は1.5kg/4mm2 、ハンダ濡
れ性100%となり、実施例1と比較してアルミナ基板
11との接着強度が大きく低下した。
【0074】次に、銀導体ペースト、銀/パラジウム導
体ペーストを使用した他は、比較例2、3の場合と同様
にして、アルミナ基板11上に銀微細配線及び銀/パラ
ジウムの微細配線を形成したが、前記銀又は銀/パラジ
ウムの微細配線とアルミナ基板11との接着強度は両者
とも約50%低下した。
【0075】[比較例4]厚さが20μmのドライフィ
ルムレジスト膜(サンノプコ株式会社製 ノプコピュア
F−1520)をアルミナ基板11に熱圧着してフォト
レジスト層12を形成した後、実施例1の場合と同様に
溝部15を形成し、金導体ペースト16の充填操作を行
ったところ、溝部15の深さが浅すぎるため、金導体ペ
ースト16の充填がうまくいかなかった。
【0076】[比較例5]比較例4で使用した厚さが2
0μmのドライフィルムレジスト膜と、前記ドライフィ
ルムレジスト膜と同様の材質からなる厚さが40μmの
ドライフィルムレジスト膜とを重ねて圧着し、厚さ60
μmのフォトレジスト層12をアルミナ基板11上に形
成し、その後は実施例1の場合と同様にして金の微細配
線18を形成したところ、アルミナ基板11との接着強
度は50%低下した。
【0077】[比較例6]実施例1の場合と同様にして
フォトフォトレジスト層12を形成し、溝部15形成工
程において超音波現像の時間を6分間に延長し、溝部1
5がアルミナ基板11表面に到達するように完全に開口
した。その後、実施例1と同様にして金の微細配線18
を形成したところ、金の微細配線18のパターンに乱れ
が生じた。
【0078】熱処理工程前のフォトレジスト層12の溝
部15をSEM観察したところ、溝部15の一部が湾曲
しており、これにより金の微細配線18のパターンに乱
れが生じたものと考えられる。
【0079】[比較例7]実施例1の場合と同様にして
フォトレジスト層12を形成し、溝部15形成工程にお
ける超音波現像の時間を1分間に短縮したところ、溝部
15の底のフォトレジスト12aの厚みは7μmとなっ
た。その後、実施例1の場合と同様にして金の微細配線
18を形成したところ、アルミナ基板11との接着強度
は約50%低下した。
【0080】
【発明の効果】以上詳述したように本発明に係る微細配
線の形成方法にあっては、セラミックス基板上にフォト
レジスト層を形成するフォトレジスト層形成工程と、前
記フォトレジスト層を露光、現像処理することにより、
前記フォトレジスト層に配線パターン状に溝部を形成す
る溝部形成工程と、前記溝部に金粉末を主成分とし、ガ
ラスフリット及びビヒクルを含む金導体ペーストを充填
する導体ペースト充填工程と、酸化性雰囲気下、750
〜900℃で加熱して前記フォトレジスト層を分解、消
失させ、かつ金の微細配線をセラミックス基板上に焼結
させる熱処理工程と、を含んでいるので、容易な操作及
び低コストで、セラミックス基板上に前記基板との密着
性及び導電性等の特性に優れた金の微細配線を高精度に
形成することができる。
【0081】また本発明に係る配線パターンの形成方法
にあっては、上記(1)記載の微細配線の形成方法にお
いて、金導体ペーストの代わりに銀導体ペースト、又は
銀/パラジウム系導体ペーストを使用するので、容易な
操作及び低コストで、セラミックス基板上に前記基板と
の密着性及び導電性等の特性に優れた銀又は銀/パラジ
ウムの微細配線を高精度に形成することができる。
【0082】また、前記したこれらの発明の方法を用い
ることにより、セラミックス回路基板のマルチチップ
化、高密度実装化に対応することができる。
【図面の簡単な説明】
【図1】本発明の実施例に係る微細配線の形成方法の各
製造工程を模式的に示した断面図である。
【符号の説明】
11 アルミナ基板 12 フォトレジスト層 15 溝部 16 導体ペースト 18 金の微細配線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 セラミックス基板上にフォトレジスト層
    を形成するフォトレジスト層形成工程と、前記フォトレ
    ジスト層を露光、現像処理することにより、前記フォト
    レジスト層に配線パターン状に溝部を形成する溝部形成
    工程と、前記溝部に金粉末を主成分とし、ガラスフリッ
    ト及びビヒクルを含む金導体ペーストを充填する導体ペ
    ースト充填工程と、酸化性雰囲気下、750〜900℃
    で加熱して前記フォトレジスト層を分解、消失させ、か
    つ金の微細配線をセラミックス基板上に焼結させる熱処
    理工程と、を含んでいることを特徴とする微細配線の形
    成方法。
  2. 【請求項2】 請求項1記載の微細配線の形成方法にお
    いて、金導体ペーストの代わりに銀導体ペースト、又は
    銀/パラジウム系導体ペーストを使用することを特徴と
    する微細配線の形成方法。
JP16239193A 1993-06-30 1993-06-30 微細配線の形成方法 Pending JPH0722732A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16239193A JPH0722732A (ja) 1993-06-30 1993-06-30 微細配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16239193A JPH0722732A (ja) 1993-06-30 1993-06-30 微細配線の形成方法

Publications (1)

Publication Number Publication Date
JPH0722732A true JPH0722732A (ja) 1995-01-24

Family

ID=15753695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16239193A Pending JPH0722732A (ja) 1993-06-30 1993-06-30 微細配線の形成方法

Country Status (1)

Country Link
JP (1) JPH0722732A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983096A (ja) * 1995-06-26 1997-03-28 Samsung Aerospace Ind Ltd 回路基板及びその製造方法
KR100690930B1 (ko) * 2006-05-03 2007-03-09 한국기계연구원 깊은 제거를 이용하여 원하는 패턴 두께 혹은 높은종횡비를 가지는 고해상도 패턴 형성 방법
WO2015137248A1 (ja) * 2014-03-14 2015-09-17 Jsr株式会社 配線の製造方法、感放射線性組成物、電子回路および電子デバイス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983096A (ja) * 1995-06-26 1997-03-28 Samsung Aerospace Ind Ltd 回路基板及びその製造方法
KR100690930B1 (ko) * 2006-05-03 2007-03-09 한국기계연구원 깊은 제거를 이용하여 원하는 패턴 두께 혹은 높은종횡비를 가지는 고해상도 패턴 형성 방법
WO2015137248A1 (ja) * 2014-03-14 2015-09-17 Jsr株式会社 配線の製造方法、感放射線性組成物、電子回路および電子デバイス
JPWO2015137248A1 (ja) * 2014-03-14 2017-04-06 Jsr株式会社 配線の製造方法、感放射線性組成物、電子回路および電子デバイス
US9980392B2 (en) 2014-03-14 2018-05-22 Jsr Corporation Process for producing substrate having wiring, radiation-sensitive composition, electronic circuit and electronic device

Similar Documents

Publication Publication Date Title
JP3469686B2 (ja) プリント回路基板上にはんだを付着させる方法およびプリント回路基板
JP5431598B2 (ja) メタライズド基板、金属ペースト組成物、および、メタライズド基板の製造方法
JPH0722732A (ja) 微細配線の形成方法
US20060096780A1 (en) Thin film circuit integrating thick film resistors thereon
US5292624A (en) Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
US20130048356A1 (en) Mitigation and elimination of tin whiskers
JP4589519B2 (ja) 半導体回路部品の製造方法
JPH06224538A (ja) セラミックス回路基板の製造方法
JPH0745931A (ja) 微細配線の形成方法及び該方法に用いられる導体ペースト
JP2896296B2 (ja) セラミックス配線基板の製造方法
JP3231918B2 (ja) 積層型セラミック回路基板の製造方法
JPH0794848A (ja) 導体層パターンの形成方法
JPH0722737A (ja) 配線パターンの形成方法
JP2842704B2 (ja) プリント配線板およびその製造方法
JP2769598B2 (ja) 導体ペースト
CA1249065A (en) Process for forming silver conductors on a substrate
JP3322961B2 (ja) 半導体モジュールの製造方法
JPH06244534A (ja) 銅微細配線形成方法及び銅微細配線
JPS63164450A (ja) 電子回路部品
JPH06164110A (ja) セラミック配線基板上へのAu導体形成方法
JP3500244B2 (ja) セラミック基板の製造方法
JPH09321411A (ja) セラミックス配線基板の製造方法
JPH05347484A (ja) ビア形成ペーストおよびビア形成方法
KR940002305B1 (ko) 혼성후막집적회로 및 그 제조방법
JP3860696B2 (ja) 多層基板の製法