JP3322961B2 - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法

Info

Publication number
JP3322961B2
JP3322961B2 JP27153093A JP27153093A JP3322961B2 JP 3322961 B2 JP3322961 B2 JP 3322961B2 JP 27153093 A JP27153093 A JP 27153093A JP 27153093 A JP27153093 A JP 27153093A JP 3322961 B2 JP3322961 B2 JP 3322961B2
Authority
JP
Japan
Prior art keywords
metal member
conductor
heat sink
insulating film
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27153093A
Other languages
English (en)
Other versions
JPH07130907A (ja
Inventor
晃 井本
将文 久高
譲 松本
聡浩 坂ノ上
和雅 古橋
弘 末永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP27153093A priority Critical patent/JP3322961B2/ja
Publication of JPH07130907A publication Critical patent/JPH07130907A/ja
Application granted granted Critical
Publication of JP3322961B2 publication Critical patent/JP3322961B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、積層セラミック回路基
板上に、ICベアチップを接合した半導体モジュールの
製造方法に関するものである。
【0002】
【従来の技術及びその課題】積層回路基板は、回路の小
型化、高密度実装には欠くことのできないものであり、
その構造は、複数積層した絶縁層間に内部配線を配置
し、また、表面には所定配線を形成した後、各種電子部
品などを搭載していた。この各種電子部品には、直接基
板の表面に焼きつけられる厚膜抵抗体膜やチップ抵抗
器、チップコンデンサ、表面実装可能な各種電子部品の
他に、ICベアチップなどが挙げられる。
【0003】このように、積層セラミック回路基板上に
ICベアチップが搭載されたものを半導体モジュールと
いう。
【0004】このように、ICベアチップを搭載する場
合には、ICベアチップから発生する熱を如何に放熱す
るかが重大な課題である。1つの解決方法として、積層
セラミック回路基板の厚み方向を貫いて、ヒートシンク
金属部材を配置することも考えられるが、従来の積層セ
ラミック回路基板では実質的に不可能であった。例え
ば、焼成済の積層セラミック回路基板にヒートシンク金
属部材が配置される貫通穴を形成し、ヒートシンク金属
部材を該貫通穴に保持することは、焼成されたセラミッ
クに貫通穴を形成することは実質的に困難であり、さら
に、その貫通穴内でセラミックと金属部材との接合も実
質的に困難である。
【0005】ヒートシンク金属部材となる金属を、積層
セラミック回路基板の製造過程で形成することも考えら
れる。
【0006】従来の積層セラミック回路基板は、大別し
て2つの製造方法がある。その1つは、1層の絶縁層と
なるグリーンシートに、ビアホール導体となる貫通孔を
形成し、この貫通孔にビアホール導体となる導体を充填
するとともに、グリーンシート表面に内部配線となる導
体膜を形成する。このようなグリーンシートを所定枚数
積層し、一体的に焼成していた。
【0007】このようなグリーンシート多層方式におい
て、回路基板の厚み方向を貫くヒートシンク金属部材を
配置するためには、ビアホール導体となる貫通孔と同時
に、各グリーンシートにICチップの形状、0.5〜1
cm角の貫通孔を形成し、この0.5〜1cm角の貫通
孔にヒートシンク金属部材となる金属ペーストを充填し
なくては成らない。しかし、実際には、厚みが150〜
200μm程度のグリーンシートに、0.5〜1cm角
の貫通孔を形成して、この貫通孔に金属ペーストを保持
させながら、積層することは実質的に不可能である。
【0008】また、今1つの製造方法は、基体上に、絶
縁層となる絶縁ペーストのスクリーン印刷により形成さ
れた所定形状の絶縁膜と、内部配線となる導電性ペース
トのスクリーン印刷により形成された所定形状の導体膜
とを交互に印刷積層し、所定積層状態で一体的に焼成し
ていた。
【0009】このような印刷多層方式において、積層体
の厚み方向を貫くヒートシンク金属部材を形成するため
には、導電性ペーストの印刷による金属膜の積層により
形成するが、特にヒートシンク金属部材となる金属膜の
周辺部において、絶縁膜が重なりあうため、積層数が増
加すると、ヒートシンク金属部材となる金属膜の表面均
一性がそこなわれ、ICベアチップを搭載することが困
難となる。また、均一な表面を得られたとしても、IC
ベアチップの形状に対して、相当大きな表面形状としな
くてはならず、表面配線の高密度化に障害となったり、
ICベアチップと表面配線との接続距離が増大しして、
ボンディング細線倒れなどが発生してしまうなどの問題
がある。
【0010】結局、従来の積層セラミック回路基板の製
造においては、回路基板の厚み方向を貫き、搭載される
ICベアチップの形状に適したヒートシンク部材を配置
することは困難であった。
【0011】本発明は上述の問題に鑑みて案出されたも
のであり、その目的は、絶縁層となる絶縁膜、ビアホー
ル導体となる導体、及び内部配線となる導体膜の形成
を、従来と全く異なる方法で形成することにより、搭載
されるICベアチップの形状に適したヒートシンク金属
部材を、回路基板中に配置することができる半導体モジ
ュールの製造方法を提供するものである。
【0012】
【課題を解決するための手段】本発明は、複数の絶縁膜
間に、ビアホール導体となる導体によって接続された内
部配線となる導体膜を配し、且つ複数の絶縁膜の厚み方
向を貫くようにヒートシンク金属部材となる金属部材を
配置した積層体を形成した後、該積層体を一体的に焼成
を行うとともに、前記ヒートシンク金属部材の上部にI
Cベアチップを接合して成る半導体モジュールの製造方
法において、前記積層体の形成が、(1)光硬化可能な
モノマーを含有するセラミックスリップ材を塗布して絶
縁膜を形成する工程と、(2)前記絶縁膜を選択的に露
光・現像処理して、前記ヒートシンク金属部材が配置さ
れる位置及び又はビアホール導体となる位置に貫通孔を
形成する工程と、(3)前記絶縁膜のヒートシンク金属
部材用貫通孔に金属ペーストを充填してヒートシンク金
属部材となる金属部材を形成する工程と、(4)前記絶
縁膜のビアホール導体用貫通孔に導電性ペーストを充填
してビアホール導体となる導体とを形成する工程(5)
前記絶縁膜の表面に導電性ペーストを印刷して内部配線
となる導体膜を形成する工程とを含み、且つ少なくとも
(1)、(2)及び(3)の工程が、順次繰り返して行
われる半導体モジュールの製造方法である。
【0013】ここで、絶縁層にビアホール導体、ヒート
シンク金属部材を有し、且つその絶縁層上に該ビアホー
ル導体と接続する内部配線が形成されている場合には、
上記(1)〜(5)の各工程を行う。また、例えば、最
外表側の絶縁層であって、絶縁層にビアホール導体、ヒ
ートシンク金属部材のみを有する場合には、上記
(1)、(2)、(3)、(4)の各工程を行う。さら
に、最外表側の絶縁層であって、ヒートシンク金属部材
のみを有する場合には、上記(1)の工程、(2)の工
程のうちヒートシンク金属部材用貫通孔のみを形成し、
(3)の工程を行う。
【0014】これらの絶縁層の形状を考慮して、(1)
〜(5)の工程を選択して、順次繰り返すことにより積
層体が形成する。
【0015】尚、貫通孔は、その絶縁膜を貫通するもの
であるが、その貫通孔の下開口部は、絶縁膜を形成する
前に、既に形成された導体膜や導体によって閉塞され、
全体としては「凹部」形状となるので、特にグリーンシ
ート多層方式の貫通孔と区別するため、本発明の製造方
法では「貫通凹部」と表現する。
【0016】
【作用】本発明によれば、ビアホール導体、ヒートシン
ク金属部材の存在、内部配線のパターン形状、積層数な
どの積層状態にかかわらず、絶縁膜がセラミックスリッ
プ材の塗布により形成されるために、(1)の工程で形
成された絶縁膜の表面が均一となる。また、(2)の工
程でこのような絶縁膜にヒートシンク金属部材となる貫
通凹部が、露光、現像処理により形成されるため、貫通
凹部の寸法が精度高く、また任意の形状が簡単に形成で
きる。
【0017】従って、(1)〜(5)の工程を選択的に
順次繰り返しても、ヒートシンク金属部材と絶縁膜との
境界付近において、寸法ずれやヒートシンク金属部材と
絶縁膜との積層による積層歪みが発生せず、ヒートシン
ク金属部材の表面も均一化することができ、さらに、I
Cベアチップの形状に応じた必要最小形状とすることが
できる。
【0018】また、(3)の工程のようにヒートシンク
金属部材となる金属部材は貫通凹部内に充填するだけで
あるため、従来のグリーンシート多層方式のように、ペ
ースト抜けが発生することがない。
【0019】これによって、積層セラミック回路基板の
ヒートシンク金属部材の上部にICベアチップを搭載す
ることにより、ICベアチップで発生する熱を回路基板
の外部に有効に放熱することができ、回路基板に形成又
は配置した他の電子部品の誤動作なく、熱信頼性が向上
した半導体モジュール。
【0020】
【実施例】以下、本発明を図面に基づいて説明する。図
1は、本発明に係る半導体モジュールの断面図である。
【0021】図1において、1は回路基板であり、2は
ICベアチップである。
【0022】回路基板1は、絶縁層1a〜1eと、絶縁
層1a〜1eの各層間に配置された内部配線3と、表面
配線6、7と、各絶縁層1a〜1eの厚み方向を貫き形
成されたヒートシンク金属部材5と、各配線3、6、7
との間を接続するビアホール導体4はとから構成されて
いる。尚、絶縁層1aの表面には、厚膜抵抗体膜8やI
Cベアチップ2を保護する保護膜などが必要に応じて形
成されている。
【0023】絶縁層1a〜1eは、例えば850〜10
50℃前後の比較的低い温度で焼成可能にするガラス−
セラミック材料からなり、表面絶縁層1a〜1eの厚み
は、40〜120μmである。そして、この複数の絶縁
層1a〜1eの各層間に内部配線3が絶縁層1a〜1e
の厚み方向を貫くビアホール導体4、ヒートシンク金属
部材5が夫々配置されている。
【0024】内部配線3は、絶縁層1a〜1eの各層間
に配置され、金系、銀系、銅系の金属材料、例えば銀系
導体から成っている。これらの内部配線3の厚みは、8
〜15μm程度である。
【0025】表面配線6は、絶縁層1aの表面に形成さ
れており、金系、銀系、銅系の金属材料、例えば銀系導
体からなっている。この表面配線6は、特に、厚膜抵抗
体膜8の電極パッドとして作用する。
【0026】表面配線7は、絶縁層1aの表面に形成さ
れており、金系、銀系、銅系の金属材料、例えば銅系導
体からなっている。この表面配線6は、実質的な表面の
所定配線を形成するものであり、内部配線3とビアホー
ル導体4を介して接続されたり、表面配線6の一部に重
畳接続されている。これは、銅系表面配線7は、銀系導
体に比較して、マイグレーションなどが発生ないため、
焼成条件が銀系導体と異なるものの、高密度化にとって
は重要な導体材料である。
【0027】ビアホール導体7は、金系、銀系、銅系の
金属材料、例えば銀系導体からなり、内部配線3間を接
続したり、また、絶縁層1a上に形成された表面配線7
と内部配線3とを接続するために、各絶縁層1a〜1d
の厚みを貫くように形成されている。
【0028】ヒートシンク金属部材5は、例えば他熱伝
導率の高い金属材料、金系、銀系、銅系、例えば銀系導
体からなり、回路基板1の厚みを貫くように配置されて
いる。尚、図では、ヒートシンク金属部材5は、電気的
に何等作用しないように記載されているが、必要応じ
て、アース電位に、アース電位の内部配線と接続しても
かまわない。
【0029】ICベアチップ2は、ヒートシンク金属部
材5の上部に接合・配置されており、シリコンチップの
上面に形成した入出力電極パッドと、回路基板1の表面
配線7とがボンディング細線によってワイヤボンディン
グ接合されている。
【0030】ここで、本発明において構造的には回路基
板1のICベアチップ2の搭載位置には、回路基板1の
厚み方向を貫くように、ヒートシンク金属部材5が配置
されている。このため、ICベアチップ2で発生する熱
がヒートシンク金属部材5を介して、回路基板1の裏面
側に有効に放熱することができ、回路基板1全体を低背
化できる。、しかも、ICベアチップ2を容易かつ確実
にヒートシンク金属部材5の上部に配置でき、さらにI
Cベアチップ2の発熱による他の回路や電子部品への悪
影響などが防止でき、熱信頼性の高い半導体モジュール
となる。
【0031】上述の半導体モジュールの製造方法を図2
(a)〜(k)に基づいて説明する。
【0032】まず、図2(a)に示すように、(1)の
工程として、耐熱性樹脂、ガラス、セラミックなどのワ
ーク基板15上に絶縁層1eとなる絶縁膜10eを形成
する。
【0033】絶縁膜10eは、セラミック粉末、ガラス
材料、光硬化可能なモノマー、有機バインダと、有機又
は水系溶剤を均質混練して得られスリップ材を、40〜
120μm程度になるように、塗布、乾燥して形成す
る。
【0034】上述のセラミック粉末としては、クリスト
バライト、石英、コランダム(αアルミナ)、ムライ
ト、ジルコニア、コージェライト等の材料が挙げられ、
その粉末の平均粒径は、好ましくは1.0〜6.0μ
m、更に好ましくは1.5〜4.0μmである。これら
のセラミック材料は2種以上混合して用いられてもよ
い。
【0035】特に、コランダムを用いた場合、コスト的
に有利となる。
【0036】ここで、セラミック粉末の平均粒径が1.
0〜6.0μmと設定したのは、平均粒径が1.0μm
未満では、均質混合してスリップ化することが難しくな
り、、後述の露光時に露光光が乱反射して充分な露光が
できなくなる。逆に平均粒径が6.0μmを超えると緻
密で強度の高い回路基板1が得られない。
【0037】上述のガラス材料としては、複数の金属酸
化物を含むガラスフリットであり、850〜1050℃
で焼成した後に、コージェライト、ムライト、アノーサ
イト、セルジアン、スピネル、ガーナイト、ウイレマイ
ト、ドロマイト、ペタライト及びその置換誘導体の結晶
を少なくとも1種析出するものが挙げられる。
【0038】特に、アノーサイトまたはセルジアンを析
出する結晶化ガラスフリットを用いると、より強度の高
い積層体本体が得られ、また、コージェライトまたはム
ライトを析出し得る結晶化ガラスフリットを用いれる
と、焼成後の熱膨張率が低い為、回路基板1上にICベ
アチップ2を配置するための回路基板としては非常に有
効となる。
【0039】回路基板1の強度、熱膨張率を考慮した最
も好ましいガラス材料としては、B2 3 、SiO2
Al2 3 、ZnO、アルカリ土類酸化物を含むガラス
フリットである。この様なガラスフリットは、ガラス化
範囲が広くまた屈伏点が600〜800℃付近にあるた
め、850〜1050℃程度の低温焼成に適し、且つ内
部配線3、ビアホール導体4となる銅系、銀系及び金系
の導電材料の焼結挙動に適している。
【0040】ガラス材料はスリップ材中にフリットの状
態で混合されている。このフリットの平均粒径は、1.
0〜5.0μm、好ましくは1.5〜3.5μmであ
る。ここで、平均粒径が1.0μm未満の場合は、スリ
ップ化することが困難であり、後述の露光時に露光光が
乱反射して充分な露光ができなくなる。逆に平均粒径が
5.0μmを超えると分散性が損なわれ、具体的には絶
縁材料であるセラミック粉末間に均等に溶解分散でき
ず、強度が非常に低下してしまう。
【0041】上述のセラミック材料とガラス材料との構
成比率は、850〜1050℃の比較的低温で焼成する
場合には、セラミック材料が10〜60wt%、好まし
くは30〜50wt%であり、ガラス材料が90〜40
wt%、好ましくは70〜50wt%である。
【0042】ここで、セラミック材料が10wt%未
満、且つガラス材料が90wt%を越えると、絶縁層に
ガラス質が増加しすぎ、絶縁層の強度等からしても不適
切であり、また、セラミック材料が60wt%を越え、
且つガラス材料が40wt%未満となると、後述の露光
時に露光光が乱反射して充分な露光ができなり、焼成後
の絶縁層の緻密性も損なわれる。
【0043】上述のセラミックやガラスなどの固形成分
の他に、スリップ材の構成材料としては、焼結によって
消失される光硬化可能なモノマー、有機バインダーと、
有機溶剤とを含んでいる。
【0044】光硬化可能なモノマーは、比較的低温で且
つ短時間の焼成工程で消失できるように熱分解性に優れ
たものであり、また、スリップ材の塗布・乾燥後の露光
によって、光重合される必要があり、遊離ラジカルの形
成、連鎖生長付加重合が可能で、2級もしくは3級炭素
を有したモノマーが好ましく、例えば少なくとも1つの
重合可能なエチレン系基を有するブチルアクリレート等
のアルキルアクリレートおよびそれらに対応するアルキ
ルメタクリレートが有効である。また、テトラエチレン
グリコールジアクリレート等のポリエチレングリコール
ジアクリレートおよびそれらに対応するメタクリレート
などが挙げられる。
【0045】光硬化可能なモノマーは、露光処理によっ
て絶縁膜10eが硬化され、現像処理によって露光部分
以外の部分が容易に除去できるように所定量添加され
る。例えば、固形成分(セラミック材料及びガラス材
料) に対して5〜15wt%以下である。
【0046】有機バインダーは、光硬化可能なモノマー
同様に熱分解性の良好なものでなくてはならない。同時
にスリップの粘性を決めるものである為、固形分との濡
れ性も重視せねばならず、本発明者の検討によればアク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。添加量としては固形分に対して25
wt%以下が好ましい。
【0047】尚、溶剤として、有機系溶剤の他に、水系
溶剤を用いることができるが、この場合、光硬化可能な
モノマー及び有機バインダは、水溶性である必要があ
り、モノマー及びバインダには、親水性の官能基、例え
ばカルボキシル基が付加されている。その付加量は酸価
で表せば2〜300あり、好ましくは5〜100であ
る。付加量が少ない場合は水への溶解性、固定成分の粉
末の分散性が悪くなり、多い場合は熱分解性が悪くなる
ため、付加量は、水への溶解性、分散性、熱分解性を考
慮して、上述の範囲で適宜付加される。
【0048】何れの系のスリップ材においても光硬化可
能なモノマー及び有機バインダは上述したように熱分解
性の良好なものでなくてはならないが、具体的には60
0℃以下で熱分解が可能でなくてはならない。更に好ま
しくは500℃以下である。
【0049】熱分解温度が600℃を越えると、絶縁層
内に残存してしまい、カーボンとしてトラップし、基板
を灰色に変色させたり、絶縁層の絶縁抵抗までも低下さ
せてしまう。またボイドとなりデラミネーションを起こ
すことがある。
【0050】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。
【0051】上述のスリップ材の塗布方法として、例え
ば、ドクターブレード法(ナイフコート法)、ロールコ
ート法、印刷法などが挙げられる。特に塗布後の絶縁膜
の表面が平坦化することが容易なドクターブレード法な
どが好適である。尚、塗布方法に応じて溶剤の添加量が
調整され、所定粘度に調整される。
【0052】乾燥方法としては、バッチ式乾燥炉、イン
ライン式乾燥炉を用いて行われ、乾燥条件は、120℃
以下が望ましい。また、急激な乾燥は、表面にクラック
を発生される可能性があるため、急加熱を避けることが
重要となる。
【0053】次に、図2(b)に示すように、(2)の
工程の一部である、スリップ材を塗布・乾燥した絶縁膜
10eを選択的露光処理して、絶縁膜10eの所定位
置、即ち、ヒートシンク金属部材5となる位置に、ヒー
トシンク金属部材用貫通凹部50となる溶化部50’を
形成する。尚、図1では、絶縁層1eにビアホール導体
4が形成されていないため、絶縁膜10eには、ヒート
シンク金属部材用貫通凹部50となる溶化部50’のみ
を形成する。
【0054】具体的には、絶縁膜10e中に含まれる光
硬化モノマーが、光重合されるネガ型であるため、貫通
凹部50となる溶化部50’のみが露光光が照射されな
いような所定パターンを有するフォトターゲットを、絶
縁膜10e上に載置、又は近接配置して、低圧、高圧、
超高圧の水銀灯系の露光光を照射する。尚、露光条件
は、15〜20J/cm2 の露光光を約15〜30秒程
度照射して行う。これにより、絶縁膜10eのヒートシ
ンク金属部材5の一部となる部分以外は、光硬化可能な
モノマーの光重合反応を起し、硬化されることになる。
尚、露光装置は所謂写真製版技術に用いられる一般的な
ものでよい。
【0055】次に、図2(c)に示すように、(2)の
工程として、露光処理した絶縁膜10eを現像処理し、
溶化部50’を除去して、貫通凹部50を形成する。こ
れにより、貫通凹部50の下部開口には、ワーク基板1
5の表面の一部が露出することになる。この現像処理と
して、クロロセン、1,1,1−トリクロロエタン、ア
ルカリ現像溶剤を例えばスプレー現像法やパドル現像法
によって、溶化部50’に噴射したり、接触したりし
て、現像処理を行う。その後、必要に応じて洗浄及び乾
燥を行なう。
【0056】次に、図2(d)に示すように、(3)及
び(5)の工程として、絶縁層1eと絶縁層1dとの層
間に配される内部配線3となる導体膜30及びヒートシ
ンク金属部材5の一部となる金属部材51を例えばAg
系導電性ペーストを用いてスクリーン印刷によって所定
形状に印刷し、乾燥を行う。
【0057】上述の導電性ペーストは、金、銀、銅もし
くはその合金のうち少なくとも1つの金属材料、例えば
銀系粉末と、低融点ガラス成分と、有機バインダーと有
機溶剤と、必要に応じて上述の光硬化モノマーとを均質
混練したものが用いられる。
【0058】尚、絶縁層1a〜1eがガラス−セラミッ
クからなり、焼結温度が850〜1050℃と比較的低
いため、絶縁膜の焼結挙動を考慮する必要がある。低融
点ガラス成分としては、屈伏点が700〜800℃であ
り、且つ低熱膨張のものを用いることが重要であり、絶
縁膜の焼結挙動と内部配線3、ヒートシンク金属部材
5、ビアホール導体4の焼結挙動を近似させると同時
に、熱膨張係数差を小さくしている。
【0059】また、必要に応じて、上述のように印刷し
た導体膜30及び印刷・充填した金属部材51は、上述
の露光条件で光硬化させる。これは、後述する絶縁膜1
0e上の全面に塗布する絶縁膜10dに、貫通凹部5
0、40を形成するべく、露光、現像処理した時に、絶
縁膜10dの貫通凹部50、40の下部開口から露出す
る絶縁膜10eに形成した導体膜30、金属部材51も
が除去されないようにするためである。従って、現像液
が、露光処理されていない絶縁膜のみを除去し、導体膜
30や金属部材51を除去しないようにその成分や濃度
を制御すれば、導電性ペーストに光硬化モノマーを用い
る必要がなく、且つ導体膜30や金属部材51に対する
露光処理を省略できる。
【0060】尚、この実施例では、内部配線3とヒート
シンク金属部材5とを同一金属、例えば銀系導体(金
属)で形成するため、同一工程で印刷、又は充填を行っ
ているが、内部配線3とヒートシンク金属部材5とが異
なる金属である場合には、(3)の工程として、貫通凹
部50にヒートシンク金属部材5となる金属部材51を
充填する工程と、(5)の工程として、内部配線3とな
る導体膜30を印刷する工程とを別に行うことができ
る。
【0061】次に、図2(e)に示すように、(1)の
工程を繰り返し、絶縁膜1eに形成した導体膜30、金
属部材51を完全に被うように、絶縁層1dとなる絶縁
膜10dを上述のスリップ材を用いて塗布・乾燥により
形成する。
【0062】次に、図2(f)に示すように、(2)の
一部の工程を繰り返し、スリップ材を塗布・乾燥した絶
縁膜10dを選択的な露光処理して、絶縁膜10dの所
定位置、即ち、ヒートシンク金属部材5及びビアホール
導体4となる位置に、貫通凹部50、40となる溶化部
50’、40’を形成する。尚、この絶縁層1dは、ビ
アホール導体4とヒートシンク金属部材5とを有するの
で、両者の貫通凹部50、40となる溶化部50’、4
0’を一括的に形成する。
【0063】この形成方法は、図2(b)で説明したよ
うに、フォトターゲットを用いて、所定強度の露光光を
照射して選択的な露光処理によって形成される。
【0064】次に、図2(g)に示すように、(2)の
工程を繰り返し、露光処理した絶縁膜10dを現像処理
し、溶化部50’、40’を除去して、貫通凹部50、
40を形成する。これにより、貫通凹部50の下部に
は、絶縁膜10eに形成した金属部材51の表面が、貫
通凹部40の下部には、絶縁膜10eに形成した導体膜
30の表面が夫々露出することになる。尚、現像処理条
件は、図2(c)の説明と同様である。
【0065】次に、図2(h)に示すように、(3)、
(4)、(5)の工程として、絶縁層1dの厚み方向を
貫くヒートシンク金属部材5となる金属部材51、ビア
ホール導体4となる導体41を前記貫通凹部50、40
に充填するとともに、絶縁層1cと絶縁層1dとの層間
に配される内部配線3となる導体膜30を絶縁膜10d
上に印刷充填・又は印刷により形成する。具体的には、
図2(d)で説明したとおり、光硬化モノマーを含有す
るAg系導電性ペーストを用いてスクリーン印刷によっ
て、充填又は所定形状に印刷して、乾燥し、さらに露光
処理により硬化を行う。尚、上述したように、ビアホー
ル導体4となる導体材料が、ヒートシンク金属部材5や
内部配線3となる導体材料と異なる場合には、導体膜3
0、導体41、金属部材51の形成工程を別工程を行う
必要がある。
【0066】続いて、(1)の工程である絶縁膜の形成
工程、(2)の工程である前記絶縁膜を選択的に露光・
現像処理して、前記ヒートシンク金属部材が配置される
位置及びビアホール導体となる位置に貫通孔40、50
を形成する工程、(3)、(4)(5)の工程であるビ
アホール導体4となる導体41、ヒートシンク金属部材
5となる金属部材51、内部配線3となる導体膜30を
形成する工程を順次繰り返しす。
【0067】そして、最上層の絶縁層1aとなる絶縁膜
10aを(1)の工程により形成し、この絶縁膜10a
に貫通凹部50、40を(2)の工程により形成し、こ
の貫通凹部50に金属部材51を(3)の工程により形
成し、同時に、貫通凹部40に夫々導体41を充填す
る。これにより、回路基板1の基本を成す積層体が形成
されることになる。尚、積層体の表面には、必要に応じ
て表面配線6となる導体膜60を銀系導電性ペーストの
スクリーン印刷及び乾燥により形成する。
【0068】次に、図2(i)に示すように、絶縁層1
a上に、必要に応じて、例えば酸化ルテニウムなどから
なる厚膜抵抗体膜8を、酸化ルテニウム系抵抗ペースト
の印刷形成する。
【0069】その後、ワーク基板15を分離して、回路
基板1の寸法で分割できるようにプレス成型によって分
割溝を形成し、一体的な焼結を行う。
【0070】焼結は、脱バインダ過程と焼成過程からな
る。脱バインダ過程は、絶縁膜10a〜10e、内部配
線3となる導体膜30、ビアホール導体4となる導体4
1、、ヒートシンク金属部材5となる金属部材51及び
表面配線6となる導体膜60に含まれる有機成分や水分
を消失するためであり、焼結過程の例えば600℃以下
の温度領域で行われる。
【0071】また、焼成過程は、絶縁膜10a〜10e
のガラス成分を充分に軟化させて、セラミック粉末の粒
界に均一に分散させ、回路基板1に一定強度を与え、同
時に、導体膜30、導体41、金属部材51の銀系粉末
を粒成長させて、低抵抗化させるとともに、絶縁層1a
〜1eと一体化させるものであり、酸化性雰囲気又は中
性雰囲気でピーク温度850〜1050℃で行われる。
【0072】これにより、絶縁膜10a〜10eは絶縁
層1a〜絶縁層1eとなり、導体膜30は内部配線3と
なり、導体41はビアホール導体4となり、金属部材5
1はヒートシンク金属部材5となり、導体膜60は表面
配線6となる。
【0073】次に、図2(j)に示すように、絶縁層1
aの表面に、銅系導電性ペーストで表面配線導体7とな
る導体膜を印刷形成し、その後、乾燥・焼成を行う。
【0074】ここで、銅系の表面配線7と銀系の表面配
線6、銅系の表面配線7と銀系のビアホール4とが接合
することになる。このため、銀と銅との共晶温度を考慮
して、銅系の表面配線7として、低温(例えば780℃
以下)焼成可能な銅系導電性ペーストをスクリーン印刷
して、銅の酸化を防止するため、還元性雰囲気や中性雰
囲気中で行うことが重要である。そして、必要に応じ
て、分割溝にそって個々の回路基板の大きさに分割を行
う。
【0075】これにより、複数の絶縁層1a〜1e、内
部配線3、ビアホール導体4、ヒートシンク金属部材
5、表面配線6、7等からなる回路基板1が達成され
る。
【0076】次に、図2(k)に示すように、ICベア
チップ2を、回路基板1の絶縁層1aから露出するヒー
トシンク金属部材5の上部にダイアタッチ等で接合・配
置し、ICベアチップ2の入出力電極パッドと所定表面
配線7との間でボンディング細線を用いて、ワイヤボン
ディング接合を施す。これにより、図1に示す半導体モ
ジュールが達成される。
【0077】以上のように、本発明によれば、ヒートシ
ンク金属部材5が、回路基板1中に形成されるため、半
導体モジュール全体の低背化が達成できる。
【0078】また、各絶縁膜の形成工程において、絶縁
膜の表面が、積層数や内部配線3の積層状況にかかわら
ず、常に均一な面となり、しかも、ヒートシンク金属部
材5が、各層毎に積層されて形成されるため、回路基板
1の表面に露出したヒートシンク金属部材5の表面の平
坦化が容易に達成でき、ICベアチップ2の接合・配置
が非常に簡単でかつ確実に行える。
【0079】さらに、ヒートシンク金属部材5が各絶縁
膜10a〜10eに形成した貫通凹部50への充填・印
刷した金属部材51の積層構造で構成され、各層の厚み
方向を貫くビアホール導体4のように形成されるため、
回路基板1の製造工程が工程数の大きな付加なく、簡単
に形成できる。
【0080】しかも、貫通凹部50へのペーストの充填
により形成されるため、グリーンシート多層のようにペ
ースト抜けが発生することがなく、ICベアチップ2の
形状に対応する任意の形状のヒートシンク金属部材5が
達成され、回路基板1の表面配線6、7の高密度化が可
能となる。
【0081】これらによって、ICベアチップ2で発生
する熱を外部に有効に放熱することができ、多層回路基
板に形成又は配置した他の電子部品の誤動作なく、熱信
頼性が向上した、低背化した、表面配線の高密度化が達
成された半導体モジュールの製造方法となる。
【0082】尚、上述の実施例において、表面配線6、
7などを同一材料、例えば銅系又は銀系を用いてもよ
い。例えば、表面配線6、7を銀系導体で形成する場
合、その製造方法として、焼成前に絶縁膜10上に表面
配線6、7を形成し、絶縁膜10a〜10eの焼成によ
り一括的に形成できる。また、銅系材料で形成する場
合、絶縁層1aの厚みを貫くビアホール導体4やヒート
シンク金属部材5の一部(絶縁層1aの厚みに相当する
部分)を銅系材料で構成することができる。即ち、絶縁
膜10aの露光・現像処理工程後に、一体的に焼成し、
絶縁層1aの厚みを貫くビアホール導体4やヒートシン
ク金属部材5の一部の形成を表面配線6、7の印刷工程
時に同時に行うことができる。
【0083】また、分割溝にそって個々に分割する工程
は、ICチップ2を接合した後に行ってもよい。
【0084】さらに、貫通凹部50に充填する金属部材
51が、内部配線3やビアホール導体4となる導体膜3
0や導体41と同時に形成されているが、貫通凹部50
に充填する金属部材51が、内部配線3やビアホール導
体4となる導体膜30や導体41の材料と異なる場合
は、貫通凹部50に金属部材51を充填する工程を別工
程で行う必要がある。
【0085】また、絶縁層の積層数は、任意に設定する
ことができ、回路基板1の裏面にも表面配線や各種電子
部品を搭載することができる。この時には、絶縁層1e
となる絶縁膜10eに対しても、貫通凹部40を形成す
る必要がある。
【0086】
【発明の効果】以上のように本発明によれば、ヒートシ
ンク金属部材の表面の平坦化できるため、ICベアチッ
プの接合・配置が非常に簡単でかつ確実に行える。
【0087】また、ヒートシンク金属部材を、各絶縁膜
に形成した貫通凹部への充填・印刷で、ペースト抜けな
く形成でき、しかも、ICベアチップの形状に対応する
任意の形状でできるので、製造方法が簡単で、且つ確実
に、しかも回路基板の表面の高密度化が可能となる。
【0088】これらによって、ICベアチップで発生す
る熱を外部に有効に放熱することができ、回路基板に形
成又は配置した他の電子部品の誤動作なく、熱信頼性が
向上した、低背化した、表面配線の高密度化が達成され
た半導体モジュールの製造方法となる。
【図面の簡単な説明】
【図1】本発明に係る半導体モジュールの断面図であ
る。
【図2】(a)〜(k)は、本発明の半導体モジュール
の各製造工程の断面図である。
【符号の説明】
1・・・・・・・回路基板 1a〜1e・・・絶縁層 10a〜10e・・・絶縁膜 2・・・・・・・ICチップ 3・・・・・・・内部配線 30・・・・・・内部配線となる導体膜 4・・・・・・・ビアホール導体 40・・・・・・ビアホール導体となる貫通凹部 41・・・・・・ビアホール導体となる導体 5・・・・・・・ヒートシンク金属部材 50・・・・・・ヒートシンク金属部材となる貫通凹部 51・・・・・・ヒートシンク金属部材となる金属部材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古橋 和雅 鹿児島県国分市山下町1番1号 京セラ 株式会社鹿児島国分工場内 (72)発明者 末永 弘 鹿児島県国分市山下町1番1号 京セラ 株式会社鹿児島国分工場内 審査官 坂本 薫昭 (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H05K 3/46

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の絶縁膜間に、ビアホール導体とな
    る導体によって接続された内部配線となる導体膜を配
    し、且つ複数の絶縁膜の厚み方向を貫くようにヒートシ
    ンク金属部材となる金属部材を配置した積層体を形成し
    た後、該積層体を一体的に焼成を行うとともに、前記ヒ
    ートシンク金属部材の上部にICベアチップを接合して
    成る半導体モジュールの製造方法において、 前記積層体の形成が、 (1)光硬化可能なモノマーを含有するセラミックスリ
    ップ材を塗布して絶縁膜を形成する工程と、 (2)前記絶縁膜を選択的に露光・現像処理して、前記
    ヒートシンク金属部材が配置される位置及び又はビアホ
    ール導体となる位置に貫通孔を形成する工程と、 (3)前記絶縁膜のヒートシンク金属部材用貫通孔に金
    属ペーストを充填してヒートシンク金属部材となる金属
    部材を形成する工程と、 (4)前記絶縁膜のビアホール導体用貫通孔に導電性ペ
    ーストを充填してビアホール導体となる導体とを形成す
    る工程 (5)前記絶縁膜の表面に導電性ペーストを印刷して内
    部配線となる導体膜を形成する工程とを含み、且つ少な
    くとも(1)、(2)及び(3)の工程が、順次繰り返
    して行われることを特徴とする半導体モジュールの製造
    方法。
JP27153093A 1993-10-29 1993-10-29 半導体モジュールの製造方法 Expired - Fee Related JP3322961B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27153093A JP3322961B2 (ja) 1993-10-29 1993-10-29 半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27153093A JP3322961B2 (ja) 1993-10-29 1993-10-29 半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JPH07130907A JPH07130907A (ja) 1995-05-19
JP3322961B2 true JP3322961B2 (ja) 2002-09-09

Family

ID=17501353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27153093A Expired - Fee Related JP3322961B2 (ja) 1993-10-29 1993-10-29 半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP3322961B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4630041B2 (ja) * 2004-11-12 2011-02-09 日本特殊陶業株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
JPH07130907A (ja) 1995-05-19

Similar Documents

Publication Publication Date Title
JP3527766B2 (ja) 積層回路基板の製造方法及び積層回路基板
JP3677301B2 (ja) セラミック回路基板及びセラミック回路基板の製造方法
JP3580688B2 (ja) 積層セラミック回路基板の製造方法
JP3236785B2 (ja) 積層セラミック基板の製造方法
JP3231987B2 (ja) 多層セラミック回路基板の製造方法
JP3322961B2 (ja) 半導体モジュールの製造方法
JP4044830B2 (ja) 複合シートの製造方法、並びに積層部品の製造方法
JP3231918B2 (ja) 積層型セラミック回路基板の製造方法
US5292624A (en) Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
JP4360608B2 (ja) 複合シートの製造方法、並びに積層部品の製造方法
JP2896296B2 (ja) セラミックス配線基板の製造方法
JPH0818236A (ja) 積層セラミック回路基板の製造方法
JPH0742165U (ja) 積層回路基板
JP3393676B2 (ja) 多層セラミック回路基板の製造方法
JP3559310B2 (ja) 積層セラミック回路基板の製造方法
JP3522007B2 (ja) 積層セラミック回路基板の製造方法
JP3500244B2 (ja) セラミック基板の製造方法
JPH09186458A (ja) セラミック基板及びその製造方法並びに分割回路基板
JPH07122593A (ja) 半導体モジュール
JP3526472B2 (ja) 積層セラミック回路基板の製造方法
JPH08213755A (ja) コンデンサ内蔵型積層セラミック回路基板及びその製造方法
JP2000031646A (ja) セラミック多層配線基板の製造方法
JP3389383B2 (ja) 高周波複合回路ブロックおよびその製造方法
JPH0715143A (ja) 多層セラミック回路基板の製造方法
JPH09321411A (ja) セラミックス配線基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees