JP3522007B2 - 積層セラミック回路基板の製造方法 - Google Patents

積層セラミック回路基板の製造方法

Info

Publication number
JP3522007B2
JP3522007B2 JP16517695A JP16517695A JP3522007B2 JP 3522007 B2 JP3522007 B2 JP 3522007B2 JP 16517695 A JP16517695 A JP 16517695A JP 16517695 A JP16517695 A JP 16517695A JP 3522007 B2 JP3522007 B2 JP 3522007B2
Authority
JP
Japan
Prior art keywords
conductor
substrate
ceramic
coating film
smoothing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16517695A
Other languages
English (en)
Other versions
JPH0918147A (ja
Inventor
譲 松本
勉 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP16517695A priority Critical patent/JP3522007B2/ja
Publication of JPH0918147A publication Critical patent/JPH0918147A/ja
Application granted granted Critical
Publication of JP3522007B2 publication Critical patent/JP3522007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、光硬化可能なモノマー
を含むセラミックスリップ材を用いた積層セラミック回
路基板の製造方法に関するものである。
【0002】
【従来の技術】本出願人には、先に、光硬化可能なモノ
マーを含むセラミックスリップ材を用いた積層セラミッ
ク回路基板の製造方法を提案した。
【0003】具体的には、光硬化可能なモノマーを含む
セラミックスリップ材を塗布または印刷し、乾燥して絶
縁層となる塗布膜を形成する第1の工程、この塗布膜に
選択的な露光処理・現像処理を行い、ビアホール導体と
なる貫通穴を形成する第2の工程、前記貫通穴に導電性
ペーストを印刷充填してビアホール導体となる導体を形
成するとともに、必要に応じて、塗布膜上に導電性ペー
ストを印刷・乾燥して内部配線導体となる導体膜を形成
する第3の工程を、順次繰り返して積層体を形成し、こ
の積層体を焼成処理するものである。
【0004】尚、実際には、積層体の最下層の絶縁層と
なる塗布膜は、セラミックや樹脂フィルムなどからなる
支持基板上で形成され、次の塗布膜からは前に形成され
た塗布膜上に夫々形成されることになる。
【0005】前記第2の工程において、選択的な露光処
理によって、露光光が照射された塗布膜の一部のみが硬
化し、露光光が照射されない部分が、次の現像処理によ
って除去され、その結果、塗布膜に貫通穴が形成される
ものである。従って、選択的な露光処理の制御によっ
て、貫通穴の形状は任意に形成でき、しかも、第3の工
程で、この貫通穴に導電性ペーストを充填しても、支持
基板や既に形成された塗布膜によって導電性ペーストが
抜けることがないため、接続信頼性が高く、導電率の高
いビアホール導体が形成されることになる。
【0006】尚、第3の工程においては、最上層となる
塗布膜に処理する場合には、ビアホール導体となる導体
の形成だけでよいが、積層体の焼成と同時に積層体の表
面配線導体を形成する場合、予め表面配線導体となる導
体膜を形成しておいても構わない。
【0007】尚、支持基板とは、セラミックや樹脂フィ
ルムなどからなり、第1〜第3の工程を繰り返し行い積
層体部分を形成した後、支持基板から積層体を剥離して
焼成していた。
【0008】上述の支持基板から積層体を剥離する場合
において、特に積層体と支持体との剥離性を高め、ま
た、支持基板の表面形状が積層体の最下層の絶縁層に悪
影響を与えないように、支持基板に基板平滑層を形成し
た製造方法も本出願人は提案している。この基板平滑層
は、アクリル系のポリエステル樹脂などからなってい
た。
【0009】
【発明が解決しようとする課題】しかし、基板平滑層を
有する支持基板上に、第1の工程を施して塗布膜を形成
し、続いて、第2の工程を施して露光処理・現像処理し
て貫通穴を形成しようとしても、貫通穴の穴形状の精度
が低下したり、塗布膜を完全に貫通しない場合が発生し
てしまう。
【0010】これは、第2の工程である選択的な露光処
理で露光光を塗布膜に照射場合、塗布膜を通過して光硬
化を行うとともに、この露光光が支持基板の基板平滑層
にまで達する。この基板平滑層にまで到達した露光光が
塗布膜と基板平滑層との界面で乱反射を起こし、露光し
なくとも良い塗布膜部分にまで乱反射光が照射されてし
まい、本来であれば貫通穴を形成するために、光硬化さ
せない領域までもが、光硬化が発生してしまうためであ
る。
【0011】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は、特に、積層体の最下層の絶縁
層となる塗布膜の貫通穴を精度よく形成することができ
る積層セラミック回路基板の製造方法を提供することに
ある。
【0012】
【課題を解決するための手段】本発明にかかる積層セラ
ミック回路基板の製造方法は、着色剤の添加により着色
された樹脂から成る基板平滑層を20μm以上の厚みに
て支持基板の表面に形成するとともに、該支持基板上
に、光硬化可能なモノマーを含むセラミックスリップ材
の塗布及び乾燥処理によってセラミック層となる塗布膜
を形成する第1の工程、前記塗布膜に選択的な露光処理
及び現像処理によって貫通穴を形成する第2の工程、前
記貫通穴に導電性ペーストの印刷充填によってビアホー
ル導体となる導体を形成するとともに、前記塗布膜上に
導電性ペーストの印刷・乾燥処理によって内部配線導体
となる導体膜を形成する第3の工程、前記第1の工程か
ら第3の工程を繰り返して積層体を形成し、前記支持基
板上から積層体を剥離した後、該積層体に付着した基板
平滑層の一部又は全部を積層体と共に焼成処理して付着
物を焼失させる第4の工程と、を経て積層セラミック回
路基板を得ることを特徴とするものである。
【0013】また本発明にかかる積層セラミック回路基
板の製造方法は、前記基板平滑層が前記第3の工程にお
ける乾燥処理の温度以上で発泡反応を起こすことを特徴
とするものである。
【0014】
【作用】本発明によれば、少なくとも表面が着色された
支持基板上に、上述の第1の工程で、積層体の最下層の
セラミック層となる塗布膜を形成した後、第2の工程
で、ビアホール導体を形成するために、選択的な露光処
理・現像処理によって貫通穴を形成する際に、塗布膜を
透過した露光光が支持基板上に到達しても、着色された
支持基板によって、この到達した露光光が着色された基
板平滑層に吸収されてしまい、塗布膜と支持基板との間
で乱反射が発生しない。
【0015】従って、選択的な露光処理で、実際に露光
処理された塗布膜の領域のみで光硬化反応が発生し、貫
通穴となるべき部分は、乱反射した露光による光硬化反
応が一切発生しないため、精度の高い所定形状の貫通穴
を現像処理によって簡単に形成することができる。
【0016】これによって、積層セラミック回路基板の
ビアホール導体と内部配線導体との接続を極めて信頼性
高くすることができる。
【0017】また、本発明によれば、支持基板の表面
に、着色された樹脂から成る厚み20μm以上の基板平
滑層を形成しておくことによって、支持基板の表面に凹
凸などが存在してしても、基板平滑層によって、その凹
凸が吸収されて、その表面に形成される積層体の表面を
平坦面になし、表面配線を精度よく形成することができ
る。
【0018】この基板平滑層は、光硬化可能なモノマ
ー、着色剤を含む樹脂からなるスリップ材を塗布し、該
塗布膜に全面露光処理して形成することにより、簡単に
且つ確実に基板平滑層を形成することができる。
【0019】また本発明によれば、支持基板から積層体
を剥離した後、積層体側に基板平滑層が被着した状態で
あっても、基板平滑層が実質的に樹脂製であるため、積
層体を焼成処理する際に、完全に焼失されることとなる
ため、剥離工程も簡単に行うことができる。
【0020】
【実施例】以下、本発明の積層セラミック回路基板の製
造方法を図面に基づいて説明する。図1は、本発明に係
る積層セラミック回路基板の断面図である。
【0021】図1において、10は積層セラミック回路
基板であり、積層セラミック回路基板1は、内部に所定
回路を構成する内部配線導体を有する積層体1、積層体
1の表面に形成した表面配線導体4、5、必要に応じて
表面配線導体4、5に接続する厚膜抵抗体膜6、各種電
子部品7などから構成されている。
【0022】積層体1は、セラミック層1a〜1eと、
セラミック層1a〜1eの各層間には、所定回路網を達
成するや容量成分を発生するための内部配線導体2が配
置されている。また、セラミック層1a〜1eには、そ
の層の厚み方向を貫くビアホール導体3が形成されてい
る。
【0023】セラミック層1a〜1eは、例えば850
〜1050℃前後の比較的低い温度で焼成可能にするガ
ラス−セラミック材料からなる。具体的なセラミック材
料としては、クリストバライト、石英、コランダム(α
アルミナ)、ムライト、コージライトなどが例示でき
る。また、ガラス材料として複数の金属酸化物を含むガ
ラスフリットを焼成処理することによって、コージェラ
イト、ムライト、アノーサイト、セルジアン、スピネ
ル、ガーナイト、ウイレマイト、ドロマイト、ペタライ
トやその置換誘導体の結晶を少なくとも1種類を析出す
るものである。このセラミック層1a〜1eの厚みは例
えば10〜100μm程度である。
【0024】内部配線導体2、ビアホール導体3は、A
g系(Ag単体、Ag−PdなどのAg合金)、Cu系
(Cu単体、Cu合金)など導体からなり、内部配線導
体2の厚みは8〜15μm程度であり、ビアホール導体
3の直径は任意な値とすることができるが、例えば直径
は80〜250μmである。
【0025】また、積層体1の両主面には、表面配線導
体4、5が形成されている。尚、図の積層体1の上面側
の表面配線導体5は、積層体1の表面に焼きつけによっ
て形成され、図の積層体1の下面側の表面配線導体4は
セラミック層1eに埋設されているように形成され、セ
ラミック層1eの表面と同一平面となっている。表面配
線導体4、5は、Ag系(Ag単体、Ag−Pdなどの
Ag合金)、Cu系(Cu単体、Cu合金)など導体か
ら成る。
【0026】また、表面配線導体4、5は、Cu系材料
では、耐マイグレーション性に優れ、高密度化が可能と
なる。尚、銅系導体の場合には、焼きつけの条件が還元
性雰囲気または中性雰囲気で行う必要がある。また、積
層体1の焼成時に同時に焼成する場合には、内部配線導
体2の焼成条件で焼成可能となる材料、例えば銀系導体
材料を用いる。
【0027】尚、表面配線導体4、5は、入出力端子部
分や電子部品搭載パッドを含むものであり、必要に応じ
て、厚膜抵抗体膜6や絶縁保護膜が形成されている。
【0028】このような積層体1の表面配線導体4、5
には、厚膜抵抗体膜6が形成され、チップ状コンデン
サ、チップ状抵抗、トランジスタ、ICなどの各種電子
部品7などが半田・ワイヤボンディングなどによって搭
載されている。
【0029】上述の積層セラミック回路基板の製造方法
について説明する。
【0030】積層セラミック回路基板1の製造方法は、
大きく分けて、積層前の準備工程と第1の工程〜第3の
工程からなる積層体の形成工程、剥離工程、焼成処理工
程、表面処理工程とから成る。
【0031】準備工程は、支持基板15、セラミック層
1a〜1eとなるセラミック塗布膜のセラミックスリッ
プ材、内部配線導体2、ビアホール導体3、表面配線導
体5となる導体膜や導体の導電性ペーストを夫々準備す
る工程である。
【0032】〔支持基板〕図2(a)に示すように、支
持基板15は、セラミック、ガラス、耐熱性樹脂などの
基板からなり、支持基板15の積層体を積層する側の表
面には、基板平滑層16が形成される。
【0033】基板平滑層16は、有機バインダ、光硬化
可能なモノマー、着色剤、溶剤を均質混練したスリップ
材を塗布・乾燥して塗布膜を形成し、その後、塗布膜の
全面に露光処理して硬化することによって形成する。基
板平滑層16の厚みは、少なくとも支持基板15の凹凸
を吸収し得る程度の厚み、例えば20μm以上である。
【0034】ここで、有機バインダは、比較的低温で且
つ短時間の焼成工程で焼失できるように熱分解性に優れ
たものであり、同時にスリップの粘性を決めるものであ
る為、アクリル酸もしくはメタクリル酸系重合体のよう
なカルボキシル基、アルコール性水酸基を備えたエチレ
ン性不飽和化合物が好ましい。
【0035】光硬化可能なモノマーは、比較的低温で且
つ短時間の焼成工程で焼失できるように熱分解性に優れ
たものであり、また、スリップ材の塗布・乾燥後の露光
によって、光重合される必要があり、遊離ラジカルの形
成、連鎖生長付加重合が可能で、2級もしくは3級炭素
を有したモノマーが好ましく、例えば少なくとも1つの
重合可能なエチレン系基を有するブチルアクリレート等
のアルキルアクリレートおよびそれらに対応するアルキ
ルメタクリレートが有効である。また、テトラエチレン
グリコールジアクリレート等のポリエチレングリコール
ジアクリレートおよびそれらに対応するメタクリレート
などが挙げられる。
【0036】尚、光硬化可能なモノマーと有機バンダー
との比率は、1〜3:5程度に添加される。
【0037】着色剤は、アゾ系やアントラキノン系の染
料などが例示でき、これによって形成された基板平滑層
16は赤色、褐色、緑色、青色などの吸光度の高い色を
呈することになる。
【0038】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。尚、水系溶剤の場合、光硬化可能なモ
ノマー及び有機バインダは、水溶性である必要があり、
モノマー及び有機バインダには、親水性の官能基、例え
ばカルボキシル基が付加されている。その付加量は酸価
で表せば2〜300あり、好ましくは5〜100であ
る。
【0039】上述のスリップ材は、光硬化可能なモノマ
ー及び有機バインダが上述したように積層体の焼成の過
程で完全に熱分解しなくてはならないが、特に、600
℃以下、好ましくは500℃以下で分解する材料を選択
する。
【0040】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。
【0041】スリップ材の塗布方法としては、例えば、
ドクターブレード法(ナイフコート法)、ロールコート
法、印刷法などが挙げられる。特に基板平滑層16の表
面が平坦化することが容易なドクターブレード法などが
好適である。尚、塗布方法に応じて溶剤の添加量が調整
され、所定粘度に調整される。
【0042】乾燥方法としては、バッチ式乾燥炉、イン
ライン式乾燥炉を用いて行われ、乾燥条件は、120℃
以下が望ましい。また、急激な乾燥は、表面にクラック
を発生される可能性があるため、急加熱を避けることが
重要となる。
【0043】露光処理としては、塗布膜中に含まれる光
硬化モノマーが光重合されるネガ型であるため、塗膜全
面に低圧、高圧、超高圧の水銀灯系の露光光を照射す
る。尚、露光条件は、10〜20mW/cm2 の露光光
を約5〜30秒程度照射して行う。これにより、塗布膜
は、光硬化可能なモノマーの光重合反応を起し、光硬化
されることになる。
【0044】
【0045】〔セラミックスリップ材〕セラミックスリ
ップ材は、セラミック粉末、ガラスフリット、光硬化可
能なモノマー、バインダ、溶剤を均質混練して形成す
る。
【0046】セラミック粉末は、クリストバライト、石
英、コランダム(αアルミナ)、ムライト、コージライ
トなどの絶縁セラミック材料、BaTiO3 、Pb4
2Nb2 12、TiO2 などの誘電体セラミック材
料、Ni−Znフェライト、Mn−Znフェライト(広
義の意味でセラミックという)なとの磁性体セラミック
材料などが挙げられ、その平均粒径1.0〜6.0μ
m、好ましくは1.5〜4.0μmに粉砕したものを用
いる。尚、セラミック材料は2種以上混合して用いられ
てもよい。特に、コランダムを用いた場合、コスト的に
有利となる。
【0047】ガラスフリットは、焼成処理することによ
ってコージェライト、ムライト、アノーサイト、セルジ
アン、スピネル、ガーナイト、ウイレマイト、ドロマイ
ト、ペタライトやその置換誘導体の結晶やスピネル構造
の結晶相を析出するものであればよく、例えば、B2
3 、SiO2 、Al2 3 、ZnO、アルカリ土類酸化
物を含むガラスフリットが挙げられる。この様なガラス
フリットは、ガラス化範囲が広くまた屈伏点が600〜
800℃付近にあるため、850〜1050℃程度の低
温焼成に適し、内部配線導体2となる導体膜との焼結挙
動が近似しているためである。尚、このガラスフリット
の平均粒径は、1.0〜6.0μm、好ましくは1.5
〜3.5μmである。
【0048】上述のセラミック材料とガラス材料との構
成比率は、850〜1050℃の比較的低温で焼成する
場合には、セラミック材料が10〜60wt%、好まし
くは30〜50wt%であり、ガラス材料が90〜40
wt%、好ましくは70〜50wt%である。
【0049】尚、セラミック材料として、誘電体セラミ
ック材料や磁性体セラミック材料とともに用いる場合に
は、セラミック材料の固有の特性を低下させることがあ
るため、ガラスフリットは必要に応じて添加する。
【0050】光硬化可能なモノマーとしては、基板平滑
層16に用いた材料が使用できる。これは、露光条件を
略同一とするためである。光硬化可能なモノマーは、露
光処理後の現像処理によって露光部分以外の部分が容易
に除去できるように所定量添加される。例えば、固形成
分(セラミック材料及びガラス材料) に対して5〜15
wt%以下である。バインダは、固形分との濡れ性も重
視する必要があり、基板平滑層16に用いた材料ものが
使用できる。添加量としては固形分に対して25wt%
以下が好ましい。
【0051】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。尚、水系溶剤の場合、光硬化可能なモ
ノマー及びバインダは、水溶性である必要があり、モノ
マー及びバインダには、親水性の官能基、例えばカルボ
キシル基が付加されている。
【0052】その付加量は酸価で表せば2〜300あ
り、好ましくは5〜100である。
【0053】付加量が少ない場合は水への溶解性、固定
成分の粉末の分散性が悪くなり、多い場合は熱分解性が
悪くなるため、付加量は、水への溶解性、分散性、熱分
解性を考慮して、上述の範囲で適宜付加される。
【0054】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。
【0055】〔導電性ペースト〕導電性ペーストは、A
g系(Ag単体、Ag−PdなどのAg合金)、Cu系
(Cu単体、Cu合金)など導体材料粉末、例えば銀系
粉末と、低融点ガラス成分と、バインダと溶剤とを均質
混練したものが用いられる。また、表面配線導体5にも
このペーストを用いても構わない。尚、内部配線導体2
となる導体膜用の導電性ペーストにおいては、セラミッ
クスリップ材に用いた光硬化モノマーを添加しても構わ
ない。この光硬化モノマーを添加した導電性ペーストを
用いる場合、各導体膜を印刷・乾燥した後、又は各導体
を充填・乾燥した後に、露光処理によって光硬化させ
る。
【0056】〔積層体形成工程〕積層体形成工程は、光
硬化可能なモノマーを含むセラミックスリップ材の塗布
又は印刷・乾燥処理によってセラミック層となる塗布膜
を形成する第1の工程、前記塗布膜に選択的な露光処理
・現像処理によって貫通穴を形成する第2の工程、前記
貫通穴に導電性ペーストの印刷充填によってビアホール
導体を形成するとともに、前記塗布膜上に導電性ペース
トの印刷・乾燥処理によって内部配線導体となる導体膜
を形成する第3の工程からなる。尚、製造工程中におけ
る積層体は、最終的に複数の積層体が抽出できるよう複
数の積層体の領域を同時に形成するが、ここでは、1つ
の積層体の領域について説明する。
【0057】まず、積層体1の最下層のセラミック層1
eとなるセラミック塗布膜10e第1の工程で形成す
る。即ち、図2(b)に示すように、支持基板15の基
板平滑層16上に、セラミック層1eとなるセラミック
塗布膜10eを上述のセラミックスリップ材をドクター
ブレード法などで塗布し、乾燥(バッチ式乾燥炉、イン
ライン式乾燥炉で120℃以下)を行う。
【0058】次に、セラミック塗布膜10eにビアホー
ル導体3となる貫通穴(実際には、下側の穴開口は支持
基板で閉塞されるため、以下貫通凹部という)30を第
2の工程で形成する。即ち、図2(c)に示す選択的な
露光処理と、図2(d)に示す現像処理によって形成さ
れる。
【0059】露光処理は、セラミック層1eの厚みを貫
通するビアホール導体3となる位置に貫通凹部30を形
成するため、この部分のみに露光光が照射されないよう
な所定導体を有するフォトターゲットを塗布膜10e上
に近接又は載置して、基板平滑層16を形成した時の露
光条件(低圧、高圧、超高圧の水銀灯系の15〜20m
W/cm2 の露光光を約5〜30秒程度照射する)で処
理を行う。
【0060】図2(c)において、32はフォトターゲ
ットであり、矢印は露光光を示す、塗布膜10eの点々
部分は、露光処理によって光硬化された部分である。
【0061】現像処理は、選択的な露光処理を行った塗
布膜10eに有機系のクロロセン、1,1,1−トリク
ロロエタン、水系のアルカリ現像溶剤を、例えばスプレ
ー現像法やパドル現像法によって噴射したり、接触した
り現像処理を行う。その後、必要に応じて洗浄及び乾燥
を行なう。
【0062】この選択的な露光処理及び現像処理によっ
て、塗布膜10eには、ビアホール導体3となる位置に
貫通凹部30が形成され、しかも、現像処理によって残
存する部分は全て光硬化されていることになる。
【0063】この第2の工程によって形成された貫通凹
部30の形状、径などはフォトターゲットの形状の制御
によって、任意に設定できることになる。即ち、電源供
給用配線やアース電位の配線など比較的大電流が流れる
配線間を接続するビアホール導体3の形状を大きくする
ことが簡単に行える。
【0064】また、フォトターゲットを用いた露光は、
一般に、半導体チップなどの微細加工などに用いられる
ものであるため、フォトターゲットによって制御されて
形成されるビアホール導体3の貫通凹部30において
は、位置ずれがなく、ビアホール導体3の導通信頼性が
大きく向上する。
【0065】次に、第3の工程として、塗布膜10eの
貫通凹部30にビアホール導体3となる導体31を充填
するとともに、セラミック層1eとセラミック層1dと
の層間の内部配線導体2となる導体膜20を形成する。
【0066】即ち、図2(e)に示すように、塗布膜1
0eの貫通凹部30に上述の導電性ペーストをスクリー
ン印刷で印刷することにより、貫通凹部30内にビアホ
ール導体3となる導体31を充填する。また、塗布膜1
0e上に上述の導電性ペーストをスクリーン印刷で所定
形状に印刷することにより、内部配線導体2となる導体
膜20を形成する。その後、乾燥処理を行い、必要に応
じて露光処理を行い、光硬化を行う。 尚、貫通凹部3
0の形状が大きい場合には、まず、導電性ペーストをデ
ィスペンサーなどを用いて貫通凹部30内に導体31を
充填し、その後、内部配線導体2となる導体膜20を印
刷形成しても構わない。
【0067】次に、第1の工程〜第3の工程を順次繰り
返して、支持基板15上に、内部配線導体2・・・とな
る導体膜、ビアホール導体3となる導体31が形成され
た積層体(未焼成状態)を形成する。この状態を図2
(d)に示す。
【0068】尚、積層体の最上層となる塗布膜に対して
行う第3の工程では、内部配線導体を形成する必要がな
いため、ビアホール導体3となる導体31の充填のみを
行う。また、積層体形成工程の最後に、必要に応じて、
各積層体1の形状に応じて、分割溝をプレス成型などに
よって形成しても構わない。
【0069】〔剥離工程〕次に、図2(f)に示すよう
に、支持基板15からセラミック塗布膜10a〜10
e、内部配線導体2となる導体膜20、ビアホール導体
3となる導体31から成る未焼成の積層体を剥離する。
【0070】ここで、仮に積層体側に基板平滑層16の
一部又は全部が付着したとしても、その後の焼成処理に
よって完全に焼失してしまうことになる。
【0071】尚、基板平滑層16中に、120℃(乾燥
処理の温度)以上で発泡性反応を起こす樹脂材料を添加
しておいたり、また基板平滑層16表面に発泡性反応を
起こす樹脂層を設けておけば、120℃以上で加熱処理
で簡単に剥離することができる。
【0072】また、支持基板15と基板平滑層16の界
面部分に有機溶剤によって溶解するシートを介在させた
り、支持基板15自身を有機溶剤によって溶解するシー
トを用いたりして、有機溶剤の浸漬により剥離を行うよ
うにしても構わない。尚、有機溶剤によって溶解するシ
ートを用いる場合には、セラミックスリップ材、導電性
ペーストにバイダー、光硬化モノマーに水系を用い、溶
剤に純水などを用いることが重要となる。
【0073】〔焼成工程〕次に、支持基板15から剥離
した未焼成の積層体を焼成処理する。焼成処理は、脱バ
インダ過程と焼結過程からなる。
【0074】脱バインダ過程は、セラミック塗布膜10
a〜10e、内部配線導体2となる導体膜20、ビアホ
ール導体3となる導体31、表面配線導体5となる導体
膜50に含まれる有機成分、及び基板平滑層16を焼失
するためのものであり、例えば600℃以下の温度領域
で行われる。
【0075】また、焼結過程は、塗布膜10a〜10e
のガラス成分を結晶化させて、セラミック粉末の粒界に
均一に分散させ、積層体1に一定強度を与え、同時に、
内部配線導体2となる導体膜20、ビアホール導体3と
なる導体31、表面配線導体5となる導体膜50の導電
材料、例えば、銀系粉末を粒成長させて、低抵抗化させ
るとともに、セラミック層1a〜1eと一体化させるも
のである。これは、ピーク温度850〜1050℃に達
するまでに行われる。
【0076】焼成雰囲気は、導電性ペーストの材料など
によって異なり、上述のようにAg系導体の場合は、大
気(酸化性)雰囲気又は中性雰囲気で行われ、Cu系導
体の場合は、還元性雰囲気又は中性雰囲気で行われる。
【0077】これにより、塗布膜10a〜10eはセラ
ミック層1a〜1eとなり、導体膜20は内部配線導体
2に、導体31はビアホール導体3となり、焼成された
大型積層体基板が達成される。
【0078】尚、支持基板から積層体を剥離した場合、
積層体側に基板平滑層16の一部又は全部が付着してい
ても、この焼成処理によって、有機成分は完全に焼失さ
れることになる。
【0079】〔表面処理工程〕次に焼成処理された大型
積層体基板の両主面に表面処理を行う。
【0080】例えば、大型積層体基板の両主面に、セラ
ミック層1a、1eに形成したビアホール導体3と接続
するように、例えば銅系導電性ペーストの印刷・乾燥、
焼きつけにより、表面配線導体4、5を形成する。ここ
で、銅系の表面配線導体4、5と銀系導体のビアホール
導体3とが接合することになる。このため、銀と銅との
共晶温度を考慮して、低温(例えば780℃以下)焼成
可能し、しかも、銅の酸化を防止するために還元性雰囲
気や中性雰囲気中で行うことが重要である。
【0081】その後、必要に応じて、厚膜抵抗膜6や保
護膜などの焼きつけを行い、各種電子部品7を搭載す
る。
【0082】尚、上述の実施例について、積層体1の下
面側の表面配線導体4を焼成工程の後に形成したが、例
えば、支持基板15上に、積層体形成工程に先立って、
導電性ペーストで所定形状に形成し、その後に、積層体
形成して、積層体の焼成と同時に一体的に焼成処理して
も構わない。
【0083】また、分割溝について、上述の製造工程で
は支持基板15から積層体1を剥離する前に形成した
が、要は焼成前に形成することが重要であり、支持基板
15を剥離した後に、積層体の両主面側に形成してもか
まわない。また、分割溝にそって行う分割処理につい
て、上述の製造工程は、表面処理工程の最後におこなっ
ているが、電子部品7を搭載する前に分割処理しても構
わない。
【0084】以上のように、上述の製造方法によれば、
支持基板15上に基板平滑層16は、着色材を添加して
いるため、例えば、赤色、褐色、青色、緑色などのいず
れかに着色されている。これらの色彩は、特に紫外線の
吸収に優れている。
【0085】従って、上述の着色された基板平滑層16
を有する支持基板15上に、第1の工程である光硬化モ
ノマーを有するセラミックスリップ材の塗布または印
刷、乾燥により、塗布膜を形成し、その後、第2の工程
の一である選択的な露光処理、即ち、塗布膜のビアホー
ル導体3となる位置が露光されないように、露光光を遮
断するフォトマスク32を用いて、露光光を照射した
時、この露光光が、支持基板15の基板平滑層16で乱
反射することがない。従来においては、塗布膜を通過し
て、支持基板15との界面にまで到達した露光光が基板
平滑層16で乱反射して、ビアホール導体3を形成する
ために、露光光を遮断していた領域にまで露光光が照射
されていたが、本発明では、着色された基板平滑層16
によって、塗布膜を通過してきた露光光(主に紫外線)
が有効に吸収されて、乱反射を防止できる。このため、
露光光を遮断していた位置(ビアホール導体3が形成さ
れる位置)には、露光光の反射による光硬化反応が一切
なく、安定したビアホール導体3を形成する貫通穴30
を現像処理によって形成することができる。
【0086】このことは、特に内部配線導体2と表面配
線導体5との接続信頼性が向上する。
【0087】また、この基板平滑層16は、上述の露光
光の反射を抑えるだけではなしに、支持基板15の表面
の凹凸が基板平滑層16で吸収され、積層体1の下面側
の主面に影響することなく、均一な平坦な面とすること
ができる。即ち、積層体1の下面側の主面の表面処理を
簡単且つ安定形成することができる。
【0088】基板平滑層16は、光硬化モノマを添加し
た樹脂スリップ材を塗布又は印刷、例えばドクタブレー
ド法によって形成し、全面を光露光処理しておくことが
望ましい。これにより基板平滑層16の表面は、その後
のセラミックスリップ材のドクタブレード法のドレード
面に対して平行となるため、積層体1の厚みにばらつき
が発生することを防止でき、焼成時における焼結収縮率
が安定する。
【0089】
【0090】
【発明の効果】以上のように本発明によれば、少なくと
も表面に着色された支持基板上に、光硬化モノマーが含
有するセラミック塗布膜を形成し、続いてこのセラミッ
ク塗布膜を選択的な露光処理・現像処理をおこなって
も、支持基板とセラミック塗布膜との界面で露光光の乱
反射を防止でき、塗布膜を所定形状に現像処理できるた
め、所定形状のビアホール導体となる貫通穴を形成する
ことができ、内部配線導体と表面配線導体との接続信頼
性が向上する。
【0091】また、特に、支持基板の表面に形成される
基板平滑層の厚みを20μm以上とすることにより、支
持積層体の表面、即ち、支持基板側の主面が支持基板の
表面の凹凸に影響されず、平坦な面となすことができ
る。このため、この面に表面配線導体や厚膜抵抗体膜の
形成や電子部品の搭載を安定して行うことができる。
【0092】また、特に、支持基板が若干傾斜されてい
ても、基板平滑層によって、矯正することができ、スク
リーン(スキージ)面、ブレード面と完全な平行とする
ことができ、塗布膜の厚み、積層体の厚みの均一化で
き、焼成における収縮率が安定する。
【0093】さらに、基板平滑層を形成するためのスリ
ップ材や塗布膜となるセラミックスリップ材に、光硬化
可能なモノマーを含有させて、基板平滑層となるスリッ
プ材を塗布した後、その塗膜を全面露光処理し、セラミ
ック層となるセラミックスリップ材の塗布・乾燥して、
選択的な露光処理・現像処理することにより、各露光処
理条件が実質的に同一となり、安定した露光処理ができ
るとともに、セラミック層となる塗布膜を貫くビアホー
ル導体の径・形状、位置などが精度よく、且つ安定的に
形成することができる。
【図面の簡単な説明】
【図1】本発明に係る積層セラミック回路基板の断面図
である。
【図2】(a)〜(f)は本発明の積層セラミック回路
基板の製造の主要工程における断面図である。
【符号の説明】
10・・・・・・積層セラミック回路基板 1・・・・・・・積層体 1a〜1e・・・セラミック層 10a〜10e・・・塗布膜 2・・・・・・・内部配線導体 20・・・・・・内部配線導体となる導体膜 3・・・・・・・ビアホール導体 30・・・・・・貫通凹部 31・・・・・・ビアホール導体となる導体 4、5・・・・・表面配線導体 15・・・・・・支持基板 16・・・・・・基板平滑層

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】着色剤の添加により着色された樹脂から成
    る基板平滑層を20μm以上の厚みにて支持基板の表面
    に形成するとともに、該支持基板上に、光硬化可能なモ
    ノマーを含むセラミックスリップ材の塗布及び乾燥処理
    によってセラミック層となる塗布膜を形成する第1の工
    程、 前記塗布膜に選択的な露光処理及び現像処理によって貫
    通穴を形成する第2の工程、 前記貫通穴に導電性ペーストの印刷充填によってビアホ
    ール導体となる導体を形成するとともに、前記塗布膜上
    に導電性ペーストの印刷・乾燥処理によって内部配線導
    体となる導体膜を形成する第3の工程、 前記第1の工程から第3の工程を繰り返して積層体を形
    成し、前記支持基板上から積層体を剥離した後、該積層
    体に付着した基板平滑層の一部又は全部を積層体と共に
    焼成処理して付着物を焼失させる第4の工程と、を経て
    積層セラミック回路基板を得る積層セラミック回路基板
    の製造方法。
  2. 【請求項2】前記基板平滑層が前記第3の工程における
    乾燥処理の温度以上で発泡反応を起こすことを特徴とす
    る請求項1に記載の積層セラミック回路基板の製造方
    法。
JP16517695A 1995-06-30 1995-06-30 積層セラミック回路基板の製造方法 Expired - Fee Related JP3522007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16517695A JP3522007B2 (ja) 1995-06-30 1995-06-30 積層セラミック回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16517695A JP3522007B2 (ja) 1995-06-30 1995-06-30 積層セラミック回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0918147A JPH0918147A (ja) 1997-01-17
JP3522007B2 true JP3522007B2 (ja) 2004-04-26

Family

ID=15807302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16517695A Expired - Fee Related JP3522007B2 (ja) 1995-06-30 1995-06-30 積層セラミック回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP3522007B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7156935B2 (en) 2002-04-26 2007-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing ceramic laminated body
JP2010010644A (ja) 2008-05-27 2010-01-14 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0918147A (ja) 1997-01-17

Similar Documents

Publication Publication Date Title
JPH07154073A (ja) 積層セラミック基板の製造方法及び積層回路基板
JP2001216839A (ja) 導電性ペースト及び多層基板の製法
JP3677301B2 (ja) セラミック回路基板及びセラミック回路基板の製造方法
JP3580688B2 (ja) 積層セラミック回路基板の製造方法
JP3522007B2 (ja) 積層セラミック回路基板の製造方法
JP3236782B2 (ja) セラミック基板及びその製造方法並びに分割回路基板
JP3231987B2 (ja) 多層セラミック回路基板の製造方法
JPH0818236A (ja) 積層セラミック回路基板の製造方法
JP3231918B2 (ja) 積層型セラミック回路基板の製造方法
JPH0946044A (ja) 積層セラミック回路基板の製造方法
JPH07176444A (ja) 積層インダクタ部品の製造方法
JP3236769B2 (ja) セラミック基板及びその製造方法並びに分割回路基板
JPH10107439A (ja) 積層セラミック基板の製造方法
JP3651925B2 (ja) 積層コンデンサ基板の製造方法
JP3393676B2 (ja) 多層セラミック回路基板の製造方法
JP3559310B2 (ja) 積層セラミック回路基板の製造方法
JP3526472B2 (ja) 積層セラミック回路基板の製造方法
JPH08213755A (ja) コンデンサ内蔵型積層セラミック回路基板及びその製造方法
JP3322961B2 (ja) 半導体モジュールの製造方法
JP3389383B2 (ja) 高周波複合回路ブロックおよびその製造方法
JPH08186379A (ja) 積層セラミック回路基板
JP2000165048A (ja) 積層回路基板及びその製造方法
JPH0742165U (ja) 積層回路基板
JPH0715143A (ja) 多層セラミック回路基板の製造方法
JP2004128522A (ja) 積層インダクタ部品の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees