JPH0818236A

JPH0818236A - 積層セラミック回路基板の製造方法

Info

Publication number: JPH0818236A
Application number: JP6148282A
Authority: JP
Inventors: Yuzuru Matsumoto; 譲松本; Tsutomu Oda; 勉小田; Junichi Nakamura; 淳一中村
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1994-06-29
Filing date: 1994-06-29
Publication date: 1996-01-19

Abstract

(57)【要約】【目的】内部配線パターンの精度が向上し、高密度配
線化が可能であり、しかも、製造工程が画一化して生産
性が高い積層セラミック回路基板の製造方法である。【構成】本発明の積層体１は、（１）光硬化可能なモ
ノマーを有するセラミックスリップ材の塗布・印刷・乾
燥処理してセラミック層１ａ〜１ｅとなる塗布膜１０ａ
〜１０ｅを形成し、（２）前記塗布膜１０ａ〜１０ｅに
ビアホール導体３となる貫通凹部３０を形成するため
に、選択的な露光処理・現像処理し、（３）前記塗布膜
１０ａ〜１０ｅ上に、光硬化可能なモノマーを有する導
電性ペーストの印刷・乾燥処理して、貫通凹部３０にビ
アホール導体３となる導体３１を充填するとともに、内
部配線パターン２となる全面導体膜２０を形成し、
（４）前記全面導体膜２０に、内部配線パターン２とな
る所定形状の導体膜２１を形成するために、選択的な露
光処理・現像処理し、（１）〜（４）を順次繰り返え
し、積層体１を形成し、その後焼成処理する工程を含む
層セラミック基板１０の製造方法である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、セラミック層となる塗
布膜と内部配線パターンとなる導体膜とが交互に積層し
た積層体を有する積層セラミック回路基板の製造方法に
関するものである。

【０００２】

【従来の技術】従来、積層セラミック回路基板を構成す
る積層体は、ビアホール導体となる導体が充填され、且
つ表面に内部配線パターンとなる導体膜が形成されたグ
リーンシートを、積層構造に応じて積層熱圧着を行い、
焼成を行い、焼成された積層体に表面配線パターンを焼
きつけ処理するグリーンシート多層方法があった。

【０００３】このグリーンシート多層方法によれば、ビ
アホール導体となる導体を形成するためには、グリーン
シートに貫通穴を形成し、この貫通穴に導電性ペースト
を充填していたが、例えばアース電位の配線、電源供給
の配線などの大電流が流れるビアホール導体においては
その導体径を大きくすることが望まれる。しかし、１枚
のグリーンシートに複数の穴径の貫通穴を形成すること
は、製造上煩雑となり、また、穴径を２００μｍ以上に
すると、貫通穴内に導電性ペーストを維持できなくな
り、導体抜けが発生してしまうという問題がある。

【０００４】また、積層セラミック回路基板を構成する
別の製造方法として、印刷多層方法がある。この方法
は、支持基板上にセラミック層となる塗布膜、内部配線
パターン及びビアホール導体となる導体膜を順次積層印
刷して形成する。具体的には、塗布膜をビアホール導体
となる部分に開口をするようにセラミックスリップ材を
選択的にスクリーン印刷法などで印刷形成し、続いて塗
布膜中の開口部分にビアホール導体となる導体を、ま
た、塗布膜上に内部配線パターンとなる導体膜を、導電
性ペーストの印刷により形成し、これを繰り返し積層体
を形成した後、支持基板から積層体を剥離し、焼成処理
して形成していた。このような印刷多層方法では、塗布
膜中の開口を１５０μｍ角以上にしなければ、セラミッ
クスリップ材のダレにより開口が閉塞されてしまうこと
があり、接続信頼性を確保するには積層体が大型化して
しまう。また、印刷多層方法で、内部配線パターンとな
る導体膜や該導体膜間を接続するビアホール導体に相当
する導体の表面に、セラミックスリップ材の印刷により
セラミック塗布膜を形成するため、セラミック塗布膜の
表面が積層歪みが発生してしまい、積層数が増加する
程、支持基板と対向する積層体の表面の歪みが顕著とす
る。

【０００５】このような、グリーンシート多層方法や印
刷多層方法の問題点を解決するため、本出願人は先に、
光硬化可能なモノマーを有するセラミックスリップ材を
用いて、このスリップ材をドクターブレード方法などに
よって塗布して、その後、選択的な露光処理・現像処理
によって、セラミック層を貫くビアホール導体となる貫
通凹部を形成し、その後、貫通凹部に導電性ペーストを
充填するとともに、塗布膜上に内部配線パターンとなる
所定形状の導体膜を導電性ペーストを印刷形成し、順次
この工程を繰り返して積層体を達成する積層セラミック
回路基板の製造方法を提供した。

【０００６】

【発明が解決しようとする課題】しかし、上述の選択的
な露光処理・現像処理を施す積層セラミック回路基板の
製造方法によれば、内部配線パターンとなる導体膜が導
電性ペーストの印刷精度によって規制されるため、高い
精度の配線パターンを形成することが困難であった。こ
れは、グリーンシート多層方法や印刷多層方法であって
も、内部配線パターンとなる導体膜が導電性ペーストの
印刷によって形成されるため同等であるのの、高密度配
線化ではより高い精度が必要となる。

【０００７】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は、内部配線パターンの精度が向
上し、高密度配線化が可能であり、しかも、製造工程が
画一化して生産性が高い積層セラミック回路基板の製造
方法である。

【０００８】

【課題を解決するための手段】複数のセラミック層を積
層して成る積層体内の各層間に、内部配線パターンを配
置するとともに、各層に前記内部配線パターン間を接続
するビアホール導体を配置した成る積層セラミック回路
基板の製造方法において、前記支持基板上に（１）光硬
化可能なモノマーを有するセラミックスリップ材の塗布
・印刷・乾燥処理してセラミック層となる塗布膜を形成
し、（２）前記塗布膜にビアホール導体となる貫通凹部
を形成するために、選択的な露光処理・現像処理し、
（３）前記塗布膜上に、光硬化可能なモノマーを有する
導電性ペーストの印刷・乾燥処理して、貫通凹部にビア
ホール導体となる導体を充填するとともに、内部配線パ
ターンとなる全面導体膜を形成し、（４）前記全面導体
膜に、内部配線パターンとなる所定形状の導体膜を形成
するために、選択的な露光処理・現像処理し、（１）〜
（４）を順次繰り返えし、積層体を形成する工程と、前
記支持基板上から前記積層体を剥離する工程と、前記積
層体を焼成する工程とを含む積層セラミック基板の製造
方法である。

【０００９】尚、上述の貫通凹部とは、セラミック層の
厚みを貫く貫通穴であり、その下面開口が、前の工程で
形成された導電膜などによって閉塞されているために貫
通凹部と表現した。また、内部配線パターンとなる全面
導体膜とは、最終的に内部配線パターンとなる形状の全
面に少なくとも導体膜を形成してものをいい、その限り
においては塗布膜の全面に導体膜を形成してもよい。

【００１０】

【作用】本発明によれば、支持基板上に積層体を形成す
るにあたり、積層体を光硬化可能なモノマーを有するセ
ラミックスリップ材と光硬化可能なモノマーを有する導
電性ペーストとを用いて、セラミック層となるセラミッ
ク塗布膜をセラミックスリップ材の塗布によって形成
し、ビアホール導体となる貫通凹部をその塗布膜の選択
的な露光処理・現像処理によって形成し、ビアホール導
体となる導体を貫通凹部に導電性ペーストの充填により
形成し、所定形状の内部配線パターンとなる導体膜を、
全面に印刷した導電膜の選択的な露光処理と現像処理に
よって形成している。

【００１１】従って、積層体を主に構成するセラミック
層の塗布膜及び内部配線パターンとなる導体膜が実質的
に画一化した、即ち、塗布又は印刷した後、所定形状に
選択的露光処理・現像処理によって形成されるため、生
産性が向上する。

【００１２】また、セラミック層の塗布膜が、スリップ
材の塗布によって形成されるため、内部配線パターンの
構成やビアホール導体の構成などに影響されず、塗布面
を常に平坦となることができるため、その塗布面に導体
膜などを形成するにあたり、非常に簡単に形成でき、積
層歪みなどが一切発生しない。

【００１３】また、内部配線パターンとなる導体膜は、
塗布膜の表面に、内部配線パターンの形状を含む全面に
形成された全面導体膜の選択的な露光処理・現像処理で
形成され、その導体膜のパターン精度が、選択的な露光
時の精度によって決まるため、非常に高精度のパターン
が可能となり、内部配線パターンの高密度化が可能とな
る。

【００１４】さらに、ビアホール導体となる導体は、セ
ラミック塗布膜の選択的な露光処理・現像処理によって
形成された貫通凹部に充填することによって形成される
ため、回路に流れる電流に応じて、ビアホール導体の形
状・径などを任意とすることができる。

【００１５】さらに、ビアホール導体となる導体を含む
内部配線パターンとなる導体膜が露光処理されることに
なるため、この導体膜上にセラミック塗布膜を形成し、
塗布膜を選択的な露光処理・現像処理しても、導体膜が
現像除去されることが一切なく、信頼性の高い内部配線
パターンが達成される。

【００１６】また、積層体内の内部配線パターン、ビア
ホール導体などが、露光処理時の位置精度によって決定
されるため、隣接する内部配線パターン間及びビアホー
ル導体との位置あわせなどの精度が向上し、全体として
積層位置ずれがなく、接続信頼性が高い積層セラミック
回路基板となる。

【００１７】

【実施例】以下、本発明を図面に基づいて説明する。

【００１８】図１は、本発明に係る積層セラミック回路
基板の断面図である。

【００１９】図１において、１０は積層セラミック回路
基板であり、積層セラミック回路基板１０は、内部に所
定回路が形成された積層体１から成り、必要に応じて積
層体１の主面に形成又は搭載された表面配線パターン
４、５、厚膜抵抗体膜６、保護膜、各種電子部品７など
から構成されている。

【００２０】積層体１は、セラミック層１ａ〜１ｅと、
セラミック層１ａ〜１ｅの各層間には、所定回路網を達
成するや容量成分を発生するための内部配線パターン２
が配置されている。また、セラミック層１ａ〜１ｅに
は、その層の厚み方向を貫くビアホール導体３が形成さ
れている。

【００２１】セラミック層１ａ〜１ｅは、例えば８５０
〜１０５０℃前後の比較的低い温度で焼成可能にするガ
ラス−セラミック材料からなる。具体的なセラミック材
料としては、クリストバライト、石英、コランダム（α
アルミナ）、ムライト、コージライトなどが例示でき
る。また、ガラス材料として複数の金属酸化物を含むガ
ラスフリットを焼成処理することによって、コージェラ
イト、ムライト、アノーサイト、セルジアン、スピネ
ル、ガーナイト、ウイレマイト、ドロマイト、ペタライ
トやその置換誘導体の結晶を少なくとも１種類を析出す
るものである。このセラミック層１ａ〜１ｅの厚みは例
えば１０〜１００μｍ程度である。

【００２２】内部配線パターン２、ビアホール導体３
は、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）、
Ｃｕ系（Ｃｕ単体、Ｃｕ合金）など導体からなり、内部
配線パターン２の厚みは８〜１５μｍ程度であり、ビア
ホール導体の直径は任意な値とすることができるが、例
えば直径は８０〜２５０μｍである。

【００２３】表面配線パターン４、５は、Ａｇ系（Ａｇ
単体、Ａｇ−ＰｄなどのＡｇ合金）、Ｃｕ系（Ｃｕ単
体、Ｃｕ合金）など導体から成り、例えば、焼成処理さ
れる前の積層体に既に形成されて形成されたり、また、
焼成された積層体の主面に、上述の導体成分を含む導電
性ペーストを印刷、焼きつけによって形成される。尚、
図において、表面配線パターン４は、積層工程で形成さ
れるものであり、積層体１の主面と表面配線パターン４
の表面が同一平面となっている。

【００２４】表面配線パターン４、５の材料として、Ｃ
ｕ系材料では、耐マイグレーション性に優れ、高密度化
が可能となるものの、焼きつけの条件が還元性雰囲気ま
たは中性雰囲気で行う必要がある。また、特に表面配線
パターン４、５を未焼成状態の積層体に導体膜を形成し
ておき、また積層工程中で形成した場合には、積層体１
の焼成時に同時に焼きつけ処理するために、大気雰囲気
で焼成可能な銀系導体などを用いる。尚、表面配線パタ
ーン４、５は、入出力端子部分や電子部品搭載パッドを
含むものである。

【００２５】このような積層体１の表面配線パターン
４、５には、厚膜抵抗体膜６が形成され、チップ状コン
デンサ、チップ状抵抗、トランジスタ、ＩＣなどの各種
電子部品７などが半田、ワイヤボンディングなどによっ
て搭載されている。

【００２６】次に、本発明の積層セラミック回路基板の
製造方法について、図２の工程図、図３（ａ）〜図３
（ｊ）の主要工程における断面図に基づいて説明する。

【００２７】積層セラミック回路基板１の製造方法は、
大きく分けて積層前の準備工程（図２の（ａ）の工
程）、積層工程（図２の（ｂ）の工程〜（ｊ）の工
程）、剥離工程（図２の（ｋ）の工程）、焼成工程（図
２の（ｌ）の工程）、表面処理工程（図２の（ｍ）の工
程）とからなる。

【００２８】積層前工程は、支持基板１５、セラミック
層１ａ〜１ｅとなるセラミック塗布膜のスリップ材、内
部配線パターン２、ビアホール導体３、表面配線パター
ン４、５となる導体膜や導体の導電性ペーストを夫々準
備する工程である。

【００２９】〔支持基板〕図３（ａ）に示すように、支
持基板１５は、セラミック、ガラス、耐熱性樹脂などの
基板からなり、支持基板１５の積層体を積層する側の表
面には、基板平滑層１６が形成される。

【００３０】基板平滑層１６は、光硬化可能なモノマ
ー、バインダー、溶剤を均質混練したスリップ材を塗布
・乾燥して塗布膜を形成し、その後、塗布膜の全面に露
光処理して硬化することによって形成する。基板平滑層
１６の厚みは、少なくとも支持基板１５の凹凸を吸収し
得る程度の厚み、例えば２０μｍ以上である。尚、この
平滑層１６は基板１５の表面の凹凸を吸収して、積層体
１の表面の平坦化したり、またこの基板１５と当接する
側の１層目の塗布膜の厚みを均一化して、焼成段階にお
ける焼成収縮を均一化したり、また、後述の表面配線パ
ターン４となる導体膜や１層目の塗布膜の露光条件、現
像条件が支持基板１５上のどの位置においても均一化な
条件で処理できる。

【００３１】ここで、光硬化可能なモノマーは、比較的
低温で且つ短時間の焼成工程で焼失できるように熱分解
性に優れたものであり、また、スリップ材の塗布・乾燥
後の露光によって、光重合される必要があり、遊離ラジ
カルの形成、連鎖生長付加重合が可能で、２級もしくは
３級炭素を有したモノマーが好ましく、例えば少なくと
も１つの重合可能なエチレン系基を有するブチルアクリ
レート等のアルキルアクリレートおよびそれらに対応す
るアルキルメタクリレートが有効である。また、テトラ
エチレングリコールジアクリレート等のポリエチレング
リコールジアクリレートおよびそれらに対応するメタク
リレートなどが挙げられる。

【００３２】バインダーは、光硬化可能なモノマー同様
に熱分解性の良好なものでなくてはならない。同時にス
リップの粘性を決めるものである為、アクリル酸もしく
はメタクリル酸系重合体のようなカルボキシル基、アル
コール性水酸基を備えたエチレン性不飽和化合物が好ま
しい。

【００３３】尚、光硬化可能なモノマーとバインダーと
の比率は、１〜３：５程度に添加される。

【００３４】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。尚、水系溶剤の場合、光硬化可能なモ
ノマー及びバインダーは、水溶性である必要があり、モ
ノマー及びバインダには、親水性の官能基、例えばカル
ボキシル基が付加されている。その付加量は酸価で表せ
ば２〜３００あり、好ましくは５〜１００である。

【００３５】上述のスリップ材は、光硬化可能なモノマ
ー及びバインダが上述したように積層体の焼成の過程で
完全に熱分解しなくてはならないが、特に、６００℃以
下、好ましくは５００℃以下で分解する材料を選択す
る。

【００３６】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。

【００３７】スリップ材の塗布方法としては、例えば、
ドクターブレード法（ナイフコート法）、ロールコート
法、印刷法などが挙げられる。特に基板平滑層１６の表
面が平坦化することが容易なドクターブレード法などが
好適である。尚、塗布方法に応じて溶剤の添加量が調整
され、所定粘度に調整される。

【００３８】乾燥方法としては、バッチ式乾燥炉、イン
ライン式乾燥炉を用いて行われ、乾燥条件は、１２０℃
以下が望ましい。また、急激な乾燥は、表面にクラック
を発生される可能性があるため、急加熱を避けることが
重要となる。

【００３９】露光処理としては、塗布膜中に含まれる光
硬化可能なモノマーが光重合されるネガ型であるため、
塗布膜全面に低圧、高圧、超高圧の水銀灯系の露光光を
照射する。尚、露光条件は、１０〜２０ｍＷ／ｃｍ²の
露光光を約５〜３０秒程度照射して行う。これにより、
塗布膜は、光硬化可能なモノマーの光重合反応を起し、
光硬化されることになる。

【００４０】〔セラミックスリップ材〕セラミックスリ
ップ材は、セラミック粉末、必要に応じてガラスフリッ
ト、光硬化可能なモノマー、バインダー、溶剤を均質混
練して形成する。

【００４１】セラミック粉末は、クリストバライト、石
英、コランダム（αアルミナ）、ムライト、コージライ
トなどの絶縁セラミック材料、ＢａＴｉＯ₃、Ｐｂ₄Ｆ
ｅ₂Ｎｂ₂Ｏ₁₂、ＴｉＯ₂などの誘電体セラミック材
料、Ｎｉ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト（広
義の意味でセラミックという）なとの磁性体セラミック
材料などが挙げられ、その平均粒径１．０〜６．０μ
ｍ、好ましくは１．５〜４．０μｍに粉砕したものを用
いる。尚、セラミック材料は２種以上混合して用いられ
てもよい。特に、コランダムを用いた場合、コスト的に
有利となる。

【００４２】ガラスフリットは、焼成処理することによ
ってコージェライト、ムライト、アノーサイト、セルジ
アン、スピネル、ガーナイト、ウイレマイト、ドロマイ
ト、ペタライトやその置換誘導体の結晶やスピネル構造
の結晶相を析出するものであればよく、例えば、Ｂ₂Ｏ
₃、ＳｉＯ₂、Ａｌ₂Ｏ₃、ＺｎＯ、アルカリ土類酸化
物を含むガラスフリットが挙げられる。この様なガラス
フリットは、ガラス化範囲が広くまた屈伏点が６００〜
８００℃付近にあるため、８５０〜１０５０℃程度の低
温焼成に適し、内部配線パターン２となる導体膜との焼
結挙動が近似しているためである。尚、このガラスフリ
ットの平均粒径は、１．０〜６．０μｍ、好ましくは
１．５〜３．５μｍである。

【００４３】上述のセラミック材料とガラス材料との構
成比率は、８５０〜１０５０℃の比較的低温で焼成する
場合には、セラミック材料が１０〜６０ｗｔ％、好まし
くは３０〜５０ｗｔ％であり、ガラス材料が９０〜４０
ｗｔ％、好ましくは７０〜５０ｗｔ％である。

【００４４】尚、セラミック材料として、誘電体セラミ
ック材料や磁性体セラミック材料とともに用いる場合に
は、セラミック材料の固有の特性を低下させることがあ
るため、ガラスフリットは必要に応じて添加する。

【００４５】光硬化可能なモノマーは、基板平滑層１６
に用いた材料ものが使用できる。これは、露光条件を略
同一とするためである。光硬化可能なモノマーは、露光
処理後の現像処理によって露光部分以外の部分が容易に
除去できるように所定量添加される。例えば、固形成分
（セラミック材料及びガラス材料) に対して５〜１５ｗ
ｔ％以下である。バインダーは、固形分との濡れ性も重
視する必要があり、基板平滑層１６に用いた材料ものが
使用できる。添加量としては固形分に対して２５ｗｔ％
以下が好ましい。

【００４６】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。尚、水系溶剤の場合、光硬化可能なモ
ノマー及びバインダーは、水溶性である必要があり、モ
ノマー及びバインダには、親水性の官能基、例えばカル
ボキシル基が付加されている。その付加量は酸価で表せ
ば２〜３００であり、好ましくは５〜１００である。

【００４７】付加量が少ない場合は水への溶解性、固定
成分の粉末の分散性が悪くなり、多い場合は熱分解性が
悪くなるため、付加量は、水への溶解性、分散性、熱分
解性を考慮して、上述の範囲で適宜付加される。

【００４８】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。

【００４９】〔導電性ペースト〕内部配線パターン２及
び表面配線パターン４、ビアホール導体３を形成するた
めの導電性ペーストは、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄ
などのＡｇ合金）、Ｃｕ系（Ｃｕ単体、Ｃｕ合金）など
導体材料粉末、例えば銀系粉末と、低融点ガラス成分
と、上述の光硬化可能なモノマー、バインダーと溶剤と
を均質混練したものが用いられる。また、表面配線パタ
ーン５にもこのペーストを用いても構わない。

【００５０】〔積層工程〕このようにして、支持基板１
５上に基板平滑層１６を形成し、セラミックスリップ
材、導電性ペーストを準備した後、実質的な積層工程を
行う。尚、支持基板１５は、最終的に複数の積層体が抽
出できるよう複数の積層体の領域を同時に形成するが、
ここでは、１つの積層体の領域について説明する。

【００５１】まず、積層工程として、図２の（ｂ）の工
程として、図３（ｂ）に示すように、支持基板１５の基
板平滑層１６上に、積層体１の下面側の表面配線パター
ン４となる全面導体膜４０を形成する。具体的には、支
持基板１５の各積層体となる領域内の略全面に渡り上述
の導電性ペーストのスクリーン印刷法やドクターブレー
ド法で形成し、乾燥処理（バッチ式乾燥炉、インライン
式乾燥炉で１２０℃以下）して形成する。尚、全面導体
膜４０は、図中では、平滑層１６の表面全面に形成して
いるが、表面配線パターン４の形状を考慮して、少なく
ともその形状を含む領域に形成すればよい。

【００５２】次に、図２の（ｃ）の工程のとして、図３
（ｃ）に示すように、上述の表面配線パターン４となる
全面導体膜４０に選択的な露光処理・現像処理を行い、
所定パターンの導体膜４１を形成する。

【００５３】露光処理は、表面配線パターン４となるパ
ターン部分のみに露光光が照射されるような所定パター
ンを有するフォトターゲットを、全面導体膜４０上に近
接又は載置して、基板平滑層１６を形成した時の露光条
件（低圧、高圧、超高圧の水銀灯系の１０〜２０ｍＷ／
ｃｍ²の露光光を約５〜３０秒程度照射する）で処理を
行う。

【００５４】現像処理は、選択的な露光処理を行った全
面導体膜４０に有機系のクロロセン、１，１，１−トリ
クロロエタン、アルカリ系溶剤などの現像溶剤を、例え
ばスプレー現像法やパドル現像法によって噴射したり、
接触したり現像処理を行う。

【００５５】その後、必要に応じて洗浄及び乾燥を行な
う。

【００５６】上述の選択的な露光処理・現像処理によっ
て全面導体膜４０は、フォトターゲットの形状の制御に
よって、表面配線パターン４となる所定形状の導体膜４
１を形成する。即ち、供給用の配線やアース電位の配線
など比較的大電流が流れるパターン幅を広くしたりする
ことが簡単に行える。

【００５７】また、フォトターゲットを用いた露光は、
一般に、半導体チップなどの微細表面加工などに用いら
れるものであるため、フォトターゲットによって制御さ
れて形成される表面配線パターン４となる導体膜４１
は、非常に微細加工に適し、高密度、高精度の表面配線
パターン４となる導体膜４１が達成される。

【００５８】次に、図２の（ｄ）の工程として、図３
（ｄ）に示すように、セラミック層１ａとなるセラミッ
ク塗布膜１０ａを形成する。このセラミックスリップ材
塗布膜１０ａは、基板平滑層１６上に形成した所定形状
の導体膜４１を覆うように、各領域を越えて支持基板１
５の基板平滑層１６の全面に形成する。具体的には、上
述のセラミックスリップ材をドクターブレード法などで
塗布し、乾燥処理（バッチ式乾燥炉、インライン式乾燥
炉で１２０℃以下）を行う。

【００５９】次に、図２の（ｅ）の工程として、図３
（ｅ）に示すように、セラミック塗布膜１０ａに選択的
な露光処理・現像処理を行い、ビアホール導体３となる
貫通凹部３０を形成する。

【００６０】露光処理は、セラミック層１ａの厚みを貫
通するビアホール導体３となる位置に貫通凹部３０を形
成するため、この部分のみに露光光が照射されないよう
な所定パターンを有するフォトターゲットをセラミック
塗布膜１０ａ上に近接又は載置して、上述の露光条件
（低圧、高圧、超高圧の水銀灯系の１０〜２０ｍＷ／ｃ
ｍ²の露光光を約５〜３０秒程度照射する）で処理を行
う。

【００６１】現像処理は、選択的な露光処理を行った塗
布膜１０ａに有機系のクロロセン、１，１，１−トリク
ロロエタン、アルカリ系溶剤などの現像溶剤を、例えば
スプレー現像法やパドル現像法によって噴射したり、接
触したり現像処理を行う。その後、必要に応じて洗浄及
び乾燥を行なう。

【００６２】上述の選択的な露光処理・現像処理によっ
てビアホール導体３となる貫通穴３０の形状、径など
は、微細加工に適したフォトターゲットの形状の制御に
よって、任意に設定できることになる。即ち、供給用の
配線やアース電位の配線など比較的大電流が流れる配線
間を接続するビアホール導体３の形状を大きくすること
が簡単に行え、また、ビアホール導体３の位置ずれがな
く、ビアホール導体３の導通信頼性が大きく向上する。

【００６３】次に、図２の（ｆ）の工程として、図３
（ｆ）に示すように、セラミック塗布膜１０ａに形成し
た貫通凹部３０にビアホール導体３となる導体３１を充
填するとともに、セラミック塗布膜１０ａの略全面に、
セラミック層１ａとセラミック層１ｂとの層間の内部配
線パターン２となる全面導体膜２０を形成する。

【００６４】具体的には、上述の導電性ペーストをスク
リーン印刷法、ドクターブレード法などによって、塗布
膜１０ａの貫通凹部３０内に、ビアホール導体３となる
導体３１を充填するとともに、同時に、塗布膜１０ａ上
に、内部配線パターン２となる全面導体膜２０を形成す
る。その後、乾燥処理を行う。

【００６５】尚、全面導体膜２０は、図では塗布膜１０
ａ上の全面に形成しているが、内部配線パターン２の形
状を考慮して、少なくともその形状と、また、貫通凹部
３０をを含む領域に形成すればよい。

【００６６】尚、貫通凹部３０の形状が大きい場合に
は、まず、導電性ペーストをディスペンサーなどを用い
て貫通凹部３０内に充填し、その後、内部の内部配線パ
ターン２となる全面導体膜２０を形成しても構わない。

【００６７】次に、図２の（ｇ）の工程として、図３
（ｇ）に示すように、上述の内部配線パターン２となる
全面導体膜２０に選択的な露光処理・現像処理を行い、
セラミック層１ａとセラミック層１ｂとの間の内部配線
パターン２となる所定パターンの導体膜２１を形成す
る。

【００６８】露光処理は、内部配線パターン２となるパ
ターン部分のみに露光光が照射されるような所定パター
ンを有するフォトターゲットを、全面導体膜２０上に近
接又は載置して、上述の露光条件（低圧、高圧、超高圧
の水銀灯系の１０〜２０ｍＷ／ｃｍ²の露光光を約５〜
３０秒程度照射する）で処理を行う。

【００６９】現像処理は、選択的な露光処理を行った全
面導体膜２０に有機系のクロロセン、１，１，１−トリ
クロロエタン、アルカリ系溶剤などの現像溶剤を、例え
ばスプレー現像法やパドル現像法によって噴射したり、
接触したり現像処理を行う。

【００７０】その後、必要に応じて洗浄及び乾燥を行な
う。

【００７１】上述の選択的な露光処理・現像処理によっ
て全面導体膜２０は、フォトターゲットの形状の制御に
よって、内部配線パターン２となる所定形状の導体膜２
１を形成する。即ち、供給用の配線やアース電位の配線
など比較的大電流が流れるパターン幅を広くしたり、さ
らに、微細加工に適したフォトターゲットによって、内
部配線パターン２となる導体膜２１を高密度、高精度の
パターンとすることができる。

【００７２】次に、図２の（ｄ）の工程を繰り返して、
セラミック層１ａとなる塗布膜１０ａ上に、セラミック
層１ｂとなる塗布膜１０ｂを形成する。具体的には、セ
ラミック塗布膜１０ａ上に形成された内部配線パターン
２となる導体膜２１を覆うように、上述のセラミックス
リップ材をドクターブレード法などによって塗布し、乾
燥する。

【００７３】これにより、セラミック塗布膜１０ｂの表
面は、塗布膜１０ｂに覆われたビアホール導体３となる
導体３１や内部配線パターン２となる導体膜２１の形状
や積層状況に係わらず、塗布表面を均一な平坦面とする
ことができる。

【００７４】次に、図２の（ｅ）の工程を行い、塗布膜
１０ｂに選択的な露光処理・現像処理によりビアホール
導体３となる貫通凹部３０を形成する。

【００７５】次に、図２の（ｆ）の工程を行い、塗布膜
１０ｂの貫通凹部３０に、スクリーン印刷法又はドクタ
ーブレード法によって、上述の導電性ペーストを充填す
るとともに、塗布膜１０ｂ上にセラミック層１ｂとセラ
ミック層１ｃとの間の内部配線パターン２となる全面導
体膜２０を形成する。

【００７６】次に、図２の（ｇ）の工程を行い、塗布膜
１０ｂ上に形成した全面導体膜２０に選択的な露光処理
・現像処理を行い、セラミック層１ｂとセラミック層１
ｃとの間の内部配線パターン２となる所定パターンの導
体膜２１を形成する。

【００７７】このようにして、図２の（ｄ）の工程〜図
２の（ｇ）を順次繰り返して、セラミック塗布膜１０ｄ
上に、所定パターンの内部配線パターン２となる導体膜
２１を形成する。

【００７８】次に、図２の（ｈ）の工程として、セラミ
ック層１ｅとなるセラミック塗布膜１０ｅを形成する。
このセラミックスリップ材塗布膜１０ｅは、塗布膜１０
ｄ上に形成した所定形状の導体膜２１を覆うように、各
領域を越えて塗布膜１０ｄ全面に形成する。

【００７９】次に、図２の（ｉ）の工程として、図３
（ｈ）に示すように、セラミック塗布膜１０ｅに選択的
な露光処理・現像処理を行い、ビアホール導体３となる
貫通凹部３０を形成する。

【００８０】次に、図２の（ｊ）の工程として、図３
（ｉ）に示すうよに、セラミック塗布膜１０ｅに形成し
た貫通凹部３０に導電性ペーストを充填する。

【００８１】この貫通孔の充填は、貫通凹部３０部分に
選択的に充填処理し、乾燥処理するだけでもよいし、ま
た、導電性ペーストで塗布膜１０ｅ上に全面導体膜を形
成し、ビアホール導体部分のみを露光処理して、その他
の部分を現像処理して除去しても構わない。積層体の積
層工程はこれで完了する。

【００８２】尚、積層工程を終了した後に、各積層体１
の形状に応じて、各領域を区画する分割溝をプレス成型
などによって形成することが望ましい。

【００８３】〔剥離工程〕次に、図２の（ｋ）の工程と
して、図３（ｊ）に示すように、支持基板１５から基板
平滑層１６、表面配線パターン４となる導体膜４１を含
むセラミック塗布膜１０ｅ〜１０ａ、内部配線パターン
２となる導体膜２１、ビアホール導体３となる導体３１
から成る積層体を剥離する。

【００８４】上述のように剥離界面は、支持基板１５と
基板平滑層１６との界面となり、積層体側に基板平滑層
１６が存在することになる。従って、剥離を機械的に、
例えば支持基板１５を湾曲させてり、剥離界面にカッタ
ー刃を平面状に摺動したりしても、積層体そのものに悪
影響（剥離による亀裂など）がなく安定して剥離するこ
とができる。

【００８５】尚、その他に、支持基板１５と基板平滑層
１６の界面部分に、１２０℃（乾燥処理の温度）以上で
発泡性反応を起こす樹脂部材を設けたり、また基板平滑
層１６自身に発泡性反応を起こす樹脂材を混合させてお
き、加熱処理して剥離を容易にしても構わない。また、
支持基板１５と基板平滑層１６の界面部分に有機溶剤に
よって溶解するシートを介在させておき、有機溶剤に浸
漬したりしても構わない。有機溶剤によって溶解するシ
ートを用いる場合には、セラミックスリップ材、導電性
ペーストにバイダー、光硬化可能なモノマーに水系を用
い、溶剤に純水などを用いることが重要となる。

【００８６】〔焼成工程〕次に、図２の（ｌ）の工程と
して、図３（ｋ）に示すように、支持基板１５から剥離
した基板平滑層１６、表面配線パターン４となる導体膜
４１を含む積層体を焼成処理する。焼成処理は、脱バイ
ンダ過程と焼結過程からなる。

【００８７】脱バインダ過程は、セラミック塗布膜１０
ａ〜１０ｅ、内部配線パターン２となる導体膜２１、ビ
アホール導体３となる導体３１、表面配線パターン４と
なる導体膜４１に含まれる有機成分及び基板平滑層１６
を焼失するためのものであり、例えば６００℃以下の温
度領域で行われる。

【００８８】また、焼結過程は、塗布膜１０ａ〜１０ｅ
のガラス成分を結晶化させて、セラミック粉末の粒界に
均一に分散させ、積層体１に一定強度を与え、同時に、
内部配線パターン２となる導体膜２１、ビアホール導体
３となる導体３１、表面配線パターン４となる導体膜４
１の導電材料、例えば、銀系粉末を粒成長させて、低抵
抗化させるとともに、セラミック層１ａ〜１ｅと一体化
させるものである。これは、ピーク温度８５０〜１０５
０℃に達する温度領域で行われる。

【００８９】焼成雰囲気は、導電性ペーストの材料など
によって異なり、上述のようにＡｇ系導体の場合は、大
気（酸化性）雰囲気又は中性雰囲気で行われ、Ｃｕ系導
体の場合は、還元性雰囲気又は中性雰囲気で行われる。

【００９０】これにより、塗布膜１０ａ〜１０ｅはセラ
ミック層１ａ〜１ｅとなり、導体膜２１は内部配線パタ
ーン２に、導体３１はビアホール導体３に、導体膜４１
は表面配線パターン４となり、焼成された大型積層体基
板となる。

【００９１】〔表面処理工程〕次に、図２の（ｍ）の工
程として、図３（ｌ）に示すように、焼成処理された大
型積層体基板の両主面に表面処理を行う。

【００９２】例えば、大型積層体基板の上面側主面（図
１の積層セラミック回路基板では下面側主面）に、セラ
ミック層１ｅに形成したビアホール導体３と接続するよ
うに、例えば銅系導電性ペーストの印刷・乾燥、焼きつ
けにより、表面配線パターン５を形成する。ここで、銅
系の表面配線パターン５と銀系導体のビアホール導体３
とが接合することになる。このため、銀と銅との共晶温
度を考慮して、銅系の導電性ペーストは低温（例えば７
８０℃以下）焼成可能なものを選択し、しかも、銅の酸
化を防止するために還元性雰囲気や中性雰囲気中で行う
ことが重要である。

【００９３】その後、必要に応じて、両主面に、厚膜抵
抗膜６や保護膜などを焼きつけを行い、各種電子部品７
を搭載する。

【００９４】ここで、積層セラミックスリップ材回路基
板１０の上面側主面の表面配線パターン４は、積層体１
の積層工程で形成され、その表面は積層体１の表面と同
一平面となる。従って、例えば厚膜抵抗体膜６を形成す
るにあたり、厚膜抵抗体膜６の端部（表面配線パターン
４が被覆される部位）に段差ができず、厚膜抵抗体膜６
の段切れが発生しない。また、ＩＣチップなどの電子部
品７を搭載するにあたっても、電子部品７の接合面は、
支持基板１５によってその表面が平坦化されているた
め、電子部品７の接合に必要な最小な面積になるように
設定すればよく、従来のグリーンシート多層による電子
部品の接合面のように、表面配線パターンの凹部を考慮
した面積にする必要がなく、これにより、表面配線パタ
ーン４の高密度配線化が可能となる。

【００９５】その後、焼成前に形成した分割溝にそっ
て、大型積層体基板を所定形状の積層体に分割する。こ
れによって、図１に示す構造の積層セラミック回路基板
が完成する。

【００９６】尚、上述の実施例について、積層体１の一
方主面側の表面配線パターン４を積層工程の一部で形成
したが、積層体１の他方主面側の表面配線パターン５を
積層工程の最終工程で形成して、積層体の焼成と一体的
におこなっても構わない。即ち、塗布膜１０ｅの貫通凹
部３０にビアホール導体３となる導体３１を充填するた
めに塗布膜１０ｅ上に全面導体膜を形成した際に、表面
配線パターン５の形状になるように全面導体膜を選択的
な露光処理と現像処理を行うことによって達成される。

【００９７】また、分割溝について、上述の製造工程で
は支持基板１５から積層体１を剥離する前に形成した
が、要は焼成前に形成することが重要であり、支持基板
１５を剥離した後に、積層体の両主面側に形成してもか
まわない。また、分割溝にそって行う分割処理につい
て、上述の製造工程は、表面処理工程の最後におこなっ
ているが、電子部品７を搭載する前に分割処理しても構
わない。

【００９８】以上のように、上述の製造方法による積層
工程が、セラミック層となるセラミック塗布膜は、光硬
化可能なモノマーを有するセラミックスリップ材の塗
布、乾燥によって形成し、ビアホール導体となる導体
は、塗布膜の選択的な露光処理・現像処理によって形成
された貫通凹部に導電性ペーストの充填によって形成
し、さらに、内部配線パターン２となる所定パターンの
導体膜２１は、塗布膜上に形成された導体膜２０を選択
的な露光処理・現像処理によって形成する。

【００９９】従って、スリップ材（導電性ペースト）の
全面塗布と、その選択的な露光処理・現像処理を繰り返
して積層体を形成することになり、露光条件・現像条件
を画一化することができ、露光・現像条件の制御が緩和
され、生産性が向上する。

【０１００】また、セラミック層となるセラミック塗布
膜が、スリップ材の全面塗布によって形成されるため、
その塗布膜によって被覆された内部配線パターンの構成
やビアホール導体の構成などに影響されず、塗布面を常
に平坦となることができる。

【０１０１】これにより、その塗布膜面上の各種処理、
例えば全面導体膜の形成などは、内部配線パターン２の
形状を含む非常に粗いパターンの形成が、もしくは塗布
膜の全面に形成することが非常に簡単にできる。また、
積層数の増加による積層歪みなどが一切発生しない。

【０１０２】また、内部配線パターンとなる導体膜は、
セラミック塗布膜の表面に形成された内部配線パターン
は、全面導体膜（実質的に全面形成された膜及び内部配
線パターンの形状を含む粗いパターンの導体膜）の選択
的な露光処理・現像処理で形成され、その導体膜のパタ
ーン精度が、選択的な露光時の精度によって決まるた
め、非常に高精度のパターンが可能となり、内部配線パ
ターンの高密度化が可能となる。

【０１０３】さらに、ビアホール導体となる導体は、セ
ラミック塗布膜の選択的な露光処理・現像処理によって
形成された貫通凹部に充填することによって形成される
ため、回路に流れる電流に応じて、ビアホール導体の形
状・径などを任意とすることができる。

【０１０４】さらに、ビアホール導体となる導体を含む
内部配線パターンとなる導体膜が露光処理されることに
なるため、この導体膜上にセラミック塗布膜を形成し、
塗布膜を選択的な露光処理・現像処理しても、導体膜が
現像除去されることが一切なく、信頼性の高い内部配線
パターンが達成される。

【０１０５】また、積層体内の内部配線パターン、ビア
ホール導体などが、露光処理時の位置精度によって決定
されるため、隣接する内部配線パターン間及びビアホー
ル導体との位置合わせの精度が向上し、全体として積層
位置ずれがなく、接続信頼性が高い積層セラミック回路
基板となる。

【０１０６】尚、上述の実施例では、積層体１の両主面
の表面配線パターン４、５において、例えば表面配線パ
ターン５となる導体膜５０を、セラミック塗布膜１０ｅ
に形成した貫通凹部３０に導電性ペーストを充填する際
に、セラミック塗布膜１０ｅ上に全面導体膜を形成し、
その全面導体膜の選択的な露光処理・現像処理によって
積層体１の焼成前に形成しても構わない。また、逆に、
積層体１の表面配線パターン４を、積層体１を焼成した
後に、導電性ペーストの印刷・焼きつけによって形成し
ても構わない。この場合、図２の工程図において、
（ｂ）の工程、（ｃ）の工程は省略され、図２の（ｍ）
の工程で表面配線パターン４を形成することになる。

【０１０７】

【発明の効果】以上のように本発明によれば、積層体
が、光硬化可能なモノマーを有するセラミックスリップ
材と、光硬化可能なモノマーを有する導電性ペーストを
用いて、セラミックスリップ材の塗布、乾燥によりセラ
ミック塗布膜を形成し、そのセラミック塗布膜の選択的
な露光処理・現像処理によってビアホール導体となる貫
通凹部を形成し、また、導電性ペーストの塗布又は印刷
によって塗布膜上に全面導体膜を形成して、貫通凹部に
ビアホール導体となる導体を充填し、また、その全面導
体膜の選択的な露光処理・現像処理によって所定パター
ンの内部配線パターンとなる導体膜を形成している。

【０１０８】従って、セラミック塗布膜と内部配線パタ
ーンとなる導体膜とが画一的な製造方法（塗布、選択的
な露光処理、現像処理）によって形成されるため、製造
管理が緩和され、生産性が高い積層セラミック回路基板
の製造方法となる。

【０１０９】また、選択的な露光処理、現像処理によっ
て、セラミック塗布膜ではビアホール導体となる貫通凹
部が、全面導体膜では所定パターンの内部配線パターン
の導体膜が形成されることになり、何れも任意な形状
で、且つその精度が大幅に向上することができる。

【０１１０】従って、ビアホール導体では、その形状、
径などを任意にすることができ、また、ビアホール導体
によって接続される内部配線パターン間の接続信頼性が
向上し、内部配線パターンの高密度、高精度配線化が可
能となる。

【図面の簡単な説明】

【図１】本発明に係る積層セラミック基板の断面図であ
る。

【図２】本発明の積層セラミック基板の製造を説明する
ための工程図である。

【図３】（ａ）〜（ｌ）は本発明の積層セラミック基板
の製造の主要工程における断面図である。

【符号の説明】

１０・・・・・・積層セラミック回路基板１・・・・・・・積層体１ａ〜１ｅ・・・セラミック層１０ａ〜１０ｅ・・・絶縁膜２・・・・・・・内部配線パターン２０・・・・・・内部配線パターンとなる全面導体膜２１・・・・・・内部配線パターンとなる導体膜３・・・・・・・ビアホール導体３０・・・・・・貫通凹部３１・・・・・・ビアホール導体となる導体４、５・・・・・表面配線パターン１５・・・・・・支持基板

Claims

【特許請求の範囲】

【請求項１】複数のセラミック層を積層して成る積層
体内の各層間に、内部配線パターンを配置するととも
に、各層に前記内部配線パターン間を接続するビアホー
ル導体を配置して成る積層セラミック回路基板の製造方
法において、前記支持基板上に（１）光硬化可能なモノマーを有する
セラミックスリップ材の塗布・印刷・乾燥処理してセラ
ミック層となる塗布膜を形成する工程、（２）前記塗布
膜にビアホール導体となる貫通凹部を形成するために、
選択的な露光処理・現像処理する工程、（３）前記塗布
膜上に、光硬化可能なモノマーを有する導電性ペースト
の印刷・乾燥処理して、貫通凹部にビアホール導体とな
る導体を充填するとともに、内部配線パターンとなる全
面導体膜を形成する工程、（４）前記全面導体膜に、内
部配線パターンとなる所定形状の導体膜を形成するため
に、選択的な露光処理・現像処理する工程、を順次繰り
返えし、積層体を形成する工程と、前記支持基板上から前記積層体を剥離する工程と、前記積層体を焼成する工程とを含む積層セラミック基板
の製造方法。