JPH0742165U - 積層回路基板 - Google Patents

Abstract

(57)【要約】 【目的】低背化が達成され、さらに、基板表面の配線パ
ターンなどの高密度化が可能な積層回路基板を提供す
る。 【構成】本考案は、複数のセラミックの絶縁層１ａ〜１
ｅ層と、ビアホール導体４を介して接続される内部配線
パターン３とが互いに積層して成り、その表面に表面配
線パターン６を、表面側に電子部品収納用キャビティー
５を夫々形成した積層セラミック基板１と、第１及び第
２の電子部品２１、３とから成る積層回路基板であっ
て、前記キャビティー５内に、第１の電子部品２１を収
容配置するとともに、前記キャビティー５開口に跨がる
ように、第２の電子部品３１を搭載した。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、キャビティーを有する積層セラミック基板を用いた積層回路基板に 関するものである。

【０００２】

【従来の技術】

従来の積層回路基板は、図３に示すように、積層セラミック基板とその表面に 搭載する電子部品とから構成されていた。また、積層セラミック基板は、絶縁層 １ａ〜１ｅ、該絶縁層１ａ〜１ｅ間に配置された内部配線パターン層３、該内部 配線３間などを接続するためのビアホール導体４、さらにその表面に形成された 表面配線パターン６からなっていた。

【０００３】 しかし、積層セラミック基板１上に搭載する電子部品９には、ＩＣチップ、ト ランジスタ、チップ状抵抗、チップコンデンサなどが挙げられるが、特にＩＣチ ップ、トランジスなどは、その他のチップ部品に比較して、比較的嵩だかく、低 背化の積層回路基板を達成するには、大きな障害となっていた。

【０００４】 また、ＩＣチップを搭載した場合には、ＩＣチップを被覆するパッシベーショ ン樹脂で被覆しなくてはならず、表面配線パターン６の引き回しの障害にもなる 。

【０００５】 そこで、本考案者らは、低背化を考慮した積層回路基板として、構造的には、 積層セラミック回路基板の表面側に電子部品収納用キャビティーを形成して、こ のキャビティー内に、嵩高い電子部品を収容・配置した積層回路基板を提案した 。そして、このキャビティー内に収容・配置した電子部品に耐湿性・耐衝撃性に 劣る場合には、さらに、キャビティー内に樹脂を充填していた。

【０００６】

【考案が解決しようとする課題】 上述の積層セラミック基板のキャビティー内に電子部品を収容・配置すること により、積層回路基板の低背化が一定効果があるものの、実際上には、積層セラ ミック回路基板の表面に現れるキャビティーの開口部分が、デッドスペースとな ってしまい、表面配線パターン６、表面に搭載する電子部品などを含む表面の高 密度化の障害となってしまう。

【０００７】 本考案は上述の問題点に鑑みて案出されたものであり、その目的は、低背化が 達成され、さらに、基板表面の配線パターンなどの高密度化が可能な積層回路基 板を提供することにある。

【０００８】

【課題を解決するための手段】

本考案は、複数のセラミック層間にビアホール導体を介して互いに接続される 内部配線パターンを配置するとともに、外表面に表面配線パターン及び電子部品 収納用キャビティーを形成した積層セラミック基板と、 該積層セラミック基板に搭載される少なくとも２つの電子部品とから成る積層回 路基板であって、 前記電子部品のその１つが積層セラミック基板のキャビティー内に収容配置さ れ、電子部品の他の１つが少なくとも前記キャビティーの開口の一部に跨がるよ うに積層セラミック基板上に配置されている積層回路基板である。

【０００９】

【作用】

本考案によれば、積層セラミック基板に搭載される少なくとも２つの電子部品 の一つ（第１の電子部品）を、積層セラミック基板のキャビティー内に収容・配 置し、さらに、他の１つ（第２の電子部品）を、積層セラミック基板の表面で、 表面配線と接続して、キャビティーの開口の全部又は一部に跨がるように配置さ れている。

【００１０】 即ち、キャビティー部分においては、第１の電子部品がキャビティー内に配置 され、さらに、第２の電子部品がデッドスペースとなったキャビティーの開口に 跨がるように積層セラミック基板上に配置されているため、実質的に第１の電子 部品と第２の電子部品が２層構造に配置され、第１の電子部品がキャビティーの 底面などから露出する内部配線パターンの一部と接続し、第２の電子部品がキャ ビティーの開口の周囲にまで引き回された表面配線パターンと接続している。

【００１１】 このため、特に電子部品の搭載に必要な占有面積が減少し、さらに、キャビテ ィー内に電子部品を収容・配置したことによる表面配線の引き回しの自由度が向 上し、表面配線パターンの高密度化が達成される。

【００１２】 従って、低背化が可能となり、さらに、小型化可能な積層回路基板となる。

【００１３】

【実施例】

以下、本考案の積層回路基板を図面に基づいて説明する。 図１は、本考案に係る積層回路基板の断面図である。

【００１４】 図１において、積層回路基板10は、積層セラミック基板１と、第１の電子部品 ２１は、第２の電子部品３１とから主に構成されている。

【００１５】 積層セラミック基板１は、絶縁層１ａ〜１ｅと、絶縁層１ａ〜１ｅの各層間に 配置された内部配線パターン３と、表面配線パターン６と、一主面表面側の絶縁 層１ａ〜１ｂの厚み方向を貫き形成されたキャビティー５と、各配線パターン３ 、５との間を接続するビアホール導体４とから構成されている。

【００１６】 絶縁層１ａ〜１ｅは、例えば８５０〜１０５０℃前後の比較的低い温度で焼成 可能にするガラス−セラミック材料からなり、絶縁層１ａ〜１ｅの厚みは、４０ 〜１２０μｍである。ガラス−セラミック材料からなるスリップ材を絶縁層１ａ 〜１ｅに対応して塗布積層したり、またガラス−セラミック材料からグリーンシ ートを絶縁層１ａ〜１ｅに対応して圧着したりして、その後焼成処理によって形 成される。

【００１７】 内部配線パターン３は、絶縁層１ａ〜１ｅの各層間に配置され、金系、銀系、 銅系の金属材料、例えば銀系導体から成り、その厚みは、８〜１５μｍ程度であ る。この内部配線パターン３は、複数回のガラス−セラミック材料からなるスリ ップ材の塗布の間に、上述の金属材料を含む導電性ペーストを所定形状に印刷、 乾燥したり、また、グリーンシート上に導電性ペーストを所定形状に印刷、乾燥 して形成され、絶縁層１ａ〜１ｅの焼成処理と同時に焼成される。

【００１８】 ビアホール導体４は、金系、銀系、銅系の金属材料、例えば銀系導体から成り 、その直径は、５０〜８μｍ程度である。このビアホール導体４は、内部配線パ ターン３を形成する絶縁膜またはグリーンシートに、露光・現像処理、機械的な 穿孔処理などにより、選択的に所定直径の貫通孔が形成され、上述の内部配線パ ターン３の印刷時に貫通孔に導電性ペーストが充填され、または、ビアホール導 体４となる専用の導電性ペーストが充填され、上述の絶縁層１ａ〜１ｅの焼成処 理と同時に焼成されることにより形成される。

【００１９】 表面配線パターン６は、絶縁層１ａの表面に形成されており、金系、銀系、銅 系の金属材料、例えば銅系導体からなっている。この表面配線パターン６は、実 質的な表面の所定配線を形成するものであり、絶縁層１ａを貫くビアホール導体 ４を介して内部配線パターン３に接続されている。特に、銅系の表面配線パター ン６は、マイグレーションなどが発生しないため高密度化にとっては重要な導体 材料である。尚、銅系導体の場合には、焼きつけの条件が還元性雰囲気または中 性雰囲気で行うので、絶縁層１ａ〜１ｅを焼成処理した後に、その表面に銅系導 電性ペーストを所定形状に印刷・乾燥した後、還元性雰囲気または中性雰囲気で 焼成処理されて形成する。また、銀系導体の場合は、酸化性雰囲気で焼成するこ とができるため、絶縁層１ａとなる絶縁膜上に表面配線パターン６となる導体を 印刷形成し、または絶縁層１ａとなるグリーンシート上に表面配線パターン６と なる導体を印刷形成した後、絶縁層１ａ〜１ｅと一体的に焼成処理して形成する 。

【００２０】 キャビティー５は、積層セラミック基板１の表面側の幾つかの絶縁層１ａ、１ ｂ・・・の厚みを貫通して、全体として凹部状に形成されている。図では表面側 の絶縁層１ａ、１ｂの厚みを貫いて形成される。したがって、キャビティー５の 底面は、実質的に、絶縁層１ｃの表面が一部が露出するこになる。この底面には 、絶縁層１ｂと絶縁層１ｃとの間に配置した内部配線パターン３の一部が露出し 、このキャビティー５内に収容・配置する第１の電子部品２１の接続電極パッド ３ａや、配置・固定のための導体膜と作用する。尚、キャビティー５の平面形状 は、実質的に第１の電子部品２１が収納され得る形状、例えば矩形状、円形状、 又は電子部品２１と相似した形状であり、その深さは、図１に示すように、第１ の電子部品２１が完全に収納される得る深さが望ましい。このようなキャビティ ー５は、絶縁層１ａ〜１ｂとなる絶縁膜、グリーンシートにビアホール導体４と なる貫通孔を形成処理するときに、同時に、開口形状に応じた貫通孔が形成する ことにより達成される。

【００２１】 第１の電子部品２１は、ＩＣベアチップ、チップ抵抗器、チップコンデンサな どのチップ部品の他に、既に容器に収納されたＩＣ、トランジスタ、発振部品な どが挙げられる。キャビティー５内に収容・配置すべき、第１の電子部品２１と しては、積層回路基板１０の全体の高さ方向を決定する最も嵩高い電子部品が好 ましい。

【００２２】 このような、第１の電子部品２１は、キャビティー５の底面の接続電極パッド ３ａに半田などの導電部材を介して、またボンディング細線を介して電気的に接 続されている。

【００２３】 また、第１の電子部品２１がＩＣチップの場合は、特に耐湿性、耐衝撃性を向 上させるために樹脂などで被覆する必要がある。また、第１の電子部品２１がＩ Ｃチップ以外の電子部品の場合は、接続電極パッド３ａとの接続部分の耐湿性、 耐衝撃性を向上させるために、少なくとも接続部分に樹脂を被覆することが望ま しい。

【００２４】 このため、キャビティー５内には、そのキャビティー５内の全部又は一部に樹 脂モールド部材７が充填されている。樹脂モールド部材７は、エポキシ系樹脂、 アクリル系樹脂などを主成分として、さらに溶融シリカなどの充填材を含むもの である。キャビティー５内に配置された第１の電子部品２１の少なくとも接続部 分を被うように充填され、熱により硬化される。

【００２５】 第２の電子部品３１は、チップ抵抗器、チップコンデンサなどのチップ部品の 他に、既に容器に収納されたＩＣ、トランジスタ、発振部品などが挙げられる。

【００２６】 第２の電子部品３１は、キャビティー５の開口を跨ぐように形成されるため、好 ましくは、容器に収納されたＩＣ、トランジスタ、発振部品などである。

【００２７】 第２の電子部品３１は、キャビティー５の開口の周囲に引き回された表面配線 パターン６の一部を電極パッドとして、キャビティー５の開口を跨ぐようにして 、表面配線パターン６に半田などを介して接続されている。

【００２８】 以上のように、本考案の積層回路基板１０では、積層セラミック基板１に形成 したキャビティー５内に、内部配線パターン３の一部が露出した電極パッド３ａ に接続するするように第１の電子部品２１が収容・配置され、さらに、このキャ ビティー５の開口には、開口周囲に形成された表面配線パターン６の一部の電極 パッドに接続するするように第２の電子部品３１が配置されている。

【００２９】 従って、従来、表面に搭載すべき電子部品の一部（第１の電子部品２１）を、 積層セラミック基板１の内部（実際には、キャビティー内）に配置したこと、さ らに、第１の電子部品２１は、内部配線パターン３に接続されていることから、 基板表面において、第１の電子部品２１に接続すべき表面配線パターン６が不要 となるため、表面配線パターン６が簡素化して、配線引き回しの自由度が向上し 、高密度化が可能となる。

【００３０】 また、上述のように、電子部品の一部を、積層セラミック基板のキャビティー 内）に配置したこと、さらに、電子部品の一部（第２の電子部品３１）を、キャ ビティー５の開口を跨ぐようにに配置したことから、基板表面に搭載すべき電子 部品の数が減少し、また、実質的に、第１の電子部品２１と第２の電子部品３１ とが重畳しあって配置されることになり、電子部品の搭載占有面積が減少して、 積層回路基板１０が小型化される。

【００３１】 尚、積層セラミック基板１の厚みにもよるが、キャビティー５の深さを、積層 回路基板の高さを決定する嵩高い電子部品を収納し得るようにして、この嵩高い 電子部品を第１の電子部品として、キャビティー５内に収容・配置することによ り、積層回路基板の低背化が可能となる。

【００３２】 また、付随的な作用として、キャビティー５内に収容・配置された電子部品２ １を被覆する樹脂モールド部材７を充填する場合、充填領域がキャビティー５に よって規制されているので、樹脂モールド部材７がキャビティー５を越えて広が ることがなく、また、樹脂モールド部材７の硬化前の粘度が自由に設定できるた め、第１の電子部品２１、積層セラミック基板１の熱膨張係数を考慮して、最適 な材料を選定する場合、その選定が容易となる。

【００３３】 次に、本考案の積層セラミック基板１の製造方法を図２（ａ）〜図２（Ｏ）に 基づいて説明する。尚、実施例では、ガラス−セラミックのスリップ材を用いた 例で示す。勿論、グリーンシートを積層・圧着しても構わないが、グリーンシー ト積層の場合には、ビアホール導体の形や形状に制約が発生するため、電源電圧 やアース電位の配線を低抵抗の内部配線パターンとする場合には、以下に説明す る積層セラミック基板１の製造方法が好ましい。

【００３４】 まず、図２（ａ）に示すように、耐熱性樹脂、ガラス、セラミックなどのワー ク基板１５上に絶縁層１ｅとなる絶縁膜１０ｅを形成する。

【００３５】 絶縁膜１０ｅは、セラミック粉末、ガラス材料、光硬化可能なモノマー、有機 バインダと、有機又は水系溶剤を均質混練して得られスリップ材を、４０〜１２ ０μｍ程度になるように、塗布、乾燥して形成する。

【００３６】 上述のセラミック粉末としては、クリストバライト、石英、コランダム（αア ルミナ）、ムライト、ジルコニア、コージェライト等の材料が挙げられ、その粉 末の平均粒径は、好ましくは１．０〜６．０μｍ、更に好ましくは１．５〜４． ０μｍである。これらのセラミック材料は２種以上混合して用いられてもよい。

【００３７】 特に、コランダムを用いた場合、コスト的に有利となる。

【００３８】 ここで、セラミック粉末の平均粒径が１．０〜６．０μｍと設定したのは、平 均粒径が１．０μｍ未満では、均質混合してスリップ化することが難しくなり、 、後述の露光時に露光光が乱反射して充分な露光ができなくなる。逆に平均粒径 が６．０μｍを超えると緻密で強度の高い回路基板１が得られない。

【００３９】 上述のガラス材料としては、複数の金属酸化物を含むガラスフリットであり、 ８５０〜１０５０℃で焼成した後に、コージェライト、ムライト、アノーサイト 、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライト 及びその置換誘導体の結晶を少なくとも１種析出するものが挙げられる。

【００４０】 特に、アノーサイトまたはセルジアンを析出する結晶化ガラスフリットを用い ると、より強度の積層セラミック基板１が得られ、また、コージェライトまたは ムライトを析出し得る結晶化ガラスフリットを用いれると、焼成後の熱膨張率が 低いため、積層セラミック基板１のキャビティー５内に、第１の電子部品２１と して、ＩＣベアチップを配置する場合非常に有効となる。

【００４１】 積層セラミック基板１の強度、熱膨張率を考慮した最も好ましいガラス材料と しては、Ｂ₂ Ｏ₃ 、ＳｉＯ₂ 、Ａｌ₂ Ｏ₃ 、ＺｎＯ、アルカリ土類酸化物を含む ガラスフリットである。この様なガラスフリットは、ガラス化範囲が広くまた屈 伏点が６００〜８００℃付近にあるため、８５０〜１０５０℃程度の低温焼成に 適し、且つ内部配線パターン３、ビアホール導体４となる銅系、銀系及び金系の 導電材料の焼結挙動に適している。

【００４２】 ガラス材料はスリップ材中にフリットの状態で混合されている。このフリット の平均粒径は、１．０〜５．０μｍ、好ましくは１．５〜３．５μｍである。こ こで、平均粒径が１．０μｍ未満の場合は、スリップ化することが困難であり、 後述の露光時に露光光が乱反射して充分な露光ができなくなる。逆に平均粒径が ５．０μｍを超えると分散性が損なわれ、具体的には絶縁材料であるセラミック 粉末間に均等に溶解分散できず、強度が非常に低下してしまう。

【００４３】 上述のセラミック材料とガラス材料との構成比率は、８５０〜１０５０℃の比 較的低温で焼成する場合には、セラミック材料が１０〜６０ｗｔ％、好ましくは ３０〜５０ｗｔ％であり、ガラス材料が９０〜４０ｗｔ％、好ましくは７０〜５ ０ｗｔ％である。

【００４４】 ここで、セラミック材料が１０ｗｔ％未満、且つガラス材料が９０ｗｔ％を越 えると、絶縁層にガラス質が増加しすぎ、絶縁層の強度等からしても不適切であ り、また、セラミック材料が６０ｗｔ％を越え、且つガラス材料が４０ｗｔ％未 満となると、後述の露光時に露光光が乱反射して充分な露光ができなり、焼成後 の絶縁層の緻密性も損なわれる。

【００４５】 上述のセラミックやガラスなどの固形成分の他に、スリップ材の構成材料とし ては、焼結によって消失される光硬化可能なモノマー、有機バインダーと、有機 溶剤とを含んでいる。

【００４６】 光硬化可能なモノマーは、比較的低温で且つ短時間の焼成工程で消失できるよ うに熱分解性に優れたものであり、また、スリップ材の塗布・乾燥後の露光によ って、光重合される必要があり、遊離ラジカルの形成、連鎖生長付加重合が可能 で、２級もしくは３級炭素を有したモノマーが好ましく、例えば少なくとも１つ の重合可能なエチレン系基を有するブチルアクリレート等のアルキルアクリレー トおよびそれらに対応するアルキルメタクリレートが有効である。また、テトラ エチレングリコールジアクリレート等のポリエチレングリコールジアクリレート およびそれらに対応するメタクリレートなどが挙げられる。

【００４７】 光硬化可能なモノマーは、露光処理によって絶縁膜１０ｅが硬化され、現像処 理によって露光部分以外の部分が容易に除去できるように所定量添加される。例 えば、固形成分（セラミック材料及びガラス材料) に対して５〜１５ｗｔ％以下 である。

【００４８】 有機バインダーは、光硬化可能なモノマー同様に熱分解性の良好なものでなく てはならない。同時にスリップの粘性を決めるものである為、固形分との濡れ性 も重視せねばならず、本考案者の検討によればアクリル酸もしくはメタクリル酸 系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽 和化合物が好ましい。添加量としては固形分に対して２５ｗｔ％以下が好ましい 。

【００４９】 尚、溶剤として、有機系溶剤の他に、水系溶剤を用いることができるが、この 場合、光硬化可能なモノマー及び有機バインダは、水溶性である必要があり、モ ノマー及びバインダには、親水性の官能基、例えばカルボキシル基が付加されて いる。その付加量は酸価で表せば２〜３００あり、好ましくは５〜１００である 。付加量が少ない場合は水への溶解性、固定成分の粉末の分散性が悪くなり、多 い場合は熱分解性が悪くなるため、付加量は、水への溶解性、分散性、熱分解性 を考慮して、上述の範囲で適宜付加される。

【００５０】 何れの系のスリップ材においても光硬化可能なモノマー及び有機バインダは上 述したように熱分解性の良好なものでなくてはならないが、具体的には６００℃ 以下で熱分解が可能でなくてはならない。更に好ましくは５００℃以下である。

【００５１】 熱分解温度が６００℃を越えると、絶縁層内に残存してしまい、カーボンとして トラップし、基板を灰色に変色させたり、絶縁層の絶縁抵抗までも低下させてし まう。またボイドとなりデラミネーションを起こすことがある。

【００５２】 また、スリップ材には、増感剤、光開始系材料等を必要に応じて添加しても構 わない。例えば、光開始系材料としては、ベンゾフェノン類、アシロインエステ ル類化合物などが挙げられる。

【００５３】 上述のスリップ材の塗布方法として、例えば、ドクターブレード法（ナイフコ ート法）、ロールコート法、印刷法などが挙げられる。特に塗布後の絶縁膜の表 面が平坦化することが容易なドクターブレード法などが好適である。尚、塗布方 法に応じて溶剤の添加量が調整され、所定粘度に調整される。

【００５４】 乾燥方法としては、バッチ式乾燥炉、インライン式乾燥炉を用いて行われ、乾 燥条件は、１２０℃以下が望ましい。また、急激な乾燥は、表面にクラックを発 生される可能性があるため、急加熱を避けることが重要となる。

【００５５】 そして、スリップ材を塗布・乾燥した絶縁膜１０ｅを必要に応じて全面露光処 理する。

【００５６】 次に、図２（ｂ）に示すように、絶縁層１ｅと絶縁層１ｄとの層間に配される 内部配線パターン３となる導体膜３０を、例えばＡｇ系導電性ペーストを用いて スクリーン印刷によって所定形状に印刷・乾燥を行う。上述の導電性ペーストは 、金、銀、銅もしくはその合金のうち少なくとも１つの金属材料、例えば銀系粉 末と、低融点ガラス成分と、有機バインダーと有機溶剤と、必要に応じて上述の 光硬化モノマーとを均質混練したものが用いられる。尚、絶縁層１ａ〜１ｅがガ ラス−セラミックからなり、焼結温度が８５０〜１０５０℃と比較的低いため、 絶縁膜の焼結挙動を考慮する必要がある。低融点ガラス成分としては、屈伏点が ７００〜８００℃であり、且つ低熱膨張のものを用いることが重要であり、絶縁 膜の焼結挙動と内部配線パターン３、ビアホール導体４の焼結挙動を近似させる と同時に、熱膨張係数差を小さくしている。

【００５７】 また、必要に応じて、上述のように印刷した導体膜３０を露光処理して、光硬 化させる。これは、後述する絶縁膜１０ｅ上の全面に塗布する絶縁膜１０ｄに、 貫通凹部４０を形成するべく、露光、現像処理した時に、絶縁膜１０ｄの貫通凹 部４０の下部開口から露出する導体膜３０もが除去されないようにするためであ る。従って、現像液が、露光処理されていない絶縁膜のみを除去し、導体膜３０ を除去しないようにその成分や濃度を制御すれば、導電性ペーストに光硬化モノ マーを用いる必要がなく、且つ導体膜３０に対する露光処理を省略できる。

【００５８】 次に、図２（ｃ）に示すように、図２（ａ）で説明した工程を繰り返し、絶縁 膜１ｅに形成した導体膜３０を完全に被うように、絶縁層１ｄとなる絶縁膜１０ ｄを上述のスリップ材を用いて塗布・乾燥により形成する。

【００５９】 次に、図２（ｄ）に示すように、上述のスリップ材の塗布・乾燥によっし形成 された絶縁膜１０ｄを選択的な露光処理して、絶縁膜１０ｄの所定位置、即ち、 ビアホール導体４となる位置に、貫通凹部４０となる溶化部４０’を形成する。

【００６０】 具体的には、絶縁膜１０ｄ中に含まれる光硬化モノマーが、光重合されるネガ 型であるため、貫通凹部４０となる溶化部４０’のみが露光光が照射されないよ うな所定パターンを有するフォトターゲットを、絶縁膜１０ｄ上に載置、又は近 接配置して、低圧、高圧、超高圧の水銀灯系の露光光を照射する。尚、露光条件 は、１５〜２０Ｊ／ｃｍ² の露光光を約１５〜３０秒程度照射して行う。これに より、絶縁膜１０ｄのビアホール導体４となる部分以外は、光硬化可能なモノマ ーの光重合反応を起し、光硬化されることになる。尚、露光装置は所謂写真製版 技術に用いられる一般的なものでよい。

【００６１】 そして、図２（ｅ）に示すように、露光処理した絶縁膜１０ｄを現像処理し、 溶化部４０’を除去して、貫通凹部４０を形成する。これにより、貫通凹部４０ の下部開口には、絶縁膜１０ｅ上に形成した導体膜３０の一部が露出することに なる。

【００６２】 具体的には、現像処理として、クロロセン、１，１，１−トリクロロエタン、 アルカリ現像溶剤を例えばスプレー現像法やパドル現像法によって、溶化部４０ ’に噴射したり、接触したりして、現像処理を行う。その後、必要に応じて洗浄 及び乾燥を行なう。

【００６３】 次に、図２（ｆ）に示すように、貫通凹部４０を形成した絶縁膜１０ｄ内に、 ビアホール導体４となる導体４１を充填するとともに、絶縁層１ｃと絶縁層１ｄ との層間に配される内部配線パターン３となる導体膜３０を絶縁膜１０ｄ上に印 刷充填・又は印刷により形成する。

【００６４】 具体的には、図２（ｂ）で説明したとおり、Ａｇ系導電性ペーストを用いてス クリーン印刷によって、充填又は所定形状に印刷して、乾燥し、さらにＡｇ系導 電性ペーストに光硬化可能なモノマーを添加した場合には露光処理により硬化を 行う。尚、上述したように、ビアホール導体４となる導体材料が、内部配線パタ ーン３となる導体材料と異なる場合には、導体膜３０、導体４１の形成工程を別 工程で行う必要がある。

【００６５】 続いて、図２（ａ）で説明した工程で、絶縁層１ｃとなる絶縁膜１０ｃを形成 し、図２（ｄ）、（ｅ）で説明した工程で、絶縁膜１０ｃにビアホール導体４と なる貫通凹部４０を、上述の選択的な露光処理と現像処理で形成し、図２（ｆ） で説明した工程で、絶縁膜１０ｃの貫通凹部４０内に導電性ペーストを印刷・充 填して導体４１を形成し、絶縁膜１０ｄ上に内部配線パターン３となる導体膜３ ０を形成する。ここで、絶縁膜１０ｃ上に形成する内部配線パターン３となる導 体膜３０の一部は、キャビティー５から露出して、第１の電子部品２１と接続す る接続電極パッド３ａとなる。

【００６６】 ここまでの工程により、重畳積層された積層セラミック基板１を図２（ｇ）に 示す。

【００６７】 次に、図２（ｈ）に示すように、図２（ａ）で説明した工程で、絶縁膜１ｃに 形成した導体膜３０を完全に被うように、絶縁層１ｂとなる絶縁膜１０ｂを上述 のスリップ材を用いて塗布・乾燥により形成する。

【００６８】 次に、図２（ｉ）に示すように、図２（ｄ）で説明した工程で、スリップ材の 塗布・乾燥した絶縁膜１０ｂを選択的な露光処理する。即ち、絶縁膜１０ｂの所 定位置、即ち、ビアホール導体４となる位置に貫通凹部４０となる溶化部４０’ 及びキャビティー５となる位置に貫通凹部５０となる溶化部５０’を夫々形成す る。尚、貫通凹部５０の形状は、フォトターゲットのパターンを任意に変更する だけで、ビアホール導体４となる貫通凹部４０と同時に簡単に形成することがで きる。

【００６９】 次に、図２（ｊ）に示すように、図２（ｅ）で説明した工程で、露光処理した 絶縁膜１０ｂを現像処理し、溶化部４０’、５０’を除去して、貫通凹部４０、 ５０を形成する。これにより、貫通凹部４０、５０’の下部開口には、絶縁膜１ ０ｃ上に形成した導体膜３０の一部が露出することになる。尚、貫通凹部５０の 下部開口から露出する導体膜３０の一部は、第１の電子部品２１の接続電極パッ ド３ａとなる。

【００７０】 次に、図２（ｋ）に示すように、図２（ｅ）で説明した工程で、貫通凹部４０ を形成した絶縁膜１０ｂ内に、ビアホール導体４となる導体４１を充填するとと もに、絶縁層１ａと絶縁層１ｂとの層間に配される内部配線パターン３となる導 体膜３０を絶縁膜１０ｂ上に印刷により形成する。

【００７１】 次に、図２（ｌ）に示すように、最上層の絶縁層１ａとなる絶縁膜１０ａを形 成し、この絶縁膜１０ａに貫通凹部５０、４０にこの貫通凹部４０にビアホール 導体４となる導体４１を形成する。これにより、回路基板１の基本を成す積層体 が形成されることになる。

【００７２】 次に、図２（ｍ）に示すように、ワーク基板１５を分離して、回路基板１の寸 法で分割できるようにプレス成型によって分割溝を形成し、一体的な焼結を行う 。

【００７３】 焼結は、脱バインダ過程と焼成過程からなる。脱バインダ過程は、絶縁膜１０ ａ〜１０ｅ、内部配線パターン３となる導体膜３０、ビアホール導体４となる導 体４１、に含まれる有機成分を消失するためであり、焼結過程の例えば６００℃ 以下の温度領域で行われる。

【００７４】 また、焼成過程は、絶縁膜１０ａ〜１０ｅのガラス成分を充分に軟化させて、 セラミック粉末の粒界に均一に分散させ、積層セラミック基板１に一定強度を与 え、同時に、導体膜３０、導体４１の銀系粉末を粒成長させて、低抵抗化させる とともに、絶縁層１ａ〜１ｅと一体化させるものであり、酸化性雰囲気又は中性 雰囲気でピーク温度８５０〜１０５０℃で行われる。

【００７５】 これにより、絶縁膜１０ａ〜１０ｅは絶縁層１ａ〜絶縁層１ｅとなり、導体膜 ３０は内部配線パターン３となり、導体４１はビアホール導体４とななる。

【００７６】 尚、ワーク基板１５として、セラミック基体を用いる場合は、そのまま積層セ ラミック基板１の一部として用いることができる。この時、ワーク基板１５上に 内部配線を形成しておいてもよい。

【００７７】 次に、図２（ｎ）に示すように、絶縁層１ａの表面に、銅系導電性ペーストで 表面配線パターン６となる導体膜を印刷形成し、その後、乾燥・焼成を行う。

【００７８】 表面配線パターン６は、キャビティー５の開口周囲にまで延出された第２の電子 部品３１を接続するための接続電極パッド３ａを含んでいる。

【００７９】 ここで、銅系の表面配線パターン６と銀系導体のビアホール導体４とが接合す ることになる。このため、銀と銅との共晶温度を考慮して、銅系の表面配線パタ ーン６として、低温（例えば７８０℃以下）焼成可能な銅系導電性ペーストをス クリーン印刷して、銅の酸化を防止するため、還元性雰囲気や中性雰囲気中で行 うことが重要である。そして、必要に応じて、分割溝にそって個々の回路基板の 大きさに分割を行い、複数の絶縁層１ａ〜１ｅ、内部配線パターン３、ビアホー ル導体４、表面配線パターン６、キャビティー５が形成された積層セラミック基 板１が達成される。

【００８０】 次に、図２（Ｏ）に示すように、第１の電子部品２１を、積層セラミック基板 １の表面に開口を有し、底面に接続電極パッド３ａを有するキャビティー５内に 収容・配置し、接続電極パッド３ａと電気的に接合する。例えば、第１の電子部 品２１として、裏面に入出力電極パッドが形成されたＩＣベアチップを用い、キ ャビティー５内の接続電極パッド３ａと半田を介して接合（フリップチップ接合 ）される。その後、必要に応じて、このキャビティー５内に、樹脂モールド部材 ７を充填し、熱硬化処理する。

【００８１】 次に、図１に示すように、第２の電子部品３１を、キャビティー５の開口を跨 ぐようにして、開口周囲の表面配線パターン６の一部に半田などを介して接続す る。

【００８２】 以上のような製造方法によれば、スリップ材を塗布して形成された絶縁膜１０ ａ〜１０ｅの表面が、積層数や内部配線パターン３のパターン状況にかかわらず 常に均一な面となるため、内部配線パターン３となる導体膜３０の形成する場合 、キャビティー５の底面に電子部品２１を配置する場合、表面配線パターン６と ななる導体膜を形成する場合においても、その形成又は配置が確実に、かつ簡単 に形成できることになる。

【００８３】 さらに、キャビティー５が各絶縁膜１０ａ〜１０ｅに形成したビアホール導体 ４の形成工程の一部（貫通凹部４０を形成する工程）で同時に形成することがで きるため、キャビティー５を形成することによる製造工程の付加とはならず、簡 単に形成できる。

【００８４】 また、ビアホール導体４、キャビティー５の形状が選択的な露光処理と現像処 理により任意形状とすることができる。ビアホール導体４の形状については、電 源配線やグランド電位などに係わる内部配線パターン３間の接続するビアホール 導体４で、その形状を大きくすることができるため、ビアホール導体４部分の導 体抵抗を小さくすることが簡単に行える。キャビティー５の形状においては、キ ャビティー５内に配置される第１の電子部品２１の形状、配置される第１の電子 部品２１の数に応じて必要な形状としたり、キャビティー５の側面をステップ状 としたりすることが極めて簡単となる。この側面がステップ状のキャビティー５ は、例えば、電極パッドが上面に形成されたＩＣチップなどをワイヤボンディン グ接合する時に用いたり、キャビティー５内に配置される第１の電子部品２１を 、２段重状態にして収納・配置する場合に用いられる。

【００８５】 また、キャビティー５内に配置する第１の電子部品２１との電気的な接続が、 内部配線パターン３のキャビティー５内への延出により、簡単に行うことができ る。即ち、従来、電子部品と接続する配線は、積層回路基板の表面に形成された 表面配線パターンに限られていたが、本考案では、第１の電子部品２１と接続す る配線が、内部配線パターン３で行うことができるため、表面配線パターン６の 形状の制約が緩和され、さらに、内部配線パターン３のパターンを効率的に使用 する事ができ、結果として、表面配線パターン６の高密度化が可能となる。

【００８６】 尚、上述の実施例において、内部配線パターン３、ビアホール導体４と表面配 線パターン６とが異種の導体材料で形成されているが、少なくとも同一条件で焼 成できる導体材料を用いることにより、表面配線パターン６の焼きつけ工程を、 積層セラミック基板１の焼成工程で同時に行うことができる。

【００８７】 また、積層セラミック基板１の裏面側にも、積層セラミック基板１の入出力端 子を含む表面配線パターン６を形成してもよい。さらに、積層セラミック基板１ の裏面側にも、電子部品が収納されるキャビティーを形成しても構わない。

【００８８】 尚、上述の各実施例において、絶縁層の積層数は、任意に設定することができ る。

【００８９】

【考案の効果】

以上のように、本考案の積層回路基板によれば、積層回路基板に搭載すべき電 子部品の一部、第１の電子部品をキャビティー内に収容・配置し、さらに、他の 電子部品、第２の電子部品を、第１の電子部品が収容・配置されたキャビティー の開口に跨がって配置されているので、電子部品の搭載に必要な占有面積が減少 し、さらに、キャビティー内に電子部品を収容・配置したことによる表面配線の 引き回しの自由度が向上し、表面配線パターンの高密度化が達成される。

【００９０】 また、第１の電子部品がキャビティーの底面などから露出する内部配線パター ンの一部と接続し、第２の電子部品がキャビティーの開口の周囲にまで引き回さ れた表面配線パターンと接続しているため、表面配線パターンが簡素化して、引 き回しの自由度が向上し、表面配線パターンの高密度化が可能となる。

【００９１】 また、積層回路基板の低背化の障害となっていた電子部品をキャビティー内に 配置することにより、積層回路基板全体の低背化が可能となる。

【図面の簡単な説明】

【図１】本考案に係る積層回路基板の断面図である。

【図２】（ａ）〜（Ｏ）は、本考案係る積層セラミック
基板の各製造工程の断面図である。

【図３】従来の積層回路基板の断面図である。

【符号の説明】

１・・・・・・・回路基板 １ａ〜１ｅ・・・絶縁層 １０ａ〜１０ｅ・・・絶縁膜 ２１・・・・・・第１の電子部品 ２２・・・・・・第２の電子部品 ３・・・・・・・内部配線パターン ３０・・・・・・内部配線パターンとなる導体膜 ６・・・・・・・表面配線パターン ５・・・・・・・キャビティー ４・・・・・・・ビアホール導体 ４０・・・・・・ビアホール導体となる貫通凹部 ４１・・・・・・ビアホール導体となる導体 ７・・・・・・・樹脂性モールド部材

───────────────────────────────────────────────────── フロントページの続き (72)考案者 末永 弘 鹿児島県国分市山下町１番１号 京セラ株 式会社鹿児島国分工場内 (72)考案者 中村 淳一 鹿児島県国分市山下町１番１号 京セラ株 式会社鹿児島国分工場内

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 複数のセラミック層間にビアホール導体
   を介して互いに接続される内部配線パターンを配置する
   とともに、外表面に表面配線パターン及び電子部品収納
   用キャビティーを形成した積層セラミック基板と、 該積層セラミック基板に搭載される少なくとも２つの電
   子部品とから成る積層回路基板であって、 前記電子部品のその１つが積層セラミック基板のキャビ
   ティー内に収容配置され、電子部品の他の１つが少なく
   とも前記キャビティーの開口の一部に跨がるように積層
   セラミック基板上に配置されていることを特徴とする積
   層回路基板。