JP2793497B2 - 高密度回路基板のビアホールの形成方法 - Google Patents
高密度回路基板のビアホールの形成方法Info
- Publication number
- JP2793497B2 JP2793497B2 JP6028742A JP2874294A JP2793497B2 JP 2793497 B2 JP2793497 B2 JP 2793497B2 JP 6028742 A JP6028742 A JP 6028742A JP 2874294 A JP2874294 A JP 2874294A JP 2793497 B2 JP2793497 B2 JP 2793497B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- circuit board
- forming
- diameter
- solvent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高密度多層回路基板の
製造のとき、上部配線層と下部配線層とを接続するため
のビアホールを形成するためのビアホールの形成方法に
関し、特に、同一層内に電源用ビアホールや放熱用ビア
ホール等の直径または長径または一辺の長さが大きな大
径ビアホールと信号パターンに使用するための信号用ビ
アホール等の直径または長径または一辺の長さが小さな
小径ビアホールとを有する高密度多層回路基板のビアホ
ールの形成方法に関する。
製造のとき、上部配線層と下部配線層とを接続するため
のビアホールを形成するためのビアホールの形成方法に
関し、特に、同一層内に電源用ビアホールや放熱用ビア
ホール等の直径または長径または一辺の長さが大きな大
径ビアホールと信号パターンに使用するための信号用ビ
アホール等の直径または長径または一辺の長さが小さな
小径ビアホールとを有する高密度多層回路基板のビアホ
ールの形成方法に関する。
【０００２】
【従来の技術】多層回路基板の上部配線層と下部配線層
とを接続するための従来のビアホールの形成方法は、厚
膜印刷用スクリーン（厚膜スクリーン）によって回路基
板の全面に感光性樹脂を含む厚膜誘電体ペーストを塗布
して乾燥した後、ガラスマスク原版を介して紫外線を照
射することによって厚膜誘電体ペースト上にビアホール
のパターンを露光し、「１，１，１，−トリクロロエタ
ン」によって現像することによってビアホールを形成す
るという方法を採用している。
とを接続するための従来のビアホールの形成方法は、厚
膜印刷用スクリーン（厚膜スクリーン）によって回路基
板の全面に感光性樹脂を含む厚膜誘電体ペーストを塗布
して乾燥した後、ガラスマスク原版を介して紫外線を照
射することによって厚膜誘電体ペースト上にビアホール
のパターンを露光し、「１，１，１，−トリクロロエタ
ン」によって現像することによってビアホールを形成す
るという方法を採用している。
【０００３】また、他の方法として、エマルジョンによ
ってビアホールのパターンを形成した厚膜スクリーンを
使用し、厚膜スクリーンを介して回路基板上に厚膜誘電
体ペーストを印刷した後、それを乾燥させてビアホール
を形成するという方法もある。
ってビアホールのパターンを形成した厚膜スクリーンを
使用し、厚膜スクリーンを介して回路基板上に厚膜誘電
体ペーストを印刷した後、それを乾燥させてビアホール
を形成するという方法もある。
【０００４】
【発明が解決しようとする課題】上述したような高密度
多層回路基板の従来のビアホールの形成方法は、「１，
１，１，−トリクロロエタン」によってビアホールのパ
ターンを露光した厚膜誘電体ペーストを現像する前者の
方法は、「１，１，１，−トリクロロエタン」が地球上
のオゾン層を破壊する物質であるため、厚膜誘電体ペー
ストの現像剤として使用することが不可能な状況となっ
てきており、早急に代替の現像剤に切替える必要がある
という問題点を有している。
多層回路基板の従来のビアホールの形成方法は、「１，
１，１，−トリクロロエタン」によってビアホールのパ
ターンを露光した厚膜誘電体ペーストを現像する前者の
方法は、「１，１，１，−トリクロロエタン」が地球上
のオゾン層を破壊する物質であるため、厚膜誘電体ペー
ストの現像剤として使用することが不可能な状況となっ
てきており、早急に代替の現像剤に切替える必要がある
という問題点を有している。
【０００５】「１，１，１，−トリクロロエタン」の代
替現像剤として、酢酸ブチル９０％とノルマルヘキサン
１０％との混合溶剤を使用する場合は、その混合溶剤の
揮発性の悪さから、フォトリソグラフィ法によってビア
ホールを形成するとき、電源用ビアホールや放熱用ビア
ホール等の直径（円形の場合）または長径（楕円形の場
合）または一辺の長さ（正方形または長方形の場合）が
大きなビアホールの部分やそれらの周辺に、現像残滓で
あるアルミナ粉やガラスフリットが点在して残留すると
いう欠点がある。
替現像剤として、酢酸ブチル９０％とノルマルヘキサン
１０％との混合溶剤を使用する場合は、その混合溶剤の
揮発性の悪さから、フォトリソグラフィ法によってビア
ホールを形成するとき、電源用ビアホールや放熱用ビア
ホール等の直径（円形の場合）または長径（楕円形の場
合）または一辺の長さ（正方形または長方形の場合）が
大きなビアホールの部分やそれらの周辺に、現像残滓で
あるアルミナ粉やガラスフリットが点在して残留すると
いう欠点がある。
【０００６】また、エマルジョンによってビアホールの
パターンを形成した厚膜スクリーンを介して回路基板上
に厚膜誘電体ペーストを印刷してビアホールを形成する
後者の方法は、現在の技術水準では、直径または長径ま
たは一辺の長さが１００ミクロン程度のビアホールを形
成するのが限界であり、それ以上の小さな直径または長
径または一辺の長さのビアホールを必要とする高密度多
層回路基板の製造には適さないという問題点を有してい
る。
パターンを形成した厚膜スクリーンを介して回路基板上
に厚膜誘電体ペーストを印刷してビアホールを形成する
後者の方法は、現在の技術水準では、直径または長径ま
たは一辺の長さが１００ミクロン程度のビアホールを形
成するのが限界であり、それ以上の小さな直径または長
径または一辺の長さのビアホールを必要とする高密度多
層回路基板の製造には適さないという問題点を有してい
る。
【０００７】
【課題を解決するための手段】本発明の高密度回路基板
のビアホールの形成方法は、上部配線層と下部配線層と
を接続するために同一層内に電源用ビアホールや放熱用
ビアホール等の直径または長径または一辺の長さが大き
な大径ビアホールと信号パターンに使用するための信号
用ビアホール等の直径または長径または一辺の長さが小
さな小径ビアホールとを有する高密度多層回路基板のビ
アホールの形成方法であって、エマルジョンによって前
記大径ビアホールのパターンを形成している厚膜印刷用
スクリーンによって感光性樹脂を含む厚膜誘電体ペース
トを回路基板上に印刷した後、前記大径ビアホールおよ
び前記小径ビアホールのパターンを形成してあるガラス
マスク原版を介して紫外線を照射し、酢酸ブチルまたは
エステル系溶媒を現像溶媒としノルマルヘキサンまたは
キシレンまたはベンゼンを現像抑制溶媒とした混合液を
現像剤として使用して現像すること含むものであり、更
に、現像方式としてしてスピンナー上に回路基板を搭載
してシャワー方式またはパドル方式で現像することを含
むものである。
のビアホールの形成方法は、上部配線層と下部配線層と
を接続するために同一層内に電源用ビアホールや放熱用
ビアホール等の直径または長径または一辺の長さが大き
な大径ビアホールと信号パターンに使用するための信号
用ビアホール等の直径または長径または一辺の長さが小
さな小径ビアホールとを有する高密度多層回路基板のビ
アホールの形成方法であって、エマルジョンによって前
記大径ビアホールのパターンを形成している厚膜印刷用
スクリーンによって感光性樹脂を含む厚膜誘電体ペース
トを回路基板上に印刷した後、前記大径ビアホールおよ
び前記小径ビアホールのパターンを形成してあるガラス
マスク原版を介して紫外線を照射し、酢酸ブチルまたは
エステル系溶媒を現像溶媒としノルマルヘキサンまたは
キシレンまたはベンゼンを現像抑制溶媒とした混合液を
現像剤として使用して現像すること含むものであり、更
に、現像方式としてしてスピンナー上に回路基板を搭載
してシャワー方式またはパドル方式で現像することを含
むものである。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の一実施例を適用した高密度
回路基板の製造上の各段階における状態を工程順に示す
断面図で、（ａ）は厚膜スクリーンによって厚膜誘電体
ペーストを印刷した後の状態を示す図、（ｂ）はビアホ
ールのパターンを露光した後の状態を示す図、（ｃ）は
混合溶剤によって現像した後の状態をを示す図である。
回路基板の製造上の各段階における状態を工程順に示す
断面図で、（ａ）は厚膜スクリーンによって厚膜誘電体
ペーストを印刷した後の状態を示す図、（ｂ）はビアホ
ールのパターンを露光した後の状態を示す図、（ｃ）は
混合溶剤によって現像した後の状態をを示す図である。
【００１０】本実施例は、まず図１（ａ）に示すよう
に、エマルジョン２によって電源用ビアホール７や放熱
用ビアホール（図示省略）等の直径（円形の場合）また
は長径（楕円形の場合）または一辺の長さ（正方形また
は長方形の場合）が大きなビアホール（大径ビアホー
ル）のパターンを形成してある厚膜印刷用スクリーン
（厚膜スクリーン）３を用い、この厚膜印刷用スクリー
ン３を介して感光性樹脂を含む厚膜誘電体ペースト４を
回路基板１上に印刷して大径ビアホールを形成する。
に、エマルジョン２によって電源用ビアホール７や放熱
用ビアホール（図示省略）等の直径（円形の場合）また
は長径（楕円形の場合）または一辺の長さ（正方形また
は長方形の場合）が大きなビアホール（大径ビアホー
ル）のパターンを形成してある厚膜印刷用スクリーン
（厚膜スクリーン）３を用い、この厚膜印刷用スクリー
ン３を介して感光性樹脂を含む厚膜誘電体ペースト４を
回路基板１上に印刷して大径ビアホールを形成する。
【００１１】エマルジョン２は、厚さ５〜１０ミクロン
であって、厚膜印刷用スクリーン３に大径ビアホールの
パターンを形成している。厚膜印刷用スクリーン３は、
後の工程における良好な現像条件を確保するため、乾燥
後の厚膜誘電体ペースト４の厚さを２５〜３５ミクロン
に保ち、かつ焼成後の厚さを１５〜２０ミクロンに保つ
ため、大きさが１２０または１５０メッシュのステンレ
ス製のメッシュを使用する。
であって、厚膜印刷用スクリーン３に大径ビアホールの
パターンを形成している。厚膜印刷用スクリーン３は、
後の工程における良好な現像条件を確保するため、乾燥
後の厚膜誘電体ペースト４の厚さを２５〜３５ミクロン
に保ち、かつ焼成後の厚さを１５〜２０ミクロンに保つ
ため、大きさが１２０または１５０メッシュのステンレ
ス製のメッシュを使用する。
【００１２】このようにして厚膜誘電体ペースト４を印
刷された回路基板１は、エマルジョン２によってマスク
されて形成された電源用ビアホール７等の大径ビアホー
ルを有する厚膜誘電体ペースト４が塗布されている。
刷された回路基板１は、エマルジョン２によってマスク
されて形成された電源用ビアホール７等の大径ビアホー
ルを有する厚膜誘電体ペースト４が塗布されている。
【００１３】次に、厚膜誘電体ペースト４のレベリング
のため、回路基板１を一定時間放置する。このとき、電
源用ビアホール７等の大径ビアホールの内部は、厚膜誘
電体ペースト４のだれ込みによって設計寸法よりも小さ
くなることがあるが、後の工程の現像のときにこのだれ
込んだ部分を除去するため、問題とはならない。一定時
間の放置が終了すると、厚膜誘電体ペースト４の乾燥条
件に適合した条件でシンナー成分を除去する。図１
（ａ）は、以上の工程が終了した時点の状態を示す図で
ある。
のため、回路基板１を一定時間放置する。このとき、電
源用ビアホール７等の大径ビアホールの内部は、厚膜誘
電体ペースト４のだれ込みによって設計寸法よりも小さ
くなることがあるが、後の工程の現像のときにこのだれ
込んだ部分を除去するため、問題とはならない。一定時
間の放置が終了すると、厚膜誘電体ペースト４の乾燥条
件に適合した条件でシンナー成分を除去する。図１
（ａ）は、以上の工程が終了した時点の状態を示す図で
ある。
【００１４】次に、図１（ｂ）に示すように、ガラスマ
スク原版５を使用し、回路基板１上の厚膜誘電体ペース
ト４に紫外線を照射する。ガラスマスク原版５には、電
源用ビアホール７や放熱用ビアホール等の大径ビアホー
ルと、信号用ビアホール等の直径の小さな小径ビアホー
ルとの両者のパターンが形成されている。従って、厚膜
誘電体ペースト４のガラスマスク原版５によってマスク
された部分はそのままの状態で残るが、ガラスマスク原
版５によってマスクされずに紫外線を照射された部分
は、感光基がポリマーとなる。
スク原版５を使用し、回路基板１上の厚膜誘電体ペース
ト４に紫外線を照射する。ガラスマスク原版５には、電
源用ビアホール７や放熱用ビアホール等の大径ビアホー
ルと、信号用ビアホール等の直径の小さな小径ビアホー
ルとの両者のパターンが形成されている。従って、厚膜
誘電体ペースト４のガラスマスク原版５によってマスク
された部分はそのままの状態で残るが、ガラスマスク原
版５によってマスクされずに紫外線を照射された部分
は、感光基がポリマーとなる。
【００１５】次に、上記の工程によって紫外線を照射し
た厚膜誘電体ペースト４を、現像溶媒としての酢酸ブチ
ルと、現像抑制溶媒としてのノルマルヘキサンとの混合
溶剤（例えば酢酸ブチル９０％、ノルマルヘキサン１０
％）によって現像する。これにより、厚膜誘電体ペース
ト４の紫外線を照射されてポリマーとなった部分が除去
され、信号用ビアホール６等の小径ビアホールが形成さ
れる。このとき同時に、電源用ビアホール７等の大径ビ
アホールの内部のだれ込んだ部分も除去されるため、大
径ビアホールは設計寸法どおりに整形される。
た厚膜誘電体ペースト４を、現像溶媒としての酢酸ブチ
ルと、現像抑制溶媒としてのノルマルヘキサンとの混合
溶剤（例えば酢酸ブチル９０％、ノルマルヘキサン１０
％）によって現像する。これにより、厚膜誘電体ペース
ト４の紫外線を照射されてポリマーとなった部分が除去
され、信号用ビアホール６等の小径ビアホールが形成さ
れる。このとき同時に、電源用ビアホール７等の大径ビ
アホールの内部のだれ込んだ部分も除去されるため、大
径ビアホールは設計寸法どおりに整形される。
【００１６】現像溶媒としては、酢酸ブチルの他にエス
テル系溶媒を使用することができ、また、現像抑制溶媒
としては、ノルマルヘキサンの他にキシレンまたはベン
ゼンを使用することができる。現像溶媒と現像抑制溶媒
との混合比は、厚膜誘電体ペーストの種類に応じて変え
る。
テル系溶媒を使用することができ、また、現像抑制溶媒
としては、ノルマルヘキサンの他にキシレンまたはベン
ゼンを使用することができる。現像溶媒と現像抑制溶媒
との混合比は、厚膜誘電体ペーストの種類に応じて変え
る。
【００１７】混合溶剤による現像方式としては、スピン
ナー上に回路基板を搭載し、シャワー方式で現像する
か、またはパドル方式で現像するのが望ましい。浸漬現
像方式では、現像液の浸透性のよさと揮発性の悪さとか
ら、回路基板上に形成されているを下層導体と厚膜誘電
体ペーストとの間が剥離することがあるため、注意を要
する。
ナー上に回路基板を搭載し、シャワー方式で現像する
か、またはパドル方式で現像するのが望ましい。浸漬現
像方式では、現像液の浸透性のよさと揮発性の悪さとか
ら、回路基板上に形成されているを下層導体と厚膜誘電
体ペーストとの間が剥離することがあるため、注意を要
する。
【００１８】現像を完了した回路基板１は、焼結を行っ
てビアホールの形成を完了する。図１（ｃ）は、以上の
工程が終了した時点の状態を示す図である。
てビアホールの形成を完了する。図１（ｃ）は、以上の
工程が終了した時点の状態を示す図である。
【００１９】
【発明の効果】以上説明したように、本発明の高密度回
路基板のビアホールの形成方法は、エマルジョンによっ
て大径ビアホールのパターンを形成している厚膜印刷用
スクリーンによって厚膜誘電体ペーストを回路基板上に
印刷した後、大径ビアホールおよび小径ビアホールのパ
ターンを形成してあるガラスマスク原版を介して紫外線
を照射し、酢酸ブチルまたはエステル系溶媒を現像溶媒
とし、ノルマルヘキサンまたはキシレンまたはベンゼン
を現像抑制溶媒とした混合液を現像剤として使用して現
像することにより、オゾン層を破壊しないために地球環
境を保全しながら、アルミナ粉やガラスフリットが残留
しないために品質がよく、しかも小さな寸法のビアホー
ルと大きな寸法のビアホールとを同一層内に形成できる
ために高密度実装が可能な回路基板を製造することが可
能になるという効果がある。
路基板のビアホールの形成方法は、エマルジョンによっ
て大径ビアホールのパターンを形成している厚膜印刷用
スクリーンによって厚膜誘電体ペーストを回路基板上に
印刷した後、大径ビアホールおよび小径ビアホールのパ
ターンを形成してあるガラスマスク原版を介して紫外線
を照射し、酢酸ブチルまたはエステル系溶媒を現像溶媒
とし、ノルマルヘキサンまたはキシレンまたはベンゼン
を現像抑制溶媒とした混合液を現像剤として使用して現
像することにより、オゾン層を破壊しないために地球環
境を保全しながら、アルミナ粉やガラスフリットが残留
しないために品質がよく、しかも小さな寸法のビアホー
ルと大きな寸法のビアホールとを同一層内に形成できる
ために高密度実装が可能な回路基板を製造することが可
能になるという効果がある。
【図１】本発明の一実施例を適用した高密度回路基板の
製造上の各段階における状態を工程順に示す断面図で、
（ａ）は厚膜スクリーンによって厚膜誘電体ペーストを
印刷した後の状態を示す図、（ｂ）はビアホールのパタ
ーンを露光した後の状態を示す図、（ｃ）は混合溶剤に
よって現像した後の状態をを示す図である。
製造上の各段階における状態を工程順に示す断面図で、
（ａ）は厚膜スクリーンによって厚膜誘電体ペーストを
印刷した後の状態を示す図、（ｂ）はビアホールのパタ
ーンを露光した後の状態を示す図、（ｃ）は混合溶剤に
よって現像した後の状態をを示す図である。
１ 回路基板 ２ エマルジョン ３ 厚膜印刷用スクリーン（厚膜スクリーン） ４ 厚膜誘電体ペースト ５ ガラスマスク原版 ６ 信号用ビアホール ７ 電源用ビアホール
Claims (8)
- 【請求項１】 上部配線層と下部配線層とを接続するた
めに同一層内に電源用ビアホールや放熱用ビアホール等
の直径または長径または一辺の長さが大きな大径ビアホ
ールと信号パターンに使用するための信号用ビアホール
等の直径または長径または一辺の長さが小さな小径ビア
ホールとを有する高密度多層回路基板のビアホールの形
成方法であって、エマルジョンによって前記大径ビアホ
ールのパターンを形成している厚膜印刷用スクリーンに
よって感光性樹脂を含む厚膜誘電体ペーストを回路基板
上に印刷した後、前記大径ビアホールおよび前記小径ビ
アホールのパターンを形成してあるガラスマスク原版を
介して紫外線を照射し、酢酸ブチルまたはエステル系溶
媒を現像溶媒としノルマルヘキサンまたはキシレンまた
はベンゼンを現像抑制溶媒とした混合液を現像剤として
使用して現像すること含むことを特徴とする高密度回路
基板のビアホールの形成方法。 - 【請求項２】 現像溶媒として酢酸ブチルを使用したこ
とを特徴とする請求項１記載の高密度回路基板のビアホ
ールの形成方法。 - 【請求項３】 現像溶媒としてエステル系溶媒を使用し
たことを特徴とする請求項１記載の高密度回路基板のビ
アホールの形成方法。 - 【請求項４】 現像抑制溶媒としてノルマルヘキサンを
使用したことを特徴とする請求項１または請求項２また
は請求項３記載の高密度回路基板のビアホールの形成方
法。 - 【請求項５】 現像抑制溶媒としてキシレンを使用した
ことを特徴とする請求項１または請求項２または請求項
３記載の高密度回路基板のビアホールの形成方法。 - 【請求項６】 現像抑制溶媒としてベンゼンを使用した
ことを特徴とする請求項１または請求項２または請求項
３記載の高密度回路基板のビアホールの形成方法。 - 【請求項７】 現像方式としてしてスピンナー上に回路
基板を搭載してシャワー方式で現像することを特徴とす
る請求項１または請求項２または請求項３または請求項
４または請求項５または請求項６記載の高密度回路基板
のビアホールの形成方法。 - 【請求項８】 現像方式としてしてスピンナー上に回路
基板を搭載してパドル方式で現像することをことを特徴
とする請求項１または請求項２または請求項３または請
求項４または請求項５または請求項６記載の高密度回路
基板のビアホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6028742A JP2793497B2 (ja) | 1994-02-28 | 1994-02-28 | 高密度回路基板のビアホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6028742A JP2793497B2 (ja) | 1994-02-28 | 1994-02-28 | 高密度回路基板のビアホールの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07240581A JPH07240581A (ja) | 1995-09-12 |
| JP2793497B2 true JP2793497B2 (ja) | 1998-09-03 |
Family
ID=12256882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6028742A Expired - Lifetime JP2793497B2 (ja) | 1994-02-28 | 1994-02-28 | 高密度回路基板のビアホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2793497B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5461212B2 (ja) * | 2010-01-29 | 2014-04-02 | 京セラＳｌｃテクノロジー株式会社 | 配線基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130222A (en) * | 1975-05-07 | 1976-11-12 | Hitachi Ltd | A process for producing an electron beam resist image |
| JPH05226243A (ja) * | 1991-07-09 | 1993-09-03 | Oki Electric Ind Co Ltd | 高速素子実装用回路基板の製造方法 |
-
1994
- 1994-02-28 JP JP6028742A patent/JP2793497B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07240581A (ja) | 1995-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336320A (en) | Process for dielectric stenciled microcircuits | |
| US4631111A (en) | Dichromic process for preparation of conductive circuit | |
| JP2793497B2 (ja) | 高密度回路基板のビアホールの形成方法 | |
| JP3019503B2 (ja) | プリント配線板の製造方法 | |
| JP2005142254A (ja) | 配線基板及びその製造方法 | |
| JP3031042B2 (ja) | 表面実装用プリント配線板 | |
| JP2844879B2 (ja) | ソルダレジストの形成方法 | |
| JPH10207046A (ja) | 無機物質含有高感度感光性レジストおよび高感度ドライフィルムレジスト | |
| JPH08186373A (ja) | プリント配線板の製造方法 | |
| JP2723744B2 (ja) | 印刷配線板の製造方法 | |
| JP2503617B2 (ja) | プリント配線板の製造方法 | |
| JPH0983096A (ja) | 回路基板及びその製造方法 | |
| JP2880901B2 (ja) | 多層配線セラミック基板の製造方法 | |
| JPH05191020A (ja) | ソルダーレジスト被膜を形成したプリント配線板 | |
| JP2710512B2 (ja) | 印刷配線板の製造方法 | |
| US5578186A (en) | Method for forming an acrylic resist on a substrate and a fabrication process of an electronic apparatus | |
| JP2583365B2 (ja) | 印刷配線板の製造方法 | |
| JPH02186692A (ja) | 印刷配線板の製造方法 | |
| JP2500659B2 (ja) | 印刷配線板の製造方法 | |
| JPS6155796B2 (ja) | ||
| JPH01321683A (ja) | 印刷配線板の製造方法 | |
| JPS636556A (ja) | 微細パタ−ン形成方法 | |
| JPH04785A (ja) | プリント基板の製造方法 | |
| JPH04348589A (ja) | 印刷配線板の製造方法 | |
| JPH03123095A (ja) | スルーホールめっき両面プリント配線板の導体パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |