CN1805143A - 电感器,谐振电路,半导体集成电路,振荡器以及通信装置 - Google Patents

Abstract

本发明提供一种车用交流发电机。其特点是：使位于槽内的放置部处的导电体的绝缘层厚度减薄，确保较大的导电体的金属部分，同时提高位于槽内的放置部处的导电体的密度，使导电体的发热能高效地传给叠层铁心和机壳，而且过渡部的绝缘层厚度相反地加厚，即使在线圈之间没有设置不需要的空间，也确保线圈间的绝缘性，同时，保护从铁心沿轴向露出的过渡部的导电体部，免被外部水淋，提高耐电化学腐蚀性。

Description

电感器，谐振电路，半导体集成电路，振荡器以及通信装置

技术领域

本发明涉及用半导体装置的制造工艺构成的螺线电感器及使用它的谐振器、振荡器(例如电压控制振荡电路)以及通信装置(例如高频发送接收器)。

背景技术

在例如卫星广播用的调谐器和有线电视用的调谐器中，采用电压控制振荡电路作为本地振荡源。电压控制振荡电路包括有可变电容元件的谐振电路或具有有源元件的负电阻电路部，根据供给可变电容元件的控制电压振荡规定的频率(谐振频率)信号。

表示这种电压控制振荡电路的性能的指标之一，有相位噪声(在输出频率近旁发生的不要的能量)。相位噪声受到谐振电路Q值的影响。即，谐振电路的Q值越高，在信号与噪声之间越能增加电平差，越能使相位噪声降低。

图18与图19示出用于谐振电路的多层配线型电感器的现有例。图18是该从来的电感器的顶视图，图19是图18所示的电感器的A-A’剖视图。

如图18和图19所示，电感器121包括，半导体基板106及形成在该半导体基板106上的SiO₂膜(未图示)，多个绝缘层108，直线形配线103，螺线形配线102，以及通孔115。

多个绝缘层108通过SiO₂膜层叠在半导体基板106上。螺线形配线102形成在位于多个绝缘层108的最上层的绝缘层116上。直线形配线103形成在与最上层绝缘层116不同的绝缘层(这里是从最上层起第2层的层间绝缘层)117上。通孔115对配线102和配线103进行电气连接。

另外，如图18所示，螺线形配线102的端部设有电感器121的一个端子114，与外部电路(未图示)的端子等连接。又，在直线形配线103的端部，设有电感器121的另一端子113，与外部电路(未图示)的端子等连接。

螺线形配线102中，发生与该配线成串联关系的电阻(配线电阻)，它成为使电感器121的Q值、进而使使用电感器的谐振电路的Q值降低的主要原因。当这种谐振电路的Q值降低时，相位噪声则随之增大。

作为揭示有关技术的公知文献，可举出日本国公开公报特开2003-68862公报(公开日：平成15年3月7日)和日本国公开公报特开平8-97377公报(公开日：平成8年4月12日)。

这里，也有扩宽螺线形配线的配线宽度以降低成为问题的电阻的构成，但这种构成存在增大电感器、进而电路面积的问题。

另外，也有在最上层的绝缘层形成厚度大的螺线形配线，以抑制成为问题的电阻的构成，但这种构成存在必须在最上层形成电感器专用的特别厚的绝缘层那样的问题。

发明内容

本发明为鉴于上述课题而作，其目的在于不使电感器大型化而提高其Q值。

为解决上述课题，本发明的电感器是线圈图案形成在层叠的多绝缘层中的规定层上的电感器，其中，线圈图案至少形成在2个绝缘层上，同时将各线圈图案之间进行电气连接。

首先，所谓线圈图案是指形成在绝缘层上的，例如螺旋(螺线)形状的配线图案。

根据上述构成，通过电气连接各线圈图案，成为多层化，能使与各线圈图案串联地附加的电阻(配线电阻)为并联连接的形状。这样一来，可降低作为电感器整体的串联电阻值。

这里，串联谐振时的电感器的Q值(线圈的优值＝表示损耗电阻小的值)，设自身的电感为L，其串联电阻值为R1时，以Q＝ωL/R1表示。因此，通过减少串联电阻值R1可提高电感器单体的Q值。另外，上述构成中由于使各线圈图案多层化，故与扩大配线宽度那种从来的方法不同，也不增加电路面积。这样，不使电感器大型化而能提高其Q值。例如，本电感器用于谐振电路时，能改善其Q值(表示谐振电路的振荡特性、振荡锐度的值)，进而能降低其相位噪声。

本发明的谐振电路，是包括电感器、以及与该电感器并联配置的可变电容元件的谐振电路，其中，所述电感器，是线圈图案形成在层叠的多绝缘层中的规定层上的电感器，线圈图案至少形成在2个绝缘层上，同时将各线圈图案之间进行电气连接。

这样一来，本电感器用于本来并联设置可变电容元件与电感器的谐振电路时，减少由线圈图案的多层化引起的寄生电容增加的影响，并加大由线圈图案的多层化引起的配线电阻降低效果。结果，可实现高Q值的谐振电路。

附图说明

图1示出本发明的电感器断面构成的立体图。

图2，(a)示出图1所示的电感器的上层部(除最下层以外)的金属配线的平面图，(b)示出图1所示的电感器的最下层的金属配线的平面图。

图3模式地表示层叠的金属配线的电路图。

图4示出图1所示电感器的变形例的顶视图。

图5用π型电感器模型表示本电感器时的电路图。

图6为了计算而简化图5的π型电感器模型的电路图。

图7用于本发明的谐振电路计算的电路图。

图8为图7所示的电路的等效电路图。

图9示出图8的电路中的Rc’对图7的电路中的Rc的依存特性曲线。

图10示出图8的电路中的C’对图7的电路中的Rc的依存特性曲线。

图11示出图8的电路中的Q值对图8的电路中的Rc’的依存特性曲线。

图12示出本发明的各构成与从来构成的比较结果的表。

图13示出图1所示的电感器的变形例的顶视图。

图14(a)示出通孔的嵌套构成的顶视模式图，(b)示出与(a)的对比构成模式图。

图15(a)示出通孔的嵌套构成的侧面模式图，(b)示出与(a)的对比构成模式图。

图16为用本电感器的电压控制振荡电路的电路图。

图17示出从来的GND图案的平面图。

图18示出从来的电感器构成的顶视图。

图19示出从来的电感器构成的剖视图。

具体实施方式

用图1～图17说明本发明的一实施形态如下。图1为示出本发明的电感器的构成的断面立体图，图2的(a)·(b)示出图1所示的电感器中的各金属配线图案的平面图。

如图1所示，本电感器1包括第1～4绝缘层11～14，第1～4金属配线21～24，第1～3通孔31～33。

这里，第1绝缘层11～第4绝缘层14按此顺序层叠于未图示的半导体基板上。然后在第1绝缘层11的上表面(半导体基板的反对侧的面)上形成第1金属配线21，在第2绝缘层12的上表面形成第2金属配线22，在第3绝缘层13的上表面形成第3金属配线23，在第4绝缘层14的上表面形成第4金属配线24。另外，第1金属配线21与第2金属配线22之间由通孔31进行电气连接，第2金属配线22与第3金属配线23之间由通孔32进行电气连接，第3金属配线23与第4金属配线24之间由通孔33进行电气连接。

如图2(b)所示，第1金属配线21构成螺旋形图案，其外周大致为正方形。另外，螺线的中心部(螺线结束部)与螺线起始连接各自引出线7A·7b。与该螺线结束部连接的引出线7a大致与各螺线成正交方向引出，各螺线其一部分(引出线7a存在的部分)成中断形状，使不与该引出线7a接触。

如图2(a)所示，第2金属配线22～第2金属配线24形状相同，使各金属配线外周大致成正方形地构成螺线图案。

各金属配线21～24通过设于配线上的多个通孔31～33互相连接。例如第1金属配线21(最下层)中，在其螺线上以一定间隔形成通孔31。而在引出线部7a·7b上不形成通孔。另外，例如在第4金属配线24(最上层)中，在其螺线上以一定间隔形成通孔33。

这里，第1金属配线21中，引出线部7a·7b上及其周围不形成通孔。因此，第2金属配线22～第4金属配线24中的、位于引出线部7a的上部的部分也不形成通孔，形成在其周边部分的通孔(图中黑色标记)只连接第2金属配线22～第4金属配线24。第2金属配线22～第4金属配线24中的、形成在其周边部分以外的通孔(图中白色标记)电气连接各金属配线21～24。

这里，本电感器1中，具有螺旋形配线图案的各金属配线21～24(线圈图案)，采用通过其配线上所设的多个通孔(连接用通孔)31～33互相连接的构成。将该构成表示为模式电路图时如图3所示。即，各金属配线是对应于1个线圈L及与其串联连接的1个电阻Rs(例如图中圆圈包围的部分对应第1金属配线21)，并将4个这样的串联连接的线圈与电阻进行并联连接的构成。

这样，通过用通孔连接各金属配线构成多层化，就能将与各金属配线串联附加的电阻构成并联连接的形状，能降低作为电感器整体的串联电阻值。串联谐振时的电感器1的Q值，设自身的电感为L，其串联电阻值为R1时，则用Q＝ωL/R1表示。因此，通过减少串联电阻值R1就能提高电感器单体的Q值。

该电感器1中，在半导体基板上形成第1绝缘层11，第1绝缘层11的面上形成第1配线21，但较好的是，如图4所示的电感器10那样，在半导体基板与第1绝缘层11之间(位于最下层的绝缘层的下层，半导体基板面)形成整面的GND图案。图4中的各绝缘层，各金属配线，以及各通孔的构成及它们的位置、连接关系，均与上述图1的构成相同。

下面说明该电感器10带来的有利效果。

例如，设螺线形状的各金属配线为L，各金属配线发生的电阻为Rs，各金属配线和半导体基板间发生的寄生电容量为Cox1·Cox2，半导体基板对GND的电阻(基板电阻)为Rsub，GND以及半导体基板间发生的寄生电容量为Csub，则用π型电感器模型表示各金属配线时，为图5的那样。即，线圈L与电阻R1串联连接，其两端为P1·P2(线圈L与电阻Rs在其间串联连接)，P1与电容Cox1的一个电极连接，同时电容Cox1的另一电极与GND图案之间并联连接Rsub和Csub，并且，P2与电容Cox2的一个电极连接，同时电容Cox2的另一电极与GND图案之间也并联连接Rsub和Csub。

这里，如果考虑Csub通常可忽略，及Rsub之间通过GND相连以及金属配线被做成多层化，则根据上述模型可用图6的电路说明本电感器10。即，线圈L和电阻R1被串联连接，同时电容C和电阻Rc被串联连接，而且，该串联连接的线圈L和电阻R1，与串联连接的电容C和电阻Rc，被并联连接。图6中的Rc对应于图5中的基板电阻Rsub，图6中的C对应于图5中的寄生电容Cox1·Cox2。电阻R1是金属配线全部(第1～4金属配线21～24)发生的电阻。

为了构成谐振电路，将图6说明的电感器并联连接于可变电容元件Cv的构成是图7。即，是并联连接被串联连接的线圈L和电阻R1、被串联连接的电容C和电阻Rc、可变电容元件Cv的构成。然后图8示出图7构成的等效电路。图8中，串联连接线圈L和电阻R1，同时串联连接电容C’和电阻Rc’，而且，并联连接该串联连接的线圈L的电阻R1、与串联连接的电容C’和电阻Rc’。

以下说明图6～图8所示的电路。

首先，图7的电路中的串联连接的电容C和电阻Rc，与可变电容元件Cv相并联连接的部分的导纳Y表示如下。

$Y={(\frac{1}{\mathrm{j\ωC}}+\mathrm{Rc})}^{-1}+j{\mathrm{\ωC}}_v---\left(1\right)$

其中，设电容C的电容量为C，电阻Rc的阻值为Rc，可变电容元件Cv的容量为Cv。

图8电路中的被串联连接的电容C’和电阻Rc’的部分的阻抗Z表示如下。

$Z=A+\mathrm{jB},A={\mathrm{Rc}}^{\′}$

$={\mathrm{Rc}}^{\′}+\frac{1}{{\mathrm{j\ωC}}^{\′}},B=-\frac{1}{{\mathrm{\ωC}}^{\′}}---\left(2\right)$

其中，设电容C’的容量为C’，电阻Rc’的阻值为Rc’。

对应式(1)与(2)，Rc’和C’表示如下。

${\mathrm{Rc}}^{\′}=\frac{C^2\mathrm{Rc}}{{\mathrm{\ω}}^2{C}^2{\mathrm{Cv}}^2{\mathrm{Rc}}^2+{(C+\mathrm{Cv})}^2}---\left(3\right)$

$C^{\′}=\frac{{\mathrm{\ω}}^2{C}^2{\mathrm{Cv}}^2{R}^{2}c+{(C+\mathrm{Cv})}^2}{{\mathrm{\ω}}^2{C}^2{\mathrm{CvR}}^{2}c+(C+\mathrm{Cv})}---\left(4\right)$

其中，设线圈L的自身电感为L。

对上述的Rc’的式中，代入所要频率＝1.00G[Hz]，L＝4.00n[H]，多层化引起的寄生电容C＝600f[F]，R1＝2.00[Ω]，Cv＝5.96p[F]时，Rc’对Rc的关系为图9所示的曲线。另外，设Rc为1.00×10^-5～1.00×10⁹[Ω]。

如图9所示，如果设Rc为1[Ω]以下，则可使Rc’为大致0[Ω]。另外，Rc’的变动是0～1.20[Ω]，Rc具有几百Ω电阻值时，Rc’为峰值(约1.22[Ω])。

同样，对上述的C’的式中，代入所要频率＝1.00G[Hz]，L＝4.00n[H]，C＝600f[F]，R1＝2.00[Ω]，Cv＝5.96p[F]时，C’对Rc的关系为图10所示的曲线。另外，设Rc为1.00×10^-5～1.00×10⁹[Ω]。

如图10所示，C’的变动是5.95～6.55p[F]，在Rc几十Ω以下大致为一定的约6.55p[F]，在接近几百Ω时急剧减少，在Rc为千Ω以下时大致为一定的约5.95p[F]。

另外，谐振器的Q值表示如下。

$Q=R_{\mathrm{tot}}\sqrt{\frac{C_p}{L_p}}---\left(5\right)$

其中，

$C_p=\frac{C}{1+{\mathrm{\ω}}^2{C}^2{R}_C^2},L_p=\frac{R_l^2+{\mathrm{\ω}}^2{L}^2}{{\mathrm{\ω}}^{2}L},R_{\mathrm{tot}}={(\frac{1}{R_{\mathrm{CP}}}+\frac{1}{R_{\mathrm{LP}}})}^{-1}$

$=\frac{\frac{L}{C}+R_C{R}_l}{R_C+R_l}$

于是，设所要频率＝1.00G[Hz]，L＝4.00n[H]，C＝600f[F]，R1＝2.00[Ω]，Cv＝5.96p[F]时的、图8电路中的Q值对Rc’的关系为图11所示的曲线。另外，设Rc’为1.00×10^-5～1.00×10²[Ω]。

如图11所示，若减小Rc’(接近于0)，Q值可提高到12.3左右。若(对GND的半导体基板的电阻Rsub对应的)Rc为1.00[Ω]以下，该Rc’如上述那样大致为0[Ω]。另一方面，当Rc’大到1.2[Ω](使Rc为几百[Ω])左右时，Q值低到8.0程度。

电感器10中，因在半导体基板与第1绝缘层11之间(位于最下层的绝缘层的下层，半导体基板面)形成整面的GND图案，故能使Rc大致为0[Ω]。

这样，若将电感器10用于谐振电路，与电感器1比较，能提高其Q值。

这里，图12示出对谐振电路用电感器10的情况①、用电感器1的情况②、及用从来的电感器的情况③的比较。从来的电感器的构成为上述特许文献1所述的构成(参照图1·2)。

从来的构成中，是所要频率＝1.00G[Hz]，L＝4.00n[H]，C＝300f[F]，R1＝4.00[Ω]，可变电容元件的容量Cv＝6.33p[F]，Rc＝300[Ω]，Rc’＝0.475[Ω](参照式3)，C’＝6.3p[F](参照式4)。从来的情况中，因未采用多层金属配线的叠层，由金属配线的寄生电容引起的C比本申请的①或②的情况来得小，反之，金属配线整体的电阻R1与①或②的情况相比来得大。这时，谐振电路的Q值为5.46程度。

本申请的②的构成中，是所要频率＝1.00G[Hz]，L＝4.00n[H]，C＝600f[F]，R1＝2.00[Ω]，可变电容元件的容量Cv＝6.28p[F]，Rc＝300[Ω]，Rc’＝1.1[Ω](参照式3)，C’＝6.56p[F](参照式4)。

②的情况中，因采用多层金属配线的叠层，由金属配线的寄生电容引起的C比从来的情况来得大(从来的2倍)，反之，金属配线整体的电阻R1与从来的情况相比来得小(从来的1/2)。另外，与①的情况不同，由于形成设有细长裂缝切口的GND图案(参照图17)，故Rc的值比①的情况来得大(为①的情况的30000倍)。另外，寄生电容附加的部分，Cv比从来的情况设定得小。

这时，谐振电路的Q值为7.96程度，与从来的情况相比，估计有1.45倍的提高。相位噪声特性(phase noise)通常根据Leeson公式导出。

$\mathrm{PhaseNoise}\∝\frac{1}{{4Q}^2}{\left(\frac{\mathrm{\ωo}}{\mathrm{\Δ\ω}}\right)}^2$

根据上式，以(1/Q)²考虑Q值对相位噪声的效果。噪声功率提高为-10log(②的情况的Q值/从来的Q值)²，作为相位噪声估计约提高3.2db。

本申请的①的构成中，是所要频率＝1.00G[Hz]，L＝4.00n[H]，C＝600f[F]，R1＝2.00[Ω]，可变电容元件的容量Cv＝5.96p[F]，Rc＝1.00×10^-2[Ω]，Rc’＝8.36×10^-5[Ω](参照式3)，C’＝6.56p[F](参照式4)。在②的情况中，因采用多个金属配线的叠层，由金属配线的寄生电容引起的C与从来的情况相比来得大(从来的2倍)，反之，金属配线整体的电阻R1与从来的相比来得小(从来的1/2)。另外与②的情况不同，由于形成整面的GND图案，故Rc的值比②的情况来得小(②的情况的1/30000)。另外，寄生电容附加的部分，Cv比从来的情况设定得小。

这时，谐振电路的Q值是12.3左右，与从来的情况相比，估计提高2.25倍左右。另外根据式(5)，噪声功率提高为-10log(②的情况的Q值/从来的Q值)2，作为相位噪声估计约提高7db。

由上述，根据电感器1和电感器10的构成，与从来的构成相比，虽增加了金属配线和半导体基板间的寄生电容，但通过金属配线的层叠构造而且整面的GND图案的形成，能提高谐振器的Q值，并降低其相位噪声。

上述现有技术所示的构成中，一般是通过GND图案与磁场方向正交方向的切口增大Rc，并减少半导体基板·金属配线间的寄生电容C。之所以这样，是为提高作为线圈L单体的Q值，加大图6中的基板电容(氧化膜电容)C和基板电阻Rc的串联连接部分的阻抗Z(Z＝1/jωC+Rc)，很难看出C或Rc是有效的的缘故。与此相对，本电感器1或电感顺10中，减少Rc也增加电感器自身的寄生电容C。即，电感器1中，寄生电容C虽增加，但通过大幅度降低金属配线的电阻，来提高用这些电感器的谐振器的Q值。而且在电感器10中，形成整面的GND图案，降低Rc，进一步提高谐振器的Q值。将本电感器用于本来并联设置可变电容等的容量可变元件的谐振器(例如用于电压控制振荡电路等，参照图16)中时，减少金属配线的多层化产生的寄生电容增加的影响，而加大金属配线的多层化引起的配线电阻(R1)降低效果。此外，通过形成整面的GND图案，降低Rc，还能使作为谐振器整体的Q值大幅度提高。

可是，在形成包含谐振电路的振荡器(例如VCO)那样的高频集成电路(RF电路)中，往往使用电子移动度高、高频特性好的砷化镓等化合物半导体。即是说，用硅工艺等的逻辑电路与高频集成电路形成在不同的半导体装置内，高频集成电路与逻辑电路混装于同一半导体装置内的较少。

然而，随着近年来技术的进步，用硅工艺等的微细化的、高频特性良好的晶体管的形成成为可能，可将高频集成电路形成在硅基板上等。这样，通过将用硅工艺的逻辑电路与高频电路混装于同一基板(例如硅基板)上，增加了逻辑电路发生的噪声通过基板混入(高频电路中的)振荡器从而使高频特性劣化的担心。

基于这种观点，将电感器1或电感器10做成屏蔽的构造也是可能的。图13示出这种构造。图中所示的电感器20，是在第1～第4金属配线的周围形成多个通孔(屏蔽用通孔)的构造。

受到半导体配置工艺的限制，通孔与通孔之间必须取一定的间隔。因此，若各金属配线的周围只简单排列通孔的话，就可以实现该间隔(工艺上的限制间隔)大小的间隙。图14(b)是在各金属配线的周围只排列1排的情况。这时虽比不设通孔时有噪声屏蔽的效果，但从垂直于金属配线叠层方向(绝缘层的面的方向)的方向来看，如图15(b)所示，成为空开工艺上的限制间隔的间隙。如果这样，特别在数字·模拟混装的半导体集成电路中，增加了数字电路的噪声通过该间隙传播的担心。

因此，本电感器20中，在各金属配线21～24的周围形成多排构成的通孔，且如图14(a)所示，例如将第1排与第2排及第2排与第3排配置成嵌套形状。即第1排的各通孔以工艺上的限制间隔互相隔离地形成。然后，形成第2排的各通孔使位于通过第1排的各通孔间的间隙的行上(填入第1排的间隙)。

这样一来，若从垂直于金属配线叠层方向(绝缘层的面的方向)的方向来看，如图15(a)所示，可做成由通孔大致无间隙地填入其周围的构成。这样，能使来自数字电路的噪声难以混入本电感器20。

本电感器(1、10、20)与变容二极管等的可变电容元件一起用于图16所示那样的电压控制振荡电路(VCO)中。该VCO包括无源部与有源部。无源部(谐振电路)一般是并联连接线圈(电感器)L与可变电容元件Cv的构成。但若考虑电感器的配线电阻或寄生电容，则成上述图7那样的等效电路。另外并联连接于无源部的有源部中，2个晶体管交叉连接(射极端互相连接，基极端与集电极端互相连接)的同时，各晶体管的共射极端连接恒流电源，构成负电阻电路。

另外，本发明是在半导体工艺中，包含用多个绝缘层、利用多个绝缘层电绝缘的多个金属层、以及电气连接多个金属层的通孔形成的电感器元件，和容量可变的可变电容元件的谐振器中的电感器构造，也可能表现为具有下述特征的电感器构造，至少1个金属层是电感器元件的引出端用的，至少2个金属层为形成电感器是相同的图案，通过各金属层间经通孔进行连接使成多层化，这样一来，即使电感器的杂散电容增加，也可能降低各层的电感器中的串联电阻值，提高谐振器的Q值。

如上所述，通过至少在2个绝缘层上形成线圈图案，并对各线圈图案之间进行电气连接，能降低作为电感器整体的串联电阻值。而且，通过降低该串联电阻值来提高电感器单体的Q值。另外，本构成中由于使各线圈图案多层化，故不增加电路面积。这样一来，能不使电感器大型化而提高其Q值。

另外，将本电感器用于本来并联设置电容可变元件的谐振器时，减小因线圈图案的多层化引起的寄生电容增加的影响，增大因线圈图案多层化引起的配线电阻降低的效果。结果，能实现高Q值且低相位噪声的谐振电路。

另外，上述构成中，较好的是，通过多个连接用通孔电气连接各线圈图案。这样一来，通过用多个连接用通孔(最好对线圈图案全体设置多个)连接各线圈图案，能将串联电阻值R1减得更小，更加提高电感器单体的Q值。

另外，上述构成中，较好的是，形成多个屏蔽用通孔使包围上述线圈图案。这样一来，能降低从其他电路入侵的噪声。在同一基板上形成包含电感器的高频电路与逻辑电路的单片集成电路中，能防止来自逻辑电路的数字噪声等通过基板侵入电感器，是特别有效的。

另外，上述构成中，较好的是，在线圈图案的周围形成多排上述屏蔽用通孔，同时，邻接的各排屏蔽用通孔配置成嵌套形状。

当在线圈图案的周围只形成1圈(1排)通孔时，各通孔间形成某种程度的间隙。这是由于存在形成通孔方面的某种限制(距离限制)。这里，若形成通孔为多排，邻接的各排屏蔽用的通孔配置成嵌套形状，则能填入只有1排时的各通孔间的间隙。这样一来，能更加降低从其他电路等侵入的噪声。

另外，本实施形态的谐振电路，其特征在于包括上述的电感器、与该电感器并联配置的可变电容元件。

这样，将本电感器用于本来并联设置电容可变元件的谐振器时，减小因线圈图案的多层化引起的寄生电容增加的影响，增大因线圈图案多层化引起的配线电阻降低的效果。结果，能实现高Q值的谐振电路。

上述谐振电路中，较好的是，在位于电感器的最下层的绝缘层的下层设置整面的GND图案。所谓整面的GND图案例如是均匀地形成在半导体基板面上的金属膜。

这样一来，能使基板电阻大致为0，能大幅度提高谐振器整体的Q值。

另外，本实施形态的半导体集成电路，其特征是包括上述谐振电路。作为本半导体集成电路的一例，例如可举出用硅工艺等在硅基板上混装包含上述谐振电路的高频电路与逻辑电路的单片集成电路。

另外，本实施形态的振荡器，其特征是包括上述谐振电路。作为该振荡器的一例。可举出电压控制振荡器(VCO)。

另外，本实施形态的通信装置，其特征是包括上述振荡电路。作为该通信装置的一例，可举出高频发送接收器。

本实施形态的电感器、谐振电路及振荡电路，可广泛应用于卫星广播用调谐器，有线电视用调谐器，地面波用调谐器，无线LAN设备，移动体通信设备等的高频发送接收器中。

Claims (9)

1.一种电感器，将线圈图案形成在层叠的多个绝缘层中的规定层上，其特征在于，

线圈图案至少形成在2个绝缘层上，同时将各线圈图案之间进行电气连接。

2.如权利要求1所述的电感器，其特征在于，

由多个连接用通孔，将各线圈图案之间进行电气连接。

3.如权利要求1所述的电感器，其特征在于，

形成多个屏蔽用通孔，以便包围所述线圈图案的周围。

4.如权利要求3所述的电感器，其特征在于，

在线圈图案的周围成多排地形成所述屏蔽用通孔，同时邻接的各排屏蔽用通孔配置成嵌套形。

5.一种谐振电路，包括电感器、以及与该电感器并联配置的可变电容元件，其特征在于，

所述电感器，是线圈图案形成在层叠的多绝缘层中的规定层上的电感器，线圈图案至少形成在2个绝缘层上，同时将各线圈图案之间进行电气连接。

6.如权利要求5所述的谐振电路，其特征在于，

在位于所述电感器的最下层的绝缘层的下层，设置整面的GND图案。

7.一种半导体集成电路，其特征在于，

包括谐振电路，

所述谐振电路，包括电感器、以及与该电感器并联配置的可变电容元件，所述电感器是线圈图案形成在层叠的多绝缘层中的规定层上的电感器，线圈图案至少形成在2个绝缘层上，同时将各线圈图案之间进行电气连接。

8.一种振荡器，其特征在于，

包括谐振电路，

所述谐振电路，包括电感器、以及与该电感器并联配置的可变电容元件，所述电感器是线圈图案形成在层叠的多绝缘层中的规定层上的电感器，线圈图案至少形成在2个绝缘层上，同时将各线圈图案之间进行电气连接。

9.一种通信装置，其特征在于，

包括振荡器，

所述振荡器包括电感器、以及与该电感器并联配置的可变电容元件，所述电感器是线圈图案形成在层叠的多绝缘层中的规定层上的电感器，线圈图案至少形成在2个绝缘层上，同时将各线圈图案之间进行电气连接。

Images