JP2019016618A - インダクタ及び電力増幅モジュール - Google Patents
インダクタ及び電力増幅モジュール Download PDFInfo
- Publication number
- JP2019016618A JP2019016618A JP2017130387A JP2017130387A JP2019016618A JP 2019016618 A JP2019016618 A JP 2019016618A JP 2017130387 A JP2017130387 A JP 2017130387A JP 2017130387 A JP2017130387 A JP 2017130387A JP 2019016618 A JP2019016618 A JP 2019016618A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- inductor
- bent portion
- inductance
- predetermined direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 238000010030 laminating Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000005452 bending Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/301—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Abstract
【課題】抵抗値を小さくしつつ、インダクタンスを確保すること。【解決手段】インダクタは、複数の誘電体層が所定の方向に積層されることにより形成された積層基板であって、所定の方向における端面である第1面を有する第1層と、積層基板の内部にある第2面とを有する第2層とを備える積層基板の第1面に渦巻状に形成された第1配線と、第2面に渦巻状に形成された第2配線と、を備え、第2配線の幅が第1配線の幅よりも狭く、第1配線と第2配線とが電気的に並列に接続され、第1配線のインダクタンスと第2配線のインダクタンスとが略等しく、かつ、第1配線及び第2配線を所定の方向において第1面に投影した場合、第2配線の投影像全体が第1配線の投影像に含まれる。【選択図】図1
Description
本発明は、インダクタ及び電力増幅モジュールに関する。
携帯端末は、送信信号の電力を増幅する電力増幅器と、電力増幅器への電源電圧供給経路に設けられるインダクタとを有する電力増幅モジュールを備えていることが多い。インダクタは、電源電圧を電力増幅器に効率的に伝達するとともに、電力増幅器の出力が電源へ漏れることを抑制する。このため、インダクタは、抵抗値が小さく、インダクタンスが大きいことが好ましい。例えば、特許文献1には、複数の導体層を備えかつ該導体層のうちの一以上の層にインダクタ機能を有する導体を設けた多層基板であって、前記インダクタ機能を有する導体の少なくとも一部の導体厚を、当該基板内の絶縁基材上に形成した、当該インダクタ機能を有する導体以外の導体より厚くした電力増幅モジュールが開示されている。
しかし、特許文献1に開示されている電力増幅モジュールは、インダクタ機能を有する導体部の損失を低減することができるものの、インダクタのインダクタンスを十分に確保することができないことがある。
本発明はこのような事情に鑑みてなされたものであり、抵抗値を小さくしつつ、インダクタンスを確保することができるインダクタ及び電力増幅モジュールを提供することを目的とする。
本発明の一側面に係るインダクタは、複数の誘電体層が所定の方向に積層されることにより形成された積層基板であって、所定の方向における端面である第1面を有する第1層と、積層基板の内部にある第2面とを有する第2層とを備える積層基板と、第1面に渦巻状に形成された第1配線と、第2面に渦巻状に形成された第2配線と、を備え、第2配線の幅が第1配線の幅よりも狭く、第1配線と第2配線とが電気的に並列に接続され、かつ、第1配線及び第2配線を所定の方向において第1面に投影した場合、第2配線の投影像全体が第1配線の投影像に含まれる。
本発明の一側面に係る電力増幅モジュールは、入力信号を増幅して出力する電力増幅器と、一端に電源が供給され、他端が電力増幅器の出力端子に接続されるインダクタと、を備え、インダクタは、複数の誘電体層が所定の方向に積層されることにより形成された積層基板であって、所定の方向における端面である第1面を有する第1層の積層基板の内部にある第2面とを有する第2層とを備える積層基板と、第1面に渦巻状に形成された第1配線と、第2面に渦巻状に形成された第2配線と、を備え、第2配線の幅が第1配線の幅よりも狭く、第1配線と第2配線とが電気的に並列に接続され、かつ、第1配線及び第2配線を所定の方向において第1面に投影した場合、第2配線の投影像全体が第1配線の投影像に含まれる。
本発明によれば、磁界強度、抵抗値及びサイズを小さくしつつ、インダクタンスを確保することができるインダクタ及び電力増幅モジュールを提供することが可能となる。
添付図面を参照して、本発明の好適な実施形態について説明する。なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。
[実施形態]
まず、図1から図3を参照しながら、本実施形態に係る電力増幅モジュール1aの構成について説明する。図1は、本実施形態に係る電力増幅モジュールが備える電力増幅器、インダクタ及び整合回路を示す図である。図2は、本実施形態に係るインダクタ、積層基板及び第3層を示す図であり、図1のA−A断面に相当する。図3は、本実施形態に係る第1配線及び第2配線をZ方向において第1面に投影した場合における影像を示す図である。
まず、図1から図3を参照しながら、本実施形態に係る電力増幅モジュール1aの構成について説明する。図1は、本実施形態に係る電力増幅モジュールが備える電力増幅器、インダクタ及び整合回路を示す図である。図2は、本実施形態に係るインダクタ、積層基板及び第3層を示す図であり、図1のA−A断面に相当する。図3は、本実施形態に係る第1配線及び第2配線をZ方向において第1面に投影した場合における影像を示す図である。
電力増幅モジュール1aは、図1に示すように、インダクタ10aと、電力増幅器40と、整合回路50とを備える。以下の説明では、図1に示したX軸、Y軸及びZ軸を使用する。図1から図3に示すように、X軸、Y軸及びZ軸は、互いに直交しており、三次元直交座標を形成している。
インダクタ10aは、一端が電源60に接続され、他端が電力増幅器40の出力端子及び整合回路50の入力端子に接続されている。インダクタ10aは、電源60が出力する直流の電源電圧を電力増幅器40に供給しつつ、電力増幅器40の出力が電源60へ漏れることを抑制する。
電力増幅器40は、例えば無線周波数(RF:Radio Frequency)の入力信号を増幅して増幅信号を出力する。電力増幅器40は、例えば、バイポーラトランジスタ、MOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)である。整合回路50は、電力増幅器40の出力インピーダンスと、出力端子70の入力インピーダンスとを整合させる。電源60は、電力増幅器40に直流の電源電圧を供給する。出力端子70は、整合回路50を通じて出力される増幅信号を電力増幅モジュール1aの外部に出力する。
インダクタ10aは、図2に示すように、積層基板2に形成された第1配線11a及び第2配線12aを備える。積層基板2は、複数の誘電体層が所定の方向、すなわちZ方向に積層されることにより形成されており、例えば、第1層4及び第2層6を有する。第1層4は、積層基板2の所定の方向における端面である第1面41を有する。第2層6は、積層基板2の内部にある第2面61を有する。第1面41及び第2面61は、XY平面と平行である。第1配線11aは、第1面41に渦巻状に形成されている平坦な配線である。第2配線12aは、第2面61に渦巻状に形成されている平坦な配線である。なお、渦巻状とは、旋回するにつれ渦の中心から遠ざかる(あるいは渦の中心に近づく)曲線であり、本実施形態では、複数の屈曲部を備える。
第2配線12bの幅は、第1配線11aの幅よりも狭い。第1配線11aと第2配線12bとは、ビア300a及びビア309a(図1参照)により電気的に並列に接続されおり、インダクタンスが製造誤差の範囲内で等しくなっている。ビア300a及びビア309aは、例えば、Z方向と平行な方向に延びている。また、図3に示すように、第1配線11a及び第2配線12aを所定の方向、すなわちZ方向において第1面41に投影した場合、図3に示した第2配線12aの投影像12m全体が第1配線11aの投影像11mに含まれる。
第1配線11aは、第1屈曲部101a,102a,103a,104a,105a,106a,107a,108aを備える。第1屈曲部101a,102a,103a,104a,105a,106a,107a,108aは、外周が曲線で構成されていてもよく、内周が製造誤差の範囲内で直角に屈曲していてもよい。ここで言う曲線は、例えば、円弧である。また、第1配線11aは、第1屈曲部101a,102a,103a,104a,105a,106a,107a,108aのうちの少なくとも一つを備えていてもよい。
第2配線12aは、第2屈曲部201a,202a,203a,204a,205a,206a,207a,208aを備える。第2屈曲部201a,202a,203a,204a,205a,206a,207a,208aは、外周が曲線で構成されていてもよく、内周が製造誤差の範囲内で直角に屈曲していてもよい。ここで言う曲線は、例えば、円弧である。また、第2配線12aは、第2屈曲部201a,202a,203a,204a,205a,206a,207a,208aのうちの少なくとも一つを備えていてもよい。
なお、図1では、インダクタ10aの一端(ビア300a側)が電源60と接続され、インダクタ10aの他端(ビア309a側)が電力増幅器40の出力端子と接続されているが、接続関係は逆でもよい。すなわち、インダクタ10aの一端(ビア300a側)が電力増幅器40の出力端子と接続され、インダクタ10aの他端(ビア309a側)が電源60と接続されてもよい。
次に、図4から図6を参照しながら、第2配線12aの幅が第1配線11aの幅よりも狭いことにより得られる効果について説明する。
図4は、比較例に係るインダクタを示す図である。図4に示すように、比較例に係るインダクタ1000aは、第1配線1100aと、第2配線1200aとを有する。第1配線1100aの幅と、第2配線1200aの幅と、本実施形態に係る第1配線11aの幅とは等しい。また、第1配線1100aと、第2配線1200aとは、Z方向において互いに全体が重なっている。
図5は、本実施形態に係るインダクタのインダクタンス及び比較例に係るインダクタのインダクタンスを示す図である。図5において、横軸は周波数(GHz)、縦軸はインダクタンス(nH)である。図5の破線D1は、第1配線1100a及び第2配線1200aを有するインダクタ1000aのインダクタのインダクタンスを表している。図5の実線S1は、第1配線11a及び第2配線12aを有するインダクタ10aのインダクタンスを表している。
図5に示すように、本実施形態に係るインダクタ10aは、比較例に係るインダクタ1000aよりも大きなインダクタンスを有する。なぜなら、複数の配線が電気的に並列に接続されることにより形成されているインダクタのインダクタンスは、各配線のインダクタンスが互いに等しいときに最大となり、一方で、所定の方向において第1配線11a及び第1面の表面の比誘電率が第1層及び第2層の比誘電率よりも小さいため、第2配線12aの幅が第1配線11aの幅よりも狭い時に、両者のインピーダンスが一致するからである。なお、第1配線11aの表面は、第1層及び第2層よりも比誘電率が小さい誘電体層で覆われていてもよい。
図6は、本実施形態に係るインダクタ、本実施形態に係るインダクタの第2配線を第1配線に対して図1に示した+Y方向に40μmずらしたインダクタ、比較例に係るインダクタ及び比較例に係るインダクタの第2配線を第1配線に対して図1に示した+Y方向に40μmずらしたインダクタのインダクタンスを示す図である。
図6において、横軸は周波数(GHz)、縦軸はインダクタンス(nH)である。図6の実線S2は、第1配線11aの幅を0.12mm、第2配線12aの幅を0.09mmとしたインダクタ10aのインダクタンスを示している。図6の破線D2は、第1配線11aの幅を0.12mm、第2配線12aの幅を0.09mmとし、第2配線12aを第1配線11aに対して+Y方向に40μmずらしたインダクタ10aのインダクタンスを示している。図6の実線S3は、第1配線の幅を0.12mm、第2配線の幅を0.12mmとしたインダクタのインダクタンスを示している。図6の破線D3は、第1配線の幅を0.12mm、第2配線の幅を0.12mmとし、第2配線を第1配線に対して+Y方向に40μmずらしたインダクタのインダクタンスを示している。
図6の実線S2及び破線D2に示すように、第1配線11aの幅が0.12mm、第2配線12aの幅が0.09mmである場合、第2配線12aを第1配線11aに対して+Y方向に40μmずらしても、全ての周波数において、インダクタ10aのインダクタンスの減少は、比較的小さい。一方、図6の実線S3及び破線D3に示すように、第1配線の幅が0.12mm、第2配線の幅が0.12mmである場合、第2配線を第1配線に対して+Y方向に40μmずらした場合、全ての周波数において、インダクタのインダクタンスの減少は、比較的大きい。
なぜなら、第1配線11aの幅が0.12mm、第2配線12aの幅が0.09mmである場合、第2配線12aが第1配線11aに対して多少ずれたとしても、第2配線12aの全体が第1配線11aと重なるからである。一方、第1配線の幅が0.12mm、第2配線の幅が0.12mmである場合、第2配線が第1配線に対して少しでもずれると、第1配線及び第2配線の一部が互いに重ならなくなるからである。加えて、重ならない箇所が発生すると、基板の上下での相互インダクタンスが減少する。
次に、図7を参照しながら、他の実施形態に係るインダクタの一例について説明する。図7は、他の実施形態に係るインダクタの一例を示す図である。また、上述した事項と重複する事項については説明を省略する。
インダクタ10bは、積層基板に形成された第1配線11b及び第2配線12bを備える。第1配線11bは、第1面に渦巻状に形成されている平坦な配線である。第2配線12bは、第2面に渦巻状に形成されている平坦な配線である。第1配線11bは、第1屈曲部101b,102b,103b,104b,105b,106b,107b,108bを備える。第2配線12bは、第2屈曲部201b,202b,203b,204b,205b,206b,207b,208bを備える。
また、インダクタ10bは、ビア300b,301b,302b,303b,304b,305b,306b,307b,308b,309bを備える。ビア300b及びビア309bは、第1配線11bと第2配線12bとを並列に接続している。ビア302bは、第1屈曲部102bと第2屈曲部202bとを電気的に接続している。同様に、ビア303bは、第1屈曲部103bと第2屈曲部203bとを電気的に接続している。また、ビア304bは、第1屈曲部104bと第2屈曲部204bとを電気的に接続している。ビア305bは、第1屈曲部105bと第2屈曲部205bとを電気的に接続している。ビア306bは、第1屈曲部106bと第2屈曲部206bとを電気的に接続している。ビア307bは、第1屈曲部107bと第2屈曲部207bとを電気的に接続している。ビア308bは、第1屈曲部108bと第2屈曲部208bとを電気的に接続している。
これにより、ビア301b,302b,303b,304b,305b,306b,307b,308bを介して適宜電荷が移動し、分散するため、第1屈曲部101b,102b,103b,104b,105b,106b,107b,108b及び第2屈曲部201b,202b,203b,204b,205b,206b,207b,208bへの電界集中が抑制される。また、電界強度と磁界強度は、比例する。したがって、ビア301b,302b,303b,304b,305b,306b,307b,308bは、第1屈曲部101b,102b,103b,104b,105b,106b,107b,108b及び第2屈曲部201b,202b,203b,204b,205b,206b,207b,208bで発生する磁界を抑制し、当該磁界が周囲の電子部品に悪影響を与えることを抑制することができる。
また、第1屈曲部102b、第2屈曲部202b及びビア302bは、所定の方向、すなわちZ方向において第1面に投影した場合に投影像が重なるように配置されていてもよい。同様に、第1屈曲部102b、第2屈曲部202b及びビア302bは、所定の方向、すなわちZ方向において第1面に投影した場合に投影像が重なるように配置されていてもよい。第1屈曲部103b、第2屈曲部203b及びビア303bは、所定の方向、すなわちZ方向において第1面に投影した場合に投影像が重なるように配置されていてもよい。第1屈曲部104b、第2屈曲部204b及びビア304bは、所定の方向、すなわちZ方向において第1面に投影した場合に投影像が重なるように配置されていてもよい。
第1屈曲部105b、第2屈曲部205b及びビア305bは、所定の方向、すなわちZ方向において第1面に投影した場合に投影像が重なるように配置されていてもよい。第1屈曲部106b、第2屈曲部206b及びビア306bは、所定の方向、すなわちZ方向において第1面に投影した場合に投影像が重なるように配置されていてもよい。第1屈曲部107b、第2屈曲部207b及びビア307bは、所定の方向、すなわちZ方向において第1面に投影した場合に投影像が重なるように配置されていてもよい。第1屈曲部108b、第2屈曲部208b及びビア308bは、所定の方向、すなわちZ方向において第1面に投影した場合に投影像が重なるように配置されていてもよい。
なお、図7では、インダクタ10bの屈曲部にビアが設けられているが、ビアの構成はこれに限られない。例えば図8に示すように、インダクタ10cの屈曲部以外の場所にビア310が設けられてもよい。図8に示すように、インダクタ10cの屈曲部以外の場所にもビア310を設けることにより、インダクタのインダクタンス値を下げずに、インダクタが備える寄生抵抗成分を低減することが可能となる。したがって、寄生抵抗成分を減らすことで、寄生抵抗によるRF信号の損失を低減することが可能となる。なお、ビアの構成は、図7や図8に示した例に限られない。製造上の制約が無い限り多数のビアを設けることにより、寄生抵抗成分の削減効果を高めることができる。
次に、図9から図15を参照しながら、本実施形態に係るインダクタについて説明する。
図9は、第1屈曲部と第2屈曲部とがビアで接続されておらず、第1屈曲部及び第2屈曲部の外周及び内周が略直角に屈曲しているインダクタの磁界強度分布の一例を示す図である。図10は、第1屈曲部と第2屈曲部とがビアで接続されておらず、第1屈曲部及び第2屈曲部の外周及び内周が曲線で構成されているインダクタの磁界強度分布の一例を示す図である。図11は、第1屈曲部と第2屈曲部とがビアで接続されており、第1屈曲部及び第2屈曲部の外周及び内周が曲線で構成されているインダクタの磁界強度分布の一例を示す図である。図12は、第1屈曲部と第2屈曲部とがビアで接続されておらず、第1屈曲部及び第2屈曲部の外周が曲線で構成されており、内周が略直角に屈曲しているインダクタの磁界強度分布の一例を示す図である。図13は、第1屈曲部と第2屈曲部とがビアで接続されており、第1屈曲部及び第2屈曲部の外周が曲線で構成されており、内周が略直角に屈曲しているインダクタの磁界強度分布の一例を示す図である。図14は、図9、図10、図11及び図13に示したインダクタのQ値のシミュレーション結果を示す図である。図15は、図9、図10、図11及び図13に示したインダクタのインダクタンスのシミュレーション結果を示す図である。
図9に示したインダクタは、電気的に並列に接続された第1配線と第2配線とを備えるため、抵抗値が比較的小さくなり、図14の曲線C1で表されるように、Q値が比較的大きくなるため、電源が供給する電力を電力増幅器に効率的に伝達することができる。加えて、DC抵抗を小さくすることにより、電力増幅器に供給する電圧の電圧降下を下げるため、電力増幅器の効率向上が可能となる。さらに、インダクタンスを並列に接続しているにも関わらず、一定のインダクタンス値を得ることができるため、RF信号を電源に回り込むことを防ぐことができる。
また、図9に示したインダクタは、図15の曲線C10で表されるように、インダクタンスが比較的大きくなる。これは、図9に示したインダクタの屈曲部の外周および内周が略直角に屈曲しているからである。
さらに、図9に示したインダクタは、図9に示すように、磁界強度が比較的小さくなる。図9に示したインダクタは、磁界強度を比較的小さくすることにより、周囲の電子部品に与える影響を低減することができる。
図10に示したインダクタは、電気的に並列に接続された第1配線と第2配線とを備えるため、抵抗値が比較的小さくなり、図14の曲線C2で表されるように、Q値が比較的大きくなるため、電源が供給する電力を電力増幅器に効率的に伝達することができる。
また、図10に示したインダクタは、図15の曲線C20で表されるように、インダクタンスが比較的大きくなる。これは、図10に示したインダクタの屈曲部の外周が曲線でかつ内周が略直角で構成されているからである。
さらに、図10に示したインダクタは、図10に示すように、磁界強度が全体的に図9に示したインダクタよりも小さくなる。また、この傾向は、特に屈曲部の外周の近傍で顕著である。このため、図10に示したインダクタは、図9に示すインダクタよりも更に磁界強度を小さくすることにより、周囲の電子部品に与える影響をより低減することができる。
図11に示したインダクタは、電気的に並列に接続された第1配線と第2配線とを備えるため、抵抗値が比較的小さくなり、図14の曲線C3で表されるように、Q値が比較的大きくなるため、電源が供給する電力を電力増幅器に効率的に伝達することができる。
また、図11に示したインダクタは、図15の曲線C30で表されるように、インダクタンスが比較的小さくなる。これは、図11に示したインダクタの屈曲部の外周が曲線で構成されているからである。
さらに、図11に示したインダクタは、図11に示すように、磁界強度が全体的に図10に示したインダクタよりも小さくなる。また、この傾向は、特に屈曲部の外周の近傍で顕著である。これらは、図11に示したインダクタの屈曲部がビアにより電気的に接続されているからである。このため、図11に示したインダクタは、図10に示すインダクタよりも更に磁界強度を小さくすることにより、周囲の電子部品に与える影響をより低減することができる。なお、互いに接続されている屈曲部及びビアを積層基板の端面に投影すると、投影像が互いに重なる。
図12に示したインダクタは、図12に示すように、磁界強度が全体的に図11に示したインダクタよりも小さくなる。また、この傾向は、特に屈曲部の外周の近傍で顕著である。これは、図12に示したインダクタの屈曲部は、図11に示すインダクタよりも更に磁界強度を小さくすることにより、周囲の電子部品に与える影響をより低減することができる。
図13に示したインダクタは、電気的に並列に接続された第1配線と第2配線とを備えるため、抵抗値が比較的小さくなり、図14の曲線C4で表されるように、Q値が比較的大きくなるため、電源が供給する電力を電力増幅器に効率的に伝達することができる。
また、図13に示したインダクタは、図15の曲線C40で表されるように、インダクタンスが比較的大きくなる。これは、図13に示したインダクタの屈曲部の外周が曲線で構成されており、内周が略直角に屈曲しているからである。
さらに、図13に示したインダクタは、図13に示すように、磁界強度が比較的小さくなる。また、この傾向は、特に屈曲部の外周の近傍で顕著である。これらは、図13に示したインダクタの屈曲部がビアにより電気的に接続されているからである。このため、図13に示したインダクタは、磁界強度を小さくすることにより、周囲の電子部品に与える影響をより低減することができる。なお、互いに接続されている屈曲部及びビアを積層基板の端面に投影すると、投影像が互いに重なる。
なお、本実施形態に係るインダクタは、図1又は図7に示したものに限定されない。図16は、本実施形態に係るインダクタの一例を示す図である。例えば、本実施形態に係るインダクタ10dは、図16に示すように、互いに電気的に並列に接続された第1配線11d及び第2配線12dと、互いに電気的に並列に接続された第3配線13d及び第4配線14dとを備えていてもよい。第1配線11d及び第2配線12dが並列に接続されたインダクタと、第3配線13d及び第4配線14dとが並列に接続されたインダクタとは、直列に接続されていてもよい。
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
1a,1b…電力増幅モジュール、2…積層基板、4…第1層、6…第2層、10a,10b,10c,10d…インダクタ、11a,11b,11d…第1配線、12a,12b,12d…第2配線、13d…第3配線、14d…第4配線、101a,101b,102a,102b,103a,103b,104a,104b,105a,105b,106a,106b,107a,107b,108a,108b…第1屈曲部、201a,201b,202a,202b,203a,203b,204a,204b,205a,205b,206a,206b,207a,207b,208a,208b…第2屈曲部、300a,300b,301a,301b,302b,303b,304b,305b,306b,307b,308b,309a,309b…ビア、40…電力増幅器、50…整合回路、60…電源、70…出力端子
Claims (8)
- 複数の誘電体層が所定の方向に積層されることにより形成された積層基板であって、前記所定の方向における端面である第1面を有する第1層と、前記積層基板の内部にある第2面とを有する第2層とを備える積層基板の前記第1面に渦巻状に形成された第1配線と、
前記第2面に渦巻状に形成された第2配線と、
を備え、
前記第2配線の幅が前記第1配線の幅よりも狭く、前記第1配線と前記第2配線とが電気的に並列に接続され、前記第1配線及び前記第2配線を前記所定の方向において前記第1面に投影した場合、前記第2配線の投影像全体が前記第1配線の投影像に含まれるインダクタ。 - 前記第1配線のインダクタタンスと前記第2配線のインダクタンスとが略等しいことを特徴とする請求項1に記載のインダクタ。
- 前記第1配線は、外周が曲線で構成されている少なくとも一つの第1屈曲部を備え、
前記第2配線は、外周が曲線で構成されている少なくとも一つの第2屈曲部を備える請求項1又は2に記載のインダクタ。 - 前記第1屈曲部の内周は、略直角に屈曲し、
前記第2屈曲部の内周は、略直角に屈曲している請求項3に記載のインダクタ。 - 前記第1配線と前記第2配線とを電気的に接続するビアを更に備え、
前記第1屈曲部、前記第2屈曲部及び前記ビアは、前記所定の方向において前記第1面に投影した場合に投影像が重なるように配置されている請求項3又は4に記載のインダクタ。 - 前記所定の方向において前記第1面及び前記第1配線の上に積層され、前記複数の誘電体層よりも比誘電率が小さい第3層を更に備える請求項1から5のいずれか一項に記載のインダクタ。
- 入力信号を増幅して出力する電力増幅器と、
一端に電源が供給され、他端が前記電力増幅器の出力端子に接続されるインダクタと、
を備え、
前記インダクタは、
複数の誘電体層が所定の方向に積層されることにより形成された積層基板であって、前記所定の方向における端面である第1面を有する第1層と、前記積層基板の内部にある第2面とを有する第2層とを備える積層基板の前記第1面に渦巻状に形成された第1配線と、
前記第2面に渦巻状に形成された第2配線と、
を備え、
前記第2配線の幅が前記第1配線の幅よりも狭く、前記第1配線と前記第2配線とが電気的に並列に接続され、前記第1配線及び前記第2配線を前記所定の方向において前記第1面に投影した場合、前記第2配線の投影像全体が前記第1配線の投影像に含まれる電力増幅モジュール。 - 前記第1配線のインダクタンスと前記第2配線のインダクタンスとが等しいことを特徴とする請求項7に記載の電力増幅モジュール。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017130387A JP2019016618A (ja) | 2017-07-03 | 2017-07-03 | インダクタ及び電力増幅モジュール |
CN201821036268.0U CN208570298U (zh) | 2017-07-03 | 2018-07-02 | 电感器以及功率放大模块 |
US16/026,469 US10438731B2 (en) | 2017-07-03 | 2018-07-03 | Inductor and power amplifier module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017130387A JP2019016618A (ja) | 2017-07-03 | 2017-07-03 | インダクタ及び電力増幅モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019016618A true JP2019016618A (ja) | 2019-01-31 |
Family
ID=64738258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017130387A Pending JP2019016618A (ja) | 2017-07-03 | 2017-07-03 | インダクタ及び電力増幅モジュール |
Country Status (3)
Country | Link |
---|---|
US (1) | US10438731B2 (ja) |
JP (1) | JP2019016618A (ja) |
CN (1) | CN208570298U (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021131478A1 (ja) * | 2019-12-25 | 2021-07-01 | 株式会社村田製作所 | 多端子チップインダクタ |
JP2023011909A (ja) * | 2019-02-15 | 2023-01-24 | 株式会社村田製作所 | インダクタ部品 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267512A (ja) | 2000-03-23 | 2001-09-28 | Matsushita Electric Ind Co Ltd | スパイラルインダクタ |
US6613606B1 (en) * | 2001-09-17 | 2003-09-02 | Magic Corporation | Structure of high performance combo chip and processing method |
JP2005210044A (ja) | 2003-12-26 | 2005-08-04 | Tdk Corp | インダクタ素子内蔵基板およびパワーアンプモジュール |
JP2006173145A (ja) | 2004-12-10 | 2006-06-29 | Sharp Corp | インダクタ、共振回路、半導体集積回路、発振器、通信装置 |
JP4020159B2 (ja) * | 2005-04-18 | 2007-12-12 | 株式会社村田製作所 | 高周波モジュール |
WO2007131967A1 (en) * | 2006-05-15 | 2007-11-22 | Koninklijke Philips Electronics N.V. | Integrated low-loss capacitor-arrray structure |
-
2017
- 2017-07-03 JP JP2017130387A patent/JP2019016618A/ja active Pending
-
2018
- 2018-07-02 CN CN201821036268.0U patent/CN208570298U/zh active Active
- 2018-07-03 US US16/026,469 patent/US10438731B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023011909A (ja) * | 2019-02-15 | 2023-01-24 | 株式会社村田製作所 | インダクタ部品 |
WO2021131478A1 (ja) * | 2019-12-25 | 2021-07-01 | 株式会社村田製作所 | 多端子チップインダクタ |
JP6908214B1 (ja) * | 2019-12-25 | 2021-07-21 | 株式会社村田製作所 | 多端子チップインダクタ |
Also Published As
Publication number | Publication date |
---|---|
CN208570298U (zh) | 2019-03-01 |
US20190006075A1 (en) | 2019-01-03 |
US10438731B2 (en) | 2019-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6070895B2 (ja) | 積層型コイル素子、アンテナモジュール、および、無線通信モジュール | |
TWI402866B (zh) | 懸吊式電感元件 | |
US20110043316A1 (en) | Overlapping compact multiple transformers | |
JP4591559B2 (ja) | 平衡不平衡変換器及び増幅回路モジュール | |
US9812244B2 (en) | Multilayer inductor device | |
JP2007243208A (ja) | バラン変成器 | |
JP6447786B2 (ja) | 多層基板 | |
US11705875B2 (en) | Power amplifier module | |
JP2012169410A (ja) | コイル部品 | |
JP2019016618A (ja) | インダクタ及び電力増幅モジュール | |
KR101141471B1 (ko) | 트랜스포머 | |
US8525614B2 (en) | Coupler | |
JPWO2014155873A1 (ja) | 積層型コイル部品および整合回路 | |
JP2016158076A (ja) | 方向性結合器および無線通信装置 | |
JP2010212795A (ja) | 増幅器及び無線機 | |
US20210242561A1 (en) | Coupler module | |
US11848290B2 (en) | Semiconductor structure | |
US11196394B2 (en) | Power amplifier module | |
JP6935851B2 (ja) | 電力変換回路モジュール | |
JP2023012314A (ja) | バラン | |
JP2004266673A (ja) | 高周波電力増幅器 | |
US10009011B1 (en) | Impedance matching circuit of power amplifier | |
JP6613857B2 (ja) | Dc‐dcコンバータモジュール | |
JP2016139922A (ja) | 高周波半導体増幅器 | |
JP2020167271A (ja) | トランス、及び電力変換装置 |