JP6935851B2

JP6935851B2 - 電力変換回路モジュール

Info

Publication number: JP6935851B2
Application number: JP2020538021A
Authority: JP
Inventors: 三木　修; 修三木; 達也細谷
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2018-08-20
Filing date: 2019-03-04
Publication date: 2021-09-15
Anticipated expiration: 2039-03-04
Also published as: WO2020039625A1; US11611278B2; JPWO2020039625A1; US20210111626A1

Description

本発明は、電力変換用のスイッチング素子を備えた電力変換回路モジュールに関する。

現在、電源回路を備えた各種の電子機器が多く利用されている。このような電子機器では、電源回路が発生するノイズが、電子機器の他の電子部品や電子機器の外部に与える影響を抑制することが望まれている。

例えば、特許文献１には、電波対策パターンを考えた多層プリント板が記載されている。特許文献１に記載の多層プリント板では、高周波ノイズを発生する部品に接続する電源層およびグランド層を、他の電子部品の電源層およびグランド層から独立分離している。

特開平７−４５９６２号公報

電子機器の小型化等に伴って、電力変換回路モジュールの小型化が必要となる。そして、電力変換回路モジュールを小型化するためには、電力変換用のスイッチング素子と電力配線路パターンとが近接してしまう。この場合、スイッチング素子が発生するスイッチングノイズが電力配線路パターンに重畳し、電源電圧の乱れを生じてしまう。

しかしながら、特許文献１の構成を含む従来の構成では、このようなスイッチングノイズの電力配線路パターンへの重畳による電源電圧の乱れを抑制することができなかった。

したがって、本発明の目的は、スイッチングノイズの電力配線路パターンへの重畳による電源電圧の乱れを抑制できる小型の電力変換回路モジュールを提供することにある。

本発明の電力変換回路モジュールは、電力変換用のスイッチング素子、電力変換用のインダクタと、入力電流を平滑する入力平滑コンデンサおよびスイッチング電流を平滑する出力平滑コンデンサと、スイッチング素子を制御する制御ＩＣと、スイッチング素子および制御ＩＣが実装される第１主面、および、第１主面とは異なり、対向する第２主面を有する回路基板と、を備える。

回路基板は、スイッチング素子とインダクタと入力平滑コンデンサと出力平滑コンデンサとを電気的に接続して、電力変換回路の電流経路を形成する電力配線路パターンと、制御ＩＣやスイッチング素子の制御端子を電気的に接続する制御配線路パターンと、を備える。

電力配線路パターンは、グランドパターンも含めて、制御配線路パターンと区分して設けられている。電力配線路パターンは、第１主面に形成された電力配線往路導体パターンと第２主面に形成された電力配線復路導体パターンとを有する。電力配線往路導体パターンと電力配線復路導体パターンとは、回路基板の平面視において、平行、且つ、重なる対向電力配線構造を形成する。回路基板は、電力配線往路導体パターンと電力配線復路導体パターンの間に誘電体を備える。電力配線往路導体パターンと電力配線復路導体パターンと誘電体とは、入力平滑コンデンサまたは出力平滑コンデンサと、電気的に並列となる等価的なキャパシタを形成し、電力配線往路導体パターンと電力配線復路導体パターンのそれぞれに流れる電流によって発生する磁束を打ち消す。

この構成では、電力配線路パターンと制御配線路パターンとのグランドパターンによる電磁界結合が抑制される。また、この構成では、電力配線往路導体パターンと電力配線復路導体パターンと電力配線往路導体パターンに流れる電流によって発生する磁界と復路導体パターンに流れる電流によって発生する磁界とが逆相になり、コモンモードノイズとなる高周波のスイッチングノイズは打ち消される。

この発明によれば、モジュールの小型化を実現しながら、スイッチングノイズの電力配線路パターンへの重畳による電源電圧の乱れを抑制できる。

図１は本発明の第１の実施形態に係る電力変換回路モジュール１０の等価回路図である。図２は電力変換回路モジュール１０の構成を示す平面図である。図３（Ａ）は、電力変換回路モジュール１０の回路基板１００の第１主面１００Ｓの導体パターンを示す平面図であり、図３（Ｂ）は、当該回路基板１００の第２主面１００Ｒの導体パターンを示す平面図である。図４は電力変換回路モジュール１０の回路基板１００の断面図である。図５（Ａ）、図５（Ｂ）は、導体パターンの厚み方向の迂回形状を示す部分断面図であり、図５（Ｃ）は、ジャンパーチップを用いた厚み方向の迂回形状を示す部分断面図である。図６（Ａ）は、スイッチング波形を示し、図６（Ｂ）は、本願構成での出力電圧の波形を示し、図６（Ｃ）は、従来の比較構成（本願構成を用いない構成）での出力電圧の波形を示す。図７は本願構成の適用可能回路の等価回路図である。図８は本願構成の適用可能回路の等価回路図である。図９は本願構成の適用可能回路の等価回路図である。

本発明の実施形態に係る電源モジュールについて、図を参照して説明する。図１は、本発明の第１の実施形態に係る電力変換回路モジュール１０の等価回路図である。図２は、電力変換回路モジュール１０の構成を示す平面図である。図３（Ａ）は、電力変換回路モジュール１０の回路基板１００の第１主面１００Ｓの導体パターンを示す平面図であり、図３（Ｂ）は、当該回路基板１００の第２主面１００Ｒの導体パターンを示す平面図である。図４は、電力変換回路モジュール１０の回路基板１００の断面図である。図５（Ａ）、図５（Ｂ）は、導体パターンの厚み方向の迂回形状を示す部分断面図であり、図５（Ｃ）は、ジャンパーチップを用いた厚み方向の迂回形状を示す部分断面図である。

まず、本実施形態に係る電力変換回路モジュール１０の特徴の説明を分かり易くにするために、図１を用いて、回路構成について説明する。

図１に示すように、電力変換回路モジュール１０は、制御ＩＣ２０、スイッチング素子３１、スイッチング素子３２、インダクタ４０、コンデンサ５０、コンデンサ６０、外部電圧の入力端子ＰＩＮ、および、出力端子ＰＯＵＴを備える。また、実質的には、電力変換回路モジュール１０は、出力端子ＰＯＵＴに対しては、グランド電位に接続されるグランド側出力端子ＰＯＵＴＧを備える。スイッチング素子３１、およびスイッチング素子３２が、本発明の「電力変換用のスイッチング素子」である。インダクタ４０が、本発明の「電力変換用のインダクタ」である。コンデンサ５０が、本発明の「出力平滑コンデンサ」であり、コンデンサ６０が、本発明の「入力平滑コンデンサ」である。

スイッチング素子３１およびスイッチング素子３２は、電源用の半導体スイッチであり、例えば、ＦＥＴである。

入力端子ＰＩＮと、制御ＩＣ２０およびスイッチング素子３１のドレインとは、電力配線路パターンＴＬＰ１を介して接続されている。なお、入力端子ＰＩＮには、外部の直流電源９０が接続されている。また、電力配線路パターンＴＬＰ１における入力端子ＰＩＮと制御ＩＣ２０への接続点との間の所定点は、コンデンサ６０を介して、グランド（基準電位）に接続されている。コンデンサ６０は、外部の直流電源９０からの入力電流を平滑にする。

制御ＩＣ２０とスイッチング素子３１のゲート（制御端子）とは、制御配線路パターンＴＬＣ１を介して接続されている。制御ＩＣ２０とスイッチング素子３２のゲート（制御端子）とは、制御配線路パターンＴＬＣ２を介して接続されている。

制御ＩＣ２０は、グランド接続用ラインを介してグランドに接続されている。

スイッチング素子３１のソースとスイッチング素子３２のドレインとは、電力配線路パターンＴＬＰ３を介して接続されている。この電力配線路パターンＴＬＰ３は、制御ＩＣ２０にも接続されている。

スイッチング素子３２のソースは、電力配線路パターンＴＬＰ２を介して、グランドに接続されている。

インダクタ４０の一方端は、電力配線路パターンＴＬＰ３に接続されている。インダクタ４０の他方端は、電力配線路パターンＴＬＰ４を介して、出力端子ＰＯＵＴに接続されている。

電力配線路パターンＴＬＰ４の所定点は、コンデンサ５０を介して、グランド（基準電位）に接続されている。コンデンサ５０は、スイッチング電流を平滑にする。

電力配線路パターンＴＬＰ４の所定点は、フィードバック用の配線路パターン（出力電圧のセンシング用の配線路パターン）ＴＬＦＢを介して、制御ＩＣ２０に接続されている。

また、グランド側出力端子ＰＯＵＴＧは、電力配線路パターンＴＬＰＢを介して、制御ＩＣ２０のグランドに接続する配線路パターンＴＬＦＢに接続されている。

この構成によって、制御ＩＣ２０は、スイッチング素子３１およびスイッチング素子３２のＯＮ／ＯＦＦを制御する。これにより、出力端子ＰＯＵＴに生じる直流電圧（出力電圧）が決定されている。この際、制御ＩＣ２０は、フィードバック用の配線路パターンＴＬＦＢを介して、この出力電圧または出力電流を取得、検出することで、スイッチング素子３１およびスイッチング素子３２に対する制御を調整する。これにより、出力電圧は略一定値に制御される。

このような回路構成からなる電力変換回路モジュール１０は、図２、図３（Ａ）、図３（Ｂ）、図４、図５に示すような構造によって実現される。

図２に示すように、電力変換回路モジュール１０は、回路基板１００、制御ＩＣ２０、スイッチング素子３１、スイッチング素子３２、インダクタ４０、コンデンサ５０１、コンデンサ５０２、コンデンサ６０、および、ジャンパーチップ３００を備える。コンデンサ５０１とコンデンサ５０２とは、図１に示すコンデンサ５０を構成する。

（回路基板１００の構成）
図３（Ａ）、図３（Ｂ）に示すように、回路基板１００は、第１主面１００Ｓおよび第２主面１００Ｒを有する平板である。回路基板１００は、誘電体を主体として形成されており、回路基板１００の第１主面１００Ｓおよび第２主面１００Ｒには、後述する各種の導体パターンが形成されている。また、回路基板１００には、第１主面１００Ｓの導体パターンと、第２主面１００Ｒの導体パターンとを接続する複数のビア導体が形成されている。なお、本実施形態に示す回路基板１００は、第１主面１００Ｓを表面とし、第２主面１００Ｒを裏面とする構造である。しかしながら、回路基板１００は、導体パターンが形成された複数の誘電体層を積層してなる基板によって実現することも可能である。なお、誘電体は、ガラスコンポジット基板、または、ガラスエポキシ基板を構成するガラス繊維にエポキシ樹脂を含浸した絶縁体の板によって形成されている。もしくは、誘電体は、樹脂基板を構成するポリイミドまたはポリエステルの樹脂を用いた絶縁体の板によって形成されている。

（第１主面１００Ｓの導体パターン）
図３（Ａ）に示すように、第１主面１００Ｓには、複数の導体パターン１０１−１０９、１１１−１１４が形成されている。以下に説明する各導体パターンの一方端および他方端は、それぞれの導体パターンの延びる方向における一方端および他方端を意味する。したがって、特に説明を行わない限り、一方端は、延びる方向の一方端であり、他方端は、延びる方向の他方端である。

導体パターン１０１は、第１部分１０１１、および、第２部分１０１２を備える。導体パターン１０１は、回路基板１００のＸ方向の一方端辺ＥＸ１およびＹ方向の一方端辺ＥＹ１との交わる角部に近い領域に形成されている。第１部分１０１１は、Ｘ方向に延びる形状であり、一方端辺ＥＹ１の近傍に形成されている。第２部分１０１２は、Ｙ方向に延びる形状であり、一方端辺ＥＸ１の近傍に形成されている。導体パターン１０１は、後述の他の導体パターンと比較して、大部分が幅広に形成されている。導体パターン１０１によって、電力配線路パターンＴＬＰ１が実現される。

導体パターン１０２は、導体パターン１０１のＹ方向における一方端辺ＥＹ１と反対側の端部付近に形成されている。導体パターン１０２は、Ｘ方向に延びる形状である。

導体パターン１０３は、Ｙ方向に延びる形状であり、一方端が導体パターン１０２に接続している。導体パターン１０３は、Ｙ方向において、導体パターン１０２に対して、他方端辺ＥＹ２側に延びる形状である。導体パターン１０２と導体パターン１０３とによって、電力配線路パターンＴＬＰ３が形成される。

導体パターン１０４は、Ｙ方向に延びる形状である。導体パターン１０４の一方端は、導体パターン１０３の他方端に対して所定の距離で離間している。導体パターン１０４の他方端は、回路基板１００のＹ方向の他方端辺ＥＹ２の近傍に達している。Ｘ方向において、導体パターン１０４の位置と導体パターン１０３の位置とは略同じである。導体パターン１０４によって、電力配線路パターンＴＬＰ４が実現される。

導体パターン１０５は、第１部分１０５１、第２部分１０５２、および、第３部分１０５３を備える。第１部分１０５１および第２部分１０５２は、Ｙ方向に延びる形状であり、第３部分１０５３は、Ｘ方向に延びる形状である。第１部分１０５１は、回路基板１００におけるＸ方向の他方端辺ＥＸ２の近傍に形成されており、当該他方端辺ＥＸ２に沿って形成されている。第２部分１０５２は、第１部分１０５１に対して回路基板１００のＸ方向の中央側に、第１部分１０５１から離間して配置されている。第２部分１０５２の一方端は、Ｙ方向の一方端辺ＥＹ１の近傍に配置され、他方端は、Ｙ方向における導体パターン１０２と略同じ位置に配置されている。第３部分１０５３は、第１部分１０５１の一方端と、第２部分１０５２の一方端とを接続している。第１部分１０５１の幅は、第２部分１０５２の幅よりも広い。導体パターン１０５によって、グランド用の導体パターンが実現される。また、導体パターン１０５における第２部分１０５２の他方端付近の部分によって、電力配線路パターンＴＬＰ２が実現される。

導体パターン１０６は、回路基板１００におけるＹ方向の他方端辺ＥＹ２の近傍に形成されており、平面視で矩形である。導体パターン１０６は、Ｘ方向において、導体パターン１０４に対して所定の間隔で離間している。導体パターン１０６によって、グランド側出力端子ＰＯＵＴＧの一部が実現される。

導体パターン１０７は、第１部分１０７１、および、第２部分１０７２を備える。第１部分１０７１は、Ｘ方向に延びる形状である。第２部分１０７２は、Ｙ方向に延びる形状である。第１部分１０７１の一方端は、導体パターン１０４に接続されている。具体的には、第１部分１０７１が導体パターン１０４に接続する位置は、導体パターン１０４の他方端（他方端辺ＥＹ２側の端部）に近い位置である。第１部分１０７１の他方端は、導体パターン１０５の第１部分１０５１に近接する位置に達している。第１部分１０７１の他方端は、第２部分１０７２の一方端に接続されている。第２部分１０７２の他方端は、Ｙ方向において、導体パターン１０５の第２部分１０５２の途中位置まで達している。導体パターン１０７によって、フィードバック用の配線路パターンＴＬＦＢの一部が形成される。

導体パターン１０７の第２部分１０７２と、導体パターン１０４との間には、後述する導体パターン１０９、および、電子部品の実装用の領域が配置されている。すなわち、導体パターン１０７の第２部分１０７２と導体パターン１０４とは、Ｘ方向において、所定距離をおいて離間している。この距離は、例えば、導体パターン１０７の第２部分１０７２の幅または導体パターン１０４の幅の約２倍以上あると好ましい。

導体パターン１０８は、Ｘ方向に延びる形状である。導体パターン１０８は、導体パターン１０７の第２部分１０７２の他方端に対して、導体パターン１０５の第２部分１０５２を基準に反対側に配置されている。導体パターン１０８によって、フィードバック用の配線路パターンＴＬＦＢの一部が形成される。すなわち、フィードバック用の配線路パターンＴＬＦＢは、導体パターン１０７の第２部分１０７２と導体パターン１０８との間に分断部を有する。

導体パターン１０９は、矩形である。導体パターン１０９は、導体パターン１０４、導体パターン１０７の第１部分１０７１、および、第２部分１０７２によって囲まれる領域内に形成されている。導体パターン１０９によって、出力用のコンデンサ５０に対するグランド用の導体パターンが実現される。

導体パターン１１１は、Ｘ方向に延びる形状である。導体パターン１１１は、導体パターン１０１と導体パターン１０５の第２部分１０５２とによって囲まれる領域に形成されている。導体パターン１１１は、Ｙ方向において、導体パターン１０８と略同じ位置に形成されている。導体パターン１１１によって、制御配線路パターンＴＬＣ１の一部が実現される。

導体パターン１１２は、Ｙ方向に延びる形状である。導体パターン１１２は、Ｘ方向において、導体パターン１０１と導体パターン１０２における一方端との間に形成されている。導体パターン１１２によって、制御配線路パターンＴＬＣ１の一部が実現される。

導体パターン１１３は、Ｘ方向に延びる部分とＹ方向に延びる部分とを有する形状である。導体パターン１１３は、導体パターン１０８の近傍に形成されている。導体パターン１１３によって、制御配線路パターンＴＬＣ２の一部が実現される。

導体パターン１１４は、Ｙ方向に延びる形状である。導体パターン１１４は、Ｘ方向において、導体パターン１０２と導体パターン１０５の第２部分１０５２との間に形成されている。導体パターン１１４によって、制御配線路パターンＴＬＣ２の一部が実現される。

なお、電子部品の実装領域Ｚｎｄ１は、導体パターン１０１、導体パターン１０４に囲まれる領域に配置されている。電子部品の実装領域Ｚｎｄ２は、導体パターン１０４、導体パターン１０５の第２部分１０５２、導体パターン１０７の第２部分１０７２、および、導体パターン１０９に囲まれる領域に配置されている。電子部品の実装領域Ｚｎｄ３は、導体パターン１０４、導体パターン１０５の第１部分１０５１、導体パターン１０６、および、導体パターン１０７の第１部分１０７１に囲まれる領域に配置されている。

（第２主面１００Ｒの導体パターン）
図３（Ｂ）に示すように、第２主面１００Ｒには、複数の導体パターン１３１−１３８、１４１、１４２が形成されている。複数の導体パターン１３１−１３８は、本発明の「グランドパターン」に対応する。

導体パターン１３１は、矩形であり、回路基板１００の一方端辺ＥＹ１の近傍に形成されている。導体パターン１３１は、平面視において、第１主面１００Ｓの導体パターン１０１の第１部分１０１１に重なっている。導体パターン１３１と導体パターン１０１の第１部分１０１１とは、回路基板１００を厚み方向に貫通するビア導体１５１を介して接続されている。

導体パターン１３２は、Ｙ方向に延びる形状であり、回路基板１００におけるＸ方向の一方端辺ＥＸ１の近傍に形成されている。導体パターン１３２は、一方端が回路基板１００におけるＹ方向の一方端辺ＥＹ１の近傍にあり、他方端が他方端辺ＥＹ２の近傍に達している。導体パターン１３２における一方端辺ＥＹ１の領域は、第１主面１００Ｓの導体パターン１０１に重なっている。また、導体パターン１３２における他方端辺ＥＹ２側の領域は、第１主面１００Ｓにおける電子部品の実装領域Ｚｎｄ１に重なっている。

導体パターン１３３は、Ｙ方向に延びる形状であり、回路基板１００におけるＸ方向の他方端辺ＥＸ２の近傍に形成されている。導体パターン１３３は、一方端が回路基板１００におけるＹ方向の一方端辺ＥＹ１の近傍にあり、他方端が他方端辺ＥＹ２の近傍に達している。導体パターン１３３は、第１主面１００Ｓの導体パターン１０５の第１部分１０５１および第３部分１０５３に重なっている。導体パターン１３３の一方端の部分は、ビア導体１５２によって、第１主面１００Ｓの導体パターン１０５における第２部分１０５２と第３部分１０５３との接続部に接続している。

導体パターン１３４は、主としてＹ方向に延びる形状である。導体パターン１３４は、回路基板１００のＸ方向において、導体パターン１３２と導体パターン１３３との間に形成されている。導体パターン１３４の一方端は、回路基板１００のＹ方向の他方端辺ＥＹ２近傍に配置されている。導体パターン１３４の他方端は、導体パターン１３３に接続している。導体パターン１３４は、延びる方向の途中位置で屈曲している。導体パターン１０４によって、電力配線路パターンＴＬＰＢが実現される。

導体パターン１３４における屈曲部よりも一方端側（ＥＹ２側）の部分は、図４にも示すように、第１主面１００Ｓの導体パターン１０４に重なっている。導体パターン１３４における屈曲部よりも他方端側（ＥＹ１側）の部分は、導体パターン１０５の第２部分１０５２に重なっている。

導体パターン１３４の一方端は、ビア導体１５４によって、第１主面１００Ｓの導体パターン１０６に接続している。導体パターン１３４における屈曲部よりも他方端側（ＥＹ１側）の部分は、ビア導体１５６およびビア導体１５７によって、導体パターン１０５の第２部分１０５２に接続している。

導体パターン１３５は、矩形であり、回路基板１００におけるＹ方向の他方端辺ＥＹ２の近傍に形成されている。導体パターン１３５は、第１主面１００Ｓの導体パターン１０４に重なっており、ビア導体１５３によって接続している。

導体パターン１３６は、矩形であり、導体パターン１３２と導体パターン１３４における屈曲部、および、屈曲部よりも他方端側（ＥＹ１側）の部分とによって囲まれる領域に形成されている。

導体パターン１３７は、Ｘ方向に延びる形状であり、導体パターン１３２、導体パターン１３３、および、導体パターン１３６に接続している。

導体パターン１３８は、矩形であり、導体パターン１３４における屈曲部よりも一方端側（ＥＹ２側）の部分と、導体パターン１３３とに囲まれた領域に形成されている。導体パターン１３８は、導体パターン１３４に接続している。導体パターン１３８は、第１主面１００Ｓの導体パターン１０９に重なっており、複数のビア導体１５５によって接続されている。

導体パターン１４１は、Ｙ方向に延びる形状であり、導体パターン１３２、導体パターン１３６、および、導体パターン１３７に囲まれる領域に形成されている。導体パターン１４１によって、制御配線路パターンＴＬＣ１の一部が実現される。

図５（Ａ）に示すように、導体パターン１４１の一方端は、第１主面１００Ｓの導体パターン１１１に重なっており、ビア導体１６１によって接続されている。導体パターン１４１の他方端は、第１主面１００Ｓの導体パターン１１２に重なっており、ビア導体１６２によって接続されている。これら、導体パターン１１１、ビア導体１６１、導体パターン１４１、ビア導体１６２、および、導体パターン１１２によって、制御配線路パターンＴＬＣ１が実現される。そして、この構成によって、制御配線路パターンＴＬＣ１を構成する導体パターン１４１と、電力配線路パターンＴＬＰ１を構成する導体パターン１０１の第２部分１０１２とは、交差する。この交差部が、本発明の「第１交差部」に対応する。

導体パターン１４２は、Ｙ方向に延びる形状であり、導体パターン１３４、導体パターン１３６、および、導体パターン１３７に囲まれる領域に形成されている。導体パターン１４２によって、制御配線路パターンＴＬＣ２の一部が実現される。

図５（Ｂ）に示すように、導体パターン１４２の一方端は、第１主面１００Ｓの導体パターン１１３に重なっており、ビア導体１６３によって接続されている。導体パターン１４２の他方端は、第１主面１００Ｓの導体パターン１１４に重なっており、ビア導体１６４によって接続されている。これら、導体パターン１１３、ビア導体１６３、導体パターン１４２、ビア導体１６４、および、導体パターン１１４によって、制御配線路パターンＴＬＣ２が実現される。そして、この構成によって、制御配線路パターンＴＬＣ２を構成する導体パターン１４２と、電力配線路パターンＴＬＰ１を構成する導体パターン１０５の第２部分１０５２とは、交差する。この交差部が、本発明の「第１交差部」に対応する。

（実装構成）
上述のような複数の導体パターンが形成された回路基板１００に対して、図２に示すように、各実装部品が実装される。

制御ＩＣ２０は、導体パターン１０１、導体パターン１１１、導体パターン１０５の第２部分１０５２、導体パターン１０８、導体パターン１１３に対して、所望の端子が接続するように実装されている。

スイッチング素子３１は、ゲートが導体パターン１１２に接続し、ドレインが導体パターン１１１に接続し、ソースが導体パターン１０２に接続するように実装されている。

スイッチング素子３２は、ゲートが導体パターン１１４に接続し、ドレインが導体パターン１０２に接続し、ソースが導体パターン１０５の第２部分１０５２に接続するように実装されている。

インダクタ４０は、一方端子が導体パターン１０３に接続し、他方端子が導体パターン１０４に接続するように実装されている。

コンデンサ５０１およびコンデンサ５０２は、一方端子が導体パターン１０４に接続し、他方端子が導体パターン１０９に接続するように実装されている。

コンデンサ６０は、一方端子が導体パターン１０１に接続し、他方端子が導体パターン１０５の第２部分１０５２に接続するように実装されている。コンデンサ６０は、回路基板１００のＹ方向におけるスイッチング素子３１およびスイッチング素子３２と制御ＩＣ２０との間に配置されている。これにより、スイッチング素子３１およびスイッチング素子３２と制御ＩＣ２０との間隔を空けることができる。

ジャンパーチップ３００は、例えば、０Ω抵抗器である。図５（Ｃ）に示すように、ジャンパーチップ３００は、一方端が導体パターン１０７の第２部分１０７２に接続し、他方端が導体パターン１０８に接続するように実装されている。ジャンパーチップ３００は、フィードバック用の配線路パターンＴＬＦＢの分断部の両端を接続している。すなわち、ジャンパーチップ３００によって、電力配線路パターンＴＬＰ２とフィードバック用の配線路パターンＴＬＦＢとの交差部（本発明の「第２交差部」）が実現される。

以上のような構成とすることで、電力変換回路モジュール１０は、次に示す作用効果を得ることができる。

（１）導体パターン１１１、ビア導体１６１、導体パターン１４１、ビア導体１６２、および、導体パターン１１２からなる制御配線路パターンＴＬＣ１は、電力配線路パターンのグランドとは接続していない。また、導体パターン１１３、ビア導体１６３、導体パターン１４２、ビア導体１６４、および、導体パターン１１４からなる制御配線路パターンＴＬＣ２は、電力配線路パターンのグランドとは接続していない。

これにより、制御配線路パターンＴＬＣ１および制御配線路パターンＴＬＣ２は、各電力配線路パターンに対して、グランドも含めて、電気的に区分して設けられており、制御配線路パターンＴＬＣ１および制御配線路パターンＴＬＣ２と各電力配線路パターンとの間の電磁界結合を抑制できる。したがって、制御配線路パターンＴＬＣ１および制御配線路パターンＴＬＣ２から電力配線路パターンへのスイッチノイズの漏洩を抑制でき、スイッチングノイズによる出力電圧（電源電圧）の乱れを抑制できる。

（２）第１主面１００Ｓの導体パターン１０４と第２主面１００Ｒの導体パターン１３４とが平行に配置され、平面視で重なっている。この構成により、電力配線路パターンＴＬＰ４と電力配線路パターンＴＬＰＢとで、誘電体からなる回路基板１００を挟みこむ構成が実現される。したがって、電力配線路パターンにシャント接続するキャパシタが形成される。また、電力配線路パターンＴＬＰ４と電力配線路パターンＴＬＰＢとは、それぞれにシリーズ接続のインダクタとなる。これにより、インダクタ４０と出力端子ＰＯＵＴとの間に、スイッチング動作によって発生するスイッチングノイズに対する等価的なＬＣフィルタからなるローパスフィルタが接続される構成が実現される。したがって、周波数の高いスイッチングノイズは抑制され、スイッチングノイズが出力端子ＰＯＵＴから出力されることが抑制される。

さらに、導体パターン１０４からなる電力配線路パターンＴＬＰ４と、導体パターン１３４からなる電力配線路パターンＴＬＰＢとは、電流の流れる方向が逆となる。言い換えれば、電力配線路パターンＴＬＰ４は、往路導体パターンであり、電力配線路パターンＴＬＰＢは、復路導体パターンである。そして、導体パターン１０４と導体パターン１３４とが平行に配置され、平面視で重なっていることにより、対向配線構造が形成される。このため、電力配線路パターンＴＬＰ４に流れる電流によって発生する磁束と、電力配線路パターンＴＬＰＢに流れる電流によって発生する磁束とは、互いに打ち消され、輻射ノイズは低減される。さらに、導体パターン１０４と導体パターン１３４とを重ねて配置することで、これらを重ねずに配置するよりも小面積化が可能になる。すなわち、電力変換回路モジュール１０の小型化が可能になる。

また、導体パターン１４１と導体パターン１０１の第２部分１０１２とは、略直交状態で交差している。これにより、制御配線路パターンＴＬＣ１と電力配線路パターンＴＬＰ１とは、略直交状態で交差する。

また、導体パターン１４２と導体パターン１０５の第２部分１０５２とは、略直交状態で交差する。これにより、制御配線路パターンＴＬＣ２と電力配線路パターンＴＬＰ１とは、略直交状態で交差する。

（３）導体パターン１０７の第１部分１０７１と導体パターン１０４とは直交している。これにより、電力配線路パターンＴＬＰ４とフィードバック用の配線路パターンＴＬＦＢとは、これらの接続部付近において互いに直交している。したがって、電力配線路パターンＴＬＰ４のスイッチングノイズがフィードバック用の配線路パターンＴＬＦＢに空間的に結合して重畳することを抑制できる。これにより、スイッチングノイズが、制御ＩＣ２０の制御に与える悪影響を抑制でき、制御ＩＣ２０の制御の誤動作を抑制できる。なお、ここでは、直交するパターンを示しているが、例えば、電力配線路パターンＴＬＰ４とフィードバック用の配線路パターンＴＬＦＢとが交差する角度は、９０°±約４５°等であっても、スイッチングノイズの空間的な結合による重畳を抑制することは可能である。

さらに、導体パターン１０７の第２部分１０７２と導体パターン１０４とは、離間して配置されている。これにより、電力配線路パターンＴＬＰ４とフィードバック用の配線路パターンＴＬＦＢとは、平行並走部を有していても、電力配線路パターンＴＬＰ４のスイッチングノイズが、フィードバック用の配線路パターンＴＬＦＢに空間的に結合して重畳することをさらに抑制できる。これにより、スイッチングノイズが、制御ＩＣ２０の制御に与える悪影響をさらに抑制でき、制御ＩＣ２０の制御の誤動作をさらに抑制できる。なお、導体パターン１０７の第２部分１０７２と導体パターン１０４との離間距離は、導体パターンの幅（例えば、幅広の方の導体パターンの幅）の約２倍以上であることが好ましい。ただし、この離間距離は、少なくとも、実動作上、スイッチングノイズが制御ＩＣ２０の制御に悪影響を与えないように設定された距離にすればよい。

また、導体パターン１０７の第２部分１０７２と導体パターン１０４との間には、グランドに接続する導体パターン１０９が配置されている。これにより、導体パターン１０７の第２部分１０７２と導体パターン１０４との結合がさらに抑制される。

さらに、導体パターン１０７の第２部分１０７２と導体パターン１０４との間には、他の電子部品の実装領域Ｚｎｄ２が存在し、当該実装領域Ｚｎｄ２に電子部品が実装されている。これにより、導体パターン１０７の第２部分１０７２と導体パターン１０４との結合がさらに抑制される。したがって、スイッチングノイズが制御ＩＣ２０の制御に与える悪影響をさらに抑制でき、制御ＩＣ２０の制御の誤動作をさらに抑制できる。

（４）導体パターン１０５の上方に配置されたジャンパーチップ３００によって、導体パターン１０７の第２部分１０７２と導体パターン１０８とが接続されることによって、導体パターン１０５とジャンパーチップ３００内の導体パターンとの間で生じるキャパシタンスを小さくできる。これにより、電力配線路パターンＴＬＰＢとフィードバック用の配線路パターンＴＬＦＢとの結合を抑制できる。したがって、スイッチングノイズが制御ＩＣ２０の制御に与える悪影響をさらに抑制でき、制御ＩＣ２０の制御の誤動作をさらに抑制できる。

（５）制御ＩＣ２０と、スイッチング素子３１およびスイッチング素子３２との間には、コンデンサ６０が配置されている。これにより、コンデンサ６０によって、制御ＩＣ２０と、スイッチング素子３１およびスイッチング素子３２と空間的な電磁界結合が抑制される。したがって、制御ＩＣ２０と、スイッチング素子３１およびスイッチング素子３２との位置が近くても、スイッチングノイズが制御ＩＣ２０に漏洩することを抑制でき、制御ＩＣ２０の制御の誤動作を抑制できる。すなわち、電力変換回路モジュール１０を小型にしても、制御ＩＣ２０の制御の誤動作を抑制できる。

（６）上述の（２）に示したように、第１主面１００Ｓの導体パターン１０４と第２主面１００Ｒの導体パターン１３４とが平行に配置され、平面視に重なっている。すなわち、電力配線路パターンＴＬＰ４と電力配線路パターンＴＬＰＢとで誘電体からなる回路基板１００を挟みこむ構成によって、シャント接続のキャパシタが形成される。これにより、この導体パターン１０４と導体パターン１３４と誘電体とから形成されるキャパシタ（電気回路として等価的にキャパシタとして機能する部分）は、電気回路として等価的にインダクタンスとして機能する電力配線路パターンＴＬＰ４とグランドとの間に接続されるので、ＬＣフィルタを形成でき、スイッチングノイズが出力端子ＰＯＵＴから出力することを抑制できる。

また、この構成では、出力端子ＰＯＵＴとグランド側出力端子ＰＯＵＴＧとの間に電気的に接続されるコンデンサと、コンデンサ５０と、導体パターン１０４と導体パターン１３４と誘電体とから形成されるキャパシタとによって、π型フィルタが構成される。このフィルタによって、スイッチングノイズが出力端子ＰＯＵＴから出力することを抑制できる。

また、このキャパシタは、出力用のコンデンサの一部としても機能する。したがって、出力用のコンデンサ５０のキャパシタンスにおいて、実装型のコンデンサによって実現するキャパシタンスを小さくできる。これにより、出力用のコンデンサ５０を小さくでき、電力変換回路モジュール１０の小型化が可能になる。また、電力変換回路モジュール１０では、出力用のコンデンサ５０を、コンデンサ５０１とコンデンサ５０２との並列回路で実現している。したがって、大きなコンデンサを１個用いて出力用のコンデンサ５０を実現するよりも、出力用のコンデンサ５０として占める体積を小さくすることも可能である。これにより、電力変換回路モジュール１０を小型化できる。

また、上述の構成では、導体パターン１０１の第２部分１０１２と、導体パターン１３２とが平行に配置され、平面視で重なっている。そして、導体パターン１０１の第２部分１０１２と、導体パターン１３２とは、誘電体からなる回路基板１００を挟みこんでいる。これにより、この導体パターン１０１の第２部分１０１２と導体パターン１３２と誘電体とから、電気回路として等価的にキャパシタが形成される。すなわち、入力端子ＰＩＮおよび入力用グランドからなる部分と、コンデンサ６０との間に、等価的なキャパシタ形成される。そして、入力端子ＰＩＮおよび入力用グランドとの間に電気的に接続されるコンデンサと、コンデンサ６０と、導体パターン１０１の第２部分１０１２と導体パターン１３２と誘電体とからなるキャパシタとによって、π型フィルタが構成される。このフィルタによって、スイッチングノイズの輻射を抑制できる。

なお、本実施形態の構成では、制御配線路パターンにグランド導体を形成していないが、制御配線路パターンにグランド導体を形成することもできる。すなわち、制御ＩＣ２０とスイッチング素子３１のゲートまたはスイッチング素子３２のゲートを接続するゲート配線路パターンに対して、グランド導体を形成することもできる。

この場合、制御配線路パターンは、上述の線状の導体パターンとともに、グランドベタパターンを備える。そして、制御配線路パターンは、電力配線路パターンに対して隣接する平行な位置に電極パターンを配線せず、グランドベタパターンに対して隣接する平行な位置に電極パターンを配線する。また、制御配線路パターンの各配線路パターンは、グランドベタパターンに対向している。このような構成によって、スイッチングノイズが電力配線路パターンに漏洩することを抑制できる。

また、制御配線路パターンは、電力配線路パターンと略同電位となる同電位配線路パターンを有する。そして、制御配線路パターンにおける同電位配線路パターンは、制御ＩＣが実装されるランドパターンから電力配線路パターンと分離して配線される。この構成によって、制御ＩＣから生じるスイッチングノイズが電力配線路パターンに漏洩することを抑制できる。

また、本実施形態では、制御配線路パターンと電力配線路パターンにおける電流経路とが交差する箇所を有するが、制御配線路パターンは、電力配線路パターンにおける電流経路と重なる部分を有さないようにすることも可能である。これにより、スイッチングノイズが電力配線路パターンに漏洩することを抑制できる。

以上のように、本実施形態の構成を用いることによって、モジュールの小型化を実現しながら、スイッチングノイズの電力配線路パターンへの重畳による電源電圧の乱れを抑制できる。

図６（Ａ）は、スイッチング波形を示し、図６（Ｂ）は、本願構成での出力電圧の波形を示し、図６（Ｃ）は、従来の比較構成（本願構成を用いない構成）での出力電圧の波形を示す。図６（Ａ）、図６（Ｃ）に示すように、比較構成では、スイッチング信号のオンオフの切り換えタイミングに、所定レベル以上の出力電圧にノイズが重畳されてしまう。一方、図６（Ａ）、図６（Ｂ）に示すように、本願構成では、スイッチング信号のオンオフの切り換えタイミングに影響されることなく、出力電圧は一定になる。

また、本実施形態の構成を用いることによって、スイッチングノイズによる制御ＩＣの誤動作を抑制できる。

なお、上述の説明では、降圧型のＤＣ−ＤＣコンバータを用いた態様を示したが、上述の回路基板１００の構成は、昇圧型のＤＣ−ＤＣコンバータ（適用可能回路１）、昇降圧型のＤＣ−ＤＣコンバータ（適用可能回路２）、ワイヤレス給電装置（適用可能回路３）にも適用は可能である。

（適用可能回路１）
図７は、本願構成の適用可能回路１の等価回路図である。適用可能回路１は、昇圧型のＤＣ−ＤＣコンバータである。

図７に示すように、電力変換回路モジュール１０Ａは、制御ＩＣ２０、スイッチング素子３３、インダクタ４０、コンデンサ５０、コンデンサ６０、ダイオード７０、外部電圧の入力端子ＰＩＮ、および、出力端子ＰＯＵＴを備える。また、実質的には、電力変換回路モジュール１０Ａは、出力端子ＰＯＵＴに対しては、グランド電位に接続されるグランド側出力端子ＰＯＵＴＧを備える。

スイッチング素子３３は、電源用の半導体スイッチであり、例えば、ＦＥＴである。

入力端子ＰＩＮと、制御ＩＣ２０およびインダクタ４０の一方端とは、電力配線路パターンＴＬＰ１を介して接続されている。なお、入力端子ＰＩＮには、外部の直流電源９０が接続されている。また、電力配線路パターンＴＬＰ１における入力端子ＰＩＮと制御ＩＣ２０への接続点との間の所定点は、コンデンサ６０を介して、グランド（基準電位）に接続されている。

制御ＩＣ２０とスイッチング素子３３のゲートとは、制御配線路パターンＴＬＣ３を介して接続されている。

インダクタ４０の他方端とスイッチング素子３３のドレインとは、電力配線路パターンＴＬＰ３を介して接続されている。この電力配線路パターンＴＬＰ３は、制御ＩＣ２０にも接続されている。

スイッチング素子３３のソースは、電力配線路パターンＴＬＰ２を介して、グランドに接続されている。

ダイオード７０のアノードは、電力配線路パターンＴＬＰ３に接続されている。ダイオード７０のカソードは、電力配線路パターンＴＬＰ４を介して、出力端子ＰＯＵＴに接続されている。

電力配線路パターンＴＬＰ４の所定点は、コンデンサ５０を介して、グランド（基準電位）に接続されている。

また、グランド側出力端子ＰＯＵＴＧは、電力配線路パターンＴＬＰＢを介して、制御ＩＣ２０のグランドに接続する配線路パターンに接続されている。

このような構成においても、各電力配線路パターンと、制御配線路パターンＴＬＣ３およびフィードバック用の配線路パターンＴＬＦＢとの位置関係を、上述の電力変換回路モジュール１０と同様にすることで、スイッチングノイズの出力の抑制、スイッチングノイズによる制御ＩＣ２０の誤動作の抑制を実現できる。

（適用可能回路２）
図８は、本願構成の適用可能回路２の等価回路図である。適用可能回路２は、昇降圧型のＤＣ−ＤＣコンバータである。

図８に示すように、電力変換回路モジュール１０Ｂは、制御ＩＣ２０、スイッチング素子３４１、スイッチング素子３４２、スイッチング素子３４３、スイッチング素子３４４、インダクタ４０、コンデンサ５０、コンデンサ６０、外部電圧の入力端子ＰＩＮ、および、出力端子ＰＯＵＴを備える。また、実質的には、電力変換回路モジュール１０Ｂは、出力端子ＰＯＵＴに対しては、グランド電位に接続されるグランド側出力端子ＰＯＵＴＧを備える。

スイッチング素子３４１、スイッチング素子３４２、スイッチング素子３４３、および、スイッチング素子３４４は、電源用の半導体スイッチであり、例えば、内蔵のダイオードを有するＦＥＴである。

入力端子ＰＩＮと、制御ＩＣ２０およびスイッチング素子３４１のドレインとは、電力配線路パターンＴＬＰ１を介して接続されている。なお、入力端子ＰＩＮには、外部の直流電源９０が接続されている。また、電力配線路パターンＴＬＰ１における入力端子ＰＩＮと制御ＩＣ２０への接続点との間の所定点は、コンデンサ６０を介して、グランド（基準電位）に接続されている。

制御ＩＣ２０とスイッチング素子３４１のゲートとは、制御配線路パターンＴＬＣ１を介して接続されており、制御ＩＣ２０とスイッチング素子３４２のゲートとは、制御配線路パターンＴＬＣ２を介して接続されている。制御ＩＣ２０とスイッチング素子３４３のゲートとは、制御配線路パターンＴＬＣ３を介して接続されており、制御ＩＣ２０とスイッチング素子３４４のゲートとは、制御配線路パターンＴＬＣ４を介して接続されている。

スイッチング素子３４１のソースとスイッチング素子３４２のドレインとは、電力配線路パターンＴＬＰ３を介して接続されている。スイッチング素子３４２のソースは、電力配線路パターンＴＬＰ２１を介して、グランドに接続されている。

スイッチング素子３４４のソースは、電力配線路パターンＴＬＰ２２を介して、グランドに接続されている。スイッチング素子３４４のドレインとスイッチング素子３４３のソースとは、電力配線路パターンＴＬＰ４を介して接続されている。スイッチング素子３４４のドレインは、電力配線路パターンＴＬＰ５を介して、出力端子ＰＯＵＴに接続されている。

インダクタ４０の一方端は、電力配線路パターンＴＬＰ３に接続されており、他方端は、電力配線路パターンＴＬＰ４に接続されている。

電力配線路パターンＴＬＰ５の所定点は、コンデンサ５０を介して、グランド（基準電位）に接続されている。

電力配線路パターンＴＬＰ５の所定点は、フィードバック用の配線路パターン（出力電圧のセンシング用の配線路パターン）ＴＬＦＢを介して、制御ＩＣ２０に接続されている。

このような構成においても、各電力配線路パターンと、制御配線路パターンＴＬＣ１、制御配線路パターンＴＬＣ２、制御配線路パターンＴＬＣ３、制御配線路パターンＴＬＣ４、およびフィードバック用の配線路パターンＴＬＦＢとの位置関係を、上述の電力変換回路モジュール１０および電力変換回路モジュール１０Ａと同様にすることで、スイッチングノイズの出力の抑制、スイッチングノイズによる制御ＩＣ２０の誤動作を抑制を実現できる。

（適用可能回路３）
図９は、本願構成の適用可能回路３の等価回路図である。適用可能回路３は、ワイヤレス給電装置である。

図９に示すように、電力変換回路モジュール１０Ｃは、制御ＩＣ２０、スイッチング素子３１、スイッチング素子３２、コイル４１、コンデンサ５１、抵抗７１、ダイオード７２、コンデンサ７３、および、外部電圧の入力端子ＰＩＮを備える。

スイッチング素子３１、および、スイッチング素子３２は、電源用の半導体スイッチであり、例えば、ＦＥＴである。

入力端子ＰＩＮと、制御ＩＣ２０、スイッチング素子３１のドレイン、および、ダイオード７２のアノードとは、電力配線路パターンＴＬＰ１１を介して接続されている。なお、入力端子ＰＩＮには、外部の直流電源９０が接続されている。

ダイオード７２のカソード、コンデンサ７３の一方端、および、制御ＩＣ２０の所定端子は、電力配線路パターンＴＬＰ１２を介して接続されている。

制御ＩＣ２０とスイッチング素子３１のゲートとは、制御配線路パターンＴＬＣ１を介して接続されている。制御ＩＣ２０とスイッチング素子３２のゲートとは、制御配線路パターンＴＬＣ２を介して接続されている。

スイッチング素子３１のソースとスイッチング素子３２のドレインとは、電力配線路パターンＴＬＰ３を介して接続されている。スイッチング素子３２のソースは、電力配線路パターンＴＬＰ２を介して、グランドに接続されている。

コンデンサ７３の他方端およびコンデンサ５１の一方端は、電力配線路パターンＴＬＰ３に接続されている。

コンデンサ５１の他方端は、電力配線路パターンＴＬＰ４１を介して、給電用のコイル４１の一方端に接続されており、コイル４１の他方端は、電力配線路パターンＴＬＰ４２を介して、抵抗７１の一方端に接続されている。抵抗７１の他方端は、電力配線路パターンＴＬＰ２に接続されている。言い換えれば、コンデンサ５１、コイル４１、および、抵抗７１の直列回路は、電力配線路パターンＴＬＰ３と電力配線路パターンＴＬＰ２との間に接続されている。

このような構成においても、各電力配線路パターンと、制御配線路パターンＴＬＣ１、および、制御配線路パターンＴＬＣ２との位置関係を、上述の電力変換回路モジュール１０、１０Ａ、１０Ｂと同様にすることで、スイッチングノイズの出力の抑制、スイッチングノイズによる制御ＩＣ２０の誤動作の抑制を実現できる。

なお、このワイヤレス給電装置は、受電装置９０１に結合し、電力を供給する。受電装置９０１は、コイル４２Ｒ、コンデンサ５２Ｒ、抵抗７２Ｒ、整流回路８０Ｒ、コンデンサ５３Ｒ、および、負荷９００を備える。コイル４２Ｒ、コンデンサ５２Ｒ、抵抗７２Ｒの直列回路は、整流回路８０Ｒの第１入力端子および第２入力端子の接続されている。整流回路８０Ｒの第１出力端子と第２出力端子との間には、コンデンサ５３Ｒおよび負荷９００が接続されている。

１０、１０Ａ、１０Ｂ、１０Ｃ：電力変換回路モジュール
２０：制御ＩＣ
３１、３２、３３：スイッチング素子
４０、４１、４２Ｒ：コイル
５０、５１、５２Ｒ、５３Ｒ、６０：コンデンサ
７０、７２：ダイオード
７１、７２Ｒ：抵抗
７３：コンデンサ
８０Ｒ：整流回路
９０：直流電源
１００：回路基板
１００Ｒ：回路基板１００の第２主面
１００Ｓ：回路基板１００の第１主面
１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８、１０９、１１１、１１２、１１３、１１４、１３１、１３２、１３３、１３４、１３５、１３６、１３７、１３８、１４１、１４２：導体パターン
１５１、１５２、１５３、１５４、１５５、１５６、１５７、１６１、１６２、１６３、１６４：ビア導体
３００：ジャンパーチップ
３４１、３４２、３４３、３４４：スイッチング素子
５０１、５０２：コンデンサ
９００：負荷
９０１：受電装置
１０５１：導体パターン１０５の第１部分
１０５２：導体パターン１０５の第２部分
１０５３：導体パターン１０５の第３部分
１０７１：導体パターン１０７の第１部分
１０７２：導体パターン１０７の第２部分
ＰＩＮ：入力端子
ＰＯＵＴ：出力端子
ＰＯＵＴＧ：グランド側出力端子
ＴＬＣ１、ＴＬＣ２、ＴＬＣ３、ＴＬＣ４：制御配線路パターン
ＴＬＦＢ：配線路パターン
ＴＬＰ１、ＴＬＰ１２、ＴＬＰ２、ＴＬＰ２１、ＴＬＰ２２、ＴＬＰ３、ＴＬＰ４、ＴＬＰ４１、ＴＬＰ４２、ＴＬＰ５、ＴＬＰＢ：電力配線路パターン
Ｚｎｄ１、Ｚｎｄ２、Ｚｎｄ３：電子部品の実装領域

Claims

電力変換用のスイッチング素子と、
電力変換用のインダクタと、
入力電流を平滑する入力平滑コンデンサおよびスイッチング電流を平滑する出力平滑コンデンサと、
前記スイッチング素子を制御する制御ＩＣと、
前記スイッチング素子または前記制御ＩＣが実装される第１主面、および、前記第１主面とは異なり対向する第２主面を有する回路基板と、
を備え、
前記回路基板は、
前記スイッチング素子と前記インダクタと前記入力平滑コンデンサと前記出力平滑コンデンサとを電気的に接続して、電力変換回路の電流経路を形成する電力配線路パターンと、
前記制御ＩＣや前記スイッチング素子の制御端子を電気的に接続する制御配線路パターンと、を備え、
前記電力配線路パターンは、
グランドパターンも含めて、前記制御配線路パターンと区分して設けられており、
前記第１主面に形成された電力配線往路導体パターンと前記第２主面に形成された電力配線復路導体パターンとを有し、
前記電力配線往路導体パターンと前記電力配線復路導体パターンとは、前記回路基板の平面視において、平行、且つ、重なる対向電力配線路構造を形成し、
前記電力配線往路導体パターンと前記電力配線復路導体パターンの間に誘電体を備え、
前記電力配線往路導体パターンと前記電力配線復路導体パターンと前記誘電体とは、前記入力平滑コンデンサまたは前記出力平滑コンデンサと、電気的に並列となる等価的なキャパシタを形成し、前記電力配線往路導体パターンと前記電力配線復路導体パターンのそれぞれに流れる電流によって発生する磁束を互いに打ち消す構造である、
電力変換回路モジュール。
前記等価的なキャパシタンスは、前記電力配線路パターンの線路長によって構造的に形成されるインダクタンスとで、スイッチング動作によって発生するスイッチングノイズに対して等価的なＬＣフィルタを形成する、
請求項１に記載の電力変換回路モジュール。
前記等価的なキャパシタンスは、前記スイッチング素子と前記インダクタと前記出力平滑コンデンサを電気的に接続した前記電力配線路パターンにおける前記インダクタを基準として前記スイッチング素子よりも前記出力平滑コンデンサに近い位置に形成される、
請求項１または請求項２に記載の電力変換回路モジュール。
前記等価的なキャパシタンスは、前記出力平滑コンデンサと出力端子との間に位置する前記電力配線路パターンに形成される、
請求項３に記載の電力変換回路モジュール。
前記等価的なキャパシタンスは、前記出力端子に電気的に接続されたコンデンサと前記出力平滑コンデンサとともに、π型フィルタを形成する、
請求項４に記載の電力変換回路モジュール。
前記等価的なキャパシタンスは、前記入力平滑コンデンサと入力端子との間に位置する前記電力配線路パターンに形成される、
請求項１乃至請求項５のいずれかに記載の電力変換回路モジュール。
前記等価的なキャパシタンスは、前記入力端子に電気的に接続されたコンデンサと前記入力平滑コンデンサとともに、π型フィルタを形成する、
請求項６に記載の電力変換回路モジュール。
前記制御配線路パターンは、グランドベタパターンを形成し、前記電力配線路パターンに対して、隣接する平行な位置に電極パターンを配線せず、前記グランドベタパターンに対して、隣接する平行な位置に電極パターンを配線する、
請求項１乃至請求項７のいずれかに記載の電力変換回路モジュール。
前記制御配線路パターンの各配線路パターンは、前記グランドベタパターンに対向している、
請求項８に記載の電力変換回路モジュール。
前記制御配線路パターンは、前記電力配線路パターンと同電位となる同電位配線路パターンを有し、
前記同電位配線路パターンは、前記制御ＩＣが実装されるランドパターンから前記電力配線路パターンと分離して配線される、
請求項１乃至請求項９のいずれかに記載の電力変換回路モジュール。
前記制御配線路パターンは、前記電力配線路パターンにおける電流経路と重なる部分を有さない、
請求項１乃至請求項１０のいずれかに記載の電力変換回路モジュール。
前記平面視において、前記制御配線路パターンと前記電力配線路パターンとは、第１交差部を有し、
前記第１交差部において、前記制御配線路パターンと前記電力配線路パターンは交差する、
請求項１乃至請求項１１のいずれかに記載の電力変換回路モジュール。
前記制御配線路パターンは、出力電圧または出力電流を検出するセンシング用の配線路パターンを備え、
前記平面視において、前記電力配線路パターンと前記センシング用の配線路パターンとは、第２交差部を有し、
前記第２交差部において、前記センシング用の配線路パターンは、分断部を有し、
該分断部によって分断された前記センシング用の配線路パターンの両端は、前記センシング用の配線路パターンが形成された面に実装されるジャンパーチップによって接続される、
請求項１乃至請求項１２のいずれかに記載の電力変換回路モジュール。
前記センシング用の配線路パターンは、前記電力配線路パターンから分離し、
前記センシング用の配線路パターンと前記電力配線路パターンとの間に、電子部品を配置した電極パターンを配線する、
請求項１３に記載の電力変換回路モジュール。
前記制御配線路パターンは、前記スイッチング素子の制御端子と前記制御ＩＣを電気的に接続するゲート配線路パターンを備え、
前記スイッチング素子と前記制御ＩＣとは、近接して配置され、
前記ゲート配線路パターンは、前記グランドベタパターンと近接して平行する配線路パターンを有する、
請求項８または請求項９に記載の電力変換回路モジュール。
前記制御配線路パターンは、前記スイッチング素子の制御端子と前記制御ＩＣを電気的に接続するゲート配線路パターンを備え、
前記ゲート配線路パターンは、前記グランドベタパターンに対して、誘電体を挟んで、対向している、
請求項８、請求項９、または、請求項１５に記載の電力変換回路モジュール。
前記誘電体は、ガラスコンポジット基板、または、ガラスエポキシ基板を構成するガラス繊維にエポキシ樹脂を含浸した絶縁体の板である、
請求項１乃至請求項１６のいずれかに記載の電力変換回路モジュール。
前記誘電体は、樹脂基板を構成するポリイミドまたはポリエステルの樹脂を用いた絶縁体の板である、
請求項１乃至請求項１６のいずれかに記載の電力変換回路モジュール。