CN1889205A - 电感元件及对称电感元件 - Google Patents

Abstract

本发明提供一种电感元件及对称电感元件，其包括：第一、第二、第三及第四半圈形导线层，设置于一基底上的一绝缘层内。第二半圈形导线层对称于第一半圈形导线层。第三半圈形导线层平行于第一半圈形导线层并位于其外侧。第四半圈形导线层对称于第三半圈形导线层。每一半圈形导线层具有第一及第二端，其中第一及第二半圈形导线层的两第一端电性连接，第二及第三半圈形导线层的两第二端电性连接，而第一及第四半圈形导线层的两第二端电性连接。这些半圈形导线层具有相同的线宽及相同的线距，且当线宽小于6微米时，线距大于线宽。本发明使得差动信号操作的对称电感元件中的寄生电容效应降低，以维持电感元件可用的频率范围。

Description

电感元件及对称电感元件

技术领域

本发明有关于一种半导体装置，特别是有关于一种差动型操作(differential operation)的对称电感元件。

背景技术

许多数字及模拟部件及电路已成功地运用于半导体集成电路。上述部件包含了被动元件，例如电阻、电容或电感等。典型的半导体集成电路包含一硅基底。一层以上的介电层设置于基底上，且一层以上的金属层设置于介电层中。这些金属层可通过现行的半导体制程技术而形成晶片内建部件，例如晶片内建电感元件(on-chip inductor)。

传统上，晶片内建电感形成于基底上且运用于射频频带(radio frequency band)集成电路设计。请参照图1，其中图1绘示出一已知具有平面螺旋结构的晶片内建电感元件平面示意图。晶片内建电感元件形成于一基底100上方的绝缘层104中，其包括一螺旋金属层103及一内连线结构。螺旋金属层103嵌入于绝缘层104中。内连线结构包括嵌入下层绝缘层(未绘示)中的导电插塞105及109及金属层107与嵌入于绝缘层104中的金属层111。螺旋金属层103通过导电插塞105及109及金属层107及111而形成一电流路径，以与晶片外部或内部电路电性连接。

平面型螺旋电感元件的优点在于可通过减少位于晶片外建的电路元件数量及其所需的复杂内连线而增加电路的集成度。再者，平面型螺旋电感可避免晶片内建电路与晶片外建(off-chip)电路之间接合垫(bond pad)或接线(bond wire)所产生的寄生效应。

然而，上述平面型螺旋电感的品质因数(quality factor/Qvalue)低且面积大。为了进一步改善电感的Q值并减少面积，有人提出增加螺旋金属层103的厚度及缩小螺旋金属层103的内圈与外圈之间的线距S1。另外，也有人提出双层螺旋电感结构。一般而言，在相同的电感之下，双层螺旋电感所占晶片面积为平面型螺旋电感所占晶片面积的1/2至1/4。再者，双层螺旋电感所需的线圈也少于平面型螺旋电感，故可进一步降低阻抗而增加Q值。

虽然双层螺旋电感具有较小的阻抗及较佳的Q值，但是越来越多的无线通讯设计使用差动电路以降低共模(common mode)噪声，而运用于上述差动电路的电感需为对称式来防止共模噪声产生。亦即，电感从任一端点观看皆具有相同结构。图1中的平面型螺旋电感或是双层螺旋电感并非为对称式，若应用于差动电路则无法有效隔绝噪声。

发明内容

有鉴于此，本发明提供一种对称电感元件，其通过改变电感中线圈(coil)的线宽与线距的关系，以改善电感品质因数。

根据上述的目的，本发明提供一种对称电感元件，其包括：一绝缘层与第一、第二、第三及第四半圈形导线层。绝缘层设置于一基底上。第一半圈形导线层设置于绝缘层内，其具有一第一端及一第二端。第二半圈形导线层设置于绝缘层内且对称于第一半圈形导线层，其具有一第一端及一第二端，且第二半圈形导线层的第一端与第一半圈形导线层的第一端电性连接。第三半圈形导线层设置于绝缘层内，平行于第一半圈形导线层并位于其外侧，其具有一第一端及一第二端，且第三半圈形导线层的第二端与第二半圈形导线层的第二端电性连接。第四半圈形导线层设置于绝缘层内，对称于第三半圈形导线层，其具有一第一端及一第二端，第四半圈形导线层的第二端与第一半圈形导线层的第二端电性连接。这些半圈形导线层具有相同的线宽及相同的线距，且当线宽小于6微米时，线距大于线宽。

本发明所述的对称电感元件，其中当该线宽大体为6微米时，该线距大体相同于该线宽。

本发明所述的对称电感元件，其中该线宽与该线距关系如下：S＝[-W/6+2]×W；其中S为线距，而W为线宽。

本发明所述的对称电感元件，其中当该线宽大于6微米时，该线距小于该线宽。

本发明所述的对称电感元件，其中当该线宽不小于9微米时，该线宽与该线距关系如下：S＝0.5W；其中S为线距，而W为线宽。

本发明所述的对称电感元件，其中该等第一及第二半圈形导线层是构成大体为圆形、矩形、六边形、八边形或多边形的外形。

又根据上述的目的，本发明提供一种电感元件，配置于半导体晶片的一绝缘层中，包括：第一、第二、第三及第四半圈形导线层。第一半圈形导线层具有一第一端及一第二端。第二半圈形导线层对称于第一半圈形导线层，具有一第一端及一第二端，且第二半圈形导线层的第一端与第一半圈形导线层的第一端电性连接。第三半圈形导线层平行于第一半圈形导线层并位于其外侧，具有一第一端及一第二端，且第三半圈形导线层的第二端与第二半圈形导线层的第二端电性连接。第四半圈形导线层对称于第三半圈形导线层，具有一第一端及一第二端，第四半圈形导线层的第二端与第一半圈形导线层的第二端电性连接。第一及第二半圈形导线层具有相同线宽，且当线宽小于6微米时，第一及第三半圈形导线层之间的线距大于线宽，当线宽大于6微米时，线距小于线宽。

本发明所述的电感元件，其中当该线宽大体为6微米时，该线距大体相同于该线宽。

本发明所述的电感元件，其中当该线宽不大于9微米时，该线宽与该线距关系如下：S＝[-W/6+2]×W；其中S为线距，而W为线宽。

本发明所述的电感元件，其中当该线宽不小于9微米时，该线宽与该线距关系如下：S＝0.5W；其中S为线距，而W为线宽。

本发明所述电感元件及对称电感元件，可通过线宽与线距的特定关系，使得差动信号操作的对称电感元件中的寄生电容效应降低，以维持电感元件可用的频率范围。

附图说明

图1是绘示出已知具有平面螺旋结构的晶片内建电感元件平面示意图。

图2是绘示出一根据本发明实施例的二匝对称电感元件平面示意图。

图3是绘示出一根据本发明实施例的三匝对称电感元件平面示意图。

图4是绘示出一根据本发明实施例的四匝对称电感元件平面示意图。

具体实施方式

以下配合图2说明本发明实施例的对称电感元件的平面示意图。对称电感元件可配置于半导体晶片(未绘示)的一绝缘层210中，包括：第一、第二、第三及第四半圈形导线层201、202、203及204。绝缘层210设置于一基底200上。基底200包括一硅基底或其他已知的半导体基底。基底200中可包含各种不同的元件，例如晶体管、电阻及其他常用的半导体元件。再者，基底200亦可包含其他导电层(例如，铜、铝或其合金)以及绝缘层(例如，氧化硅层、氮化硅层或低介电材料层)。此处为了简化图式，仅以一平整基底来表示。另外，绝缘层210可为一单层低介电材料层或是多层介电结构。在本实施例中，绝缘层210可包括氧化硅层、氮化硅层或低介电材料层。

第一半圈形导线层201设置于绝缘层210内，且位于虚线2的一第一侧。第二半圈形导线层202设置于绝缘层210内，且位于虚线2的一相对于第一侧的第二侧，其中第二半圈形导线层202以虚线2为对称轴而对称于第一半圈形导线层201。第一及第二半圈形导线层201及202可构成大体为圆形、矩形、六边形、八边形或多边形的外形。此处，为简化图式，是以八边形作为范例说明。再者，第一及第二半圈形导线层201及202的材质可包括铜、铝或其合金。在本实施例中，第一及第二半圈形导线层201及202具有相同的线宽W。再者，第一及第二半圈形导线层201及202各具有一第一端10及一第二端20，其中第二半圈形导线层202的第一端10延伸至第一半圈形导线层201的第一端10以与其电性连接。

第三半圈形导线层203设置于绝缘层210内，且位于虚线2的第一侧。再者，第三半圈形导线层203平行于第一半圈形导线层201并位于其外侧。第四半圈形导线层204设置于绝缘层210内，且位于虚线2的第二侧，其中第四半圈形导线层204以虚线2为对称轴而对称于第三半圈形导线层203，使得第四半圈形导线层204平行于第二半圈形导线层202并位于其外侧。第三及第四半圈形导线层203及204构成大体为八边形的外形。再者，第三及第四半圈形导线层203及204的材质可相同于第一及第二半圈形导线层201及202。

在本实施例中，第三及第四半圈形导线层203及204具有相同的线宽W，且第三与第一半圈形导线层203及201之间的线距S相同于第四与第二半圈形导线层204及202之间的线距。在其他本实施例中，第三及第四半圈形导线层203及204具有相同的线宽而不同于第一及第二半圈形导线层201及202的线宽W。再者，第三及第四半圈形导线层203及204各具有一第一端10及一第二端20。在本实施例中，为了维持电感元件几何对称性(geometric symmetry)，第三半圈形导线层203的第二端20通过一下跨接层(cross-connect)211与第二半圈形导线层202的第二端20电性连接。下跨接层211的两端分别设置有一导电插塞(未绘示)以分别电性连接至第三半圈形导线层203的第二端20及第二半圈形导线层的第二端20。另外，第四半圈形导线层204的第二端20通过一上跨接层213而与第一半圈形导线层201的第二端20电性连接。在其他实施例中，第三半圈形导线层203的第二端20可通过一上跨接层与第二半圈形导线层202的第二端20电性连接，而第四半圈形导线层204的第二端20可通过一下跨接层而与第一半圈形导线层201的第二端20电性连接。第三及第四半圈形导线层203及204的第一端10具有侧向延伸部30及40，用以输入差动信号(未绘示)。亦即，在延伸部30及40输入大小相同且具有180度相差的信号。

一般而言，由于单端信号操作(single-ended signaloperation)的电感元件中相邻的金属绕线层(winding)会通过相同相位的信号，故相邻的金属绕线层之间的寄生电容效应(parasitic capacitance effect)较低。因此，金属绕线层之间的线距必须尽可能的缩小，以提高电感元件的效能。在目前设计之中，在相同布线空间下为了达到最高的电感值，设计者会依照半导体制程中所允许的最小线距来设计单端信号操作的电感元件中相邻的金属绕线结构。

然而，不同于单端信号操作(single-ended signaloperation)的电感元件，差动信号操作的电感元件中相邻的绕线层会通过具有180度相差的信号，因此相邻的金属绕线层之间的寄生电容效应因所承载的信号相差而增加。换句话说，在相同的线距设计下意味着差动信号操作的电感元件中相邻的这些金属绕线层之间具有较大的寄生电容。当寄生电容增加时，峰值品质因数频率(peak Q-factor frequency)会下降并增加电感偏差(inductance value deviation)，因而限制了电感元件可用的频率范围。因此，在本实施例中，对称电感元件中半圈形导线层线宽W与线距S具有特定的关系。举例而言，当线宽W小于6微米(μm)时，线距S大于线宽W。再者，当线宽W大体为6微米(μm)时，线距S大体相同于线宽W。又，当线宽大于6微米时，线距S小于线宽W，以避免大幅增加电感元件的面积。特别地，当线宽W不大于9微米(μm)时，线宽W与线距S关系如下：

S＝[-W/6+2]×W

另外，在本实施例中，当线宽W不小于9微米(μm)时，线宽W与线距S关系如下：

S＝0.5W

根据本发明的对称电感元件，可通过线宽W与线距S的特定关系，使得差动信号操作的对称电感元件中的寄生电容效应降低，以维持电感元件可用的频率范围。

以下配合图3及图4说明本发明其他实施例的对称电感元件，其中图3是绘示出三匝对称电感元件平面示意图，而图4是绘示出四匝对称电感元件平面示意图。再者，相同于图2中的部件是使用相同的标号并省略其说明。在图3中，对称电感元件进一步包括第五及第六半圈形导线层205及206。第五半圈形导线层205设置于绝缘层210内，其平行于第三半圈形导线层203并位于其外侧。第六半圈形导线层206设置于绝缘层210内，其对称于第五半圈形导线层205，使得第六半圈形导线层206平行于第四半圈形导线层204并位于其外侧。同样地，第五及第六半圈形导线层205及206具有相同的线宽W与相同的线距S。在其他实施例中，第五及第六半圈形导线层205及206具有相同的线宽而不同于第一及第二半圈形导线层201及202的线宽W。再者，第五及第六半圈形导线层205及206各具有一第一端10及一第二端20。第五半圈形导线层205的第一端10可通过一下跨接层217与第四半圈形导线层204的第一端10电性连接。另外，第六半圈形导线层206的第一端10可通过一上跨接层215而与第三半圈形导线层203的第一端10电性连接。第五及第六半圈形导线层205及206的第二端20具有侧向延伸部30及40，用以输入差动信号(未绘示)。在本实施例中，对称电感元件中半圈形导线层线宽W与线距S具有上述的关系。再者，其他奇数匝的对称电感元件具有类似于图3中电感元件的结构。

在图4中，对称电感元件进一步包括第七及第八半圈形导线层207及208。第七半圈形导线层207平行于第五半圈形导线层205并位于其外侧。第八半圈形导线层208对称于第七半圈形导线层207。同样地，第七及第八半圈形导线层207及208具有相同的线宽W与相同的线距S。再者，第七及第八半圈形导线层207及208各具有一第一端10及一第二端20。第七半圈形导线层207的第二端20可通过一下跨接层221与第六半圈形导线层206的第二端20电性连接。另外，第八半圈形导线层208的第二端20可通过一上跨接层219而与第五半圈形导线层205的第二端20电性连接。第七及第八半圈形导线层207及208的第一端10具有侧向延伸部30及40，用以输入差动信号(未绘示)。在本实施例中，对称电感元件中半圈形导线层线宽W与线距S具有上述的关系。再者，其他偶数匝的对称电感元件具有类似于图4中电感元件的结构。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

附图中符号的简单说明如下：

100：基底

103：螺旋金属层

104：绝缘层

105、109：导电插塞

107、111：金属层

S1：线距

2：虚线

10：第一端

20：第二端

30、40：侧向延伸部

200：基底

201：第一半圈形导线层

202：第二半圈形导线层

203：第三半圈形导线层

204：第四半圈形导线层

205：第五半圈形导线层

206：第六半圈形导线层

207：第七半圈形导线层

208：第八半圈形导线层

210：绝缘层

211、217、221：下跨接层

213、215、219：上跨接层

S：线距

W：线宽

Claims (10)

1.一种对称电感元件，其特征在于，所述对称电感元件包括：

一绝缘层，设置于一基底上；

一第一半圈形导线层，设置于该绝缘层内，其具有一第一端及一第二端；

一第二半圈形导线层，设置于该绝缘层内且对称于该第一半圈形导线层，其具有一第一端及一第二端，该第二半圈形导线层的该第一端与该第一半圈形导线层的该第一端电性连接；

一第三半圈形导线层，设置于该绝缘层内，平行于该第一半圈形导线层并位于其外侧，其具有一第一端及一第二端，该第三半圈形导线层的该第二端与该第二半圈形导线层的该第二端电性连接；以及

一第四半圈形导线层，设置于该绝缘层内，对称于该第三半圈形导线层，其具有一第一端及一第二端，该第四半圈形导线层的该第二端与该第一半圈形导线层的该第二端电性连接；

其中第一半圈形导线层、第二半圈形导线层、第三半圈形导线层及第四半圈形导线层具有相同的线宽及相同的线距，且当该线宽小于6微米时，该线距大于该线宽。

2.根据权利要求1所述的对称电感元件，其特征在于，当该线宽为6微米时，该线距相同于该线宽。

3.根据权利要求1所述的对称电感元件，其特征在于，该线宽与该线距关系如下：

S＝[-W/6+2]×W，

其中S为线距，而W为线宽。

4.根据权利要求1所述的对称电感元件，其特征在于，当该线宽大于6微米时，该线距小于该线宽。

5.根据权利要求4所述的对称电感元件，其特征在于，当该线宽不小于9微米时，该线宽与该线距关系如下：

S＝0.5W，

其中S为线距，而W为线宽。

6.根据权利要求1所述的对称电感元件，其特征在于，该第一半圈形导线层及第二半圈形导线层是构成为圆形、矩形、六边形、八边形或多边形的外形。

7.一种电感元件，配置于半导体晶片的一绝缘层中，其特征在于，所述电感元件包括：

一第一半圈形导线层，其具有一第一端及一第二端；

一第二半圈形导线层，对称于该第一半圈形导线层，其具有一第一端及一第二端，该第二半圈形导线层的该第一端与该第一半圈形导线层的该第一端电性连接；

一第三半圈形导线层，平行于该第一半圈形导线层并位于其外侧，其具有一第一端及一第二端，该第三半圈形导线层的该第二端与该第二半圈形导线层的该第二端电性连接；以及

一第四半圈形导线层，对称于该第三半圈形导线层，其具有一第一端及一第二端，该第四半圈形导线层的该第二端与该第一半圈形导线层的该第二端电性连接；

其中该第一半圈形导线层及该第二半圈形导线层具有相同线宽，且当该线宽小于6微米时，该第一半圈形导线层及该第三半圈形导线层之间的线距大于该线宽，当该线宽大于6微米时，该线距小于该线宽。

8.根据权利要求7所述的电感元件，其特征在于，当该线宽为6微米时，该线距相同于该线宽。

9.根据权利要求7所述的电感元件，其特征在于，当该线宽不大于9微米时，该线宽与该线距关系如下：

S＝[-W/6+2]×W，

其中S为线距，而W为线宽。

10.根据权利要求7所述的电感元件，其特征在于，当该线宽不小于9微米时，该线宽与该线距关系如下：

S＝0.5W，

其中S为线距，而W为线宽。

Images