CN1747086A - 多层芯片电容器 - Google Patents

Abstract

本发明公开了一种多层芯片电容器，包括：电容器主体，包含多个介质层，将多个介质层进行层压；至少一对第一内电极和第二内电极，其中每个均形成在多个介质层的对应的一个介质层上并且包括至少一条延伸到对应介质层一端的导线；多个外接线端，形成在电容器主体的外表面，并且通过这些导线分别与第一内电极和第二内电极连接；以及至少一个开口区域，通过第一内电极和第二内电极各自的内部区域而形成，用于分流电流，从而增加第一内电极和第二内电极之间的寄生电感的抵消量。

Description

多层芯片电容器

相关申请

本申请要求于2004年9月8日提交的韩国申请第2004-71615号的优先权，将其披露的内容结合于此作为参考。

技术领域

本发明涉及一种多层芯片电容器，更具体地，涉及一种具有低等效串联电感(ESL)的多层芯片电容器，将其适当地用作高频电路中的去耦电容器。

背景技术

一般而言，多层芯片电容器(MLCC)具有将内电极插在多个介质层之间的结构。这样的多层芯片电容器具有小型和高电容，并且易于安装，因而广泛用作各种电子器件的元件。尤其是，多层芯片电容器用作去耦电容器，将其电连接在电源电路的半导体芯片和电源之间，如LSI。

为了抑制电流的突然变化和稳定电源电路，用作去耦电容器的多层芯片电容器需要低等效串联电感(ESL)。上述要求日益增强以便满足近来电子器件的高频和强流趋势。

为了降低ESL，已提出了一种采用导线新型排列的方法，其披露在美国专利第5,880,925号中。图1a和图1b示出了多层芯片电容器，在该多层芯片电容器中将具有不同极性的第一内电极和第二内电极的导线是交替地排列。

参照图1a，内电极12和13是分别形成在多个介质层11a-11h上。将这些内电极分为第一内电极12和第二内电极13，而两条导线14和15是形成在第一内电极和第二内电极12和13的两个相对侧面的每个侧面上。将如图1a所示的包含第一内电极和第二内电极12和13的介质层11a至11h进行层压以形成电容器主体11，而连接于导线14和15的外接线端16和17则形成在电容器主体11上，从而制得如图1b所示的多层芯片电容器10。

在这里，由于第一内电极12的导线14与第二内电极13的导线15交替，因此沿邻近内电极12和13流动的电流方向彼此相反。产生自第一内电极和第二内电极12和13之一的寄生电感部分地抵消产生自第一内电极和第二内电极12和13的邻近另一个的寄生电感，从而获得低ESL特性。

然而，上述多层芯片电容器并不能具有足够的ESL减小效应。也就是说，因为导线14和15是交替地设置，所以部分电感彼此相反。另外，因为第一内电极和第二内电极12和13的内部区域，其并不靠近导线14和15，并不具有电流的恒定流动，而是具有电流的随机流动，所以难以抵消大量的电感。

鉴于上述问题，提出了使内电极变形的方法。日本专利公开的第2002-164256号披露了如图2所示的内电极的结构。图2示出了连接于不同极性的第一内电极和第二内电极22和23。

层压如图2所示的两个介质层21a和21b以形成部分电容器主体。第一内电极22，其中电流以顺时针方向流动，是形成在一个介质层21a上，而第二内电极23，其中电流以逆时针方向流动，是形成在另一个介质层21b上。在这里，第一内电极和第二内电极22和23具有相反的电流方向，从而减小ESL。

然而，因为在上述方法中为了使内电极的结构变形，将导线24和25设置在不同的位置上，所以第一内电极和第二内电极22和23具有不同的形状。因此，难以基于所需要的电容器特性适当地设计多层芯片电容器的内电极。另外，第一内电极和第二内电极22和23，其具有复杂的线状形状，可增加电感特性的差异，这是由于在层压过程中第一内电极和第二内电极22和23的失配所致。

发明内容

因此，本发明是鉴于上述问题而作出，并且本发明的一个目的是提供一种多层芯片电容器，其中具有简单形状的开口区域形成在内电极区域以便电流路线被精确地限定，从而减小ESL并有利于设计和制造过程。

根据本发明，通过提供多层芯片电容器就可以达到上述和其它目的，该多层芯片电容器包括：电容器主体，包括多个介质层，将多个介电层进行层压；至少一对第一内电极和第二内电极，其中每个均形成在多个介质层的对应的一个介质层上，并且包括至少一条延伸到对应介质层一端的导线；多个外接线端，其形成在电容器主体的外表面并通过这些导线分别连接于第一内电极和第二内电极；以及至少一个开口区域，其通过第一内电极和第二内电极各自的内部区域而形成，用于分流电流，以便增加在第一内电极和第二内电极之间的寄生电感的抵消量。

第一内电极和第二内电极的每个均可以包括多条导线，其以相同数目排列在两个相对侧面的每个侧面以致第一内电极的导线与第二内电极的导线交替；并且第一内电极和第二内电极的每个均包括多个开口区域。

优选地，多个开口区域可以相同数目排列在第一内电极和第二内电极的两个相对侧面的每个侧面上。更优选地，开口区域可以与第一内电极和第二内电极的两个相对侧面平行进行排列。

至少多个开口区域之一或所有的多个开口区域可以从靠近两个相对侧面的一个侧面的位置延伸到靠近两个相对侧面的另一个侧面的位置。

优选地，电流流动的方向和电流的量，由第一内电极的开口区域所分流，可以与第二内电极的开口区域相同。更优选地，通过第一内电极和第二内电极形成的开口区域可以具有相同的尺寸并排列在相同位置，以便重叠第一内电极和第二内电极的开口区域。

本发明可以应用于具有接线端的其它排列的多层芯片电容器。也就是说，第一内电极和第二内电极可以应用于十接线端多层芯片电容器或十二接线端多层芯片电容器，其进一步包括至少一条排列在其两个相对侧面的另一个侧面上的导线。在这种情况下，邻接排列在第一内电极和第二内电极的两个相对侧面的另外一侧上的导线可以形成另外的开口区域。

在邻接导线的第一内电极和第二内电极的内部区域形成的开口区域可以具有各种形状和排列。例如，多个开口区域可以具有相同的形状和大小。更详细地，多个开口区域可以呈矩形或三角形。

在多个三角形开口区域与第一内电极和第二内电极的一个侧面平行排列的情况下，三角形开口区域可以具有各种排列。例如，三角形开口区域可以进行排列以致至少一个或所有开口区域的顶点面向第一内电极和第二内电极的侧面，在其上形成导线。

不同地，为了使由于电流的流动所导致的寄生电感的抵消量达到最大程度，开口区域，其顶点面向第一内电极和第二内电极的侧面，在其上形成导线，以及开口区域，其侧面平行于第一内电极和第二内电极的侧面，在其上形成有导线，可以交替地排列。

附图说明

从以下详述和附图，可以更清楚地理解本发明的上述和其它目的、特征、以及其它优点，其中：

图1a和图1b分别是传统的多层芯片电容器的分解和组合立体图；

图2是另一个传统的多层芯片电容器采用的第一内电极和第二内电极的平面图；

图3a和图3b是根据本发明的多层芯片电容器采用的第一内电极和第二内电极的平面图；

图4a和图4b分别是根据本发明的一个具体实施例的多层芯片电容器的分解和组合立体图；以及

图5a至图5e是根据本发明的另一个具体实施例的多层芯片电容器采用的第一内电极和第二内电极的平面图。

具体实施方式

现将参照附图详细地描述本发明的优选实施例。

图3a和图3b是根据本发明的多层芯片电容器采用的第一内电极和第二内电极32和33的平面图。

参照图3a，第一内电极和第二内电极32和33分别形成两个介质层31a和31b上。在这里，介质层31a和31b是多个介质层的邻近的两个介质层，其中多个介质层构成根据本发明的优选实施例的多层芯片电容器的主体。

如图3a所示，形成在一个介质层31a上的第一内电极32包括从其一侧延伸的导线34，而形成在另一个介质层31b上的第二内电极33包括从面向第一内电极32的侧表面的其一个侧面延伸的导线35，以便导线35位于与导线34的位置分开的位置。

第一内电极和第二内电极32和33分别包括开口区域38和39，其通过邻近导线34和35的内部区域而形成。开口区域38和39是位于邻近导线34和35的位置，并用来将流自导线34或流到导线35的电流分为两个部分。

如上所述，本发明的多层芯片电容器包括形成在第一内电极和第二内电极32和33的内部区域并具有电流随机分布的开口区域38和39，并限定电流的精确方向，从而增加在第一内电极和第二内电极32和33之间的寄生电感的抵消量。因此，本发明的多层芯片电容器具有低ESL特性，其适合于去耦电容器。

因为开口区域38和39不改变内电极32和33的结构(限定为栅栏形状)，所以与具有内电极的变化结构的传统多层芯片电容器相比本发明的多层芯片电容器可容易地设定静电电容并易于制造。

图3b示出了根据本发明的优选实施例的多层芯片电容器采用的第一内电极和第二内电极42和43。

示于图3b的第一内电极和第二内电极42和43具有导线结构，其由八接线端多层芯片电容器所采用，类似于图1a的多层芯片电容器10。

如图3b所示，分别形成在邻近两个介质层41a和41b上的第一内电极和第二内电极42和43包括从彼此相对的两个侧面延伸的四条导线44和45，而一个内电极的导线44或45和另一个内电极的导线45或44是交替地设置以致它们彼此分开。形成在一个介质层41a上的第一内电极42、以及形成在邻近介质层41b上的第二内电极43通过导线44和45分别连接于不同的极性。

在该具体实施例中，六个开口区域48和49形成在邻近导线44和45的第一内电极和第二内电极42和43的内部区域。也就是说，三个开口区域48和49沿内电极44和45的两个相对侧面的每一个侧面而形成。这些开口区域48和49是在靠近导线44和45的区域上、沿侧面而排列，在其上形成有导线44和45，从而将流自导线44或流到导线45的电流分为在四个方向的部分(用箭头表示)。如上所述，电流的精确限定的流动可抵消产生自第一内电极和第二内电极42和43的大量的寄生电感。

为了进一步改善寄生电感的抵消效应，优选地，沿第一内电极和第二内电极42和43流动的电流方向彼此相反，而沿第一内电极和第二内电极42和43的开口区域的每个流动的电流量(基于电极的宽度和导线间的距离所限定)则大致相同。在开口区域48和49呈矩形的情况下，如在该具体实施例中所说明的，开口区域48和49具有相同的大小并制备有相同的数目，彼此对应的开口区域48和49形成在第一内电极和第二内电极42和43的相同位置，以致几乎完全重叠第一内电极和第二内电极42和43的对应开口区域48和49。

然而，本发明并不局限于开口区域的上述排列。也就是说，为了使ESL减小的效应达到最大限度，开口区域使一个介质层的内电极的电流的分流对应于邻近介质层的内电极的电流的分流。因此，在内电极具有开口区域的其它形状的情况下，可以选择开口区域的其它排列。例如，在内电极具有三角形开口区域的情况下，可选择图5c所示的开口区域的排列。下面将描述这种排列。

图4a和图4b分别是根据本发明的一个实施例的多层芯片电容器的分解和组合立体图，其中采用图3b所示的内电极的结构。

如图4a所示，第一内电极和第二内电极42和43分别形成在八个介质层41a至41h上。第一内电极和第二内电极42和43交替地设置在八个介质层41a至41h上，而两条导线44和45则分别形成在第一内电极和第二内电极42和43的两个相对侧面上。另外，如图3b所示，三个开口区域48和49是沿内电极44和45的每个侧面而形成，在其上形成有导线44和45。形成在第一内电极和第二内电极42和43上的开口区域48和49具有相同的矩形状，并排列在相同位置，以便重叠形成在邻近两个内电极42和43上的开口区域48和49。

用于减小ESL的开口区域使得可以更精确地估计多层芯片电容器的静电电容的变化，从而允许更容易地设计多层芯片电容器。在内电极的传统排列中(参照图2)，基于导线的位置内电极具有不同的结构，以致部分邻近内电极未重叠，从而基于指定静电电容很难精确设计内电极。另外，在传统排列中，内电极具有线状形状，从而引起介质层的内电极之间的失配，因而在制造过程中引起各种问题。本发明的内电极的排列采用开口区域48和49，其保持电极的基本结构并具有简单形状、方便设计和制造多层芯片电容器、以及减小ESL特性。

对介质层41a至41h，在其上形成有如图4a所示的内电极42和43，进行层压以形成电容器主体41，而外接线端46和47则连接于导线48和49，从而制成如图4b所示的具有低ESL特性的多层芯片电容器40。

如上所述，本发明采用的开口区域具有多个优点，并用作减小ESL的方式。将这些开口区域制备成各种形状、数目、以及排列，以便使在电感上流动的分电流的方向的抵消效应达到最大限度。

例如，开口区域(opened regions)具有三角形状(包括等边三角形和直角三角形)、矩形(包括完整的方形和正方形)、或其它多角形，并制备与导线相同的数目、或数目大于导线。另外，开口区域以各种排列进行设置。

在下文中，参照图5a至图5e，将详细地描述本发明采用的开口区域的各种排列。

首先，参照图5a，第一内电极和第二内电极52和53，其连接于不同的极性，是形成在两个邻近介质层51a和51b上。两条导线54和55是形成在第一内电极和第二内电极52和53的两个相对侧面的每个侧面上。

通过第一内电极和第二内电极52和53形成的开口区域58和59呈矩形，类似于如图3b所示的开口区域48和49的形状。在这里，四个开口区域58和59是沿着每个侧面而形成，在其上形成有导线54和55。开口区域58和59的上述排列精确地将在第一内电极和第二内电极51a和51b上的电流的流动分为如箭头所示的五个部分。

考虑到内电极的尺寸适当选择开口区域58和59的数目。优选地，为了充分地减小电感，制备的开口区域58和59的数目至少与导线的数目相同，并靠近对应的导线进行放置。

与开口区域的上述形状不同，本发明的多层芯片电容器可以采用具有其它形状的开口区域。例如，如图5b至图5d所示，多层芯片电容器采用三角形开口区域。

参照图5b，第一内电极和第二内电极62和63形成在两个邻近介质层61a和61b上，其类似于介质层51a和51b。两条导线64和65形成在第一内电极和第二内电极62和63的两个相对侧面的每个侧面上，而第一内电极和第二内电极62和63通过导线64和65连接于不同的极性。

具有三角形的开口区域68和69是通过第一内电极和第二内电极62和63而形成。在这里，四个开口区域68和69是沿每个侧面而形成，其上形成有导线64和65，并排列在相同方向。也就是说，所有开口区域68和69的顶点面向第一内电极和第二内电极62和63的侧面，在其上形成有导线64和65。

如图5c和图5d所示的开口区域，其将在下文描述，具有与图5b的开口区域相同的三角形，但制备成不同于图5b的三角形开口区域的排列。

参照图5c，不同于图5b的电流的流动是形成在第一内电极和第二内电极72和73上，其形成在邻近两个介质层71a和71b上。为此，交替地排列第一开口区域78a、78a′、79a、以及79a′，其顶点面向第一内电极和第二内电极72和73的侧面，在其上形成有导线74和75，以及第二开口区域78b、78b′、79b、以及79b′，其侧面平行于第一内电极和第二内电极72和73的侧面，在其上形成有导线74和75。在该具体实施例中，第一开口区域和第二开口区域78a、78b、79a、以及79b沿一个侧面的排列是围绕中心线对称于第一开口区域和第二开口区域78a′、78b′、79a′、以及79b′沿另一个侧面的排列，从而感应电流流动，如图5c中箭头所示。

参照图5d，开口区域88a、88b、89a以及89b具有与开口区域78a、78a′、79a以及79a′、和78b、78b′、79b以及79b′相同的三角形，如图5c所示，但不同于图5c的电流流动是形成在第一内电极和第二内电极82和83上。更详细地，交替地排列第一开口区域88a、88b′、89a′、以及89b，其顶点面向第一内电极和第二内电极82和83的侧面，在其上形成有导线84和85，和第二开口区域88a′、88b、89a、以及89b′，其侧面平行于第一内电极和第二内电极82和83的侧面，在其上形成有导线84和85。然而，在该具体实施例中，第一开口区域和第二开口区域88a、88b、89a、以及89b沿一个侧面的排列是相同于第一开口区域和第二开口区域88a′、88b′、89a′、以及89b′沿另一侧面的排列，从而感应电流流动，如图5d中箭头所示。

虽然上述优选具体实施例说明了形成在多层芯片电容器的介质层上的第一内电极和第二内电极的开口区域，其呈三角形或矩形，但形成在本发明的多层芯片电容器的介质层上的第一内电极和第二内电极的开口区域的形状并不限于此。虽然内电极的开口区域具有其它多角形状以便精确地限定电流流动，但增加在第一内电极和第二内电极之间的寄生电感的抵消量是可能的。然而，优选地，为了增加在第一内电极和第二内电极之间的寄生电感的抵消量，第一内电极的开口区域的形状、大小、以及排列相同于第二内电极的开口区域。

在上述具体实施例中，开口区域形成在第一内电极和第二内电极的两个相对侧面的每个侧面上，在其上形成导线。不同于上述具体实施例，开口区域，其每一个延伸并形成在第一内电极和第二内电极的两个相对侧面之间的位置，具有ESL减小效应。

参照图5e，结构类似于上述实施例的第一内电极和第二内电极的第一内电极和第二内电极92和93形成在邻近介质层91a和91b上。通过第一内电极和第二内电极92和93的每一个形成三个开口区域98和99，其每一个从靠近侧面之一的位置，在其上形成有导线94和95，延伸到靠近另一个侧面的位置，在其上形成有导线94和95。这些开口区域98和99感应电流流动，如图5e中箭头所示，类似于图3b的电流流动。

十接线端多层芯片电容器或十二接线端多层芯片电容器以及上述八接线端多层芯片电容器可以采用本发明的开口区域的排列。

如本领域技术人员所明了的，在十接线端多层芯片电容器或十二接线端多层芯片电容器中，4个接线端形成在每个相对长侧，而2或4个接线端交替地形成在剩余的相对侧面。在这里，另外的开口区域可以进一步形成在靠近导线的剩余的相对侧面上。

如从以上描述可以明显看到，本发明提供了一种多层芯片电容器，其中至少一个开口区域形成在导线中或靠近侧面的位置，在其上形成有导线，从而精确地限定电流流动和减小ESL。由于开口区域是通过第一内电极和第二内电极而形成，以便形成在第一内电极中的开口区域对应于形成在第二内电极中的开口区域，因此本发明的多层芯片电容器容易设计并且解决由内电极之间的失配引起的问题，这是与传统多层芯片电容器相比，其包括具有变化形状的内电极。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种多层芯片电容器，包括：

电容器主体，包含多个介质层，将所述多个介质层进行层压；

至少一对第一内电极和第二内电极，其中每个均形成在所述多个介质层的对应的一个介质层上且包含至少一条延伸到对应介质层一端的导线；

多个外接线端，形成在所述电容器主体的外表面，并且通过所述导线分别与所述第一内电极和所述第二内电极连接；

以及

至少一个开口区域，通过所述第一内电极和所述第二内电极各自的内部区域而形成，用于分流电流，从而增加所述第一内电极和所述第二内电极之间的寄生电感的抵消量。

2.根据权利要求1所述的多层芯片电容器，其中：

所述第一内电极和所述第二内电极每个均包括多条导线，所述多条导线以相同数目排列在其两个相对侧面的每个侧面上，以便所述第一内电极的所述导线与所述第二内电极的所述导线交替；以及

所述第一内电极和所述第二内电极每个均包括多个开口区域。

3.根据权利要求2所述的多层芯片电容器，其中：

所述多个开口区域是以相同数目排列在所述第一内电极和所述第二内电极的所述两个相对侧面的每个侧面上。

4.根据权利要求3所述的多层芯片电容器，其中：

所述开口区域是平行于所述第一内电极和所述第二内电极的所述两个相对侧面进行排列。

5.根据权利要求2所述的多层芯片电容器，其中：

至少所述多个开口区域之一是从靠近所述两个相对侧面之一的位置延伸到靠近所述两个相对侧面的另一个的位置。

6.根据权利要求1至5中任一项权利要求所述的多层芯片电容器，其中：

电流的方向，通过所述第一内电极的所述开口区域分流，并且所述第一内电极的所述开口区域的电流的分流量与所述第二内电极的所述开口区域的电流的分流量相同。

7.根据权利要求6所述的多层芯片电容器，其中：

通过所述第一内电极和所述第二内电极形成的所述开口区域具有相同的尺寸，并且排列在相同位置，以便重叠所述第一内电极和所述第二内电极的所述开口区域。

8.根据权利要求2所述的多层芯片电容器，其中：

所述第一内电极和所述第二内电极的每个均包括至少一条设置在其另外两个相对侧面之一上的导线。

9.根据权利要求8所述的多层芯片电容器，还包括邻接所述导线形成的另外的开口区域，所述导线排列在所述第一内电极和所述第二内电极的所述另外两个相对侧面之一的导线上。

10.根据权利要求2所述的多层芯片电容器，其中：

所述多个开口区域具有相同的形状和大小。

11.根据权利要求2、3、4、及10中任一项权利要求所述的多层芯片电容器，其中：

所述多个开口区域呈矩形。

12.根据权利要求3、4、及10中任一项权利要求所述的多层芯片电容器，其中：

所述多个开口区域呈三角形。

13.根据权利要求12所述的多层芯片电容器，其中：

将所述三角形开口区域设置为使所述开口区域的顶点面向所述第一内电极和所述第二内电极的侧面，在其上形成所述导线。

14.根据权利要求12所述的多层芯片电容器，其中：

交替地排列所述开口区域，其顶点面向所述第一内电极和所述第二内电极的侧面，在其上形成所述导线，以及所述开口区域，其侧面平行于所述第一内电极和所述第二内电极的侧面，在其上形成所述导线。

Images