CN1210729C - 多层对称式电感 - Google Patents
多层对称式电感 Download PDFInfo
- Publication number
- CN1210729C CN1210729C CN 02147925 CN02147925A CN1210729C CN 1210729 C CN1210729 C CN 1210729C CN 02147925 CN02147925 CN 02147925 CN 02147925 A CN02147925 A CN 02147925A CN 1210729 C CN1210729 C CN 1210729C
- Authority
- CN
- China
- Prior art keywords
- inductance
- line segment
- conducting line
- loop
- linear axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
一种使用集成电路技术所制成的电感，其包含一基板，一第一绝缘层，一第二绝缘层，一第一导线段，一第二导线段，一第三导线段以及一第四导线段。该第一导线段与该第二导线段对称于一第一直线，该第三导线段与该第四导线段亦对称于该第一直线，该第一导线段的第一端是经由一第一介层插塞连接至该第四导线段的第一端，该第二导线段的第一端是经由一第二介层插塞连接至该第三导线段的第一端。
Description
技术领域
本发明提供一种电感，特别是一种半导体集成电路技术所制造的多层对称式电感。
背景技术
随着半导体技术的进步，在低成本、小体积的要求下，无线通讯芯片必须将传统的无源(passive)元件，如电感(inductor)、变压器(transformer)、电容(capacitor)等尽可能整合到单一芯片上。芯片上的电感可被应用在无线集成电路设计上，如低噪声放大器(low noise amplifier，LNA)、混频器(mixer)、压控振荡器(voltage controlled oscillator，VCO)、阻抗匹配网络及滤波器等。
请参考图1，图1为传统平面螺旋状电感10的示意图。如图1所示，一导体线圈在一平面上形成电感10，电感10包含两个端点P1及P2，以一点O为中心点，由端点P1开始以螺旋状的方式沿着点O向内环绕所需的圈数，由于电感10的导体线圈不可以重叠，所以图1中导体线圈重叠的部分必须借由一介层插塞(via plug)连接至另一导体层，最后由端点P2接出。传统平面螺旋电感10最大的缺点就是需要非常大的芯片面积，这将增加芯片的成本，也使得若要将大电感整合于芯片中显得较不实际而不可行。此外，电感10的品质因数和该导体线圈的电阻值成反比，也就是说，该导体线圈的长度越长，电阻值也就越大，使得电感10的能量损耗加大，导致电感10的品质因数变差，而不容易应用在无线集成电路的设计之中。
请参考图2，图2为传统双层式螺旋电感12的示意图。为了节省芯片的面积，如图2所示，使用双层导体线圈来设计电感12。电感12包含两个端点P1及P2，以一直线C为中心轴，由P1端开始以螺旋状的方式沿着直线C由外向内环绕所需的圈数，接着借由一介层插塞连接至另一导体层，仍然以直线C为中心轴由内向外环绕所需的圈数，最后由端点P2接出。值得注意的是，电流在这两层导体线圈的流动方向应一致，以增加电感12之间的互感效应，也就是说，电流从端点P1流入，以顺时针的方向由外向内流动，经由该介层插塞进入第二层之后，同样的以顺时针的方向由内向外从端点P2流出。
使用双层导体线圈所设计的电感12可以大幅降低芯片面积，并提高上、下两层导体线圈之间的互感效应，在相同的芯片面积下，其电感值约为单层电感10的2到4倍，换句话说，在相同的电感值下，双层电感12只需单层电感10的1/2到1/4的芯片面积。此外，双层电感12仅需使用较短的线圈长度即可达到与单层平面电感10相同的电感值，而较短的线圈长度则其导体线圈的电阻值也较低，所以使用双层电感12可提高电感的品质因数。虽然双层电感12使用的芯片面积较小，也有较好的电感品质因数，但是由于越来越多的无线通讯芯片采用差分电路的设计方式，以降低共模噪声的干扰，所以应用在差分电路中的电感往往需要具备对称的性质，以消除共模噪声。所谓的对称指的是从电感两端的任一端所看到的电感结构均相同，而图2中电感12的两个端点P1及P2显然并不对称，这使得电感12若是应用在差分电路上，则无法有效的抑制共模噪声对电路的干扰。
由上述可知，传统的平面螺旋电感10耗费较大的芯片面积，增加芯片的成本，而越长的导体线圈其电阻值也越大，使得电感10的能量损耗加大，导致电感的品质因数变差。若改用双层螺旋电感12虽然可以改善芯片面积及电感12的品质因数等问题，但是由于传统的双层螺旋电感12的电感结构并不对称，使得电感12若是应用在差分电路上，无法有效的抑制共模噪声对电路的干扰。
发明内容
因此本发明的主要目的是提供一种半导体集成电路技术所制造的多层对称式电感，以解决上述问题。
本发明提供一种使用集成电路技术所制成的电感，包括：
基板；
位于基板上的导线段，其形成平面的电感回路和引出端；
其特征在于，所述电感的回路关于一个位于电感平面中的直线轴对称，所述回路至少为两圈，所述引出端位于最外圈并关于所述直线轴对称，当形成回路的导线段经过所述直线轴时，改变回绕的半径，只有在与引出端相对应的最内圈处经过所述直线轴时，不改变回绕的半径，当导线段在直线轴处交叉时，通过介质插塞换层连接，使所述电感具有对称的结构及相同的电流方向。
本发明还提供一种使用集成电路技术所制成的电感，包括：
基板；
位于基板上的导线段，其形成平面的电感回路和引出端；
其特征在于，所述电感的回路关于一个位于电感平面中的直线轴对称，所述回路至少为两圈，所述引出端位于最内圈并关于所述直线轴对称，当形成回路的导线段经过所述直线轴时，改变回绕的半径，只有在与引出端相对应的最外圈处经过所述直线轴时，不改变回绕的半径，当导线段在直线轴处交叉时，通过介质插塞换层连接，使所述螺旋状电感具有对称的结构及相同的电流方向。
附图说明
图1为传统平面螺旋状电感的示意图。
图2为传统双层式螺旋状电感的示意图。
图3为本发明双层对称式电感的示意图。
图4为图3的电感沿切线4-4的剖面图。
图5为图3的电感上层线圈的上视图。
图6为图3的电感下层线圈的上视图。
图7为本发明三层对称式电感的示意图。
图8为图7的电感沿切线8-8的剖面图。
符号说明
10平面螺旋状电感 12层式螺旋电感
11上层线圈 13下层线圈
14双层对称式电感 15第一组线圈
16基板 17第二组线圈
18绝缘层 20绝缘层
22三层对称式电感 24上层线圈
26中层线圈 28下层线圈
30第一导线段 32第二导线段
34第三导线段 36第四导线段
38第五导线段 40第六导线段
42第七导线段 44第八导线段
46第九导线段 48第十导线段
50第十一导线段 52第十二导线段
54第一连接导线段 56第二连接导线段
58第三连接导线段 60第四连接导线段
62第一介层插塞 64第二介层插塞
66第三介层插塞 68第四介层插塞
70第五介层插塞 72第六介层插塞
74第七介层插塞 76第八介层插塞
78第九介层插塞 80第十介层插塞
具体实施方式
请参考图3，图3为本发明双层对称式电感14的示意图。如图3所示，电感14包含一上层线圈11及一下层线圈13，每一层线圈均有三圈。电感14另包含两个端点P1及P2，其中P1及P2沿着中间的虚线L是相互对称的。电感14又可分成第一组线圈15及第二组线圈17，第一组线圈15是由端点P1至TAP点，第二组线圈17是由TAP点至端点P2。在上层线圈11中，电流从第一组线圈15的P1端点进入，以逆时针的方向流动，如图中的箭头所示，电流每经过导体线圈的半圈后即流到内圈，一直到电流进入最内圈之后，再由最内圈的末端连接到下层线圈13的第一组线圈15的最内圈，而后电流每经过导体线圈的半圈随即流到外圈，直到最外圈用来分界第一组线圈15及第二组线圈17的TAP点，接着电流进入下层线圈13的第二组线圈17的最外圈，此时电流以逆时针的方向由外圈往内圈流动，每经过导体线圈的半圈即换到内圈，直到最内圈，再由最内圈的末端连接到上层线圈11的第二组线圈17的最内圈，电流在上层线圈11的第二组线圈17以逆时针的方向由内圈往外圈流动，每经过导体线圈的半圈即换到外圈，直到最外圈，最后由端点P2流出。
请参考图4，图4为图3的电感沿切线4-4的剖面图。如图4所示，在一半导体基板16上以一导体线圈形成本发明双层对称式电感14，电感14及基板16之间有一绝缘层18隔离，而电感14的上层线圈11及下层线圈13是形成于绝缘层20内。由于本发明有上、下两层线圈11、13，故在图3中，当电流在上层线圈11流动而由导体线圈的内圈换到外圈时，遇到导体线圈重叠的部分，就借由一介层插塞连接到下层线圈避开。同样地，当电流在下层线圈流动而由导体线圈的外圈换到内圈时，遇到导体线圈重叠的部分，也是借由一介层插塞连接至上层线圈避开，详细布局情形说明如后。
请参考图5及图6，图5为图3的电感14的上层线圈11的上视图，图6为图3的电感14的下层线圈13的上视图。如图5所示，电感14的上层线圈11包含一第一导线段30位于虚线L的第一侧，一第二导线段32位于虚线L的第二侧，一第七导线段43位于虚线L的第一侧，一第八导线段44位于虚线L的第二侧，一第九导线段46位于虚线L的第一侧，一第十导线段48位于虚线L的第二侧，一第一连接导线段54，以及一第三连接导线段58。而第一导线段30与第二导线段32是对称于虚线L，第七导线段42与第八导线段44是对称于虚线L，第九导线段46与第十导线段48是对称于虚线L。如图6所示，电感14的下层线圈13包含一第三导线段34，位于虚线L的第一侧，一第四导线段36，位于虚线L的第二侧，第三导线段34与第四导线段36是对称于虚线L，一第五导线段38，位于虚线L的第一侧，一第六导线段40，位于虚线L的第二侧，第五导线段38与第六导线段40是对称于虚线L，一第十一导线段50，位于虚线L的第一侧，一第十二导线段52，位于该虚线L的第二侧，第十一导线段42与第十二导线段52是对称于虚线L，一第二连接导线段56，以及一第四连接导线段60。
本发明双层对称式电感14的连接如下，第一导线段30的第一端是经由一第一介层插塞62(via plug)连接至第四导线段36的第一端，其第二端是直接连接于第八导线段44的第一端。第二导线段32的第一端是经由一第二介层插塞64连接至第三导线段34的第一端，其第二端是经由一第六介层插塞72连接至第二连接导线段56的第二端，而第二连接导线段56的第一端则经由一第五介层插塞70连接至第七导线段42的第一端。第三导线段34的第二端是经由一第三介层插塞66连接至第一连接导线54的第一端，而第一连接导线54的第二端则经由一第四介层插塞68连接至第六导线段40的第一端。第四导线段36的第二端直接连接于第五导线段38的第一端。第五导线段38的第二端直接连接于第十二导线段52的第一端。第六导线段40的第二端是经由一第七介层插塞74连接至第三连接导线段58的第一端，而第三连接导线段58的第二端则经由一第八介层插塞76连接至第十一导线段50的第二端。第七导线段42的第二端是经由一第九介层插塞78连接至第四连接导线段60的第一端，而第四连接导线段60的第二端则经由一第十介层插塞80连接至第十导线段48的第二端。第八导线段44的第二端直接连接于第九导线段46的第二端。第十一导线段50的第一端直接连接于第十二导线段52的第二端，也就是图3A中的TAP点。第九导线段46的第一端为电感的P1端点，而第十导线段48的第一端为电感的P2端点。
请参考图7及图8，图7为本发明三层对称式电感22的示意图，图8为图7的电感沿切线8-8的剖面图。如图7所示，电感22包含上层线圈24、中层线圈26以及下层线圈28，每一层线圈均有三圈。电感22另包含两个端点P1及P2，其中P1及P2沿着中间的虚线L是相互对称的。电感22又可分成第一组线圈21及第二组线圈23，第一组线圈21是由端点P1至TAP点，第二组线圈23是由TAP点至端点P2。在上层线圈24中，电流由上层线圈24的端点P1进入，沿着图7中的箭头方向前进，经过上、中、下层线圈24、26、28的第一组线圈21后，再以下、中、上层线圈28、26、24的次序流经第二组线圈23，最后由P2端点流出。如图8所示，在半导体基板16上以一导体线圈形成本发明三层对称式电感22，电感22及基板16之间有一绝缘层18隔离，而电感22的上、中、下层线圈24、26、28是形成于绝缘层20内。
由图3及图7可知，本发明的电感架构可以是两层或三层，依此类推，本发明的电感架构也可是多层导体线圈的电感。在相同的面积下，M层导体线圈所形成的电感其电感值为单层导体线圈所形成的电感的电感值的M到M2倍。虽然图3及图7中的电感是四边形的结构，但是也可以使用六边形、八边形、圆形、甚至是任何形状来设计，越是圆滑的电感结构，其品质因数越好，只要是呈左右对称且多层结构的电感，均属本发明的范畴。
由上述可知，本发明多层对称式电感借由多层的导体线圈来增加电感的互感效应，提高单位面积的电感值，也因为如此，本发明多层对称式电感仅需使用较短的导体线圈即可达到与传统技术相同的电感值，所以，电感的电阻值较小，因而可以提高电感的品质因数。再者，本发明多层对称式电感的每一层导体线圈采均使用对称的方式设计，也就是不论是从电感两端的任一端所看到的电感结构均相同，使得电感的两个端点具有对称性质，以适用在差分电路中，将差分电路的共模噪声干扰降到最低。
相较于传统技术，本发明多层对称式电感所需的芯片面积远比传统平面螺旋状电感来得小很多，可以大幅降低芯片的成本。其次，本发明利用多层导体线圈结构所设计的电感，可以增加不同层导体线圈之间的互感，在相同面积下，提高电感值为平面电感的数倍，也就是说，多层电感仅需较短的导体线圈长度即可达到相同的电感值，而有较高的电感品质因数。最后，应用在差分电路中的电感往往需要具备对称的性质，以消除共模噪声，然而传统双层式螺旋电感并不具备对称的性质，故不适用于差分电路中。本发明多层对称式电感，电感的两个端点是相互对称的，使得电感可以应用在差分电路的设计中，降低共模噪声对电路的干扰。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，均应属本发明专利的涵盖范围。
Claims (3)
1.一种使用集成电路技术所制成的电感，包括：
基板；
位于基板上的导线段，其形成平面的电感回路和引出端；
其特征在于，所述电感的回路关于一个位于电感平面中的直线轴对称，所述回路至少为两圈，所述引出端位于最外圈并关于所述直线轴对称，当形成回路的导线段经过所述直线轴时，改变回绕的半径，只有在与引出端相对应的最内圈处经过所述直线轴时，不改变回绕的半径，当导线段在直线轴处交叉时，通过介质插塞换层连接，使所述电感具有对称的结构及相同的电流方向。
2.一种使用集成电路技术所制成的电感，包括：
基板；
位于基板上的导线段，其形成平面的电感回路和引出端；
其特征在于，所述电感的回路关于一个位于电感平面中的直线轴对称，所述回路至少为两圈，所述引出端位于最内圈并关于所述直线轴对称，当形成回路的导线段经过所述直线轴时，改变回绕的半径，只有在与引出端相对应的最外圈处经过所述直线轴时，不改变回绕的半径，当导线段在直线轴处交叉时，通过介质插塞换层连接，使所述螺旋状电感具有对称的结构及相同的电流方向。
3.如权利要求1或2所述的电感，其特征在于，所述导线段形成的平面的电感回路为两层或更多，各层之间由绝缘层相隔开，相邻层的电感回路的引出端相连接使得各层的电感回路相串联。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02147925 CN1210729C (zh) | 2002-10-30 | 2002-10-30 | 多层对称式电感 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02147925 CN1210729C (zh) | 2002-10-30 | 2002-10-30 | 多层对称式电感 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1405801A CN1405801A (zh) | 2003-03-26 |
| CN1210729C true CN1210729C (zh) | 2005-07-13 |
Family
ID=4751375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02147925 Expired - Lifetime CN1210729C (zh) | 2002-10-30 | 2002-10-30 | 多层对称式电感 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1210729C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI681557B (zh) * | 2019-04-25 | 2020-01-01 | 瑞昱半導體股份有限公司 | 積體變壓器及積體電感之交叉結構 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017726B (zh) * | 2004-01-30 | 2011-07-27 | 联华电子股份有限公司 | 对称型电感 |
| US7151430B2 (en) * | 2004-03-03 | 2006-12-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Method of and inductor layout for reduced VCO coupling |
| CN100481283C (zh) * | 2006-07-18 | 2009-04-22 | 威盛电子股份有限公司 | 电感元件及对称电感元件 |
| CN101090033B (zh) * | 2007-05-17 | 2010-06-02 | 威盛电子股份有限公司 | 对称式差动电感结构 |
| CN103077809A (zh) * | 2011-10-26 | 2013-05-01 | 上海华虹Nec电子有限公司 | 对称型叠层电感结构及其绕线方法 |
| CN103400820B (zh) * | 2013-01-30 | 2016-08-10 | 威盛电子股份有限公司 | 半导体装置 |
| CN104517941B (zh) * | 2013-09-29 | 2018-12-28 | 澜起科技股份有限公司 | 线圈及制备应用于电感元件的线圈的方法 |
| TWI456600B (zh) | 2014-03-19 | 2014-10-11 | Realtek Semiconductor Corp | 積體變壓器 |
| CN104952834B (zh) * | 2014-03-26 | 2019-01-18 | 瑞昱半导体股份有限公司 | 集成变压器 |
| WO2018057227A1 (en) | 2016-09-22 | 2018-03-29 | Apple Inc. | Coupled inductor structures utilizing magnetic films |
| CN111863779B (zh) * | 2019-04-30 | 2022-02-25 | 瑞昱半导体股份有限公司 | 集成变压器及集成电感的交叉结构 |
-
2002
- 2002-10-30 CN CN 02147925 patent/CN1210729C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI681557B (zh) * | 2019-04-25 | 2020-01-01 | 瑞昱半導體股份有限公司 | 積體變壓器及積體電感之交叉結構 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1405801A (zh) | 2003-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1252745C (zh) | 电感元件 | |
| CN1210729C (zh) | 多层对称式电感 | |
| TWI648754B (zh) | 交錯式變壓器及其製造方法 | |
| US7808356B2 (en) | Integrated high frequency BALUN and inductors | |
| US7253712B1 (en) | Integrated high frequency balanced-to-unbalanced transformers | |
| CN104517941B (zh) | 线圈及制备应用于电感元件的线圈的方法 | |
| TWI224798B (en) | Transformer formed between two layout layers | |
| CN100565875C (zh) | 对称电感元件 | |
| KR20180071644A (ko) | 인덕터 | |
| US20120313729A1 (en) | Lc composite component and structure for mounting lc composite component | |
| JP2008078622A (ja) | 積層コンデンサ、回路基板及び回路モジュール | |
| WO2005071699A1 (ja) | チップインダクタ及びその製造方法 | |
| CN1622233A (zh) | 薄膜共模滤波器和薄膜共模滤波器阵列 | |
| KR102044603B1 (ko) | 전자 부품 | |
| CN102169868B (zh) | 一种片上集成电感 | |
| CN200956397Y (zh) | 一种多层lc滤波器 | |
| CN1889205A (zh) | 电感元件及对称电感元件 | |
| CN101038814A (zh) | 片式低温共烧陶瓷式共模滤波器 | |
| TWI226647B (en) | Inductor formed between two layout layers | |
| CN101064271A (zh) | 具有多重导线结构的螺旋电感元件 | |
| CN104979606B (zh) | 一种间隔型母线滤波器层状结构体 | |
| CN1469400A (zh) | 形成于二布线层间的电感 | |
| CN1030271C (zh) | 叠合多层结构的复合电气元件 | |
| CN1450571A (zh) | 形成于二布线层间的变压器 | |
| CN100416797C (zh) | 对称电感元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050713 |
|
| CX01 | Expiry of patent term |