TW201731134A - 高品質因子電感器結構及包含其之射頻積體電路 - Google Patents

高品質因子電感器結構及包含其之射頻積體電路 Download PDF

Info

Publication number
TW201731134A
TW201731134A TW105116245A TW105116245A TW201731134A TW 201731134 A TW201731134 A TW 201731134A TW 105116245 A TW105116245 A TW 105116245A TW 105116245 A TW105116245 A TW 105116245A TW 201731134 A TW201731134 A TW 201731134A
Authority
TW
Taiwan
Prior art keywords
lower metal
hole
metal line
line
inductor
Prior art date
Application number
TW105116245A
Other languages
English (en)
Inventor
崔禎訓
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201731134A publication Critical patent/TW201731134A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0046—Printed inductances with a conductive path having a bridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Ceramic Engineering (AREA)

Abstract

提供了高品質因子電感器結構及包含其之射頻積體電路。電感器結構包括：電感線，設置在絕緣層之上；上金屬線，設置在絕緣層之上，並且與電感線間隔預定距離；第一下金屬線和第二下金屬線，第一下金屬線和第二下金屬線均設置在絕緣層中，並且在垂直方向上位於彼此不同的層次；下通孔，將第一下金屬線耦接至第二下金屬線；第一上通孔，將第二下金屬線耦接至電感線；以及第二上通孔，將第二下金屬線耦接至上金屬線。

Description

高品質因子電感器結構及包含其之射頻積體電路
本公開的各種實施例涉及電感器結構和包括該電感器結構的射頻(RF)積體電路，更具體地，涉及高品質因子電感器結構和包括該高品質因子電感器結構的RF積體電路。
相關申請的交叉引用
本申請要求2015年11月23日提交的申請號為10-2015-0163848的韓國專利申請的優先權，其全部內容通過引用合併於此。
近來，隨著可攜式通信技術的發展，已經積極地利用矽互補金屬氧化物(CMOS)技術來實行RF積體電路的發展。已經通過CMOS製程的小型化和MOS裝置的高性能來很大程度地改善了RF積體電路的整體性能。然而，在僅通過依賴於MOS裝置的高性能來改善RF積體電路的整體性能上存在限制。這是因為在RF積體電路中包括若干類比被動裝置(諸如，晶片上電感裝置)。
電感器可以通過其電感值和品質因子(Q-factor)來表徵。電感值取決於諸如導線的長度和圈數的參數。品質因子取決於導線的電阻值。即，品質因子隨著導線的電阻值的減小而增大。然而，具有單層導線 的標準電感器由於用於將導線的端部與另一導電層耦接的下導電層的高電阻值而示出低品質因子。
各種實施例針對高品質因子電感器結構和包括其的RF積體電路。根據一個實施例，一種電感器結構包括：電感線，設置在絕緣層之上；上金屬線，設置在絕緣層之上，並且與電感線間隔預定距離；第一下金屬線和第二下金屬線，第一下金屬線和第二下金屬線均設置在絕緣層中，並且在垂直方向上位於彼此不同的層次；下通孔，將第一下金屬線耦接至第二下金屬線；第一上通孔，將第二下金屬線耦接至電感線；以及第二上通孔，將第二下金屬線耦接至上金屬線。
根據另一個實施例，一種電感器結構包括：電感線，設置在絕緣層之上；上金屬線，設置在絕緣層之上，並且與電感線間隔預定距離；第一下金屬線、第二下金屬線和第三下金屬線，第一下金屬線、第二下金屬線和第三下金屬線設置在絕緣層中，並且在垂直方向上位於彼此不同的層次；第一層次下通孔，將第一下金屬線耦接至第二下金屬線；第二層次下通孔，將第二下金屬線耦接至第三下金屬線；第一上通孔，將第三下金屬線耦接至電感線；以及第二上通孔，將第三下金屬線耦接至上金屬線。
根據另一個實施例，一種RF積體電路包括：基板，包括第一區和第二區；電感器結構，設置在第一區的基板之上；半導體裝置，設置在第二區的基板之上；以及導線結構，將電感器結構耦接至半導體裝置。電感器結構包括：電感線，設置在第一區的基板之上；上金屬線，設置在第一區的基板之上，並且與電感線間隔預定距離；多個下金屬線，所述多 個下金屬線在垂直方向上位於彼此不同的層次，其中，所述多個下金屬線包括最上面的下金屬線，最上面的下金屬線在所述多個下金屬線之中位於最高層次；下通孔，將所述多個下金屬線彼此耦接；第一上通孔，將最上面的下金屬線耦接至電感線；以及第二上通孔，將最上面的下金屬線耦接至上金屬線。
100‧‧‧電感器結構
110‧‧‧絕緣層
120‧‧‧電感線
121‧‧‧第一端部
122‧‧‧第二端部
130‧‧‧上金屬線
140‧‧‧第一下金屬線
150‧‧‧第二下金屬線
160‧‧‧下通孔
161‧‧‧第一下通孔
162‧‧‧第二下通孔
171‧‧‧第一上通孔
172‧‧‧第二上通孔
180,180’‧‧‧連接結構
210‧‧‧第一電阻器
220‧‧‧第二電阻器
230‧‧‧第三電阻器
240‧‧‧第四電阻器
250‧‧‧第五電阻器
260‧‧‧第六電阻器
310‧‧‧下金屬線
320‧‧‧下層次通孔
321‧‧‧第一下通孔
322‧‧‧第二下通孔
331‧‧‧第一上通孔
332‧‧‧第二上通孔
400‧‧‧RF積體電路
410‧‧‧基板
411‧‧‧第一區
412‧‧‧第二區
415‧‧‧P型井區
420‧‧‧溝槽裝置隔離層
431‧‧‧N+型源極區
432‧‧‧N+型汲極區
440‧‧‧閘極絕緣層
450‧‧‧閘極電極層
460‧‧‧汲極接觸插塞
470‧‧‧金屬導線層
480‧‧‧通孔
鑒於附圖和所附具體描述，本發明的各種實施例將變得更加明顯，其中：圖1為圖示根據一個示例性實施例的電感器結構的俯視圖；圖2為沿著圖1中的I-I’線截取的截面圖；圖3為圖示圖2的電感器結構的等效電阻值的電路圖；圖4為沿著圖1中的I-I’線截取的截面圖；以及圖5為圖示根據一個示例性實施例的RF積體電路的截面圖。
在實施例的以下描述中，將理解的是，術語“第一”和“第二”旨在識別元件，而不用於僅限定元件本身或者意味著特定的順序。另外，當一個元件被稱為在另一個元件“上”、“之上”、“以上”、“之下”或者“下方”時，其旨在意味著相對位置關係，而不用於限制該元件直接接觸另一元件或者在它們之間存在至少一個中間元件的某些情況。因此，在本文中使用的諸如“上”、“之上”、“以上”、“之下”“下方”、“以下”等的術語僅出於描述特定實施例的目的，並非旨在限制本公開的 範圍。另外，當一個元件被稱為“連接”或者“耦接”至另一個元件時，該元件可以直接電氣或機械地連接或耦接至另一個元件，或者可以通過替代它們之間的另一個元件來形成連接關係或者耦接關係。
圖1為圖示根據一個示例性實施例的電感器結構100的俯視圖。圖2為圖示沿著圖1中的線I-I’截取的電感器結構100的截面圖。
參見圖1和圖2，電感器結構100包括設置在絕緣層110上的電感線120。電感線120可以由金屬線形成，並且在從頂部觀看時具有螺旋的多邊形形狀。電感線120具有平面結構。因此，電感線120的下表面直接接觸絕緣層110的上表面。電感線120包括對應於電感器的兩個端子的第一端部121和第二端部122。第一端部121和第二端部122可以是相反的端部，並且分別位於螺旋形狀的電感線120的內部和外部。
電感線120具有標準的電感器結構，即，八邊形形狀。電感線120可以形成為條紋環路形狀。電感線120的輪廓可以形成圓形、正方形或者六邊形。電感線120可以具有採用圖案接地遮罩(PGS)的電感器結構，該電感器結構抑制了在具有大約1-3Ω的非常低的電阻率的一般矽基板中產生的渦電流。電感線120可以具有能夠在給定區域中實現較高電感值的層疊電感器結構。電感線120可以具有多層電感器結構，該多層電感器結構通過將平行的兩個金屬層連接而具有增加的金屬層的有效厚度。
上金屬線130設置在絕緣層110上。上金屬線130在層次方向上與電感線120間隔預定距離。電感線120和上金屬線130通過設置在絕緣層110中的連接結構180而彼此電耦接。連接結構180包括設置在絕緣層110中的第一下金屬線140和第二下金屬線150。
第一下金屬線140和第二下金屬線150完全掩埋在絕緣層110中。即，第一下金屬線140的下表面與絕緣層的下表面間隔開，並且第二下金屬線150的上表面與絕緣層110的上表面間隔開。第一下金屬線140和第二下金屬線150在垂直方向上彼此間隔開。在一個實施例中，第一下金屬線140和第二下金屬線150可以在垂直方向上彼此重疊。
第一下金屬線140的兩端和第二下金屬線150的兩端可以在垂直方向上彼此對齊。第一下金屬線140的一端部和第二下金屬線150的一端部可以與電感線120的第一端部121在垂直方向上對齊。第一下金屬線140的另一端部和第二下金屬線150的另一端部可以與上金屬線130的一端部在垂直方向上對齊。
下通孔160設置在第一下金屬線140與第二下金屬線150之間。下通孔160設置在絕緣層110中，下通孔160包括第一下通孔161和第二下通孔162。第一下通孔161設置在第一下金屬線140的一端部的上表面與第二下金屬線150的一端部的下表面之間。即，第一下通孔161的下表面和上表面分別直接接觸第一下金屬線140的一端部的上表面和第二下金屬線150的一端部的下表面。
第二下通孔162設置在第一下金屬線140的另一端部的上表面與第二下金屬線150的另一端部的下表面之間。即，第二下通孔162的下表面和上表面分別直接接觸第一下金屬線140的另一端部的上表面和第二下金屬線150的另一端部的下表面。下通孔160將第一下金屬線140電耦接至第二下金屬線150。
第一上通孔171設置在第二下金屬線150的一端部的上表面 與電感線120的第一端部121的下表面之間。第一上通孔171設置在絕緣層110中。第一上通孔171的下表面和上表面分別直接接觸第二下金屬線150的一端部的上表面和電感線120的第一端部121的下表面。
第二上通孔172設置在第二下金屬線150的另一端部的上表面與上金屬線130的一端部的下表面之間。第二上通孔172設置在絕緣層110中。第二上通孔172的下表面和上表面分別直接接觸第二下金屬線150的另一端部的上表面和上金屬線130的一端部的下表面。
第一上通孔171和第二上通孔172分別將第二下金屬線150電耦接至電感線120和上金屬線130。第一下通孔161可以與第一上通孔171在垂直方向上對齊，以及第二下通孔162可以與第二上通孔172在垂直方向上對齊。
圖3為圖示圖2的電感器結構的等效電阻值的電路圖。參見圖3和圖2，當電感線120的接觸第一上通孔171的第一端部121被設定為第一端子，且上金屬線130的接觸第二上通孔172的一端部被設定為第二端子時，在第一端子與第二端子之間形成由第一下金屬線140、第二下金屬線150、第一下通孔161、第二下通孔162、第一上通孔171以及第二上通孔172組成的電阻部件。
具有第一上通孔171的第一電阻值R1的第一電阻器210、具有第二上通孔172的第二電阻值R2的第二電阻器220以及具有第二下金屬線150的第三電阻值R3的第三電阻器230彼此串聯連接在第一端子與第二端子之間。具有第一下通孔161的第四電阻值R4的第四電阻器240、具有第二下通孔162的第五電阻值R5的第五電阻器250以及具有第一下金屬 線140的第六電阻值R6的第六電阻器260彼此串聯連接在第一節點與第二節點之間。第一節點和第二節點可以為第三電阻器230的兩個端子。串聯連接的電阻器240至260具有總電阻值R4+R5+R6，其為第四電阻值R4、第五電阻值R5和第六電阻值R6的總和。串聯連接的電阻器240至260具有總電阻值R4+R5+R6。具有第三電阻值R3的第三電阻器230與串聯連接的電阻器240至260並聯連接。
在不具有第四電阻器240、第五電阻器250和第六電阻器260的常規電感器結構的情況下，第一端子與第二端子之間的總電阻值變為R1+R2+R3，其為第一電阻值R1、第二電阻值R2和第三電阻值R3的總和。然而，在實施例中，由於存在第四電阻器240、第五電阻器250和第六電阻器260，因此第一端子與第二端子之間的總電阻值變為R1+R2+Req，其為第一電阻值R1、第二電阻值R2和等效電阻值Req的總和。
等效電阻值Req可以利用以下等式來計算：1/Req=(1/R3)+(1/(R4+R5+R6))
利用以上等式計算出的等效電阻值Req具有比第三電阻器230的第三電阻值R3小的值。因此，與不具有第四電阻器240、第五電阻器250和第六電阻器260的常規電感器相比，第一節點與第二節點之間的總電阻值變得更低。因此，電感器的品質因子變得更高。
圖4為圖示根據另一個示例性實施例的電感器結構100’的視圖。圖4為沿著圖1中的線I-I’截取的截面圖。圖4中所示的相同附圖標記表示圖1和圖2中所示的相同元件。
參見圖4，根據實施例的電感器結構100’包括連接結構 180’，連接結構180’設置在絕緣層110中，並且將電感線120電耦接至上金屬線130。除了連接結構180’之外，電感器結構100’與圖2的電感器結構100相同。
根據實施例的連接結構180’包括設置在絕緣層110中的多個下金屬線310(例如，三個或更多個下金屬線)。下金屬線310在垂直方向上彼此間隔開。下金屬線310完全掩埋在絕緣層110中。即，最下面的下金屬線310的下表面與絕緣層110的下表面間隔開，以及最上面的下金屬線310的上表面與絕緣層110的上表面間隔開。
在一個實施例中，下金屬線310可以在垂直方向上彼此重疊或者對齊。下金屬線310的兩端可以在垂直方向上彼此對齊。每個下金屬線310的一端部可以與電感線120的第一端部121在垂直方向上對齊。每個下金屬線310的相反的一端部可以與上金屬線130的一端部在垂直方向上對齊。
下層次通孔320設置在下金屬線310之間以將下金屬線310彼此連接。下層次通孔320可以包括在垂直方向上彼此位於不同層次的第一下層次通孔、第二下層次通孔、第三下層次通孔320。
下層次通孔320設置在絕緣層110中。下層次通孔320中的每個包括第一下通孔321和第二下通孔322。第一下通孔321設置在下金屬線310中的一個下金屬線的一端部的上表面與下金屬線310中的另一個下金屬線的一端部的下表面之間。通過第一下通孔321連接的兩個下金屬線310在垂直方向上彼此相鄰。即，第一下通孔321的下表面和上表面分別直接接觸設置在較低層次的下金屬線310的一端部的上表面和設置在較高層次 的下金屬線310的一端部的下表面。
第二下通孔322設置在位於較低層次的下金屬線310的另一端部的上表面與位於較高層次的下金屬線310的另一端部的下表面之間。即，第二下通孔322的下表面和上表面分別直接接觸設置在較低層次的下金屬線310的另一端部的上表面和設置在較高層次的下金屬線310的另一端部的下表面。下層次通孔320在垂直方向上將下金屬線310彼此電耦接。
在絕緣層110中，第一上通孔331設置在最上面的下金屬線310的一端部的上表面與電感線120的第一端部121的下表面之間。即，第一上通孔331的下表面和上表面直接接觸最上面的下金屬線310的一端部的上表面和電感線120的第一端部121的下表面。
在絕緣層110中，第二上通孔332設置在最上面的下金屬線310的另一端部的上表面與上金屬線130的一端部的下表面之間。即，第二上通孔332的下表面和上表面分別直接接觸最上面的下金屬線310的另一端部的上表面和上金屬線130的一端部的下表面。
第一上通孔331和第二上通孔332分別將最上面的下金屬線310電耦接至電感線120和上金屬線130。第一下通孔321可以與第一上通孔331在垂直方向上對齊，以及第二下通孔322可以與第二上通孔332在垂直方向上對齊。
在根據實施例的電感器結構100’中，第一上通孔331的電阻分量、第二上通孔332的電阻分量、最上面的下金屬線310的電阻分量存在於電感線120的接觸第一上通孔331的第一端部121與上金屬線130的接觸第二上通孔332的一端部之間。設置在最上面的下金屬線310之下的下金 屬線310的電阻分量、第一下通孔321的電阻分量以及第二下通孔322的電阻分量並聯設置在最上面的下金屬線310的兩個端部之間。
類似地，設置在下金屬線310之下的下金屬線310的電阻分量、第一下通孔321的電阻分量以及第二下通孔322的電阻分量並聯設置在下金屬線310中的一個下金屬線的兩個端部之間。連接結構180’設置在電感線120的第一端部121與上金屬線130的接觸第二上通孔322的一端部之間。連接結構180’包括並聯連接的多個電阻分量。因此，整個連接結構180’的等效電阻值變得比僅存在最上面的下金屬線310時低。整個連接結構180’的低等效電阻值增加了電感器結構100’的品質因子。
圖5為圖示根據一個實施例的RF積體電路400的截面圖。參見圖5，RF積體電路400包括設置在基板410上的絕緣層110。基板410包括第一區411和第二區412。第一區411可以被限定為其中設置有電感器結構的區域。第二區412可以被限定為其中設置有諸如電晶體的有源半導體裝置的區域。電感器結構設置在基板410的第一區411中的絕緣層110上，並且包括掩埋在絕緣層110中的連接結構180’。圖5中所示的連接結構180’具有與以上參照圖4所描述的連接結構180’相同的結構。因此，將省略連接結構180’的重複描述。
半導體裝置可以設置在基板410的第二區412中或者上。在一些實施例中，半導體裝置可以為N通道MOS電晶體。在一些實施例中，半導體裝置可以為P通道MOS電晶體或者互補MOS(CMOS)電晶體，該互補CMOS電晶體包括N通道MOS(NMOS)電晶體和P通道MOS(PMOS)電晶體二者。當半導體裝置為N通道MOS電晶體時，P型井區415設置在 第二區412的基板410的上部區域。作用區設置在P型井區415的上部區域，並且作用區可以通過溝槽裝置隔離層420來限定。N+型源極區431和N+型汲極區432設置在作用區中，並且通過通道區彼此間隔開。閘極絕緣層440和閘極電極層450順序地設置在通道區上。
N+型汲極區432可以經由汲極接觸插塞460、金屬導線層470和通孔480而電耦接至電感線120的第二端部。N通道MOS電晶體的汲極端子電耦接至電感器結構的端子。N通道MOS電晶體可以用作開關裝置。在這種情況下，開關裝置和電感器結構可以彼此串聯連接。如以上參照圖4所述，與開關裝置串聯連接的電感器結構可以具有高品質因子，因此根據實施例的RF積體電路400可以提供改善的頻率特性。
以上出於說明性的目的已經公開了本公開的實施例。本領域的技術人員將認識到，在不脫離所附申請專利範圍所公開的本發明的範圍和精神的情況下，各種修改、添加和替換是可能的。
110‧‧‧絕緣層
120‧‧‧電感線
121‧‧‧第一端部
122‧‧‧第二端部
130‧‧‧上金屬線
140‧‧‧第一下金屬線
150‧‧‧第二下金屬線
160‧‧‧下通孔
161‧‧‧第一下通孔
162‧‧‧第二下通孔
171‧‧‧第一上通孔
172‧‧‧第二上通孔
180‧‧‧連接結構

Claims (17)

  1. 一種電感器結構，包括：電感線，設置在絕緣層之上；上金屬線，設置在所述絕緣層之上，並且與所述電感線間隔預定距離；第一下金屬線和第二下金屬線，所述第一下金屬線和第二下金屬線均設置在絕緣層中，並且在垂直方向上位於彼此不同的層次；下通孔，將所述第一下金屬線耦接至所述第二下金屬線；第一上通孔，將所述第二下金屬線耦接至所述電感線；以及第二上通孔，將所述第二下金屬線耦接至所述上金屬線。
  2. 根據申請專利範圍第1項所述的電感器結構，其中，所述電感線包括螺旋形狀的金屬線，以及其中，所述電感線具有多邊形形狀的輪廓。
  3. 根據申請專利範圍第2項所述的電感器結構，其中，所述第一下金屬線和所述第二下金屬線在垂直方向上彼此對齊。
  4. 根據申請專利範圍第3項所述的電感器結構，其中，所述第一下金屬線的兩端和所述第二下金屬線的兩端在垂直方向上彼此對齊。
  5. 根據申請專利範圍第2項所述的電感器結構，其中，所述下通孔包括第一下通孔和第二下通孔，其中，所述第一下通孔設置在所述第一下金屬線的第一端與所述第二下金屬線的第一端之間，以及其中，所述第二下通孔設置在所述第一下金屬線的第二端與所述第二下金屬線的第二端之間。
  6. 根據申請專利範圍第5項所述的電感器結構，其中，所述第一下通孔與所述第一上通孔在垂直方向上對齊，以及其中，所述第二下通孔與所述第二上通孔在垂直方向上對齊。
  7. 根據申請專利範圍第2項所述的電感器結構，其中，所述第一上通孔設置在所述第二下金屬線的第一端與所述電感線的第一端之間，以及其中，所述第二上通孔設置在所述第二下金屬線的第二端與所述上金屬線的第一端之間。
  8. 一種電感器結構，包括：電感線，設置在絕緣層之上；上金屬線，設置在所述絕緣層之上，並且與所述電感線間隔預定距離；第一下金屬線、第二下金屬線和第三下金屬線，所述第一下金屬線、第二下金屬線和第三下金屬線設置在所述絕緣層中，並且在垂直方向上位於彼此不同的層次；第一層次下通孔，將所述第一下金屬線耦接至所述第二下金屬線；第二層次下通孔，將所述第二下金屬線耦接至所述第三下金屬線；第一上通孔，將所述第三下金屬線耦接至所述電感線；以及第二上通孔，將所述第三下金屬線耦接至所述上金屬線。
  9. 根據申請專利範圍第8項所述的電感器結構，其中，所述電感線包括螺旋形狀的金屬線，以及其中，所述電感線具有多邊形形狀的輪廓。
  10. 根據申請專利範圍第9項所述的電感器結構，其中，所述第一下金 屬線、所述第二下金屬線和所述第三下金屬線在垂直方向上彼此對齊。
  11. 根據申請專利範圍第10項所述的電感器結構，其中，所述第一下金屬線、所述第二下金屬線和所述第三下金屬線中的每個的兩端在垂直方向上彼此對齊。
  12. 根據申請專利範圍第9項所述的電感器結構，其中，所述第一層次下通孔和所述第二層次下通孔中的每個包括第一下通孔和第二下通孔，其中，所述第一層次下通孔的第一下通孔在所述第一下金屬線的第一端與所述第二下金屬線的第一端之間延伸，其中，所述第一層次下通孔中的第二下通孔在所述第一下金屬線的第二端與所述第二下金屬線的第二端之間延伸，其中，所述第二層次下通孔的第一下通孔在所述第二下金屬線的第一端與所述第三下金屬線的第一端之間延伸，以及其中，所述第二層次下通孔的第二下通孔在所述第二下金屬線的第二端與所述第三下金屬線的第二端之間延伸。
  13. 根據申請專利範圍第12項所述的電感器結構，其中，所述第二層次下通孔的所述第一下通孔與所述第一上通孔在垂直方向上對齊，其中，所述第一層次下通孔的所述第一下通孔與所述第一上通孔在垂直方向上對齊，其中，所述第二層次下通孔的所述第二下通孔與所述第二上通孔在垂直方向上對齊，以及其中，所述第一層次下通孔的所述第二下通孔與所述第二上通孔在垂直方向上對齊。
  14. 根據申請專利範圍第8項所述的電感器結構，其中，所述第一下金屬線位於比所述第二下金屬線低的層次，其中，所述第二下金屬線位於比所述第三下金屬線低的層次，其中，所述第一上通孔設置在所述第三下金屬線的第一端與所述電感線的第一端之間，以及其中，所述第二上通孔設置在所述第三下金屬線的第二端與所述上金屬線的第一端之間。
  15. 一種RF積體電路，包括：基板，包括第一區和第二區；電感器結構，設置在所述第一區的基板之上；半導體裝置，設置在所述第二區的基板之上；以及導線結構，將所述電感器結構耦接至半導體裝置，其中，所述電感器結構包括：電感線，設置在所述第一區的基板之上；上金屬線，設置在所述第一區的基板之上，並且與所述電感線間隔預定距離；多個下金屬線，所述多個下金屬線在垂直方向上位於彼此不同的層次，其中，所述多個下金屬線包括最上面的下金屬線，所述最上面的下金屬線在所述多個下金屬線之中位於最高層次；下通孔，將所述多個下金屬線彼此耦接；第一上通孔，將所述最上面的下金屬線耦接至所述電感線；以及第二上通孔，將所述最上面的下金屬線耦接至所述上金屬線。
  16. 根據申請專利範圍第15項所述的RF積體電路，其中，所述半導體裝置包括P通道MOS電晶體、N通道MOS電晶體或二者。
  17. 根據申請專利範圍第16項所述的RF積體電路，其中，所述導線結構將所述電感線的第二端或所述上金屬線的第二端耦接至所述P通道MOS電晶體的接面區或所述N通道MOS電晶體的接面區。
TW105116245A 2015-11-23 2016-05-25 高品質因子電感器結構及包含其之射頻積體電路 TW201731134A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150163848A KR20170059649A (ko) 2015-11-23 2015-11-23 높은 q-인자를 갖는 인덕터 및 이를 포함하는 알에프 집적회로

Publications (1)

Publication Number Publication Date
TW201731134A true TW201731134A (zh) 2017-09-01

Family

ID=58720297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105116245A TW201731134A (zh) 2015-11-23 2016-05-25 高品質因子電感器結構及包含其之射頻積體電路

Country Status (4)

Country Link
US (1) US20170148559A1 (zh)
KR (1) KR20170059649A (zh)
CN (1) CN106783808A (zh)
TW (1) TW201731134A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672704B2 (en) * 2017-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with polygonal inductive device
CN110676028B (zh) * 2018-07-03 2021-08-03 瑞昱半导体股份有限公司 变压器装置
US11616013B2 (en) * 2020-06-12 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Extended via semiconductor structure and device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW386279B (en) * 1998-08-07 2000-04-01 Winbond Electronics Corp Inductor structure with air gap and method of manufacturing thereof
KR101005264B1 (ko) * 2003-07-26 2011-01-04 삼성전자주식회사 대칭형 인덕터 소자
TWI296845B (en) * 2006-05-17 2008-05-11 Via Tech Inc Multilayer winding inductor
US20080186123A1 (en) * 2007-02-07 2008-08-07 Industrial Technology Research Institute Inductor devices

Also Published As

Publication number Publication date
CN106783808A (zh) 2017-05-31
US20170148559A1 (en) 2017-05-25
KR20170059649A (ko) 2017-05-31

Similar Documents

Publication Publication Date Title
US9978512B2 (en) Circuit device
TWI395240B (zh) 積體半導體電感器及其形成方法與積體半導體濾波器
US7598836B2 (en) Multilayer winding inductor
US8471357B2 (en) Integrated inductor structure
CN102246305B (zh) 改善的rf cmos晶体管设计
US9209130B2 (en) Semiconductor device having ground shield structure and fabrication method thereof
US9633940B2 (en) Structure and method for a high-K transformer with capacitive coupling
US8253523B2 (en) Spiral inductor device
US20170149404A1 (en) On-chip electromagnetic bandgap (ebg) structure for noise suppression
US7986211B2 (en) Inductor
TWI796910B (zh) 多層式晶片內建電感結構
US20140361401A1 (en) Patterned ground shield structures and semiconductor devices
TW201731134A (zh) 高品質因子電感器結構及包含其之射頻積體電路
US11367773B2 (en) On-chip inductor structure
US9583555B2 (en) Semiconductor device having inductor
KR20160058592A (ko) 알에프 집적회로 및 그 제조방법
TWI757073B (zh) 多層式晶片內建電感結構
JP2002093622A (ja) インダクタ素子
CN105789177A (zh) 半导体装置
CN115706082A (zh) 具有蛇状金属导线的金属内连线结构
US8835996B2 (en) Integrated circuit configuration having extension conductor structure and fabricating method thereof
JP2009252965A (ja) 半導体装置
TW201904004A (zh) 半導體結構及其製造方法
KR20070000763A (ko) 반도체 소자의 인덕터