TW201541598A - 具有電感電容諧振電路之半導體裝置 - Google Patents

具有電感電容諧振電路之半導體裝置 Download PDF

Info

Publication number
TW201541598A
TW201541598A TW103113947A TW103113947A TW201541598A TW 201541598 A TW201541598 A TW 201541598A TW 103113947 A TW103113947 A TW 103113947A TW 103113947 A TW103113947 A TW 103113947A TW 201541598 A TW201541598 A TW 201541598A
Authority
TW
Taiwan
Prior art keywords
segment
segments
component
line segment
semiconductor device
Prior art date
Application number
TW103113947A
Other languages
English (en)
Other versions
TWI560839B (en
Inventor
Hsiao-Tsung Yen
Yuh-Sheng Jean
Ta-Hsun Yeh
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=54322851&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW201541598(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW103113947A priority Critical patent/TWI560839B/zh
Priority to US14/338,904 priority patent/US9590582B2/en
Publication of TW201541598A publication Critical patent/TW201541598A/zh
Application granted granted Critical
Publication of TWI560839B publication Critical patent/TWI560839B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一種具有電感電容諧振電路之半導體裝置包括一第一絕緣層、一電感組件以及一電容組件。電感組件包括一線圈線段以及二延伸線段。線圈線段與延伸線段位於第一絕緣層的同一表面上，且延伸線段分別耦接在線圈線段的兩端。延伸線段彼此間隔，並且相對線圈線段向外側延伸。延伸線段與線圈線段定義出一第一區域，而電容組件對應第一區域內藏式設置於第一絕緣層相對電感組件的另一表面。

Description

具有電感電容諧振電路之半導體裝置
本發明是關於一種半導體裝置，特別是關於一種具有電感電容諧振電路之半導體裝置。
隨著電子產多功能整合的發展趨勢，越來越多的電路元件需要整合設計於半導體晶片中。
典型的半導體積體電路包含一矽基底。一層以上的絕緣層設置於基底上，且一層以上的金屬層設置於絕緣層中。這些金屬層可藉由現行的半導體製程技術而形成晶片內建部件。因此，為了縮小電子產品的體積，許多電子元件改以內藏（embedded）式設置，以取代表面黏著（surface mounted technique；SMT）式的設置方式。
在電路設計中，常見使用電感電容諧振電路（LC resonant circuit）來提供訊號的傳輸或過濾，例如在濾波器、網路阻抗匹配電路、壓控震盪器（VCO）、傳送與收發模組等電路中。然而，在高頻時，訊號會穿越絕緣層流失到矽基底而造成訊號的能量損耗。因此，如何設計內藏式電感電容諧振電路以進一步縮小整體尺寸且不影響訊號傳輸或過濾的效果，其為相關電路設計者持續努力研究之項目之一。
在一實施例中，一種具有電感電容諧振電路之半導體裝置包括一第一絕緣層、一電感組件以及一電容組件。電感組件包括一線圈線段以及二延伸線段。線圈線段與延伸線段位於第一絕緣層的同一表面上，且延伸線段分別耦接在線圈線段的兩端。延伸線段彼此間隔，並且相對線圈線段向外側延伸。其中，延伸線段與線圈線段定義出一第一區域，而電容組件對應第一區域內藏式設置於第一絕緣層相對電感組件的另一表面。
綜上，根據本發明之具有電感電容諧振電路之半導體裝置，其可利用立體堆疊晶粒（3D stacking dies）技術整合電感電容諧振電路在半導體基板上，並對應電感組件的輸入/輸出部設置諧振電容器，以減少相位雜訊的產生、減少內連走線（interconnect）的設置並縮小整體面積。在一些實施例中，根據本發明之具有電感電容諧振電路之半導體裝置更對應電感組件的輸入/輸出部及/或交錯部設置其他電子組件，以更進一步減少相位雜訊的產生、減少內連走線（interconnect）的設置並縮小整體面積。
為了清楚表現各元件，於圖式中有時會以透明化或省略的方式呈現絕緣層，然此非本發明之限制。並且，以下述及之「第一」、「第二」、「第三」及「第四」等術語，其係用以區別所指之元件，而非用以排序或限定所指元件之差異性，且亦非用以限制本發明之範圍。
第1至3圖為根據本發明第一實施例之具有電感電容諧振電路之半導體裝置的示意圖，而第4至6圖為根據本發明第二實施例之具有電感電容諧振電路之半導體裝置的示意圖。
參照第1至6圖，具有電感電容諧振電路之半導體裝置包括一絕緣層110（以下稱之為第一絕緣層110）、一電感組件130以及一電容組件150。
於此，電感組件130以及電容組件150是分別由位在第一絕緣層110相對二表面上之二金屬層圖案化而成。換言之，電感組件130是形成在第一絕緣層110的上表面上（或上方），而電容組件150是形成在第一絕緣層110的下表面上（或下方）。而電感組件130以及電容組件150可以一層以上的金屬層來形成。
電感組件130包括一線圈線段131以及二延伸線段133、135。其中，線圈線段131作為電感器的感應部，即用以產生電磁感應。延伸線段133、135作為輸入/輸出部，即用以接收或輸出信號。線圈線段131以及延伸線段133位在第一絕緣層110的上表面上。延伸線段135能位在第一絕緣層110的上表面上或第一絕緣層110中。
二延伸線段133、135彼此間隔，並且分別耦接（直接銜接）在線圈線段131的兩端。換言之，二延伸線段133、135直接銜接線圈線段131的兩端，並從線圈線段131的兩端相對線圈線段131向外側延伸。換言之，延伸線段133、135朝向遠離線圈線段131的方向延伸。
於此， 二延伸線段133、135位在線圈線段131的同一側，並且二延伸線段133、135與線圈線段131定義出一區域120（以下稱之為第一區域120）。
電容組件150則對應第一區域120內藏式設置於第一絕緣層110相對電感組件130的另一表面（即，第一絕緣層110的下表面）上。換言之，電容組件150是位在第一區域120的下方，並且與電感組件130之間間隔第一絕緣層110。
在一些實施例中，電感組件130可為平面螺旋式（spiral）或堆疊螺旋式（helical）（即，以多層金屬連接成螺旋狀）。於此，線圈線段131以及二延伸線段133、135是由多個金屬層圖案化而成。
在另一些實施例中，參照第4至6圖，電感組件130具有幾何對稱性，即為對稱式電感。於此，線圈線段131以及二延伸線段133、135均個別為單一路徑的走線。其中，二延伸線段133、135大致上相互平行。延伸線段133銜接線圈線段131的第一端，並且大致上垂直於其與線圈線段131的銜接處。延伸線段135銜接線圈線段131的第二端，並且大致上垂直於其與線圈線段131的銜接處。第一區域120則是位在線圈線段131以及二延伸線段133、135之間。於此，線圈線段131以及二延伸線段133、135是由一金屬層圖案化而成。
於此，電容組件150可全部對應設置在延伸線段133、135的外側邊之間。再者，電容組件150亦可對應位在延伸線段133、135中之一的外側邊與另一的內側邊之間。此外，電容組件150亦可全部對應設置在延伸線段133、135的內側邊之間。
其中，電容組件150可為單端式（如第1至3圖所示）或差動式（如第4至6圖所示）。雖然在此些實施例中電容組件150中之所有電容是使用同一層金屬，但本發明不限於此，其亦可使用多層不同金屬層來形成並聯的電容以增加電容值，或是進一步並聯或使用下方的半導體電晶體電容。
在一些實施例中，參照第1至3圖，電容組件150包括二連結線段151、152（以下稱之為第一連結線段151以及第二連結線段152）以及多個電極線段155、156（以下稱之為第一電極線段155以及第二電極線段156）。
其中，電極線段155、156是作為電容器的電極板，並於電極線段155、156之間產生電容感應。而連結線段151、152則是用以接收或輸出信號。連結線段151、152以及電極線段155、156都是形成在第一絕緣層110的下表面上。於此，連結線段151、152以及電極線段155、156是由第二金屬層圖案化而成。
第一連結線段151以及第二連結線段152對應延伸線段133、135同向延伸。第一電極線段155以及第二電極線段156位於第一區域120的下方。
在一些實施例中，第一連結線段151對應延伸線段133而設置在第一絕緣層110的下表面上（或下方），而第二連結線段152則對應延伸線段135而設置在第一絕緣層110的下表面上（或下方）(或下方)。其中，第一連結線段151可位在延伸線段133的下方，並且與延伸線段133重疊。第二連結線段152可位在延伸線段135的下方，並且與延伸線段135重疊。在一些實施例中，第一連結線段151及/或第二連結線段152可不與對應之延伸線段133/135重疊，而是位在第一區域120下方且對應位在二延伸線段133、135之間。
於此，第一電極線段155的一端耦接第一連結線段151的側邊，而另一端則相對所耦接的第一連結線段151側向延伸。其中，第一電極線段155由第一連結線段151的側邊朝向第二連結線段152延伸。在一些實施例中，第一電極線段155大致上垂直第一連結線段151。
第二電極線段156的一端耦接第二連結線段152的側邊，而另一端則相對所耦接的第二連結線段152側向延伸。其中，第二電極線段156由第二連結線段152的側邊朝向第一連結線段151延伸。在一些實施例中，第二電極線段156大致上垂直第二連結線段152。
在此實施例中，第一電極線段155與第二電極線段156交錯設置。
在一些實施例中，參照第4至6圖，電容組件150包括三連結線段151、152、153（以下稱之為第一連結線段151、第二連結線段152以及第三連結線段153）以及多個電極線段155、156、157、158（以下稱之為第一電極線段155、第二電極線段156、第三電極線段157以及第四電極線段158）。
其中，電極線段155、156、157、158是作為電容器的電極板，並於電極線段155、157之間以及於電極線段156、158之間產生電容感應。連結線段151、152用以接收或輸出信號，而連結線段153則例如用以接地。連結線段151、152、153以及電極線段155、156、157、158都是形成在第一絕緣層110的下表面上。於此，連結線段151、152、153以及電極線段155、156、157、158是由第二金屬層圖案化而成。
第一連結線段151、第二連結線段152以及第三連結線段153同向延伸。第三連結線段153位在第一連結線段151以及第二連結線段152之間，並且位於第一區域120的下方。第一電極線段155、第二電極線段156、第三電極線段157以及第四電極線段158位於第一區域120的下方。其中，第一連結線段151與第二連結線段152的設置方式大致上相同於前述，故不再贅述。
於此，第一電極線段155與第三電極線段157配對，而第二電極線段156與第四電極線段158配對。
第一電極線段155的一端耦接第一連結線段151的側邊，而另一端則相對所耦接的第一連結線段151側向延伸。其中，第一電極線段155由第一連結線段151的側邊朝向第二連結線段152以及第三連結線段153延伸，並且位在第一連結線段151與第三連結線段153之間。在一些實施例中，第一電極線段155大致上垂直第一連結線段151。
第二電極線段156的一端耦接第二連結線段152的側邊，而另一端則相對所耦接的第二連結線段152側向延伸。其中，第二電極線段156由第二連結線段152的側邊朝向第一連結線段151以及第三連結線段153延伸，並且位在第二連結線段152與第三連結線段153之間。在一些實施例中，第二電極線段156大致上垂直第二連結線段152。
第三電極線段157的一端耦接第三連結線段153鄰近第一連結線段151的側邊，而另一端則相對所耦接的第三連結線段153側向延伸。其中，第三電極線段157由第三連結線段153的側邊朝向第一連結線段151延伸，並且位在第一連結線段151與第三連結線段153之間。在一些實施例中，第三電極線段157大致上垂直第三連結線段153。在此實施例中，第一電極線段155與第三電極線段157交錯設置。
第四電極線段158的一端耦接第三連結線段153鄰近第二連結線段152的側邊，而另一端則相對所耦接的第三連結線段153側向延伸。其中，第四電極線段158由第三連結線段153的側邊朝向第二連結線段152延伸，並且位在第二連結線段152與第三連結線段153之間。在一些實施例中，第四電極線段158大致上垂直第三連結線段153。在此實施例中，第四電極線段158與第二電極線段156交錯設置。
在一些實施例中，電容組件150的電極線段155、156、157、158可對應從延伸線段133、135與線圈線段131的銜接處開始相對線圈線段131向外配置，如第1至6圖所示。在一些實施例中，電容組件150的電極線段155、156、157、158亦可對應從線圈線段131的第2圈（由外側起算）的外側開始相對線圈線段131向外配置，如第7至9圖所示。在一些實施例中，電極線段155、156、157、158可完全位在第一區域120下方且對應位在二延伸線段133、135之間。
在一些實施例中，參照第7至12圖，半導體裝置更包括一電子組件以及另一絕緣層112（以下稱之為第二絕緣層112）。於此，其中，此電子組件可為另一電容組件150’（如第10至12圖所示）、電晶體組件170（如第7至9圖所示）、二極體組件或電阻組件等內藏式電子元件。
電子組件夾設在第一絕緣層110與第二絕緣層112之間。電子組件對應第一區域120內藏式設置於第二絕緣層112相對電容組件150的另一表面上。換言之，電容組件150位在第二絕緣層112的上表面，而電子組件則位在第二絕緣層112的下表面。
電子組件位在第一區域120下方的與電容組件150不同之電路層上。於此，電子組件是由在第二絕緣層112的下表面上的一第三金屬層圖案化而成。
於此，電子組件可全部對應設置在延伸線段133、135的外側邊之間。再者，電子組件亦可對應位在延伸線段133、135中之一的外側邊與另一的內側邊之間。此外，電子組件亦可全部對應設置在延伸線段133、135的內側邊之間。
在一些實施例中，當電子組件為電晶體組件170時，參照第7至9圖，電晶體組件170包括二連結線段171、172、二半導體線段173、174以及多個電極線段175、176、177、178。其中，電晶體組件170可以為操作在不同區間的電晶體或一電晶體電容。
連結線段171、172以及電極線段175、176、177、178是位在第二絕緣層112的下表面上。在一些實施例中，連結線段171、172以及電極線段175、176、177、178是由位在第二絕緣層112的下表面上的第三金屬層圖案化而成。半導體線段173、174則是由第三金屬層下方之半導體材料層圖案化而成。
連結線段171、172分別對應延伸線段133、135同向延伸。半導體線段172、173以及電極線段175、176、177、178位於第一區域120的下方。在一些實施例中，連結線段171與對應之延伸線段133重疊，而連結線段172與對應之延伸線段135重疊。再者，連結線段171及/或連結線段172亦可不與對應之延伸線段133/135重疊，而是位在第一區域120下方且對應位在二延伸線段133、135之間。
電極線段175的一端耦接在連結線段171鄰近連結線段172的一側，而另一端朝向連結線段172延伸。電極線段177與電極線段175同向延伸，並以一間隔設置在電極線段175的側邊。其中，當電極線段175及/或電極線段177為多個時，電極線段175、177交錯配置。
電極線段176的一端耦接在連結線段172鄰近連結線段171的一側，而另一端朝向連結線段171延伸。電極線段178與電極線段176同向延伸，並以一間隔設置在電極線段176的側邊。其中，當電極線段176及/或電極線段178為多個時，電極線段176、178交錯配置。
半導體線段173位在電極線段175、177的下方，並沿著電極線段175、177的配置方向延伸。在一些實施例中，半導體線段173的延伸方向大致上垂直於電極線段175、177的延伸方向。
半導體線段174位在電極線段176、178的下方，並沿著電極線段176、178的配置方向延伸。在一些實施例中，半導體線段174的延伸方向大致上垂直於電極線段176、178的延伸方向。
再者，電晶體組件170可更包括一個或多個跨接線段179，並且跨接線段179位在第二絕緣層112的下表面上。在一些實施例中，跨接線段179亦可由第三金屬層圖案化而成。跨接線段179的二端分別耦接電極線段175、178、或者分別耦接電極線段176、177。
在一些實施例中，參照第10至12圖，當電子組件為電容組件150’時，除了電容組件150’ 在第二絕緣層112的下表面上外，電容組件150’的配置關係可大致上相同於電容組件150。
於此，各種內藏式電子元件的結構為本領域所熟知，故不再贅述。
在一些實施例中，電感組件130可為一匝，如第4至6圖所示。電感組件130可為多匝，例如：二匝（如第1至3及7至9圖所示）、三匝（如第10至13圖所示）或更多等。
在一些實施例中，第一區域120可限制在二延伸線段133、135之間，如第6圖所示。在一些實施例中，第一區域120可限制在二延伸線段133、135及線圈線段131之間，如第9圖所示。
舉例來說，參照第4至6圖，當電感組件130為一匝時，第一區域120為夾設在二延伸線段133、135之間的空間。參照第7至9圖，當電感組件130為多匝時，第一區域120為夾設在二延伸線段133、135與線圈線段131的第2圈（由外側起算）之間的空間，即由二延伸線段133、135與線圈線段131的第2圈所圍繞的空間。
在一些實施例中，參照第7至9圖，當電感組件130為多匝時，線圈線段131包括多個半圈導線L1、L2、L3、L4以及至少一對交錯部。以下以二匝為例進行說明。
半圈導線L1、L2、L3、L4可區分為二個第一半圈導線L1、L3以及二個第二半圈導線L2、L4。每一對交錯部具有二交錯導線L5、L6。
第一半圈導線L1、L3與延伸線段133位在同一側，而第二半圈導線L2、L4與延伸線段135位在同一側。
第一半圈導線L1的一端耦接延伸線段133，而第一半圈導線L1的另一端耦接交錯導線L5的一端。交錯導線L5的另一端耦接第二半圈導線L4的一端，而第二半圈導線L4的另一端耦接第一半圈導線L3的一端。第一半圈導線L3的另一端耦接交錯導線L6的一端，而交錯導線L6的另一端耦接第二半圈導線L2的一端。第二半圈導線L2的另一端耦接延伸線段135。
其中，交錯導線L5、L6相互交錯並且其外側定義出另一區域122（以下稱之為第二區域122）。
於此，參照第14至17圖，亦可對應第二區域122內藏式設置一電子組件在第一絕緣層110相對電感組件130的另一表面（即，第一絕緣層110的下表面）上。其中，對應第二區域122的電子組件可為另一電容組件150’’（如第14及15圖所示）、電晶體組件170’’（如第16及17圖所示）、二極體組件或電阻組件等內藏式電子元件。於此，內藏式電子元件的結構為本領域所熟知，故不再贅述。
在一些實施例中，第二區域122為一空區域，即位在最外側之交錯部的外側的未佈線區域。
在一些實施例中，參照第7至17圖，半導體裝置可更包括一抽頭線段140。抽頭線段140電性連接線圈線段131，以致於抽頭線段140與電感組件130形成抽頭式電感器。其中，抽頭線段140例如可用以電性連接固定電位，藉以提供直流路徑、及/或電源、及/或接地。
在一些實施例，參照第7至9、16及17圖，抽頭線段140形成在第一絕緣層110的上表面上。其中，抽頭線段140與電感組件130能以同一金屬層圖案化而成。
抽頭線段140在延伸線段133、135之間，並且與延伸線段133、135同向向外延伸。於此，抽頭線段140將第一區域120區隔成一第一空區域120a以及一第二空區域120b。第一空區域120a是由延伸線段133、線圈線段131以及抽頭線段140所圍繞的未佈線區域。第二空區域120b是由延伸線段135、線圈線段131以及抽頭線段140所圍繞的未佈線區域。
其中，當在延伸線段133、135之間不存在抽頭線段140時，第一區域120為一空區域，即未佈線區域，如第1至6及10至15圖所示。
在一些實施例，參照第7、10及14圖，第一絕緣層110可分為上層110a以及下層110b。抽頭線段140夾設在上層110a以及下層110b之間。換言之，電感組件130形成在上層110a的上表面上，而抽頭線段140則位在上層110a的下表面（即，下層110b的上表面）上。於此，抽頭線段140與電感組件130為不同電路層。其中，抽頭線段140可由在上層110a的下表面（即，下層110b的上表面）上的一第四金屬層圖案化而成。
在一些實施例中，位在不同電路層的電子元件，例如：電感組件130、抽頭線段140、電容組件150、150’、150’’、電晶體組件170、170’或其他內藏式電子元件等，任二者之間的電性能經由其它電路的連接能電性導通。換言之，位在不同電路層的電子元件之間可不直接以導孔（via）連接。
在一些實施例中，參照1至17圖，位在不同電路層的電子元件，例如：電感組件130、抽頭線段140、電容組件150、150’、150’’、電晶體組件170、170’或其他內藏式電子元件等，任二者之間亦可藉由導孔190/191/192/194/196/198電性導通，以致於二電子元件之間形成並聯或串聯之電性連接關係。
參照第7至12圖，一導孔190設置在抽頭線段140與線圈線段131之間，並電性連接抽頭線段140與線圈線段131。換言之，導孔190由上層110a的上表面貫穿至上層110a的下表面，並導通上層110a的上表面與上層110a的下表面。其中，導孔190的一端耦接線圈線段131，而導孔190的另一端耦接抽頭線段140。
參照第4至9及11至14圖，一導孔191設置在抽頭線段140與電容組件150（或150’）之連結線段153之間，並電性連接抽頭線段140與連結線段153。換言之，導孔191由第一絕緣層110的上表面貫穿至第一絕緣層110的下表面，並導通第一絕緣層110的上表面與第一絕緣層110的下表面。或者，導孔191是由下層110b的上表面貫穿至下層110b的下表面，並導通下層110b的上表面與下層110b的下表面。其中，導孔191的一端耦接線圈線段131，而導孔191的另一端耦接抽頭線段140。
在一些實施例中，線圈線段131、抽頭線段140與連結線段153能以單一導孔（導孔190與導孔191位在相同垂直位置，即為同軸）電性連接。換言之，此導孔二端分別耦接線圈線段131與連結線段153，而抽頭線段140耦接在此導孔的中段。
參照第1至3圖，一導孔194設置在電感組件130之延伸線段135與電容組件150之連結線段152之間，並電性連接電感組件130與電容組件150。換言之，導孔194由第一絕緣層110的上表面貫穿至第一絕緣層110的下表面，並導通第一絕緣層110的上表面與第一絕緣層110的下表面。其中，導孔194的一端耦接延伸線段135，而導孔194的另一端耦接連結線段152。
參照第4至6圖，一導孔192設置在電感組件130之延伸線段133與電容組件150之連結線段151之間，並電性連接電感組件130與電容組件150。換言之，導孔192由第一絕緣層110的上表面貫穿至第一絕緣層110的下表面，並導通第一絕緣層110的上表面與第一絕緣層110的下表面。其中，導孔192的一端耦接延伸線段133，而導孔192的另一端耦接連結線段153。
換言之，在差動架構下，電感組件130的二端能分別藉由導孔192與導孔194導通連結至電容組件150的二端。
參照第10及12圖，一導孔196/198設置在電容組件150之連結線段151/152與其下方之電子組件（例如：電容組件150’之連結線段151/152）之間，並電性連接電容組件150與其下方之電子組件。換言之，導孔196由第二絕緣層112的上表面貫穿至第二絕緣層112的下表面，並導通第二絕緣層112的上表面與第二絕緣層112的下表面。其中，導孔196的一端耦接連結線段151/152，而導孔196的另一端耦接其下方之電子組件（例如：電容組件150’之連結線段151/152）。
在一些實施例中，延伸線段133與下方所有之電子組件的連結線段能以單一導孔（導孔192與導孔196位在相同垂直位置，即為同軸）電性連接。舉例而言，一導孔的二端分別耦接電感組件130的延伸線段133與電容組件150’之連結線段151（或電晶體組件170之連結線段171），而電容組件150之連結線段151耦接在此導孔的中段。
同樣地，延伸線段135與下方所有之電子組件的連結線段亦能以單一導孔（導孔194與導孔198位在相同垂直位置，即為同軸）電性連接。舉例而言，一導孔的二端分別耦接電感組件130的延伸線段135與電容組件150’之連結線段153（或電晶體組件170之連結線段173），而電容組件150之連結線段153耦接在此導孔的中段。
在一些實施例中，電容組件150、150’、150’’可為各種型態之電容，例如：金屬-氧化物-金屬（metal-oxide-metal；MOM）電容、金屬-絕緣層-金屬（metal-insulator-metal；MIM）電容、或金屬-氧化物-半導體（metal-oxide-semiconductor；MOS）電容等。於此，各種型態之電容的結構組成為本領域所熟知。以MOS電容為例，參照第12圖，除上述實施例之構件外，電容組件150’更包括至少一半導體線段154、159。各半導體線段154（或159）在介電層的間隔下位在交錯之第一電極線段155（或156）與第二電極線段157（或158）下方，並且半導體線段154、159的延伸方向大致上垂直於第一電極線段155、156與第二電極線段157、158的延伸方向。
於此，前述之電容組件150、150’、150’’及電晶體組件170的電極線段175、176、177、178在圖式中雖然均是以單層金屬層表現，但此非本發明之限制，在配合實際電路需求下，前述之電容組件150、150’、150’’及電晶體組件170的電極線段175、176、177、178能為單層金屬層或為多層金屬層（metal stack）。
再者，前述之各絕緣層可包括經過一道或多道半導體程序所形成之一層或多層絕緣材料。
綜上，根據本發明之具有電感電容諧振電路之半導體裝置可利用立體堆疊晶粒（3D stacking dies）技術整合電感電容諧振電路在半導體基板上，並對應電感組件的輸入/輸出部設置諧振電容器，以減少相位雜訊的產生、減少內連走線（interconnect）的設置並縮小整體面積。在一些實施例中，根據本發明之具有電感電容諧振電路之半導體裝置更對應電感組件的輸入/輸出部及/或交錯部設置其他電子組件，以更進一步減少相位雜訊的產生、減少內連走線（interconnect）的設置並縮小整體面積。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明，任何熟習相像技術者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
110‧‧‧絕緣層
110a‧‧‧上層
110b‧‧‧下層
112‧‧‧絕緣層
120‧‧‧區域
122‧‧‧區域
130‧‧‧電感組件
131‧‧‧線圈線段
133‧‧‧延伸線段
135‧‧‧延伸線段
140‧‧‧抽頭線段
150‧‧‧電容組件
150’‧‧‧電容組件
150’’‧‧‧電容組件
151‧‧‧連結線段
152‧‧‧連結線段
153‧‧‧連結線段
154‧‧‧半導體線段
155‧‧‧電極線段
156‧‧‧電極線段
157‧‧‧電極線段
158‧‧‧電極線段
159‧‧‧半導體線段
170‧‧‧電晶體組件
170”‧‧‧電晶體組件
171‧‧‧連結線段
172‧‧‧連結線段
173‧‧‧半導體線段
174‧‧‧半導體線段
175‧‧‧電極線段
176‧‧‧電極線段
177‧‧‧電極線段
178‧‧‧電極線段
190‧‧‧導孔
191‧‧‧導孔
192‧‧‧導孔
194‧‧‧導孔
196‧‧‧導孔
198‧‧‧導孔
L1‧‧‧半圈導線
L2‧‧‧半圈導線
L3‧‧‧半圈導線
L4‧‧‧半圈導線
L5‧‧‧交錯導線
L6‧‧‧交錯導線
120a‧‧‧第一空區域
120b‧‧‧第二空區域
179‧‧‧跨接線段
[第1圖]是根據本發明第一實施例之具有電感電容諧振電路之半導體裝置的立體圖。 [第2圖]是第1圖之半導體裝置的俯視圖。 [第3圖]是第1圖之半導體裝置的爆炸圖。 [第4圖]是根據本發明第二實施例之具有電感電容諧振電路之半導體裝置的立體圖。 [第5圖]是第4圖之半導體裝置的俯視圖。 [第6圖]是第4圖之半導體裝置的爆炸圖。 [第7圖]是根據本發明第三實施例之具有電感電容諧振電路之半導體裝置的立體圖。 [第8圖]是第7圖之半導體裝置的俯視圖。 [第9圖]是第7圖之半導體裝置的爆炸圖。 [第10圖]是根據本發明第四實施例之具有電感電容諧振電路之半導體裝置的立體圖。 [第11圖]是第10圖之半導體裝置的俯視圖。 [第12圖]是第10圖之半導體裝置的爆炸圖。 [第13圖]是根據本發明第五實施例之具有電感電容諧振電路之半導體裝置的俯視圖。 [第14圖]是根據本發明第六實施例之具有電感電容諧振電路之半導體裝置的立體圖。 [第15圖]是第14圖之半導體裝置的俯視圖。 [第16圖]是根據本發明第七實施例之具有電感電容諧振電路之半導體裝置的立體圖。 [第17圖]是第16圖之半導體裝置的俯視圖。
110‧‧‧絕緣層
112‧‧‧絕緣層
120‧‧‧區域
122‧‧‧區域
130‧‧‧電感組件
140‧‧‧抽頭線段
150‧‧‧電容組件
170‧‧‧電晶體組件
191‧‧‧導孔

Claims (10)

  1. 一種具有電感電容諧振電路之半導體裝置，包括： 一第一絕緣層； 一電感組件，包括： 一線圈線段，位於該第一絕緣層的一表面上；以及 二延伸線段，位於該第一絕緣層的該表面上，分別耦接在該線圈線段的兩端，彼此間隔且相對該線圈線段向外側延伸，其中該些延伸線段與該線圈線段定義出一第一區域；以及 一電容組件，對應該第一區域內藏式設置於該第一絕緣層相對該電感組件的另一表面。
  2. 如請求項1所述之具有電感電容諧振電路之半導體裝置，更包括： 一第二絕緣層，與該第一絕緣層之間夾設該電容組件；以及 一電子組件，對應該第一區域內藏式設置於該第二絕緣層相對該電容組件的另一表面上。
  3. 如請求項2所述之具有電感電容諧振電路之半導體裝置，其中該電子組件為另一電容組件、一電晶體組件、二極體組件以及一電阻組件中之一。
  4. 如請求項1所述之具有電感電容諧振電路之半導體裝置，其中該電容組件更包括： 複數個連結線段，對應該些延伸線段同向延伸；以及 複數個電極線段，位於該第一區域的下方，各該電極線段的一端耦接於該些連結線段中之一，並相對所耦接的該連結線段側向延伸。
  5. 如請求項4所述之具有電感電容諧振電路之半導體裝置，其中該些連結線段分別與該些延伸線段重疊。
  6. 如請求項1所述之具有電感電容諧振電路之半導體裝置，更包括： 一抽頭線段，電性連接該線圈線段； 其中，該電容組件更包括： 複數個連結線段，對應該些延伸線段同向延伸，其中該些連結線段中之一位在該抽頭線段的下方且與該抽頭線段重疊；以及 複數個電極線段，位於該第一區域的下方，各該電極線段的一端耦接於該些連結線段中之一，並相對所耦接的該連結線段側向延伸。
  7. 如請求項1所述之具有電感電容諧振電路之半導體裝置，其中該線圈線段具有一對交錯部，該對交錯部的外側定義一第二區域，且該半導體裝置更包括： 一電子組件，對應該第二區域內藏式設置於該第一絕緣層相對該電感組件的另一表面上。
  8. 如請求項7所述之具有電感電容諧振電路之半導體裝置，其中該電子組件為另一電容組件、一電晶體組件、二極體組件以及一電阻組件中之一。
  9. 如請求項1所述之具有電感電容諧振電路之半導體裝置，其中該第一區域是限制在該些延伸線段之間。
  10. 如請求項9所述之具有電感電容諧振電路之半導體裝置，其中該第一區域是限制在該些延伸線段與該線圈線段之間。
TW103113947A 2014-04-16 2014-04-16 Semiconductor device with inductor-capacitor resonant circuit TWI560839B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103113947A TWI560839B (en) 2014-04-16 2014-04-16 Semiconductor device with inductor-capacitor resonant circuit
US14/338,904 US9590582B2 (en) 2014-04-16 2014-07-23 Semiconductor device with inductor-capacitor resonant circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103113947A TWI560839B (en) 2014-04-16 2014-04-16 Semiconductor device with inductor-capacitor resonant circuit

Publications (2)

Publication Number Publication Date
TW201541598A true TW201541598A (zh) 2015-11-01
TWI560839B TWI560839B (en) 2016-12-01

Family

ID=54322851

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103113947A TWI560839B (en) 2014-04-16 2014-04-16 Semiconductor device with inductor-capacitor resonant circuit

Country Status (2)

Country Link
US (1) US9590582B2 (zh)
TW (1) TWI560839B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI579997B (zh) * 2016-01-07 2017-04-21 Realtek Semiconductor Corp 積體電感結構
TWI774613B (zh) * 2021-11-16 2022-08-11 瑞昱半導體股份有限公司 電感裝置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI572007B (zh) * 2014-10-06 2017-02-21 瑞昱半導體股份有限公司 積體電感結構
US11201125B2 (en) * 2017-02-24 2021-12-14 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor process
US11600690B2 (en) * 2018-02-11 2023-03-07 Danmarks Tekniske Universitet Power converter embodied in a semiconductor substrate member
US11309121B2 (en) * 2018-12-21 2022-04-19 Realtek Semiconductor Corp. Magnetic field efficient inductor and method thereof
US11855005B2 (en) 2021-06-21 2023-12-26 Globalfoundries U.S. Inc. Crackstop with embedded passive radio frequency noise suppressor and method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8576026B2 (en) * 2007-12-28 2013-11-05 Stats Chippac, Ltd. Semiconductor device having balanced band-pass filter implemented with LC resonator
US8138876B2 (en) * 2008-01-29 2012-03-20 International Business Machines Corporation On-chip integrated voltage-controlled variable inductor, methods of making and tuning such variable inductors, and design structures integrating such variable inductors
US8169050B2 (en) * 2008-06-26 2012-05-01 International Business Machines Corporation BEOL wiring structures that include an on-chip inductor and an on-chip capacitor, and design structures for a radiofrequency integrated circuit
US8633777B2 (en) 2009-12-01 2014-01-21 Qualcomm Incorporated Methods and apparatus for inductors with integrated passive and active elements
US8269575B2 (en) * 2010-03-30 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming RF balun having reduced capacitive coupling and high CMRR
US8362591B2 (en) 2010-06-08 2013-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits and methods of forming the same
US8552812B2 (en) 2010-12-09 2013-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Transformer with bypass capacitor
TW201232579A (en) * 2011-01-19 2012-08-01 Univ Nat Taiwan Science Tech Planar ultracapacitor
US9270247B2 (en) * 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI579997B (zh) * 2016-01-07 2017-04-21 Realtek Semiconductor Corp 積體電感結構
TWI774613B (zh) * 2021-11-16 2022-08-11 瑞昱半導體股份有限公司 電感裝置

Also Published As

Publication number Publication date
TWI560839B (en) 2016-12-01
US20150303888A1 (en) 2015-10-22
US9590582B2 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
TW201541598A (zh) 具有電感電容諧振電路之半導體裝置
TWI287239B (en) Symmetric three-dimension type inductor
US9929710B2 (en) Laminated composite electronic device including coil and capacitor
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
US9305697B2 (en) Integrated transformer
KR100617887B1 (ko) 품질 팩터가 높은 오버랩핑 공진기를 갖는 멀티칩 모듈
US8068003B2 (en) Integrated circuits with series-connected inductors
US10903538B2 (en) Distributed LC filter structure
JP2012235155A (ja) インダクタ
CN103222346B (zh) 互连衬底和电子设备
US20070217122A1 (en) Capacitor
CN105023914B (zh) 电感电容谐振电路的半导体装置
JP6642742B2 (ja) コモンモードチョークコイル、モジュール部品および電子機器
US10251274B2 (en) Printed circuit board
KR101415385B1 (ko) 차동 ｍｏｓｃａｐ 장치
US9276548B2 (en) Stacked LC resonator and band pass filter using the same
CN107404299A (zh) 层叠型电子部件
TWI479519B (zh) 接地屏蔽電容器、其積體電路、以及其製造方法
TW201731134A (zh) 高品質因子電感器結構及包含其之射頻積體電路
JP6624026B2 (ja) 積層型電子部品
JP5367333B2 (ja) 受動部品
TWI580057B (zh) 半導體電容
JP6317890B2 (ja) 高周波フィルタ及びこれを備える高周波モジュール
JP2002050740A (ja) スパイラルインダクタ
JP2008061082A (ja) バランスフィルタ回路及びこれを用いた高周波装置