CN103222346B - 互连衬底和电子设备 - Google Patents

互连衬底和电子设备 Download PDF

Info

Publication number
CN103222346B
CN103222346B CN201180041354.5A CN201180041354A CN103222346B CN 103222346 B CN103222346 B CN 103222346B CN 201180041354 A CN201180041354 A CN 201180041354A CN 103222346 B CN103222346 B CN 103222346B
Authority
CN
China
Prior art keywords
plane
conductor
layer
connecting elements
conductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180041354.5A
Other languages
English (en)
Other versions
CN103222346A (zh
Inventor
川上雅士
鸟屋尾博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN103222346A publication Critical patent/CN103222346A/zh
Application granted granted Critical
Publication of CN103222346B publication Critical patent/CN103222346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0091—Housing specially adapted for small components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供了一种包括层叠体的互连衬底，所述层叠体包括电导体和绝缘体并且在所述层叠体的上方配置电子元件(141)，其中所述层叠体包括：第一层(130)，所述第一层具有呈岛状分离的至少一个第一导体(131)；第一连接构件(142)，所述第一连接构件被掩埋在所述层叠体中，以便将所述电子元件(141)与所述第一导体(131)电连接；第二层(110)，所述第二层具有第三导体(111)，所述第三导体设置为与所述第一导体(131)的至少一部分区域相对；以及第二导体(122)，所述第二导体设置为与所述第一导体(131)和第三导体(111)的至少之一相对，所述绝缘体的层被插入在所述第二导体与所述第一导体和所述第三导体中的所述至少一个之间，其中在所述分层结构的平面图中，所述第二导体(122)位于与所述第一导体(131)的末端之间的距离小于从所述电子元件(141)传播至所述第一导体(131)的噪声的频率处的波长的四分之一的区域。

Description

互连衬底和电子设备
技术领域
本发明涉及一种互连衬底和一种电子设备。
背景技术
存在这样的问题：在安装电子元件的互连衬底中，由所述电子元件产生的噪声被电连接至电子元件，流向以岛状物形状隔离的平面，因此由于与使用所述噪声源作为振荡源的贴片天线(patchantenna)类似的操作，电磁泄露增加。
此外类似地，存在这样的问题：在安装电子元件的互连衬底中，狭缝(slit)使用噪声作为振动源，所述狭缝形成在电连接至所述电子元件并且以岛状物形状隔离的平面和与其相邻的平面之间，所述噪声在所述电子元件中产生并且流向以岛状物形状隔离的所述平面，因此由于类似于缝隙天线(slotantenna)的操作而增加了电磁泄露。
专利文献1的技术公开了在谐振的孤立末端，高频电流变化至波节，电压变化至波腹，以及通过电容将彼此相邻的孤立电源层连接来抑制从所述末端的泄露，并且使高频电流通过所述电容构件。
专利文献2的技术公开了通过多个具有不同长度或者相对电介质常数的线元来将孤立的电源面和与其相邻的电源层相连、施加电源电压波动、造成噪声泄露到没有通过相移与已隔离的电源层隔离的平面来抑制电磁泄露。
相关文献
(专利文献1)日本专利No.3697382的说明书
(专利文献2)日本未审专利公开No.2008-227366
发明内容
然而，尽管假定旁路电容器用作专利文献l所公开技术中的部件，以及线元(LILC)用作专利文献2所公开技术中的部件，但是这些部件需要安装，因此有必要提供专用焊盘。出于这个原因，在专利文献1和2的技术中，限制了电路设计。此外，使用上述部件的专利文献1和2所公开的技术对1GHz或者更高的高频噪声影响很小。
因此，本发明的目的是提供一种单元，所述单元抑制从以岛状物形状分离的平面或者与所述平面相邻的狭缝的电磁泄露，在所述单元中不需要提供专用焊盘，并且所述单元有效防止1GHz或者更高的高频噪声。
根据本发明，提供了一种包括层叠体(laminatedbody)的互连衬底，所述层叠体包括电导体和绝缘体，在所述层叠体上方配置电子元件，其中所述层叠体包括第一层，所述第一层具有呈岛状分离的至少一个第一导体；第一连接构件，被掩埋在所述层叠体中，以便将所述电子元件与所述第一导体电连接；第二层，所述第二层具有第三导体，所述第三导体设置为与所述第一导体的至少一部分区域相对，以及第二导体，所述第二导体设置为与所述第一导体和第三导体中的至少一个相对，所述绝缘体的层被插入在所述第二导体与所述第一导体和所述第三导体中的所述至少一个之间，并且其中当以平面图的形式看看所述层叠体时，所述第二导体与所述第一导体的末端之间的距离小于从所述电子元件传播至所述第一导体的噪声的频率处的波长的四分之一的区域处。
此外，根据本发明，提供了一种电子设备，所述电子设备包括所述互连衬底；以及电子元件，所述电子元件配置在所述互连衬底的所述层叠体上方，所述互连衬底通过所述第一连接构件电连接至所述第一导体。
根据本发明，可以实现一种单元，所述单元抑制从呈岛状分离的平面或者与所述平面相邻的狭缝的电磁泄露，在所述单元中不需要提供专用焊盘，并且所述单元有效防止1GHz或者更高的高频噪声。
附图说明
根据下面描述的优选实施例以及下面的附图中使得上述目的、其他目的、特征和优点变得更加清楚。
图1是阐释了根据本发明第一实施例的互连衬底的顶视图和截面图的示例。
图2是阐释了所述第一实施例的C层的示例的图。
图3是阐释了所述第一实施例的B层的示例的图。
图4是阐释了所述第一实施例的A层的示例的图。
图5是阐释了用在第一实施例中的导体元件、第一导体、第二导体和连接构件的形状和位置的图。
图6是阐释了用在第一实施例中的所述导体元件、所述第一导体、所述第二导体和所述连接构件的形状和位置的图。
图7是阐释了用在第一实施例中的所述导体元件、所述第一导体、所述第二导体和所述连接构件的形状和位置的图。
图8是阐释了用在第一实施例中的所述导体元件、所述第一导体、所述第二导体和所述连接构件的形状和位置的图。
图9是阐释了用在第一实施例中的所述导体元件、所述第一导体、所述第二导体和所述连接构件的形状和位置的图。
图10是阐释了用在第一实施例中的所述导体元件、所述第一导体、所述第二导体和所述连接构件的形状和位置的图。
图11是阐释了用在第一实施例中的所述导体元件、所述第一导体、所述第二导体和所述连接构件的形状和位置的图。
图12是阐释了根据所述第一实施例的互连衬底的改进示例的顶视图和截面图。
图13是阐释了根据第二实施例所述的互连衬底的顶视图和截面图的示例。
图14是阐释了所述第二实施例的C层的示例的图。
图15是阐释了所述第二实施例的B层的示例的图。
图16是阐释了所述第二实施例的A层的示例的图。
图17是阐释了根据第三实施例所述的互连衬底的顶视图和截面图的示例。
图18是阐释了所述第三实施例的C层的示例的图。
图19是阐释了所述第三实施例的B层和D层的示例的图。
图20是阐释了所述第三实施例的A层和E层的示例的图。
图21是阐释了用在第三实施例中的导体元件、第一导体、第二导体和连接构件的形状和位置的图。
图22是阐释了用在第三实施例中的所述导体元件、所述第一导体、所述第二导体和所述连接构件的形状和位置的图。
图23是阐释了用在第三实施例中的所述导体元件、所述第一导体、所述第二导体和所述连接构件的形状和位置的图。
图24是阐释了用在第三实施例中的所述导体元件、所述第一导体、所述第二导体和所述连接构件的形状和位置的图。
图25是阐释了用在第三实施例中的所述导体元件、所述第一导体和所述第二导体的形状和位置的图。
图26是阐释了用在第三实施例中的所述导体元件、所述第一导体和所述第二导体的形状和位置的图。
图27是阐释了用在第三实施例中的所述导体元件、所述第一导体和所述第二导体的形状和位置的图。
图28是阐释了用在第三实施例中的所述导体元件、所述第一导体、所述第二导体和所述连接构件的形状和位置的图。
图29是阐释了根据第四实施例所述的互连衬底的顶视图和截面图的示例。
图30是阐释了所述第四实施例的C层的示例的图。
图31是阐释了所述第四实施例的B层的示例的图。
图32是阐释了所述第四实施例的A层的示例的图。
图33是阐释了根据第五实施例所述的互连衬底的顶视图和截面图的示例。
具体实施方式
在下文中，将参考附图描述本发明的实施例。在所有附图中，用类似的参考数字和符号表示类似的元件，其描述将不再重复。
(第一实施例)
图1(A)和(B)是阐释了根据本发明第一实施例的互连衬底100的顶视图和截面图的示例。更具体地，图1(A)是所述互连衬底100的顶视图，以及图1(B)是所述互连衬底100沿图1(A)所示的长短虚线的截面图。
在图1(A)和图1(B)中示出的所述互连衬底100是多层衬底，包括至少A层110、B层120和C层130，所述各层彼此是相对的。所述A层110具有第二平面111。所述B层120具有导体元件122。所述C层130具有第一平面131。所述导体元件122和所述第一平面131通过连接构件123彼此电连接。同时，所述互连衬底100可以包括除了上述三层之外的层。例如，绝缘层可以位于所述每一层之间。此外，信号线层可以位于所述每一层之间，在所述信号线层中只有信号线被掩埋在绝缘层中。
此外，在与本发明所述构造一致的范围内，所述互连衬底100可以包括(未示出的)孔(hole)、通孔(via)等。此外，在所述A层110、所述B层120和所述C层130中的任意一个或者多个层中，可以在与本发明所述构造一致的范围内布置信号线。
同时，在图1(A)和图1(B)中，用虚线示出了电子元件141。这意味着没有安装所述电子元件141。也就是说，在所述互连衬底100的表面上确定打算安装所述电子元件141的区域。所述互连衬底100包括连接构件142，所述连接构件将所述电子元件141以及位于所述C层130上的所述第一平面131电连接。此外，所述互连衬底100包括连接构件143，所述连接构件将所述电子元件141以及位于所述A层110上的所述第二平面111电连接。
除了这些连接构件之外，所述互连衬底100可以包括将所述电子元件141与平面或者线电连接的连接构件。例如，所述构件是用于电连接至信号线等的连接构件等。在此，假定所述电子元件141是诸如LSI的设备。安装至所述互连衬底100的电子元件141的数量可以是一个，或者可以是两个或者多个。
图2是阐释了图1(A)和图1(B)所示的互连衬底100的C层130的平面图。所述C层130(第一层)具有呈岛状分离的的所述第一平面131(第一导体)，所述平面由导电材料形成。
所述第一平面131具有连接点，所述连接点将所述连接构件142与所述连接构件123电连接。所述第一平面131是电源层或者接地层。同时，所述第一平面131的形状、尺寸等没有特别限制，而是可以根据相关现有技术不同地设定。在所述C层130中没有形成所述第一平面131的区域可以是绝缘体，可以是导体，并且可以是其混合物。
图3是阐释了图1(A)和图1(B)所示的互连衬底100的B层120的平面图。所述B层120位于所述C层130与所述A层110之间。在所述B层120上，将至少一个或者多个导体元件122(第二导体)放置在导体元件放置区域121(第一区域，或者由图中阴影表示的区域)中，所述放置区域是和与所述第一平面131末端相对的位置的距离小于需要抑制的噪声的频率处的波长的四分之一的区域。所述导体元件放置区域121是满足上述条件的区域，以及可以是与所述第一平面131相对的区域。例如，所述“需要抑制的噪声”是从所述电子元件141经过所述连接构件142传播至所述第一平面131的噪声。
同时，所述词语“将所述导体元件122放置在所述导体元件放置区域121中”意味着所述导体元件122的至少一部分位于所述导体元件放置区域121中，但是整个所述导体元件122位于所述导体元件放置区域121中是优选的。在以下所有实施例中，所述前提是相同的。
在此，在图1(B)中示出了由所述虚双点线(dashed-twodottedline)围绕的区域A。当以平面图的形式看所述互连衬底100时，所述区域A示出了一个区域，所述区域与所述第一平面131末端相对的位置之间的距离小于需要被抑制的噪声的频率处的波长的四分之一以及与所述第一平面131相对的区域。在以下所有实施例中，所述前提是相同的。在图1(B)中，将所述导体元件122放置在所述区域A中。
在此，所述导体元件122是孤立的导体。所述导体元件122的平面形状没有特别限制，而是除了所示四边形之外，所述导体元件可以形成三角形形状、五角形形状和其他多边形形状，并且可以形成圆形形状、椭圆形形状等。此外，所述导体元件122的数量没有特别地限制，但是可以提供多个导体元件。同时，提供多个导体元件，可以以预先确定的距离重复地(例如周期性地)安排所述导体元件122。在所述B层120中没有安排所述导体元件122的区域可以由绝缘体形成，并且与所述连接构件142是绝缘的。
所述导体元件122经过所述连接构件123电连接至所述第一平面131。当以平面图的形式看所述互连衬底100时，将所述连接构件123放置在与所述第一平面131末端相对的位置之间的距离小于需要抑制的噪声的频率处的波长的四分之一的区域处(例如满足上述条件的区域)，以及与所述第一平面131相对的区域。在图1(B)中，将所述连接构件123放置在所述区域A内。在此，所述词语“当以平面图的形式看所述互连衬底100时，将所述连接构件123放置在与所述第一平面131末端相对的位置之间的距离小于需要抑制的噪声的频率处的波长的四分之一的区域处”意味着整个所述连接构件123位于上述区域中。在以下所有实施例中，所述前提是相同的。
同时，在此尽管描述了所述构造，其中所述连接构件123将所述第一平面131与所述导体元件122电连接，但是也存在这样的构造：其中所述连接构件123不是将所述第一平面131与所述导体元件122电连接、而是将所述第二平面111与所述导体元件122电连接。此外，还存在这样的构造：其中没有提供所述连接构件123。后面将描述这些构造。
图4是阐释了图1(A)和图1(B)所示的互连衬底100的A层110的平面图。所述第二平面111(第三导体)是片状导体，位于所述A层110(第二层，所述A层是位于所述C层130上方的层)上，并且延伸至与所述导体元件放置区域121相对的区域。也就是说，所述第二平面111和所述导体元件122通过绝缘体层彼此相对。
所述第二平面111是电源层或者接地层。也就是说，当所述第一平面131是电源层时，所述第二平面111是接地层。当所述第一平面131是接地层时，所述第二平面111是电源层。
所述连接构件142以与所述第二平面111非接触的状态穿过在所述第二平面111中设置的开孔，并且将所述电子元件141与所述第一平面131电连接。也就是说，所述连接构件142与所述第二平面111是绝缘的。
同时，在所述A层110中没有形成所述第二平面111的区域可以是绝缘体，可以是导体，以及可以是其混合物。
在此，在本实施例所述的互连衬底100中，可能发生这样的问题：从所述电子元件141经过所述连接构件142传播至所述第一平面131的噪声通过与贴片天线类似地操作的所述第一平面131泄露到空间。
然而，本实施例所述的互连衬底100设置用于能够解决上述问题。
也就是说，在本实施例所述的互连衬底100中，采用上述构造，因此EBG结构的单位单元(unitcell)由所述导体元件122、所述第一平面131、所述第二平面111和所述连接构件123形成。利用其中存在至少一个所述单位单元的所述EBG结构，可以抑制由与贴片天线类似地操作的上述第一平面131传播的噪声。
同时，在每一个上述EBG结构中，优选地将由所述电子元件141产生的噪声的频率包括在带隙区(bandgapzone)中。此外，由本实施例所述互连衬底100形成的所述EBG结构的单位单元具有包括所述连接构件123在内的结构，但是不一定局限于此。也就是说，在所述互连衬底100中，不必在所述第一平面131和所述第二平面111之间的中间层中形成连接构件。后面将描述能够应用于所述互连衬底100的各种EBG结构的单位单元。
所述术语“单位单元”在此意味着形成EBG结构的最小单位。所述互连衬底100在所述导体元件放置区域121中包括至少一个单位单元，使得通过防止所述第一平面131的末端具有高频电流波节和电压波腹以及防止其末端与贴片天线类似地操作，抑制了噪声泄露。
同时，可以通过调节所述导体元件122与所述第一平面131之间的距离、所述导体元件122与所述第二平面111之间的距离、所述连接构件123的厚度、所述导体元件122之间的相互距离等，来设置所需的带隙区。
在此，图1至图4所示的所述导体元件122、所述连接构件123、所述第一平面131以及所述第二平面111的形状和位置只是示例，并且可以采用形成EBG结构的范围内的各种构造。
图5至图11是阐释了所述导体元件122、所述连接构件123、所述第一平面131和所述第二平面111的形状和位置的图。同时，图5至图11是阐释了所述单个导体元件122的外围的放大视图。在图5至图11中阐释的每一个结构形成单个或者多个单位单元，并且所述互连衬底100包括这些单位单元的任一个或者多个它们的组合。
图5(A)是阐释了所述导体元件122的示例的顶视图。在此所示的导体元件122是四边形，并且电连接至所述连接构件123。图5(B)至图5(I)是阐释了包括图5(A)所示的导体元件122在内的所述互连衬底100的主要部件的截面图。
在图5(B)中，将电连接至所述导体元件122的所述连接构件123电连接至所述第一平面131，并且具有与参考图1至图4所述的构造相同的构造。在图5(C)中，将电连接至所述导体元件122的所述连接构件123电连接至所述第二平面111。
在图5(D)中，所述B层120经过所述A层110(第二层)与所述C层130(第一层)是相对的，在所述B层上形成所述导体元件122，在所述A层上形成所述第二平面111，在所述C层上形成所述第一平面131。所述连接构件123电连接至所述第一平面131，并且以与所述第二平面111非接触的状态穿过在所述第二平面111中设置的开孔。所述导体元件122与所述第二平面111是相对的，并且电连接至所述连接构件123，所述连接构件穿过在所述第二平面111中设置的开孔。所述连接构件123穿过在此所述的第二平面111中设置的开孔内部，并且放置所述导体元件122以便与所述开孔是相对的。因此，可以实质上防止噪声从所述开孔泄露。
在图5(E)中，所述B层120经过所述C层130(第一层)与所述A层110(第二层)是相对的，在所述B层上形成所述导体元件122，在所述C层上形成所述第一平面131，在所述A层上形成所述第二平面111。所述连接构件123电连接至所述第二平面111，并且以与所述第一平面131非接触的状态穿过在所述第一平面131中设置的开孔。所述导体元件122与所述第一平面131是相对的，并且电连接至所述连接构件123，所述连接构件穿过在所述第一平面131中设置的开孔。所述连接构件123穿过在此所述的第一平面131中设置的开孔内部，并且放置所述导体元件122以使其与所述开孔是相对的。因此，可以实质上防止噪声从所述开孔泄露。
上述图5(B)至图5(E)的每一种结构均是所谓的蘑菇型EBG结构。具体地，所述连接构件123等效于蘑菇的柄，并且形成电感。另一方面，在图5(B)和图5(D)中，所述导体元件122等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第二平面111之间的电容。此外，在图5(C)和图5(E)中，所述导体元件122等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第一平面131之间的电容。
所述蘑菇型EBG结构可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过使上述导体元件122靠近形成电容的相对平面的每一个来增大所述电容，可以将所述带隙区偏移至较低频率。然而，即使没有使上述导体元件122靠近所述相对的平面，也完全不影响本发明的实质效果。
图5(F)至图5(I)是其中所述连接构件123是通孔(throughvia)的示例。
在图5(F)中，将电连接至所述导体元件122的所述通孔(连接构件123)电连接至所述第一平面131，并且以与所述第二平面111非接触的状态穿过所述第二平面111的开孔。也就是说，所述通孔(连接构件123)和所述第二平面111彼此是绝缘的。在图5(G)中，将电连接至所述导体元件122的所述通孔(连接构件123)电连接至所述第二平面111，并且以与所述第一平面非接触的状态穿过所述第一平面131的开孔。也就是说，所述通孔(连接构件123)与所述第一平面131彼此是绝缘的。
在图5(H)中，所述B层120经过所述A层110(第二层)与所述C层130(第一层)是相对的，在所述B层上形成所述导体元件122，在所述A层上形成所述第二平面111，在所述C层上形成所述第一平面131。所述通孔(连接构件123)电连接至所述第一平面131，并且以与所述第二平面非接触的状态穿过在所述第二平面111中设置的开孔。所述导体元件122与所述第二平面111是相对的，并且电连接至所述通孔(连接构件123)，所述通孔穿过在所述第二平面111中设置的所述开孔。
在图5(I)中，所述B层120经过所述C层130(第一层)与所述A层110(第二层)是相对的，在所述B层上形成所述导体元件122，在所述C层上形成所述第一平面131，在所述A层上形成所述第二平面111。所述通孔(连接构件123)电连接至所述第二平面111，并且以与所述第一平面131非接触的状态穿过在所述第一平面131中设置的所述开孔。所述导体元件122与所述第一平面131是相对的，并且电连接至所述通孔(连接构件123)，所述通孔穿过在所述第一平面131中设置的所述开孔。
上述图5(F)至5(I)所述结构是其中所述蘑菇型EBG结构变形的示例。具体地，所述连接构件123等效于蘑菇的柄，并且形成电感。另一方面，在图5(F)和图5(H)中，所述导体元件122等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第二平面111之间的电容。此外，在图5(G)和图5(I)中，所述导体元件122等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第一平面131之间的电容。
类似于所述蘑菇型EBG结构，图5(F)至图5(I)所述的每一种结构也可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过使上述导体元件122靠近形成电容的每一个相对平面来增大所述电容，可以将所述带隙区偏移至较低频率。然而，即使没有使上述导体元件122靠近所述相对的平面，也完全不影响本发明的实质效果。
采用如图5(F)至图5(I)所述的构造，从而允许利用通孔在所述导体元件放置区域121中制造EBG结构。通常，在对于每一层加工通孔之后层叠非贯通的孔，而通过在层叠所有层之后利用钻孔形成贯穿的通孔孔(through-hole)并且电镀所述通孔的内表面来制造所述通孔。因此，能够比使用非贯通的孔的情况进一步减小制造成本。
图6(A)是阐释了所述导体元件122的示例的顶视图，。在此所示的导体元件122是沿所述平面方向上形成的螺旋传输线，并且设置成其一端连接至所述连接构件123，以及其另一端形成为开口端。图6(B)至图6(I)是阐释了所述互连衬底100的主要部件的截面图，所述互连衬底包括如图6(A)所示导体元件122。
在图6(B)中，将电连接至所述导体元件122的所述连接构件123电连接至所述第一平面131。在图6(C)中，将电连接至所述导体元件122的所述连接构件123电连接至所述第二平面111。
在图6(D)中，所述B层120经过所述A层110(第二层)与所述C层130(第一层)是相对的，在所述B层上形成所述导体元件122，在所述A层上形成所述第二平面111，在所述C层上形成所述第一平面131。所述连接构件123电连接至所述第一平面131，并且以与所述第二平面111非接触的状态穿过在所述第二平面111中设置的开孔。所述导体元件122与所述第二平面111是相对的，并且电连接至所述连接构件123，所述连接构件穿过在所述第二平面111中设置的开孔。所述连接构件123穿过在此所述的第二平面111中设置的开孔内部，并且放置所述导体元件122以使其与所述开孔是相对的。因此，可以实质上防止噪声从所述开孔泄露。
在图6(E)中，所述B层120经过所述C层130(第一层)与所述A层110(第二层)是相对的，在所述B层上形成所述导体元件122，在所述C层上形成所述第一平面131，在所述A层上形成所述第二平面111。所述连接构件123电连接至所述第二平面111，并且以与所述第一平面131非接触的状态穿过在所述第一平面131中设置的开孔。所述导体元件122与所述第一平面131是相对的，并且电连接至所述连接构件123，所述连接构件穿过在所述第一平面131中设置的开孔。所述连接构件123穿过在此所述的第一平面131中设置的开孔内部，并且放置所述导体元件122以使其与所述开孔是相对的。因此，可以实质上防止噪声从所述开孔泄露。
如图6(B)至图6(E)所示的每一种结构均是开放式桩柱型(openstub-type)EBG结构，其中所形成的包括所述导体元件122在内的微带线用作开放式桩柱。具体地，所述连接构件123形成电感。在图6(B)和图6(D)中，所述导体元件122电耦合至与其相对的第二平面111，从而利用所述第二平面111作为返回路径来形成微带线。此外，在图6(C)和图6(E)中，所述导体元件122电耦合至相对的第一平面131，以便利用所述第一平面131作为返回路径来形成微带线。
所述开放式桩柱型EBG结构可以由等效电路表示，其中利用由上述开放式桩柱和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过增加所形成的包括上述导体元件122在内的所述开放式桩柱的长度，可以将所述带隙区偏移至较低频率。
此外，形成微带线的所述导体元件122和与其相对的所述平面(111或者131彼此靠近是优选的。这是因为，当所述导体元件122与相对的平面之间的距离减小时，上述微带线的特征阻抗变得更低，从而可以加宽所述带隙区。然而，即使没有使所述导体元件122靠近所述相对的平面，也完全不影响本发明的实质效果。
图6(F)至图6(I)是其中所述连接构件123是通孔的示例。
在图6(F)中，将电连接至所述导体元件122的所述通孔(连接构件123)电连接至所述第一平面131，并且以与所述第二平面非接触的状态穿过所述第二平面111的开孔。也就是说，所述通孔(连接构件123)和所述第二平面111彼此是绝缘的。在图6(G)中，将电连接至所述导体元件122的所述通孔(连接构件123)电连接至所述第二平面111，并且以与所述第一平面非接触的状态穿过所述第一平面131的开孔。也就是说，所述通孔(连接构件123)与所述第一平面131彼此是绝缘的。
在图6(H)中，所述B层120经过所述A层110(第二层)与所述C层130(第一层)是相对的，在所述B层上形成所述导体元件122，在所述A层上形成所述第二平面111，在所述C层上形成所述第一平面131。所述通孔(连接构件123)电连接至所述第一平面131，并且以与所述第二平面111非接触的状态穿过在所述第二平面111中设置的开孔。所述导体元件122与所述第二平面111是相对的，并且电连接至所述通孔(连接构件123)，所述通孔穿过在所述第二平面111中设置的所述开孔。
在图6(I)中，所述B层120经过所述C层130(第一层)与所述A层110(第二层)是相对的，在所述B层上形成所述导体元件122，在所述C层上形成所述第一平面131，在所述A层上形成所述第二平面111。所述通孔(连接构件123)电连接至所述第二平面111，并且以与所述第一平面131非接触的状态穿过在所述第一平面131中设置的所述开孔。所述导体元件122与所述第一平面131是相对的，电连接至所述通孔(连接构件123)，所述通孔穿过在所述第一平面131中设置的所述开孔。
在图6(F)至图6(I)中示出的每一种结构均是所述开放式桩柱型EBG结构的修改示例，其中所形成的包括所述导体元件122在内的微带线用作开放式桩柱。具体地，所述连接构件123形成电感。在图6(F)和图6(H)中，所述导体元件122电耦合至相对的第二平面111，以便利用所述第二平面111作为返回路径来形成微带线。此外，在图6(G)和图6(I)中，所述导体元件122电耦合至相对的第一平面131，从而利用所述第一平面131作为返回路径来形成微带线。上述微带线的一端形成为开口端，并且用作开放式桩柱。
类似于所述开放式桩柱型EBG结构，图6(F)至图6(I)所示的每一种结构也可以由等效电路表示，其中利用由上述开放式桩柱和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过增加所形成的包括上述导体元件122在内的所述开放式桩柱的长度，可以将所述带隙区偏移至较低频率。
此外，形成微带线的所述导体元件122和与其相对的所述平面(111或131)彼此靠近是优选的。这是因为当所述导体元件122与所述相对的平面之间的距离减小时，上述微带线的特征阻抗变得更低，从而可以加宽所述带隙区。然而，即使没有使所述导体元件122靠近所述相对的平面，也完全不影响本发明的实质效果。
采用如图6(F)至图6(I)所示的构造，从而允许利用通孔作为所述连接构件123在所述第一和第二平行极板中制造EBG结构。通常，在对于每一层加工通孔之后层叠非贯通的孔，而通过在层叠所有层之后利用钻孔形成贯穿的通孔并且电镀所述通孔的内表面来制造所述通孔。因此，可以比使用非贯通的孔的情况进一步降低制造成本。
同时，在图6中，上述传输线是螺旋形的，但是其形状也可以不限于此。例如，所述传输线可以是线形的，以及可以是弯曲形状的。
图7(A)是阐释了所述导体元件122的示例的顶视图。在此所示的导体元件122是四边形导体，并且具有开孔。在所述开孔的内部形成螺旋电感器，其一端在所述开孔深处(deepspot)电连接至所述导体元件122以及另一端连接至所述连接构件123。图7(B)至7(I)是阐释了所述互连衬底100的主要部件的截面图，所述互连衬底包括如图7(A)所示导体元件122。
在图7(B)中，将电连接至所述导体元件122的所述连接构件123电连接至所述第一平面131。在图7(C)中，将电连接至所述导体元件122的所述连接构件123电连接至所述第二平面111。
在图7(D)中，所述B层120经过所述A层110(第二层)与所述C层130(第一层)是相对的，在所述B层上形成所述导体元件122，在所述A层上形成所述第二平面111，在所述C层上形成所述第一平面131。所述连接构件123电连接至所述第一平面131，并且以与所述第二平面非接触的状态穿过在所述第二平面111中设置的开孔。所述导体元件122与所述第二平面111是相对的，并且电连接至所述连接构件123，所述连接构件穿过在所述第二平面111中设置的开孔。所述连接构件123穿过在此所述的第二平面111中设置的开孔内部，并且放置所述导体元件122以使其与所述开孔是相对的。因此，可以实质上防止噪声从所述开孔泄露。
在图7(E)中，所述B层120经过所述C层130(第一层)与所述A层110(第二层)是相对的，在所述B层上形成所述导体元件122，在所述C层上形成所述第一平面131，在所述A层上形成所述第二平面111。所述连接构件123电连接至所述第二平面111，并且以与所述第一平面131非接触的状态穿过在所述第一平面131中设置的开孔。所述导体元件122与所述第一平面131是相对的，并且电连接至所述连接构件123，所述连接构件穿过在所述第一平面131中设置的开孔。所述连接构件123穿过在此所述的第一平面131中设置的开孔内部，并且放置所述导体元件122以使其与所述开孔是相对的。因此，可以实质上防止噪声从所述开孔泄露。
上述图7(B)至图7(F)的每一种结构均是增加电感型EBG结构，其中在蘑菇型EBG结构的基础上，通过在蘑菇头部中设置电感器增加所述电感。具体地，在图7(B)和图7(D)中，所述导体元件122等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第二平面111之间的电容。在图7(C)和图7(E)中，所述导体元件122等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第一平面131之间的电容。所述连接构件123等效于所述蘑菇的柄，并且与所述导体元件122中设置的所述电感器一起形成电感。
所述增加电感型EBG结构可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过使所述导体元件122靠近形成电容的每一个相对的极板来增大所述电容或者通过增加上述电感器的长度来增大所述电感，可以将所述带隙区偏移至较低频率。然而，即使没有使上述导体元件122靠近所述相对的平面，也完全不影响本发明的实质效果。
图7(F)至图7(I)是其中所述连接构件123是通孔的示例。
在图7(F)中，将电连接至所述导体元件122的所述通孔(连接构件123)电连接至所述第一平面131，并且以与所述第二平面111非接触的状态穿过所述第二平面111的开孔。也就是说，所述通孔(连接构件123)和所述第二平面111彼此是绝缘的。在图7(G)中，将电连接至所述导体元件122的所述通孔(连接构件123)电连接至所述第二平面111，并且以与所述第一平面131非接触的状态穿过所述第一平面131的开孔。也就是说，所述通孔(连接构件123)与所述第一平面131彼此是绝缘的。
在图7(H)中，所述B层120经过所述A层110(第二层)与所述C层130(第一层)是相对的，在所述B层上形成所述导体元件122，在所述A层上形成所述第二平面111，在所述C层上形成所述第一平面131。所述通孔(连接构件123)电连接至所述第一平面131，并且以与所述第二平面111非接触的状态穿过在所述第二平面111中设置的开孔。所述导体元件122与所述第二平面111是相对的，并且电连接至所述通孔(连接构件123)，所述通孔穿过在所述第二平面111中设置的所述开孔。
在图7(I)中，所述B层120经过所述C层130(第一层)与所述A层110(第二层)是相对的，在所述B层上形成所述导体元件122，在所述C层上形成所述第一平面131，在所述A层上形成所述第二平面111。所述通孔(连接构件123)电连接至所述第二平面111，并且以与所述第一平面131非接触的状态穿过在所述第一平面131中设置的所述开孔。所述导体元件122与所述第一平面131是相对的，并且电连接至所述通孔(连接构件123)，所述通孔穿过在所述第一平面131中设置的所述开孔。
上述图7(F)至图7(I)的每一种结构均是所述增加电感型EBG结构的修改示例，其中通过在蘑菇的头部提供电感器增加所述电感。具体地，所述连接构件123等效于蘑菇的柄，并且形成电感。在图7(F)和图7(H)中，所述导体元件122等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第二平面111之间的电容。在图7(G)和图7(I)中，所述导体元件122等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第一平面131之间的电容。
类似于所述蘑菇型EBG结构，图7(F)至图7(I)所述的每一种结构也可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过使所述导体元件122靠近形成电容的每一个的相对极板来增大所述电容或者通过增加上述电感器的长度来增大所述电感，可以将所述带隙区偏移至较低频率。然而，即使没有使所述导体元件122靠近所述相对的平面，也完全不影响本发明的实质效果。
采用如图7(F)至图7(I)所述的构造，从而允许利用通孔在所述第一和第二平行极板中制造EBG结构。通常，在对于每一层加工通孔之后层叠非贯通的孔，而通过在层叠所有层之后利用钻孔形成贯穿的通孔并且电镀所述通孔的内表面来制造所述通孔。因此，可以比使用非贯通的孔的情况进一步降低制造成本。
同时，在图7中，上述电感器是螺旋形的，但是其形状也可以不限于此。例如，所述电感器可以是线形的，以及可以是弯曲形状的。
当利用图5(B)和图5(C)、图6(B)和图6(C)以及图7(B)和图7(C)所示的示例时，不需要在所述第二平面111和所述第一平面131中提供开孔，所述连接构件123穿过所述开孔。同时，当在所述第二平面111和所述第一平面131中形成无孔的与所述导体元件122相对的区域时，它是优选的，因为噪声不从所述区域泄露。在此，即使在与所述导体元件122相对的区域中孔(开孔)是空的，所述孔具有足够地小于待抑制频带的噪声波长的直径时，也可以认为所述孔是无孔的。
此外，当利用图5(D)至图5(I)、图6(D)至图6(I)以及图7(D)至图7(I)所示的示例时，所述第一平面131或者所述第二平面111具有开孔，所述连接构件123穿过所述开孔。然而，当所述开孔具有足够地小于待抑制频带的噪声波长的直径时，待抑制噪声不会泄露，因而以这种方式形成所述开孔是优选的。
图8(A)是阐释了所述导体元件122的示例的顶视图。在此所示的导体元件122是四边形，并且电连接至所述连接构件123。此外，图8(B)是阐释了所述第一平面131或者所述第二平面111所述示例的一部分(与所述导体元件122相对的区域)的顶视图，所述部分经过所述连接构件123电连接至所述导体元件122。在图8(B)中所示的所述第一平面131或者所述第二平面111具有开孔，并且在所述开孔的内部形成螺旋电感器，其一端在所述开孔深处电连接至所述第一平面131或者所述第二平面111，以及另一端电连接至所述连接构件123。图8(C)至图8(J)是阐释了所述互连衬底100的主要部件的截面图，所述互连衬底包括如图8(A)和图8(B)所示的导体元件122、以及所述第一平面131或者所述第二平面111。
在图8(C)和图8(E)中，将电连接至所述导体元件122的所述连接构件123电连接至在所述第一平面131的开孔中形成的电感器。另一方面，在图8(D)和图8(F)中，将电连接至所述导体元件122的所述连接构件123电连接至在所述第二平面111中形成的电感器。同时，在图8(E)中，所述连接构件123以与所述第二平面111非接触的状态穿过所述第二平面111的开孔。也就是说，所述连接构件123和所述第二平面111彼此是绝缘的。此外，在图8(F)中，所述连接构件123以与所述第一平面131非接触的状态穿过所述第一平面131的开孔。也就是说，所述连接构件123和所述第一平面131彼此是绝缘的。
上述图8(C)至图8(F)的每一种结构均是增加电感型EBG结构，其中在蘑菇型EBG结构的基础上，通过在所述第一平面131或者所述第二平面111中提供电感器增加所述电感。具体地，在图8(C)和图8(E)中，所述导体元件122等效于蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第二平面111之间的电容。所述连接构件123等效于所述蘑菇的柄，并且与所述第一平面131中设置的所述电感器一起形成电感。另一方面，在图8(D)和图8(F)中，所述导体元件122等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第一平面131之间的电容。所述连接构件123等效于所述蘑菇的柄，并且与所述第二平面111中设置的所述电感器一起形成电感。
所述增加电感型EBG结构可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过使所述导体元件122靠近形成电容的每一个相对极板来增大所述电容或者通过增加上述电感器的长度来增大所述电感，可以将所述带隙区偏移至较低频率。然而，即使没有使上述导体元件122靠近所述相对的平面，也完全不影响本发明的实质效果。
图8(G)至图8(J)是其中所述连接构件123是通孔的示例。
在图8(G)中，将电连接至所述导体元件122的所述通孔(连接构件123)经过在所述第一平面131的开孔中形成的所述电感器电连接至所述第一平面131。所述通孔(连接构件123)以与所述第二平面非接触的状态穿过所述第二平面111的开孔。也就是说，所述通孔(连接构件123)和图所述第二平面111彼此是绝缘的。
在图8(H)中，将电连接至所述导体元件122的所述通孔(连接构件123)经过在所述第二平面111的开孔中形成的所述电感器电连接至所述第二平面111。所述通孔(连接构件123)以与所述第一平面131非接触的状态穿过所述第一平面131的开孔。也就是说，所述通孔(连接构件123)与所述第一平面131彼此是绝缘的。
在图8(I)中，所述B层120经过所述A层110(第二层)与所述C层130(第一层)是相对的，在所述B层上形成所述导体元件122，在所述A层上形成所述第二平面111，在所述C层上形成所述第一平面131。所述通孔(连接构件123)经过在所述第一平面131的开孔中形成的所述电感器电连接至所述第一平面131，并且以与所述第二平面非接触的状态穿过在所述第二平面111中设置的开孔。所述导体元件122与所述第二平面111是相对的，并且电连接至所述通孔(连接构件123)，所述通孔穿过在所述第二平面111中设置的所述开孔。
在图8(J)中，所述B层120经过所述C层130(第一层)与所述A层110(第二层)是相对的，在所述B层上形成所述导体元件122，在所述C层上形成所述第一平面131，在所述A层上形成所述第二平面111。所述通孔(连接构件123)经过在所述第二平面111的开孔中形成的所述电感器电连接至所述第二平面111，并且以与所述第一平面131非接触的状态穿过在所述第一平面131中设置的所述开孔。所述导体元件122与所述第一平面131是相对的，并且电连接至所述通孔(连接构件123)，所述通孔穿过在所述第一平面131中设置的所述开孔。
上述图8(G)至图8(J)的每一种结构均是所述增加电感型EBG结构的修改示例，其中在蘑菇型EBG结构的基础上，通过在所述第一平面131或者所述第二平面111中提供电感器增加所述电感。具体地，在图8(G)和图8(I)中，所述导体元件122等效于蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第二平面111之间的电容。所述连接构件123等效于所述蘑菇的柄，并且与所述第一平面131中设置的所述电感器一起形成电感。另一方面，在图8(H)和图8(J)中，所述导体元件122等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第一平面131之间的电容。所述连接构件123等效于所述蘑菇的柄，并且与所述第二平面111中设置的所述电感器一起形成电感。
所述增加电感型EBG结构可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过使所述导体元件122靠近形成电容的每一个相对极板来增大所述电容或者通过增加上述电感器的长度来增大所述电感，可以将所述带隙区偏移至较低频率。然而，即使没有使上述导体元件122靠近所述相对的平面，也完全不影响本发明的实质效果。同时，在图8中，上述电感器是螺旋形的，但是其形状也可以不限于此。例如，所述电感器可以是线形的，以及可以是弯曲形状的。
随后描述的图9至11是示例，其中所述导体元件122被设置在具有所述第一平面131的所述C层130(第一层)或者具有所述第二平面111的所述A层110(第二层)中。也就是说，上述附图是示例，其中在所述相同的层上形成所述导体元件122以及所述第一平面131或者所述第二平面111。在这个示例中，可以比上述示例增进所述互连衬底100的厚度。同时，在图9至11中，不需要所述连接构件123。
图9(A)是阐释了在所述第二平面111中形成的所述导体元件122的示例的顶视图。所述第二平面111具有开孔。所述导体元件122由在所述开孔内部形成的孤立导体(位于图9(A)所示第二平面111中心的四边形导体)和连接所述孤立导体与所述第二平面111的电感器构成。同时，在图9(A)中，所述电感器螺旋地围绕所述孤立导体，但是其形状可以不限于此。例如，所述电感器可以是线形的，并且可以是弯曲形状的。此外，在所述开孔内部形成的所述孤立导体(位于图9(A)所示第二平面111中心的四边形导体)的形状、尺寸等没有特别限制，而是可以不同地设定。
图9(B)和图9(C)是阐释了所述互连衬底100的主要部件的截面图，所述互连衬底包括如图9(A)所示的所述导体元件122和所述第二平面111。在图9(B)中，在所述第二平面111内部形成的所述导体元件122与所述第一平面131是相对的。图9(C)是其中将所述A层110(第二层)与所述C层130(第一层)之间的垂直关系翻转的图，所述A层具有所述第二平面111，所述C层具有所述第一平面131。同时，其中将如图9(B)和图9(C)所示的所述第一平面131和所述第二平面111翻转的构造也是可能的，并且在所述第一平面131内部形成的所述导体元件122与所述第二平面111是相对的。
上述图9所述的结构是所述蘑菇型EBG结构的修改示例。在所述第一平面131或者所述第二平面111的开孔中提供所述蘑菇的头部和柄，使得EBG结构所要求的层数减少，因而需要所述连接构件123。具体地，在图9(B)和图9(C)中，构成在所述第二平面111内部形成的所述导体元件122的所述孤立导体(位于图9(A)所示第二平面111中心的四边形导体)等效于所述蘑菇的头部，并且形成在所述导体以及与其相对的所述第一平面131之间的电容。此外，构成所述导体元件122的所述电感器等效于所述蘑菇的柄，并且形成电感。另一方面，当将如图9(B)和图9(C)所示的所述第一平面131和所述第二平面111翻转，并且在所述第一平面131内部形成的所述导体元件122与所述第二平面111是相对的时，构成在所述第一平面131内部形成的所述导体元件122的所述孤立导体等效于所述蘑菇的头部，并且形成在所述导体以及与其相对的所述第二平面111之间的电容。此外，构成所述导体元件122的所述电感器等效于所述蘑菇的柄，并且形成电感。
类似于所述蘑菇型EBG结构，图9的所述结构可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过使其上放置有上述孤立导体(位于图9(A)所示第二平面111中心的四边形导体)的层靠近形成电容的相对极板来增大所述电容，可以将所述带隙区偏移至较低频率。然而，即使没有使其上放置有上述孤立导体的层靠近与其相对的电源层，也完全不影响本发明的实质效果。
图10(A)是阐释了在所述第二平面111内部形成的所述导体元件122的示例的顶视图。所述第二平面111具有开孔。所述导体元件122是传输线，其一端在所述开孔深处电连接至所述第二平面111，以及另一端是没有电连接至所述第二平面的开口端。同时，在图10(A)中，所述传输线的形状是螺旋的，但是其形状可以不限于此。例如，所述传输线可以是线形的，以及可以是弯曲形状的。
图10(B)和图10(C)是阐释了所述互连衬底100的主要部件的截面图，所述互连衬底包括如图10(A)所示的所述导体元件122和所述第二平面111。在图10(B)中，在所述第二平面111内部形成的所述导体元件122与所述第一平面131是相对的。图10(C)是其中将所述A层110(第二层)与所述C层130(第一层)之间的垂直关系翻转的图，所述A层具有所述第二平面111，所述C层具有所述第一平面131。同时，其中将如图10(B)和图10(C)所示的所述第一平面131和所述第二平面111翻转的构造也是可能的，并且在所述第一平面131内部形成的所述导体元件122与所述第二平面111是相对的。
上述图10所述的结构是所述开放式桩柱型EBG结构的修改示例。在所述第一平面131或者所述第二平面111之一的开孔中设置用作开放式桩柱的所述传输线，使得EBG结构所需层数减少，因而不需要所述连接构件123。具体地，在图10(B)和图10(C)中，在所述第二平面111内部形成的所述导体元件122电耦合至与其相对的所述第一平面131，从而利用所述第一平面131作为返回路径来形成微带线。上述微带线的一端形成为开口端，并且用作开放式桩柱。另一方面，当将如图10(B)和图10(C)所示的所述第一平面131和所述第二平面111翻转，并且在所述第一平面131内部形成的所述导体元件122与所述第二平面111是相对的时，在所述第一平面131内部形成的所述导体元件122电耦合至与其相对的所述第二平面111，从而利用所述第二平面111作为返回路径来形成微带线。上述微带线的一端被形成为开口端，并且用作开放式桩柱。
所述开放式桩柱型EBG结构可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过增加所形成的包括上述导体元件122在内的所述开放式桩柱的长度，可以将所述带隙区偏移至较低频率。此外，形成微带线的所述导体元件122和与其相对的所述电源层彼此靠近是优选的。这是因为当所述导体元件与所述电源层之间的距离减小时，上述微带线的特征阻抗变得更低，从而可以加宽所述带隙区。然而，即使没有使所述导体元件122靠近与其相对的所述电源层，也完全不影响本发明的实质效果。
图11(A)是阐释了在所述第二平面111内部形成的所述导体元件122的示例的顶视图。所述导体元件122是在所述第二平面111中形成的多个孤立导体，并且所述相邻的孤立导体彼此是电连接的。
图11(B)和图11(C)是阐释了所述互连衬底100的主要部件的截面图，所述互连衬底包括如图11(A)所示的所述导体元件122和所述第二平面111。
在图11(B)和图11(C)中，在所述第二平面111(未示出)内部形成的所述导体元件122与所述第一平面131是相对的。图11(C)是其中将所述A层110(第二层)与所述C层130(第一层)之间的垂直关系翻转的图，所述A层具有所述第二平面111，所述C层具有所述第一平面131。同时，其中将如图11(B)和图11(C)所示的所述第一平面131和所述第二平面111(未示出)翻转的构造也是可能的，并且在所述第一平面131内部形成的所述导体元件122与所述第二平面111是相对的。
在上述图11所述的结构中，所述相邻的孤立导体(导体元件122)彼此是电耦合的从而形成电容，并且使这些孤立导体(导体元件122)彼此电连接的连接部分形成电感，从而用作EBG结构。在如图11所示的EBG结构中，由上述电容和上述电感形成的并联谐振电路的谐振频率提供所述带隙区的中心频率，所述并联谐振电路。因此，通过减小上述孤立导体(导体元件122)之间的距离并且增大电容或者增大上述连接部分的长度来增大电感，可以将所述带隙区偏移至较低频率。
接下来将参考图1描述实施例的效果。
如图1所示，在所述互连衬底100中，其中呈岛状分离的的所述电子元件141和所述第一平面131通过所述连接构件142彼此是电连接的，从所述电子元件141经过所述连接构件142传播至所述第一平面131的噪声在插入所述第一平面131与所述第二平面111之间的区域中处在谐振状态。由于在其末端的电压波腹，所述电场在所述第一平面131的末端达到其最大值，因此关心噪声通过类似于贴片天线的操作泄露到空间。
本实施例所述互连衬底设置用于能够解决上述问题。也就是说，在本实施例中，将至少一个或者多个导体元件122放置在所述导体元件放置区域121中，所述区域与所述第一平面131末端之间的距离小于需要抑制的噪声的频率处的波长的四分之一。此外，在包括所述连接构件123的所述构造中，当以平面图的形式看所述互连衬底时，将所述连接构件123放置在与所述第一平面131末端之间的距离小于需要抑制的噪声的频率处的波长的四分之一的区域处。也就是说，在本实施例所述的互连衬底中，当以平面图的形式看所述互连衬底时，由单位单元形成的EBG结构被放置在与所述第一平面131末端之间的距离小于需要抑制的噪声的频率处的波长的四分之一的区域处。在这种情况下，所述EBG结构引起在需要抑制的噪声频率下的串联谐振，因此所述第一平面131与所述第二平面111在放置所述EBG结构的地方短路。由于上述EBG结构的动作，从所述电子元件141经过所述连接构件142传播至所述第一平面131的噪声在放置所述EBG结构的地方变化成电压波节。其中放置有所述EBG结构的具有电压波节的地方位于所述导体元件放置区域121中。也就是说，其中放置有所述EBG结构的具有电压波节的地方出现在与所述第一平面131末端之间的距离小于波长的四分之一的地方。出于这个原因，由于所述第一平面131的末端没有电压波腹，因此可以抑制所述噪声泄露到空间。
此外，本实施例中的所述EBG结构的带隙区包括从所述电子元件141产生的噪声频率，因此可以获得较高的噪声抑制效果。
此外，像图12所示的互连衬底150，即使当所述电子元件141连接至多个第一平面131、132和133以及多个连接构件142、144和145时，所述平面和构件是不同的并且彼此分离，将由在每一个平面中至少一个单位单元形成的所述EBG结构放置在所述导体元件放置区域121中，所述区域出现在与第一平面131、132和133的每一个末端之间的距离小于需要抑制的噪声的频率处的波长的四分之一的地方，因此可以利用与所述互连衬底100相同的效果抑制所述噪声泄露到空间。同时，图12是以与图1所示互连衬底100相同的方式阐释了所述互连衬底150的图。
根据本实施例所述的这种互连衬底100，可以通过使与电子元件相连的呈岛状分离的的平面类似于贴片电线在任意频率周围操作来抑制电磁泄露的增加，而不损害电路设计的自由度。
此外，根据本实施例所述的互连衬底100，可以通过使在与电子元件相连并且呈岛状分离的平面及其相邻平面之间形成的狭缝类似于缝隙天线在任意频率周围操作来抑制电磁泄露的增加，而不损害电路设计的自由度。
同时，在其中将所述电子元件141安装在本实施例所述互连衬底100的预先确定位置的电子设备中，也可以实现相同的操作和效果。可以根据相关现有技术实现将所述电子元件141安装在本实施例所述互连衬底100的预先确定位置的单元。
(第二实施例)
图13(A)和图13(B)是阐释了根据本发明第二实施例所述的互连衬底200的顶视图和截面图的示例。更具体地，图13(A)是所述互连衬底200的顶视图，以及图13(B)是所述互连衬底200沿图13(A)所示的长短虚线的截面图。本实施例所述互连衬底200可以具有与第一实施例所述互连衬底100类似的构造，不同之处在于第一平面231和第二平面211之间的垂直位置关系是不同的。
在图13(A)和图13(B)中示出的所述互连衬底200是多层衬底，包括至少A层210、B层220和C层230，所述各层彼此是相对的。所述A层210具有第二平面211。所述B层220具有导体元件222。所述C层230具有第一平面231。所述导体元件222和所述第一平面231通过连接构件223彼此是电连接的。同时，所述互连衬底200可以包括除了上述三层之外的层。例如，绝缘层可以位于所述每一层之间。此外，信号线层可以位于所述每一层之间，在所述信号线层中只有信号线掩埋在绝缘层中。
此外，在与本发明所述构造一致的范围内，所述互连衬底200可以包括孔、通孔等，它们没有被示出。此外，在所述A层210、B层220和C层230中的任意一层或者多层中，可以在与本发明所述构造一致的范围内安排信号线。
同时，在图13(A)和图13(B)中，用虚线示出了电子元件241。这意味着没有安装所述电子元件241。也就是说，在所述互连衬底200的表面上确定打算安装所述电子元件241的区域。所述互连衬底200包括连接构件242，所述连接构件将所述电子元件241和位于所述C层230上的所述第一平面231电连接。此外，所述互连衬底200包括连接构件243，所述连接构件将所述电子元件241和位于所述A层210上的所述第二平面211电连接。
除了这些连接构件之外，所述互连衬底200可以包括连接构件，所述连接构件将所述电子元件241与平面或者线电连接。例如，所述构件是用于电连接至信号线等的连接构件。在此，假定所述电子元件241是诸如LSI的设备。安装至所述互连衬底200的电子元件241的数量可以是一个，或者可以是两个或者多个。
图14是阐释了图13(A)和图13(B)所示的互连衬底200的C层230的平面图。所述C层230(第一层)具有呈岛状分离的的所述第一平面231(第一导体)，所述第一平面由导电材料形成。
所述第一平面231具有将所述连接构件242与所述连接构件223电连接的连接点，所述连接构件242电连接至所述电子元件241，所述连接构件223电连接至所述导体元件222。此外，所述第一平面231具有开孔，所述连接构件243以非接触的状态穿过所述开孔。也就是说，所述第一平面231与所述连接构件243彼此是绝缘的。所述第一平面231是电源层或者接地层。同时，所述第一平面231的形状、尺寸等没有特别限制，而是可以根据相关现有技术不同地设定。在所述C层230中没有形成所述第一平面231的区域可以是绝缘体，可以是导体，以及可以是其混合物。
图15是阐释了图13(A)和图13(B)所示的互连衬底200的B层220的平面图。所述B层220位于所述C层230与所述A层210之间。在所述B层220上，至少一个或者多个导体元件222(第二导体)被放置在导体元件放置区域221(第一区域，或者由图中阴影表示的区域)中，所述放置区域是与所述第一平面231末端相对的位置之间的距离小于需要抑制的噪声的频率处的波长的四分之一的区域处。同时，所述导体元件放置区域221是满足上述条件的区域，并且可以是与所述第一平面231相对的区域。所述“需要抑制的噪声”例如是从所述电子元件241经过所述连接构件242传播至所述第一平面231的噪声。
在此，所述导体元件222是孤立的导体。所述导体元件222的平面形状没有特别限制，而是除了已经示出的四边形之外，所述导体元件可以形成三角形形状、五角形形状和其他多边形形状，并且可以形成圆形形状、椭圆形形状等。此外，所述导体元件222的数量受到特别限制，但是可以提供多个导体元件。同时，提供多个导体元件，可以以预先确定的距离重复地(例如周期性地)安排所述导体元件222。在所述B层220中没有安排所述导体元件222的区域可以由绝缘体形成，并且与所述连接构件242是绝缘的。
所述导体元件222经过所述连接构件223电连接至所述第一平面231。当以平面图的形式看所述互连衬底200时，所述连接构件223放置在与所述第一平面231末端相对的位置之间的距离小于需要抑制的噪声的频率处的波长的四分之一的区域中(例如满足上述条件的区域)以及与所述第一平面231相对的区域。在图13(B)中，所述连接构件223放置在所述区域A内。
同时，在此尽管描述了其中所述连接构件223将所述第一平面231与所述导体元件222电连接的构造，但是也存在其中所述连接构件223不将所述第一平面231与所述导体元件222电连接、而是将所述第二平面211与所述导体元件222电连接的构造。此外，还存在其中没有提供所述连接构件223的构造。后面将描述这些构造。
图16是阐释了图13(A)和图13(B)所示的互连衬底200的A层210的平面图。所述第二平面211(第三导体)是片状导体，位于所述A层210(第二层)上，并且延伸至与所述导体元件放置区域221相对的区域，所述A层是位于所述C层230上方的层。也就是说，所述第二平面211和所述导体元件222通过绝缘层彼此是相对的。
所述第二平面211是电源层或者接地层。也就是说，当所述第一平面231是电源层时，所述第二平面211是接地层。当所述第一平面231是接地层时，所述第二平面211是电源层。
所述连接构件243穿过在所述第一平面231中设置的开孔，并且将所述电子元件241与所述第二平面211电连接。也就是说，所述连接构件243与所述第一平面231是绝缘的。
同时，在所述A层210中没有形成所述第二平面211的区域可以是绝缘体，可以是导体，以及可以是其混合物。
在此，在本实施例所述的互连衬底200中，可能会出现这样的问题：从所述电子元件241经过所述连接构件242传播至所述第一平面231的噪声由与贴片天线类似地操作的所述第一平面231泄露到空间。
然而，本实施例所述的互连衬底200设置用于能够解决上述问题。
也就是说，在本实施例所述的互连衬底200中，采用上述构造，因此EBG结构的单位单元由所述导体元件222、所述第一平面231、所述第二平面211和所述连接构件223形成。利用其中存在至少一个所述单位单元的所述EBG结构，可以抑制由与贴片天线类似地操作的上述第一平面231传播的噪声。
同时，在每一个上述EBG结构中，优选地将由所述电子元件241产生的噪声的频率包括在带隙区中。此外，由本实施例所述互连衬底200形成的所述EBG结构的单位单元具有包括所述连接构件223在内的结构，但是不必局限于此。也就是说，在所述互连衬底200中，不必在所述第一平面231与所述第二平面211之间的中间层中形成连接构件。作为能够应用于所述互连衬底200的各种EBG结构的单位单元，可以应用图5至图11所示的示例。
同时，通过调节所述导体元件222与所述第一平面231之间的距离、所述导体元件222与所述第二平面211之间的距离、所述连接构件223的厚度、所述导体元件222之间的相互距离等，可以设置所需的带隙区。
图13至图16所示的所述导体元件222和所述连接构件223的形状和位置只是示例，并且可以采用可以形成EBG结构的范围内的各种构造。例如，可以由图5至图11所示示例的组合实现上述构造。
在此，将描述所述第二实施例的效果。在所述实施例中，已经描述了所述互连衬底200，其中呈岛状分离的所述第一平面231位于所述第二平面211的上方。在本实施例所述的这种互连衬底200中，可以实现与第一实施例所述的互连衬底100相同的操作和效果。
此外，在其中将所述电子元件241安装在所述互连衬底200的预先确定位置的电子设备中，也可以实现相同的操作和效果。可以根据相关现有技术实现将所述电子元件241安装在本实施例所述互连衬底200的预先确定位置的单元。
(第三实施例)
图17(A)和图17(B)是阐释了第三实施例所述的互连衬底300的顶视图和截面图的示例。更具体地，图17(A)是所述互连衬底300的顶视图，以及图17(B)是所述互连衬底300沿图17(A)所示的长短虚线的截面图。
在图17(A)和图17(B)中示出的所述互连衬底300是多层衬底，包括至少A层310、B层320、C层330、D层340和E层350，所述各层彼此是相对的。所述A层310具有第二平面311。所述B层320具有导体元件322。所述C层330具有第一平面331。所述D层340具有导体元件342。所述E层350具有第二平面351。所述导体元件322和所述第一平面331通过连接构件323彼此是电连接的。此外，所述导体元件342与所述第一平面331通过连接构件343彼此是电连接的。同时，所述互连衬底300可以包括除了上述五层之外的层。例如，绝缘层可以位于所述每一层之间。此外，信号线层可以位于所述每一层之间，在所述信号线层中只有信号线掩埋在绝缘层中。
此外，在与本发明所述构造一致的范围内，所述互连衬底300可以包括孔、通孔等，它们没有被示出。此外，在所述A层310、B层320、C层330、D层340和E层350中的任意一层或者多层中，可以在与本发明所述构造一致的范围内安排信号线。
同时，在图17(A)和图17(B)中，用虚线示出了电子元件361。这意味着没有安装所述电子元件361。也就是说，在所述互连衬底300的表面上确定打算安装所述电子元件361的区域。所述互连衬底300包括连接构件362，所述连接构件将所述电子元件361与所述第一平面331电连接。此外，所述互连衬底300包括连接构件363，所述连接构件将所述电子元件361与位于所述A层310上的所述第二平面311电连接；以及和连接构件364，所述连接构件将所述电子元件361与位于所述E层350上的所述第二平面351电连接。
除了这些连接构件之外，所述互连衬底300可以包括连接构件，所述连接构件将所述电子元件361与平面或者线电连接。例如，所述构件是用于电连接至信号线等的连接构件。在此，假定所述电子元件361是诸如LSI的设备。安装至所述互连衬底300的电子元件361的数量可以是一个，或者可以是两个或者多个。
同时，当以平面图的形式来看时，所述导体元件322和所述导体元件342不必安排在重叠的位置，而是可以被安排在不同的位置。
图18是阐释了图17(A)和图17(B)所示的互连衬底300的C层330的平面图。所述C层330(第一层)具有呈岛状分离的所述第一平面331(第一导体)，所述第一平面由导电材料形成。
所述第一平面331具有电连接至所述连接构件323、所述连接构件343与所述连接构件362的连接点。此外，所述第一平面331具有开孔，所述连接构件364以非接触的状态穿过所述开孔。也就是说，所述第一平面331与所述连接构件364彼此是绝缘的。所述第一平面331是电源层或者接地层。同时，所述第一平面331的形状、尺寸等没有特别限制，而是可以根据相关现有技术不同地设定。在所述C层330中没有形成所述第一平面331的区域可以是绝缘体，可以是导体，以及可以是其混合物。
图19(A)是阐释了图17(A)和图17(B)所示的互连衬底300的B层320的平面图。所述B层320位于所述C层330与所述A层310之间。在所述B层320上，将至少一个或者多个导体元件322(第二导体)放置在导体元件放置区域321(第一区域，或者由图中阴影表示的区域)中，所述放置区域是相距与所述第一平面331末端相对的位置之间的距离小于需要抑制的噪声的频率处的波长的四分之一的区域。同时，所述导体元件放置区域321是满足上述条件的区域，以及可以是与所述第一平面331相对的区域。所述“需要抑制的噪声”例如是从所述电子元件361经过所述连接构件362传播至所述第一平面331的噪声。
在此，所述导体元件322是孤立的导体。所述导体元件322的平面形状没有特别限制，而是除了已经示出的四边形之外，所述导体元件可以形成三角形形状、五角形形状和其他多边形形状，并且可以形成圆形形状、椭圆形形状等。此外，所述导体元件322的数量受到特别限制，但是可以提供多个导体元件。同时，提供多个导体元件，可以以预先确定的距离重复地(例如周期性地)安排所述导体元件322。在所述B层320中没有安排所述导体元件322的区域可以由绝缘体形成，并且与所述连接构件323是绝缘的。
所述导体元件322经过所述连接构件323电连接至所述第一平面331。当以平面图的形式看所述互连衬底300时，将所述连接构件323放置在相距与所述第一平面331末端相对的位置之间的距离小于需要抑制的噪声的频率处的波长的四分之一的区域中(例如满足上述条件的区域)以及与所述第一平面331相对的区域。在图17(B)中，所述连接构件323放置在所述区域A内。
同时，在此尽管描述了其中所述连接构件323将所述第一平面331与所述导体元件322电连接的构造，但是也存在其中所述连接构件323不将所述第一平面331与所述导体元件322电连接、而是将所述第二平面311与所述导体元件322电连接的构造。此外，还存在其中没有提供所述连接构件323的构造。后面将描述这些构造。
图19(B)是阐释了图17(A)和图17(B)所示的互连衬底300的D层340的平面图。所述D层340位于所述C层330与所述E层350之间。在所述D层340上，至少一个或者多个导体元件342(第二导体)被放置在导体元件放置区域341(第一区域，或者由图中阴影表示的区域)中，所述放置区域是相距与所述第一平面331末端相对的位置之间的距离小于需要抑制的噪声的频率处的波长的四分之一的区域。同时，所述导体元件放置区域341是满足上述条件的区域，以及可以是与所述第一平面331相对的区域。所述“需要抑制的噪声”例如是从所述电子元件361经过所述连接构件362传播至所述第一平面331的噪声。
在此，所述导体元件342是孤立的导体。所述导体元件342的平面形状没有特别限制，而是除了已经示出的四边形之外，所述导体元件可以形成三角形形状、五角形形状和其他多边形形状，以及可以形成圆形形状、椭圆形形状等。此外，所述导体元件342的数量受到特别限制，但是可以提供多个导体元件。同时，提供多个导体元件，可以以预先确定的距离重复地(例如周期性地)安排所述导体元件342。在所述D层340中没有安排所述导体元件342的区域可以由绝缘体形成，并且与所述连接构件343是绝缘的。
所述导体元件342经过所述连接构件343电连接至所述第一平面331。当以平面图的形式看所述互连衬底300时，所述连接构件343放置在相距与所述第一平面331末端相对的位置之间的距离小于需要抑制的噪声的频率处的波长的四分之一的区域(例如，满足上述条件的区域)以及与所述第一平面331相对的区域。在图17(B)中，所述连接构件343被放置在所述区域A内。
同时，在此尽管描述了其中所述连接构件343将所述第一平面331与所述导体元件342电连接的构造，但是也存在其中所述连接构件343不将所述第一平面331与所述导体元件342电连接、而是将所述第二平面351与所述导体元件342电连接的构造。此外，还存在其中没有提供所述连接构件343的构造。后面将描述这些构造。
图20(A)是阐释了图17(A)和图17(B)所示的互连衬底300的A层210的图。所述第二平面311(第三导体)是片状导体，位于所述A层310(第二层)上，并且延伸至与所述导体元件放置区域321相对的区域，所述A层是位于所述C层330上方的层。也就是说，所述第二平面311和所述导体元件322通过绝缘层彼此是相对的。
所述第二平面311是电源层或者接地层。也就是说，当所述第一平面331是电源层时，所述第二平面311是接地层。当所述第一平面331是接地层时，所述第二平面311是电源层。
所述连接构件362穿过在所述第二平面311中设置的开孔，并且将所述电子元件361与所述第一平面331电连接。也就是说，所述连接构件362与所述第二平面311是绝缘的。此外，所述连接构件363将所述电子元件361与所述第二平面311电连接。同时，在所述A层310中没有形成所述第二平面311的区域可以是绝缘体，可以是导体，以及可以是其混合物。
图20(B)是阐释了图17(A)和图17(B)所示的互连衬底300的E层350的图。所述第二平面351(第三导体)是片状导体，位于所述E层350(第二层)上，并且延伸至与所述导体元件放置区域341相对的区域，所述E层是位于所述C层330上方的层。也就是说，所述第二平面351和所述导体元件322通过绝缘层彼此是相对的。
所述第二平面351是电源层或者接地层。也就是说，当所述第一平面331是电源层时，所述第二平面351是接地层。当所述第一平面331是接地层时，所述第二平面351是电源层。
所述连接构件364以与所述第一平面331非接触的状态穿过在所述第一平面331中设置的开孔，并且将所述电子元件361与所述第一平面351电连接。也就是说，所述连接构件364与所述第一平面331是绝缘的。同时，在所述E层350中没有形成所述第二平面351的区域可以是绝缘体，可以是导体，以及可以是其混合物。
在此，在本实施例所述互连衬底300中，可能会出现这样的问题：从所述电子元件361经过所述连接构件362传播至所述第一平面331的噪声由与贴片天线类似地操作的所述第一平面331泄露到空间。
然而，本实施例所述的互连衬底300设置用于能够解决上述问题。
也就是说，在本实施例所述的互连衬底300中，采用上述构造，因此EBG结构的单位单元由所述导体元件322、所述第一平面331、所述第二平面311和所述连接构件323形成。此外，EBG结构的单位单元由所述导体元件342、所述第一平面331、所述第二平面351和所述连接构件343形成。利用其中存在至少一个所述单位单元的所述EBG结构，可以抑制由与贴片天线类似地操作的上述第一平面331传播的噪声。同时，在每一个上述EBG结构中，优选地将由所述电子元件361产生的噪声的频率包括在带隙区中。此外，由本实施例所述互连衬底300形成的所述EBG结构的单位单元具有包括所述连接构件323在内的结构，但是不必局限于此。也就是说，在所述互连衬底300中，不必在所述第一平面331与所述第二平面311之间的中间层或者在所述第一平面331与所述第二平面351之间的中间层中形成连接构件。后面将描述能够应用于所述互连衬底300的各种EBG结构的单位单元。
所述术语“单位单元”在此意味着形成EBG结构的最小单位，所述互连衬底300在每一个所述导体元件放置区域321和341中包括至少一个单位单元，使得通过防止所述第一平面331的末端具有高频电流波节和电压波腹并且防止其末端类似于贴片天线操作，来抑制噪声泄露。
同时，通过调节所述导体元件322与所述第一平面331之间的距离、所述导体元件342与所述第一平面331之间的距离、所述导体元件322与所述第二平面311之间的距离、所述导体元件322与所述第二平面351之间的距离、所述连接构件323和343的厚度、所述导体元件322之间的相互距离、所述导体元件342之间的相互距离等，可以设置所需的带隙区。
在此，图17至图20所示的所述导体元件322和342、所述连接构件323和343、所述第一平面331以及所述第二平面311和351的形状和位置是示例，并且可以采用可以形成EBG结构的范围内的各种构造。
图21至图27是阐释了所述导体元件322和342、所述连接构件323和343、所述第一平面331以及所述第二平面311和351的形状和位置的图。同时，图21至图27是阐释了所述单个导体元件322或者所述单个导体元件342的外围的放大视图。在图21至图27中阐释的每一个结构形成单个或者多个单位单元，并且所述互连衬底300包括这些单位单元的任一个或者多个它们的组合。
图21(A)是阐释了所述导体元件322和342的示例的顶视图。在此所示的导体元件322和342是四边形，并且电连接至所述连接构件323和343。图21(B)至图21(H)是阐释了所述互连衬底300的主要部件的截面图，所述互连衬底包括如图21(A)所示的导体元件322和342。
在图21(B)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。将电连接至所述导体元件322的所述连接构件323和电连接至所述导体元件342的所述连接构件343电连接至所述第一平面331，并且具有与参考图17至图20所述的构造相同的构造。
在图21(C)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。将电连接至所述导体元件322的所述连接构件323电连接至所述第二平面311，以及将电连接至所述导体元件342的所述连接构件343电连接至所述第二平面351。
在图21(D)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。将电连接至所述导体元件322的所述连接构件323电连接至所述第一平面331，并且将电连接至所述导体元件342的所述连接构件343电连接至所述第二平面351。
在图21(E)中，将所述B层320、所述A层310(第二层)、所述C层330(第一层)、所述E层350(第二层)和所述D层340以这个顺序层叠，在所述B层上形成所述导体元件322，在所述A层上形成所述第二平面311，在所述C层上形成所述第一平面331，在所述E层上形成所述第二平面351，在所述D层上形成所述导体元件342。电连接至所述导体元件322的所述连接构件323以与所述第二平面311非接触的状态穿过在所述第二平面311中设置的开孔。也就是说，所述连接构件323与所述第二平面311是绝缘的。此外，电连接至所述导体元件342的所述连接构件343以与所述第二平面351非接触的状态穿过在所述第二平面351中设置的开孔，并且电连接至所述第一平面331。也就是说，所述连接构件343与所述第二平面351是绝缘的。
同时，所述连接构件323和343穿过在此所述的第二平面311和351中设置的开孔内部，并且放置所述导体元件322和342以使其与所述开孔是相对的。因此，可以实质上防止噪声从所述开孔泄露。
上述图21(B)至图21(E)的每一种结构均是所谓的蘑菇型EBG结构。具体地，所述连接构件323和343等效于蘑菇的柄，并且形成电感。在图21(B)和图21(E)中，所述导体元件322和342等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第二平面311和351之间的电容。此外，在图21(C)中，所述导体元件322和342等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第一平面331之间的电容。此外，在图21(D)中，所述导体元件322和342等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第二平面311和所述第一平面331之间的电容。
所述蘑菇型EBG结构可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过使所述导体元件322和342靠近形成电容的每一个相对的平面来增大所述电容，可以将所述带隙区偏移至较低频率。然而，即使没有使上述导体元件322和342靠近所述相对的平面，也完全不影响本发明的实质效果。
图21(F)至图21(H)是其中所述连接构件323和343是通孔的示例。
在图21(F)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。所述通孔(连接构件323和343)以与所述第二平面311和315非接触的状态穿过在所述第二平面311和351中设置的开孔，并且电连接至所述第一平面331。也就是说，所述通孔(连接构件323和343)与所述第二平面311和351是绝缘的。
在图21(G)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。所述通孔(连接构件323和343)以与所述第一平面331非接触的状态穿过在所述第一平面331中设置的开孔，并且电连接至所述第二平面311和351。也就是说，所述通孔(连接构件323和343)与所述第一平面331是绝缘的。
在图21(H)中，将所述B层320、所述A层310(第二层)、所述C层330(第一层)、所述E层350(第二层)和所述D层340以这个顺序层叠，在所述B层上形成所述导体元件322，在所述A层上形成所述第二平面311，在所述C层上形成所述第一平面331，在所述E层上形成所述第二平面351，在所述D层上形成所述导体元件342。所述通孔(连接构件323和343)以与所述第二平面311和351非接触的状态穿过在所述第二平面311和351中设置的开孔，并且电连接至所述第一平面331。也就是说，所述通孔(连接构件323和343)与所述第二平面311和351是绝缘的。
上述图21(F)至图21(H)所述结构是其中使所述蘑菇型EBG结构变形的的示例。具体地，所述通孔(连接构件323和343)等效于蘑菇的柄，并且形成电感。在图21(F)和图21(H)中，所述导体元件322和342等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第二平面311和351之间的电容。此外，在图21(G)中，所述导体元件322和342等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第一平面311之间的电容。
类似于所述蘑菇型EBG结构，图21(F)至图21(H)所述的每一种结构也可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过使所述导体元件322和342靠近形成电容的每一个相对平面来增大所述电容，可以将所述带隙区偏移至较低频率。然而，即使没有使所述导体元件322和342靠近所述相对的平面，也完全不影响本发明的实质效果。
采用如图21(F)至图21(H)所述的构造，从而允许利用通孔在所述导体元件放置区域321和341中制造EBG结构。通常，在对于每一层加工通孔之后层叠非贯通的孔，而通过在层叠所有层之后利用钻孔形成贯穿的通孔并且电镀所述通孔的内表面来制造所述通孔。因此，可以比使用非贯通的孔的情况进一步降低制造成本。
图22(A)是阐释了所述导体元件322和342的示例的顶视图。在此所示的导体元件322和342的每一个均是在所述平面方向上形成的螺旋传输线，并且设置成其一端连接至所述连接构件323或343，并且其另一端形成为开口端。图22(B)至图22(H)是阐释了所述互连衬底300的主要部件的截面图，所述互连衬底包括如图22(A)所示导体元件322和342。
在图22(B)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。将电连接至所述导体元件322的所述连接构件323和电连接至所述导体元件342的所述连接构件343电连接至所述第一平面331。
在图22(C)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。将电连接至所述导体元件322的所述连接构件323电连接至所述第二平面311，并且将电连接至所述导体元件342的所述连接构件343电连接至所述第二平面351。
在图22(D)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。将电连接至所述导体元件322的所述连接构件323电连接至所述第一平面331，并且将电连接至所述导体元件342的所述连接构件343电连接至所述第二平面351。
在图22(E)中，将所述B层320、所述A层310(第二层)、所述C层330(第一层)、所述E层350(第二层)和所述D层340以这个顺序层叠，在所述B层上形成所述导体元件322，在所述A层上形成所述第二平面311，在所述C层上形成所述第一平面331，在所述E层上形成所述第二平面351，在所述D层上形成所述导体元件342。电连接至所述导体元件322的所述连接构件323以与所述第二平面311非接触的状态穿过在所述第二平面311中设置的开孔，并且电连接至所述第一平面331。也就是说，所述连接构件323与所述第二平面311是绝缘的。此外，电连接至所述导体元件342的所述连接构件343以与所述第二平面351非接触的状态穿过在所述第二平面351中设置的开孔，并且电连接至所述第一平面331。也就是说，所述连接构件343与所述第二平面351是绝缘的。
如图22(B)至图22(E)所示的每一种结构均是开放式桩柱型EBG结构，其中所形成的包括所述导体元件322或342在内的微带线用作开放式桩柱。具体地，所述连接构件323和343形成电感。在图22(B)和图22(E)中，所述导体元件322和342被电耦合至与其相对的第二平面311或351，从而利用所述第二平面311或351作为返回路径来形成微带线。此外，在图22(C)中，所述导体元件322和342电耦合至与其相对的第一平面331，以便利用所述第一平面331作为返回路径来形成微带线。此外，在图22(D)中，所述导体元件322电耦合至与其相对的第二平面311，以便利用所述第二平面311作为返回路径来形成微带线，以及所述导体元件342电耦合至与其相对的第一平面331，以便利用所述第一平面331作为返回路径来形成微带线。上述微带线的一端形成为开口端，并且用作开放式桩柱。
所述开放式桩柱型EBG结构可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过增加所形成的包括上述导体元件322或342在内的所述开放式桩柱的长度，可以将所述带隙区偏移至较低频率。
此外，形成微带线的所述导体元件322或342和与其相对的所述平面彼此靠近是优选的。这是因为当所述导体元件和与其相对的平面之间的距离减小时，上述微带线的特征阻抗变得更低，从而可以加宽所述带隙区。然而，即使没有使所述导体元件322和342靠近所述相对的平面，也完全不影响本发明的实质效果。
图22(F)至图22(H)是其中所述连接构件323和343是通孔的示例。
在图22(F)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。所述通孔(连接构件323和343)以与所述第二平面311和351非接触的状态穿过在所述第二平面311和351中设置的开孔，并且电连接至所述第一平面331。也就是说，所述通孔(连接构件323和343)与所述第二平面311和351是绝缘的。
在图22(G)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。所述通孔(连接构件323和343)以与所述第一平面331非接触的状态穿过在所述第一平面331中设置的开孔，并且电连接至所述第二平面311和351。也就是说，所述通孔(连接构件323和343)与所述第一平面331是绝缘的。
在图22(H)中，将所述B层320、所述A层310(第二层)、所述C层330(第一层)、所述E层350(第二层)和所述D层340以这个顺序层叠，在所述B层上形成所述导体元件322，在所述A层上形成所述第二平面311，在所述C层上形成所述第一平面331，在所述E层上形成所述第二平面351，在所述D层上形成所述导体元件342。所述通孔(连接构件323和343)以与所述第二平面311和351非接触的状态穿过在所述第二平面311和351中设置的开孔，并且电连接至所述第一平面331。也就是说，所述通孔(连接构件323和343)与所述第二平面311和351是绝缘的。
在图22(F)至图22(H)中示出的每一种结构均是所述开放式桩柱型EBG结构的修改示例，其中所形成的包括所述导体元件322或342在内的微带线用作开放式桩柱。具体地，所述通孔(连接构件323和343)形成电感。在图22(F)和图22(H)中，所述导体元件322和342电耦合至与其相对的第二平面311和351，以便利用所述第二平面311和351作为返回路径来形成微带线。此外，在图22(G)中，所述导体元件322和342电耦合至与其相对的第一平面331，从而利用所述第一平面331作为返回路径来形成微带线。上述微带线的一端形成为开口端，并且用作开放式桩柱。
类似于所述开放式桩柱型EBG结构，图22(F)至图22(H)所示的每一种结构也可以由等效电路表示，其中利用由上述开放式桩柱和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过增加所形成的包括上述导体元件322或342在内的所述开放式桩柱的长度，可以将所述带隙区偏移至较低频率。
此外，形成微带线的所述导体元件322和342和与其相对的所述平面彼此靠近是优选的。这是因为当所述导体元件与其相对的平面之间的距离减小时，上述微带线的特征阻抗变得更低，从而可以加宽所述带隙区。然而，即使没有使所述导体元件322和342靠近所述相对的平面，也完全不影响本发明的实质效果。
采用如图22(F)至图22(H)所示的构造，从而允许利用通孔在所述第一和第二平行极板中制造EBG结构。通常，在对于每一层加工通孔之后层叠非贯通的孔，而通过在层叠所有层之后利用钻孔形成贯穿的通孔并且电镀所述通孔的内表面来制造所述通孔。因此，可以比使用非贯通的孔的情况进一步降低制造成本。
同时，在图22中，上述电感器是螺旋形的，但是其形状也可以不限于此。例如，所述电感器可以是线形的，以及可以是弯曲形状的。
图23(A)是阐释了所述导体元件322和342的示例的顶视图。在此所示的导体元件322和342是四边形导体，并且具有开孔。在所述开孔的内部形成螺旋电感器，其一端在所述开孔深处电连接至所述导体元件322和342，并且另一端连接至所述连接构件323或343。图23(B)至图23(H)是阐释了所述互连衬底300的主要部件的截面图，所述互连衬底包括如图23(A)所示导体元件322和342。
在图23(B)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。将电连接至所述导体元件322的所述连接构件323和电连接至所述导体元件342的所述连接构件343电连接至所述第一平面331。
在图23(C)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。将电连接至所述导体元件322的所述连接构件323电连接至所述第二平面311，并且将电连接至所述导体元件342的所述连接构件343电连接至所述第二平面351。
在图23(D)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。将电连接至所述导体元件322的所述连接构件323电连接至所述第一平面331，并且将电连接至所述导体元件342的所述连接构件343电连接至所述第二平面351。
在图23(E)中，将所述B层320、所述A层310(第二层)、所述C层330(第一层)、所述E层350(第二层)和所述D层340以这个顺序层叠，在所述B层上形成所述导体元件322，在所述A层上形成所述第二平面311，在所述C层上形成所述第一平面331，在所述E层上形成所述第二平面351，在所述D层上形成所述导体元件342。电连接至所述导体元件322的所述连接构件323以与所述第二平面311非接触的状态穿过在所述第二平面311中设置的开孔，并且电连接至所述第一平面331。也就是说，所述连接构件323与所述第二平面311是绝缘的。此外，电连接至所述导体元件342的所述连接构件343以与所述第二平面351非接触的状态穿过在所述第二平面351中设置的开孔，并且电连接至所述第一平面331。也就是说，所述连接构件343与所述第二平面351是绝缘的。
上述图23(B)至图23(E)的每一种结构均是增加电感型EBG结构，其中在蘑菇型EBG结构的基础上，通过在蘑菇头部中提供电感器增加所述电感。具体地，在图23(B)和图23(E)中，所述导体元件322和342等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第二平面311和351之间的电容。此外，在图23(C)中，所述导体元件322和342等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第一平面331之间的电容。此外，在图23(D)中，所述导体元件322和342等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第二平面311或者所述第一平面331之间的电容。另一方面，所述连接构件323和343等效于所述蘑菇的柄，并且与所述导体元件322和342中设置的所述电感器一起形成电感。
所述增加电感型EBG结构可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过使所述导体元件322和342靠近形成电容的每一个相对的平面来增大所述电容或者通过增加上述电感器的长度来增大所述电感，可以将所述带隙区偏移至较低频率。然而，即使没有使上述导体元件322和342靠近所述相对的平面，也完全不影响本发明的实质效果。
图23(F)至图23(H)是其中所述连接构件323和343是通孔的示例。
在图23(F)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。所述通孔(连接构件323和343)以与所述第二平面311和351非接触的状态穿过在所述第二平面311和351中设置的开孔，并且电连接至所述第一平面331。也就是说，所述通孔(连接构件323和343)与所述第二平面311和351是绝缘的。
在图23(G)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。所述通孔(连接构件323和343)以与所述第一平面331非接触的状态穿过在所述第一平面331中设置的开孔，并且电连接至所述第二平面311和351。也就是说，所述通孔(连接构件323和343)与所述第一平面331是绝缘的。
在图23(H)中，将所述B层320、所述A层310(第二层)、所述C层330(第一层)、所述E层350(第二层)和所述D层340以这个顺序层叠，在所述B层上形成所述导体元件322，在所述A层上形成所述第二平面311，在所述C层上形成所述第一平面331，在所述E层上形成所述第二平面351，在所述D层上形成所述导体元件342。所述通孔(连接构件323和343)以与所述第二平面311和351非接触的状态穿过在所述第二平面311和351中设置的开孔，并且电连接至所述第一平面331。也就是说，所述通孔(连接构件323和343)与所述第二平面311和351是绝缘的。
上述图23(F)至图23(H)的每一种结构均是所述增加电感型EBG结构的修改示例，其中通过在蘑菇的头部提供电感器增加所述电感。具体地，所述通孔(连接构件323和343)等效于蘑菇的柄，并且形成电感。在图23(F)和图23(H)中，所述导体元件322和342等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第二平面311和351之间的电容。此外，在图23(G)中，所述导体元件322和342等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第一平面331之间的电容。
类似于所述蘑菇型EBG结构，图23(F)至图23(H)所述的每一种结构也可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过使所述导体元件322和342靠近形成电容的每一个相对的平面来增大所述电容或者通过增加所述电感器的长度来增大所述电感，可以将所述带隙区偏移至较低频率。然而，即使没有使所述导体元件322和342靠近所述相对的平面，也完全不影响本发明的实质效果。
采用如图23(F)至图23(H)所述的构造，从而允许利用通孔在所述第一和第二平行极板中制造EBG结构。通常，在对于每一层加工通孔之后层叠非贯通的孔，而通过在层叠所有层之后利用钻孔形成贯穿的通孔并且电镀所述通孔的内表面来制造所述通孔。因此，可以比使用非贯通的孔的情况进一步降低制造成本。同时，在图23中，上述电感器是螺旋形的，但是其形状也可以不限于此。例如，所述电感器可以是线形的，以及可以是弯曲形状的。
当利用图22(B)至图22(D)以及图23(B)至图23(D)所示的示例时，不要求在所述第一平面331以及所述第二平面311和351中提供开孔，所述连接构件323或343穿过所述开孔。同时，当在所述第二平面311和351以及所述第一平面331中形成无孔的与所述导体元件322和342相对的区域时，它是优选的，因为噪声不从所述区域泄露。在此，即使在与所述导体元件322和342相对的区域中孔(开孔)是空的，所述孔具有足够地小于需要抑制的频带的噪声波长的直径时，也可以认为所述孔是无孔的。
此外，当利用图22(E)至图22(H)以及图23(E)至图23(H)所示的示例时，所述第一平面331或者所述第二平面311和351的任意一个具有开孔，所述连接构件323或343穿过所述开孔。然而，当所述开孔具有足够地小于需要抑制的频带的噪声波长的直径时，需要抑制的噪声不回泄露，因而以这种方式形成所述开孔是优选的。
图24(A)是阐释了所述导体元件322和342的示例的顶视图。在此所示的导体元件322和342是四边形，并且电连接至所述连接构件323或343。此外，图24(B)是阐释了所述第一平面331或者所述第二平面311或351的示例的一部分(与所述导体元件322或342相对的区域)的顶视图，所述部分经过所述连接构件323或343电连接至所述导体元件322或342。在图24(B)中所示的所述第一平面331或者所述第二平面311或351具有开孔，并且在所述开孔的内部形成螺旋电感器，其一端在所述开孔深处电连接至所述第一平面331或者所述第二平面311或351，并且另一端电连接至所述连接构件323或343。图24(C)和图24(D)是阐释了所述互连衬底300的主要部件的截面图，所述互连衬底包括如图24(A)和图24(B)所示的导体元件322和342、以及所述第一平面331或者所述第二平面311或351。
在图24(C)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。将电连接至所述导体元件322的所述连接构件323电连接至所述第二平面311，并且将电连接至所述导体元件342的所述连接构件343电连接至所述第二平面351。
图24(C)的所述结构是增加电感型EBG结构，其中在蘑菇型EBG结构的基础上，通过在所述第二平面311和351中提供电感器增加所述电感。具体地，在图24(C)中，所述导体元件322和342等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第一平面331之间的电容。所述连接构件323和343等效于所述蘑菇的柄，并且与所述第二平面311和351中设置的所述电感器一起形成电感。
所述增加电感型EBG结构可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过使所述导体元件322和342靠近形成电容的每一个相对的平面来增大所述电容或者通过增加上述电感器的长度来增大所述电感，可以将所述带隙区偏移至较低频率。然而，即使没有使上述导体元件322和342靠近所述相对的平面，也完全不影响本发明的实质效果。
图24(D)是其中所述连接构件323和343是通孔的示例。
在图24(D)中，将所述A层310(第二层)、所述B层320、所述C层330(第一层)、所述D层340和所述E层350(第二层)以这个顺序层叠，在所述A层上形成所述第二平面311，在所述B层上形成所述导体元件322，在所述C层上形成所述第一平面331，在所述D层上形成所述导体元件342，在所述E层上形成所述第二平面351。所述通孔(连接构件323和343)以与所述第一平面331非接触的状态穿过在所述第一平面331中设置的开孔，并且电连接至所述第二平面311和351。也就是说，所述通孔(连接构件323和343)与所述第一平面331是绝缘的。
图24(D)的所述结构是所述增加电感型EBG结构的修改示例，其中在蘑菇型EBG结构的基础上，通过在所述第二平面311和351中提供电感器增加所述电感。具体地，在图24(D)中，所述导体元件322和342等效于所述蘑菇的头部，并且形成在所述导体元件以及与其相对的所述第一平面331之间的电容。所述连接构件323和343等效于所述蘑菇的柄，并且与所述第二平面311和351中的所述电感器一起形成电感。
所述增加电感型EBG结构可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过使所述导体元件322和342靠近形成电容的每一个相对的平面来增大所述电容或者通过增加上述电感器的长度来增大所述电感，可以将所述带隙区偏移至较低频率。然而，即使没有使所述导体元件322和342靠近所述相对的平面，也完全不影响本发明的实质效果。同时，在图24中，所述电感器是螺旋形的，但是其形状也可以不限于此。例如，所述电感器可以是线形的，以及可以是弯曲形状的。
后续所述的图25至27是其中所述导体元件322和342被安排在具有所述第一平面331的所述C层330(第一层)或者具有所述第二平面311的所述A层310(第二层)和具有所述第二平面351的所述E层350(第二层)中的示例。也就是说，上述附图是其中在所述相同的层上形成所述导体元件322和342，以及所述第一平面331或者所述第二平面311和351的示例。在这个示例中，可以比上述示例减小所述互连衬底300的厚度。同时在图25至27中，不要求所述连接构件323和343。此外，图25至27示出了与所述第一平面331的上层和下层相反的构造，但是不一定与所述构造相反。
图25(A)是阐释了在所述第二平面311或351中形成的所述导体元件322或342的示例的顶视图。所述第二平面311或351具有开孔。所述导体元件322和342由在所述开孔内部形成的孤立导体(位于图25(A)所示第二平面311或351中心的四边形导体)和连接所述孤立导体与所述第二平面311或351的电感器构成。同时，在图25(A)中，所述电感器螺旋地围绕所述孤立导体，但是其形状可以不限于此。例如，所述电感器可以是线形的，以及可以是弯曲形状的。此外，在所述开孔内部形成的所述孤立导体(位于图25(A)所示第二平面311或351中心的四边形导体)的形状、尺寸等没有特别限制，而是可以不同地设定。
图25(B)是阐释了所述互连衬底300的主要部件的截面图，所述互连衬底包括如图25(A)所示的所述导体元件322或342和所述第二平面311或351。在图25(B)中，在所述第二平面311和351内部形成的所述导体元件322和342与所述第一平面331是相对的。同时，其中将如图25(B)所示的所述第一平面331和所述第二平面311和351翻转的构造也是可能的，并且在所述第一平面331内部形成的所述导体元件322和342与所述第二平面311和351是相对的。
上述图25所述的结构是所述蘑菇型EBG结构的修改示例。在所述第一平面331或者所述第二平面311和351的开孔中提供所述蘑菇的头部和柄，使得减小了EBG结构所要求的层的个数，因而不需要所述连接构件323和343。具体地，在图25(B)中，构成在所述第二平面311和351内部形成的所述导体元件322和342的所述孤立导体(位于图25(A)所示第二平面311或351中心的四边形导体)等效于所述蘑菇的头部，并且形成在所述导体以及与其相对的所述第一平面331之间的电容。此外，构成所述导体元件322和342的所述电感器等效于所述蘑菇的柄，并且形成电感。另一方面，当将如图25(B)所示的所述第一平面331和所述第二平面311和351翻转，并且在所述第一平面331内部形成的所述导体元件322和342与所述第二平面311和351是相对的时，构成在所述第一平面331内部形成的所述导体元件322和342的所述孤立导体等效于所述蘑菇的头部，并且形成在所述导体以及与其相对的所述第二平面311和351之间的电容。此外，构成所述导体元件322和342的所述电感器等效于所述蘑菇的柄，并且形成电感。
类似于所述蘑菇型EBG结构，图25的所述结构可以由等效电路表示，其中利用由上述电容和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过使其上放置有上述孤立导体(位于图25(A)所示第二平面311或351中心的四边形导体)的层靠近形成电容的相对的平面来增大所述电容，可以将所述带隙区偏移至较低频率。然而，即使没有使其上放置有上述孤立导体的层靠近与其相对的电源层，也完全不影响本发明的实质效果。
图26(A)是阐释了在所述第二平面311或351内部形成的所述导体元件322或342的示例的顶视图。所述第二平面311和351具有开孔。每一个所述导体元件322和342均是传输线，其一端在所述开孔深处电连接至所述第二平面311或351，以及另一端是没有电连接至所述第二平面311或351的开口端。同时，在图26(A)中，所述传输线的形状是螺旋的，但是其形状可以不限于此。例如，所述传输线可以是线形的，以及可以是弯曲形状的。
图26(B)是阐释了所述互连衬底300的主要部件的截面图，所述互连衬底包括如图26(A)所示的所述导体元件322和342以及所述第二平面311和351。在图26(B)中，在所述第二平面311和351内部形成的所述导体元件322和342与所述第一平面331是相对的。同时，其中将如图26(B)所示的所述第一平面331和所述第二平面311和351翻转的构造也是可能的，并且在所述第一平面331内部形成的所述导体元件322和342与所述第二平面311和351是相对的。
上述图26所述的结构是所述开放式桩柱型EBG结构的修改示例。在所述第一平面331或者所述第二平面311和351之一的开孔中提供用作开放式桩柱的所述传输线，使得EBG结构所要求的层的个数减少，因而不需要所述连接构件323和343。具体地，在图26(B)中，在所述第二平面311和351内部形成的所述导体元件322和342电耦合至与其相对的所述第一平面331，从而利用所述第一平面331作为返回路径来形成微带线。上述微带线的一端形成为开口端，并且用作开放式桩柱。另一方面，当将如图26(B)所示的所述第一平面331和所述第二平面311和351翻转，并且在所述第一平面331内部形成的所述导体元件322和342与所述第二平面311和351是相对的时，在所述第一平面331内部形成的所述导体元件322和342电耦合至与其相对的所述第二平面311和351，从而利用所述第二平面311和351作为返回路径来形成微带线。上述微带线的一端形成为开口端，并且用作开放式桩柱。
所述开放式桩柱型EBG结构可以由等效电路表示，其中利用由上述开放式桩柱和上述电感形成的串联谐振电路分流平行极板，并且上述串联谐振电路的谐振频率提供所述带隙的中心频率。因此，通过增加所形成的包括所述导体元件322和342在内的所述开放式桩柱的长度，可以将所述带隙区偏移至较低频率。此外，形成微带线的所述导体元件322和342和与其相对的所述电源层彼此靠近是优选的。这是因为当所述导体元件与所述电源层之间的距离减小时，上述微带线的特征阻抗变得更低，从而可以加宽所述带隙区。然而，即使没有使所述导体元件322和342靠近与其相对的所述电源层，也完全不影响本发明的实质效果。
图27(A)是阐释了在所述第二平面311或351内部形成的所述导体元件322或342的示例的顶视图。所述导体元件322和342是在所述第二平面311或351中形成的多个孤立导体，并且所述相邻的孤立导体彼此是电连接的。
图27(B)是阐释了所述互连衬底300的主要部件的截面图，所述互连衬底包括如图27(A)所示的所述导体元件322和342以及所述第二平面311和351。
在图27(B)中，在所述第二平面311和351(未示出)内部形成的所述导体元件322和342与所述第一平面331是相对的。同时，其中将如图27(B)所示的所述第一平面331和所述第二平面311和351(未示出)翻转的构造也是可能的，并且在所述第一平面331内部形成的所述导体元件322和342与所述第二平面311和351是相对的。
在上述图27所述的结构中，所述相邻的孤立导体(导体元件322和342)彼此是电耦合的，从而形成电容，并且将这些孤立导体(导体元件322和342)彼此电连接的连接部分形成电感，从而用作EBG结构。在如图27所示的EBG结构中，由上述电容和上述电感形成的并联谐振电路的谐振频率提供所述带隙区的中心频率。因此，通过减小上述孤立导体(导体元件322和342)之间的距离并且增大电容或者增大上述连接部分的长度来增大电感，可以将所述带隙区偏移至较低频率。
图28(A)是阐释了所述导体元件322的示例的顶视图。在此所示的导体元件322是在所述平面方向上形成的螺旋传输线，并且电耦合至所述第一平面331，从而利用所述第一平面331作为返回路径来形成微带线。此外，所述导体元件322的一端电连接至所述连接构件323，以及另一端形成为开路端。
图28(B)是阐释了所述互连衬底300的主要部件的截面图，所述互连衬底包括如图28(A)所示的导体元件322，并且是沿图28(A)中截面线B-B所示的截面图。
在图28(B)中，将所述连接构件323形成为通孔。所述通孔(连接构件323)电连接至所述导体元件322和所述第二平面311和351，并且阿美族ui所述第一平面331非接触的状态穿过在所述第一平面331中设置的开孔。也就是说，所述第一平面331和所述连接构件323彼此是绝缘的。
在图28(A)和图28(B)所示的构造中，所述导体元件322、所述第一平面331、和所述第二平面311和351构成开放式桩柱型EBG结构，抑制经过所述第一平面331传播的噪声，并且抑制经过所述第二平面311和351传播的噪声。在这种情况下，由于可以除去图22(G)所示构造中的导体元件342，改善了在所述D层340中互连布局的自由度。此外，当不要求在所述D层340中形成互连时，可以减小所述D层340的厚度，因此可以减小所述互连衬底300的厚度。同时，在图28(B)中，尽管示出了其中导体元件被放置在所述B层320中的示例，但是也会自然地考虑到这样构造：其中导体元件放置在所述D层340中而不是所述B层320中。在这种情况下，也会实现完全相同的操作和效果。
在图28(A)和图28(B)所示的结构中，完全类似于另一种开放式桩柱型EBG结构，通过增加所形成的包括所述导体元件322在内的所述开放式桩柱的长度，也可以将所述带隙区偏移至较低频率。此外，形成微带线的所述导体元件322和与其相对的所述平面彼此靠近是优选的。这是因为当所述导体元件322与所述相对的平面之间的距离减小时，上述微带线的特征阻抗变得更低，从而可以加宽所述带隙区。然而，即使没有使所述导体元件322靠近所述相对的平面，也完全不影响本发明的实质效果。同时，在图28中，所述传输线是螺旋形的，但是其形状也可以不限于此。例如，所述传输线可以是线形的，以及可以是弯曲形状的。
图28(C)是阐释了所述导体元件322的示例的顶视图。在此所述的导体元件322是四边形的，并且电连接至所述连接构件323。
图28(D)是阐释了所述互连衬底300的主要部件的截面图，所述互连衬底包括如图28(C)所示的导体元件322，并且是沿图28(C)中截面线D-D所示的截面图。
在图28(D)中，所述连接构件323形成为通孔。所述通孔(连接构件323)电连接至所述导体元件322和所述第二平面311和351，并且以与所述第一平面331非接触的状态穿过在所述第一平面331中设置的开孔。也就是说，所述第一平面331和所述连接构件323彼此是绝缘的。
在图28(C)和图28(D)所示的结构中，所述导体元件322、所述第一平面331、和所述第二平面311和351构成蘑菇型EBG结构，抑制经过所述第一平面331传播的噪声，并且抑制经过所述第二平面311和351传播的噪声。在这种情况下，由于可以除去图21(G)所示构造中的导体元件342，改善了在所述D层340中互连布局的自由度。此外，当不要求在所述D层340中形成互连时，可以减小所述D层340的厚度，因此可以减小所述互连衬底300的厚度。同时，在图28(D)中，尽管示出了其中导体元件放置在所述B层320中的示例，但是也会自然地考虑到其中导体元件放置在所述D层340中而不是所述B层320中的构造。在这种情况下，也可以实现完全相同的操作和效果。
在此，将描述所述第三实施例的效果。在本实施例中，所述第二平面311以岛状物形状隔离的所述第一平面331上层的形式存在，并且所述第二平面351也以其下层的形式存在，以便形成电源层或者接地层。利用上述构造，在所述互连衬底300中，实现了与第一实施例所述互连衬底100相同的操作和效果。
此外，在其中将所述电子元件361安装在所述互连衬底300的预先确定位置的电子设备中，也能够实现相同的操作和效果。可以根据相关现有技术实现将所述电子元件361安装在本实施例所述互连衬底300的预先确定位置的单元。
(第四实施例)
图29(A)和图29(B)是阐释了第四实施例所述的互连衬底400的顶视图和截面图的示例。更具体地，图29(A)是所述互连衬底400的顶视图，以及图29(B)是所述互连衬底400沿图29(A)所示的长短虚线的截面图。
在图29(A)和图29(B)中示出的所述互连衬底400是多层衬底，包括至少A层410、B层420和C层430，所述各层彼此是相对的。所述A层410具有第二平面411。所述B层420具有导体元件422。所述C层430具有第一平面431。所述导体元件422和所述第一平面431通过连接构件423彼此是电连接的。同时，所述互连衬底400可以包括除了上述三层之外的层。例如，绝缘层可以位于所述每一层之间。此外，信号线层可以位于所述每一层之间，在所述信号线层中只有信号线掩埋在绝缘层中。
此外，在与本发明所述构造一致的范围内以其他方式，所述互连衬底400可以包括孔、通孔等，它们没有被示出。此外，在上述A层410、B层420和C层430中的任意一层或者多层中，可以在与本发明所述构造一致的范围内安排信号线。
同时，在图29(A)和图29(B)中，用虚线示出电子元件441。这意味着没有安装所述电子元件441。也就是说，在所述互连衬底400的表面上确定打算安装所述电子元件441的区域。所述互连衬底400包括连接构件442，所述连接构件将所述电子元件441与所述第一平面431电连接，所述第一平面位于所述C层430上。此外，所述互连衬底400包括连接构件443，所述连接构件将所述电子元件441和所述第二平面411电连接。
除了这些连接构件之外，所述互连衬底400可以包括连接构件，所述连接构件将所述电子元件441与平面或者线电连接。例如，所述构件是用于电连接至信号线等的连接构件。在此，假定所述电子元件441是诸如LSI的设备。安装至所述互连衬底400的电子元件441的数量可以是一个，或者可以是两个或者多个。
图30是阐释了图29(A)和图29(B)所示的互连衬底400的C层430的平面图。将由导电材料形成的第一平面431、432和433(第一导体)以距离434放置在所述C层430中。在这里面，所述第一平面431呈岛状分离。将绝缘体填充在所述距离434中，并且所述第一平面431、432和433彼此是绝缘的。
所述第一平面431具有电连接至所述连接构件442和所述连接构件423的连接点。所述第一平面431、432和433是电源层或者接地层。同时，所述第一平面431、432和433的形状、尺寸等没有特别限制，而是可以根据相关现有技术不同地设定。
图31是阐释了图29(A)和图29(B)所示的互连衬底400的B层420的平面图。所述B层420位于所述C层430与所述A层410之间。在所述B层420上，至少一个或者多个导体元件422(第二导体)放置在导体元件放置区域421(第一区域，或者由图中阴影表示的区域)中，所述放置区域是相距与呈岛状分离的所述第一平面431末端相对的位置以及与所述第一平面431的末端相对的所述第一平面432和433的末端小于需要抑制的噪声的频率处的波长的四分之一的区域。同时，所述导体元件放置区域421是满足上述条件的区域，并且可以是与所述第一平面431、432和433相对的区域。所述“需要抑制的噪声”例如是从所述电子元件441经过所述连接构件442传播至所述第一平面431的噪声。
在此，所述导体元件422是孤立的导体。所述导体元件422的平面形状没有特别限制，而是除了已经示出的四边形形状之外，所述导体元件可以形成三角形形状、五角形形状和其他多边形形状，并且可以形成圆形形状、椭圆形形状等。此外，所述导体元件422的数量受到特别限制，但是可以提供多个导体元件。同时，提供多个导体元件，可以以预先确定的距离重复地(例如周期性地)安排所述导体元件422。在所述B层420中没有安排所述导体元件422的区域可以由绝缘体形成，并且与所述连接构件442是绝缘的。
所述导体元件422经过所述连接构件423电连接至所述第一平面431、432或者433。当以平面图的形式看所述互连衬底400时，所述连接构件423被放置在相距与所述第一平面431、432和433的每一个的末端相对的位置之间的距离小于需要抑制的噪声的频率处的波长的四分之一的区域，例如，满足上述条件的区域，以及与所述第一平面431相对的区域。在图29(B)中，所述连接构件423放置在所述区域A内。
同时，在此尽管描述了其中所述连接构件423电连接至所述第一平面431、432或433的构造，但是也其中所述连接构件423不将所述第一平面431、432或433与所述导体元件422电连接、而是将所述第二平面411与所述导体元件422电连接的构造。此外，还存在其中没有提供所述连接构件423的构造。后面将描述这些构造。
图32是阐释了图29(A)和图29(B)所示的互连衬底400的A层410的平面图。所述第二平面411(第三导体)是片状导体，位于所述A层410(第二层)上，并且延伸至与所述导体元件放置区域421相对的区域，所述A层是位于所述C层430上方的层。也就是说，所述第二平面411和所述导体元件422通过绝缘层彼此是相对的。
所述第二平面411是电源层或者接地层。也就是说，当所述第一平面431、432和433是电源层时，所述第二平面411是接地层。当所述第一平面431、432和433是接地层时，所述第二平面411是电源层。
所述连接构件442穿过在所述第二平面411中设置的开孔，并且将所述电子元件441与所述第一平面431电连接。也就是说，所述连接构件442与所述第二平面411是绝缘的。
同时，在所述A层410中没有形成所述第二平面411的区域可以是绝缘体，可以是导体，以及可以是其混合物。
在此，在本实施例所述互连衬底400中，可能发生这样的问题：从所述电子元件441经过所述连接构件442传播至所述第一平面431的噪声由面对与贴片天线类似地操作的所述第一平面431的狭缝泄露到空间。
然而，本实施例所述的互连衬底400设置用于能够解决上述问题。
也就是说，在本实施例所述的互连衬底400中，采用上述构造，因此EBG结构的单位单元由所述导体元件422、所述第一平面431、432或433、所述第二平面411和所述连接构件423形成，所述连接构件电连接至所述第一平面431、432或433。利用其中存在至少一个所述单位单元的所述EBG结构，可以抑制由上述狭缝传播的噪声，所述狭缝类似于缝隙天线操作。同时，在每一个上述EBG结构中，优选地将由所述电子元件441产生的噪声的频率包括在带隙区中。此外，由本实施例所述互连衬底400形成的所述EBG结构的单位单元具有包括所述连接构件423的结构，但是不必局限于此。也就是说，在所述互连衬底400中，不必在所述第一平面431、432和433与所述第二平面411之间的中间层中形成连接构件。能够应用于所述互连衬底400的各种EBG结构的单位单元具有与第一实施例所述单位单元相同的结构。
在此，将描述所述第四实施例的效果。从所述电子元件441经过所述连接构件442传播至呈岛状分离的所述第一平面431的噪声在插入所述第一平面431与所述第二平面411之间的区域中谐振。这时，所述第一平面431的末端具有电压波腹，使得在上述末端以及与其相对的所述第一平面432或433的末端之间的狭缝中产生电场，并且上述狭缝与缝隙天线类似地操作，从而造成噪声泄露到空间。因此，在本实施例中，由在每一个平面中至少一个或者多个单位单元形成的EBG结构被放置在上述导体元件放置区域421中。因此，由于所述EBG结构在待抑制噪声的频率下造成的串联谐振，从所述电子元件441经过所述连接构件442传播至以岛状物形状隔离的所述第一平面431的噪声具有电压波节，因为所述第一平面431和432或433以及所述第二平面411在放置所述EBG结构的地方是短路的。所述具有电压波节的地方，其中放置有所述EBG结构，出现在所述导体元件放置区域421中。也就是说，上述地方出现在与所述第一平面431和432或433的末端的距离小于波长的四分之一的地方。出于这个原因，由于所述第一平面431和432或433的末端没有电压波腹，因此可以抑制所述噪声泄露到空间。
此外，在本实施例中所述EBG结构的带隙区包括从所述电子元件441产生的噪声频率，因此可以获得较高的噪声抑制效果。
同时，在其中将所述电子元件441安装在所述互连衬底400的预先确定位置的电子设备中，也可以实现相同的操作和效果。可以根据相关现有技术实现将所述电子元件441安装在本实施例所述互连衬底400的预先确定位置的装置。
(第五实施例)
图33(A)和图33(B)是阐释了根据第五实施例所述的互连衬底500的顶视图和截面图的示例。更具体地，图33(A)是所述互连衬底500的顶视图，以及图33(B)是所述互连衬底500沿图33(A)所示的长短虚线的截面图。
在图33(A)和图33(B)中示出的所述互连衬底500是多层衬底，包括至少A层510、B层520和C层530，所述各层彼此是相对的。所述A层510具有第二平面511。所述B层520具有导体元件522。所述C层530具有第一平面531。所述导体元件522和所述第二平面511通过通孔彼此是电连接的，所述通孔是连接构件543和544。同时，所述互连衬底500可以包括除了上述三层之外的层。例如，绝缘层可以位于所述每一层之间。此外，信号线层可以位于所述每一层之间，在所述信号线层中只有信号线掩埋在绝缘层中。此外，所述连接构件543和544可以是非贯通的孔。
此外，按照与本发明所述构造一致的范围内以其他方式，所述互连衬底500可以包括孔、通孔等，它们没有被示出。此外，在所述A层510、B层520和C层530中的任意一层或者多层中，可以在与本发明所述构造一致的范围内安排信号线。
同时，在图33(A)和图33(B)中，尽管示出了其中所述连接构件543和544将所述第二平面511和所述导体元件522电连接的构造，但是也存在其中所述连接构件543和544不将所述第二平面511和所述导体元件522电连接、而是将所述第一平面531和所述导体元件522电连接的构造。
同时，在所述第二实施例所描述的示例中、特别是参考图5、6、7、8等所述的构造中的任意一个，除了在导体元件放置区域(第一区域，或者由图中阴影表示的区域)中包括将所述电子元件541和所述第二平面511相连接的所述连接构件543和544，以及所述连接构件543和544也用作将所述导体元件522和所述第二平面531相连接的连接构件之外，所述互连衬底500与通过应用其中所述第二平面211或者所述第一平面231与所述导体元件222通过所述连接构件223彼此连接的示例所获得的所述互连衬底200是相同的。因此，将不再重复其详细描述。
根据本实施例，可以实现与上述实施例所述操作和效果相同的操作和效果。
此外，在其中将所述电子元件541安装在所述互连衬底500的预先确定位置的电子设备中，也可以实现相同的操作和效果。可以根据相关现有技术实现其中将所述电子元件541安装在本实施例所述互连衬底500的预先确定位置的单元。
如上所述，尽管已经参考附图详尽地解释了本发明的实施例，但是它们仅仅是本发明阐释性的，并且可以采用除了上述构造之外的各种构造。
例如，在第三实施例中，将电子元件安装在互连衬底的表面上。然而，本发明所述互连衬底可能包括安装区域，将电子元件安装在所述安装区域，所述安装区域在层与层(不同的第二层)之间的中间层中，在所述层中形成有所述第二平面(第三导体)和所述第三平面(第三导体)。然而，在这种情况下，利用增层法(build-upprocess)制造所述互连衬底，因此所述连接构件优选地是非贯通的激光孔。
根据以上描述，也能够实现以下发明。
(第一发明)
根据上述实施例所述的互连衬底，其中所述层叠体包括多个所述第二层，以及
所述第二导体安排在所述第二层的至少一个中。
(第二发明)
根据第一发明所述的互连衬底，其中所述第二导体是在所述第三导体中包括的开孔内部形成的孤立导体，并且所述第二导体经过绝缘体与所述第三导体电连接。
(第三发明)
根据第一发明所述的互连衬底，其中所述第二导体位于在所述第三导体中包括的所述开孔内部中，所述第二导体是传输线，其一端电连接至所述第三导体，以及另一端是没有与所述第三导体接触的开口端，并且与所述第一导体相对，并且
与所述第二导体相对的所述第一导体的区域是无孔的。
(第四发明)
根据第一发明至第三发明中任意一个所述的互连衬底，其中所述层叠体还包括掩埋在所述层叠体中的第三连接构件，以便将所述电子元件和所述第三导体电连接，并且
当以平面图的形式看所述互连衬底时，所述第一连接构件和所述第三连接构件的至少之一位于与所述第一导体末端的距离小于从所述电子元件传播之所述第一导体的噪声的频率处的波长的四分之一的区域，并且所述连接构件电连接至所述第二导体。
同时，可以在与其内容一致的范围内自然地结合上述实施例和修改示例。
本申请要求在2010年8月30日递交的日本专利申请No.2010-192247的优先权，将其全部内容一并在此作为参考。

Claims (10)

1.一种互连衬底，包括层叠体，所述层叠体包括电导体和绝缘体，在所述层叠体上方配置电子元件，
其中所述层叠体包括：
第一层，所述第一层具有呈岛状分离的至少一个第一导体；
第一连接构件，所述第一连接构件被掩埋在所述层叠体中，以便将所述电子元件与所述第一导体电连接；
第二层，所述第二层具有第三导体，所述第三导体设置为与所述第一导体的至少一部分区域相对，以及
第二导体，所述第二导体设置为与所述第一导体和所述第三导体中的至少一个相对，所述绝缘体的层被插入在所述第二导体与所述第一导体和所述第三导体中的所述至少一个之间，并且
其中当以平面图的形式看所述层叠体时，所述第二导体位于与所述第一导体的末端之间的距离小于从所述电子元件传播至所述第一导体的噪声的频率处的波长的四分之一的区域处。
2.根据权利要求1所述的互连衬底，其中所述第一导体、所述第二导体和所述第三导体构成电磁带隙结构的至少一部分，并且
所述电磁带隙结构包括在带隙区中的由所述电子元件产生的噪声的频率。
3.根据权利要求1所述的互连衬底，其中多个所述第一导体存在于所述第一层中，
存在多个所述第一连接构件，以便将所述电子元件与所述多个第一导体中至少两个第一导体的每一个电连接，
所述第二导体位于与电连接至所述第一连接构件的所述至少两个第一导体的每一个所述末端之间的距离小于从所述电子元件传播至所述第一导体的所述噪声的所述频率处的所述波长的四分之一的每一个区域处。
4.根据权利要求1所述的互连衬底，其中多个所述第一导体存在于所述第一层中，
所述多个第一导体包括第一已连接导体和第一未连接导体，所述第一已连接导体电连接至所述第一连接构件，所述第一未连接导体没有电连接至所述第一连接构件，并且
所述第二导体位于与所述第一已连接导体的末端之间的距离小于从所述电子元件传播至所述第一已连接导体的噪声的频率处的波长的四分之一的区域处，并且位于与所述第一未连接导体的与所述第一已连接导体的所述末端相对的末端之间的距离小于从所述电子元件传播至所述第一已连接导体的噪声的频率处的波长的四分之一的区域处。
5.根据权利要求1所述的互连衬底，还包括掩埋在所述层叠体中的第二连接构件，所述第二连接构件将所述第二导体与所述第一导体或者所述第三导体电连接。
6.根据权利要求5所述的互连衬底，其中所述层叠体包括多个所述第一层和多个所述第二层的任意一组，
所述第二导体位于插入在所述第一层与所述第二层之间的至少一个中间层处。
7.根据权利要求5所述的互连衬底，其中所述层叠体自上或自下依次包括所述第二导体、所述第一层和所述第二层，
所述第二连接构件电连接至所述第三导体，并且所述第二连接构件以与所述第一导体非接触的状态穿过在所述第一导体中设置的开孔，
所述第二导体与所述第一导体是相对的，并且所述第二导体电连接至所述第二连接构件，所述第二连接构件穿过在与所述第二导体相对的所述第一导体中设置的所述开孔，并且
其上形成所述第二导体的层的个数等于所述第一层的个数。
8.根据权利要求7所述的互连衬底，其中所述第三导体的与所述第二导体相对的区域是无孔的。
9.根据权利要求5所述的互连衬底，其中所述层叠体自上或自下依次包括所述第二导体、所述第二层和所述第一层，
所述第二连接构件电连接至所述第一导体，并且所述第二连接构件以与所述第三导体非接触的状态穿过在所述第三导体中设置的开孔，并且
所述第二导体与所述第三导体是相对的，并且所述第二导体电连接至所述第二连接构件，所述第二连接构件穿过在与所述第二导体相对的所述第三导体中设置的所述开孔。
10.一种电子设备，包括：
根据权利要求1所述的互连衬底；以及
电子元件，配置在所述互连衬底的所述层叠体的上方，所述电子元件通过所述第一连接构件电连接至所述第一导体。
CN201180041354.5A 2010-08-30 2011-05-25 互连衬底和电子设备 Active CN103222346B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-192247 2010-08-30
JP2010192247 2010-08-30
PCT/JP2011/002924 WO2012029213A1 (ja) 2010-08-30 2011-05-25 配線基板及び電子装置

Publications (2)

Publication Number Publication Date
CN103222346A CN103222346A (zh) 2013-07-24
CN103222346B true CN103222346B (zh) 2016-03-23

Family

ID=45772340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180041354.5A Active CN103222346B (zh) 2010-08-30 2011-05-25 互连衬底和电子设备

Country Status (4)

Country Link
US (2) US8975978B2 (zh)
JP (1) JP5660137B2 (zh)
CN (1) CN103222346B (zh)
WO (1) WO2012029213A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
JP5949503B2 (ja) * 2012-11-29 2016-07-06 株式会社村田製作所 高周波モジュール
JP6146801B2 (ja) * 2013-03-08 2017-06-14 日本電気株式会社 配線基板、及び電子装置
WO2015122203A1 (ja) * 2014-02-12 2015-08-20 株式会社村田製作所 プリント基板
US9343398B2 (en) * 2014-09-26 2016-05-17 Invensas Corporation BGA ballout partition techniques for simplified layout in motherboard with multiple power supply rail
US20170236790A1 (en) * 2016-02-12 2017-08-17 Semtech Corporation Semiconductor Device on Leadframe with Integrated Passive Component
KR102528687B1 (ko) * 2016-09-06 2023-05-08 한국전자통신연구원 전자기 밴드갭 구조물 및 그 제조 방법
US11259403B1 (en) * 2020-10-30 2022-02-22 SK Hynix Inc. Printed circuit board structure for solid state drives

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1188994A (zh) * 1996-11-19 1998-07-29 夏普公司 压控可变通带滤波器及采用该滤波器的高频电路模块

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307452A (ja) * 1999-02-16 2000-11-02 Murata Mfg Co Ltd 高周波複合部品及びそれを用いた携帯無線機
JP3697382B2 (ja) 2000-06-29 2005-09-21 株式会社東芝 多層配線基板
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
US7215007B2 (en) * 2003-06-09 2007-05-08 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
US7157992B2 (en) 2004-03-08 2007-01-02 Wemtec, Inc. Systems and methods for blocking microwave propagation in parallel plate structures
JP4755209B2 (ja) * 2007-02-01 2011-08-24 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電磁気バンドギャップ構造物及び印刷回路基板
JP4678381B2 (ja) 2007-03-15 2011-04-27 日本電気株式会社 電源供給装置
US8354975B2 (en) 2007-12-26 2013-01-15 Nec Corporation Electromagnetic band gap element, and antenna and filter using the same
WO2009131140A1 (ja) * 2008-04-22 2009-10-29 日本電気株式会社 電磁バンドギャップ構造及びその製造方法、フィルタ素子、フィルタ素子内蔵プリント基板
WO2010013496A1 (ja) * 2008-08-01 2010-02-04 日本電気株式会社 構造体、プリント基板、アンテナ、伝送線路導波管変換器、アレイアンテナ、電子装置
KR101038234B1 (ko) * 2009-02-24 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 이용한 ｅｍｉ 노이즈 저감 기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1188994A (zh) * 1996-11-19 1998-07-29 夏普公司 压控可变通带滤波器及采用该滤波器的高频电路模块

Also Published As

Publication number Publication date
WO2012029213A1 (ja) 2012-03-08
JPWO2012029213A1 (ja) 2013-10-28
CN103222346A (zh) 2013-07-24
JP5660137B2 (ja) 2015-01-28
US9351393B2 (en) 2016-05-24
US8975978B2 (en) 2015-03-10
US20150173175A1 (en) 2015-06-18
US20130143445A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
CN103222346B (zh) 互连衬底和电子设备
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
JP5088135B2 (ja) 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ
JP6252699B2 (ja) 伝送線路およびフラットケーブル
US9357633B2 (en) Structure, wiring board, and method of manufacturing wiring board
US9468089B2 (en) EBG structure, semiconductor device, and circuit board
US20140049343A1 (en) Circuit substrate having noise suppression structure
US7812694B2 (en) Coplanar waveguide integrated circuits having arrays of shield conductors connected by bridging conductors
CN102341961A (zh) 谐振器天线和通信设备
KR101055483B1 (ko) 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
JP5072741B2 (ja) Ｅｂｇ構造ユニット
US20090249610A1 (en) Methods of fabricating coplanar waveguide structures
JP2009088468A (ja) チップキャパシタが内蔵された印刷回路基板及びチップキャパシタの内蔵方法
KR100818266B1 (ko) 고주파 집적회로에 사용되는 인덕터
US10461389B2 (en) Converter and manufacturing method thereof
CN103098567A (zh) 结构体和配线基板
US20070217122A1 (en) Capacitor
US7420452B1 (en) Inductor structure
JP6204747B2 (ja) 電磁バンドギャップ素子及び電子回路
CN112885811A (zh) 多层基板的垂直互连结构
JP6146801B2 (ja) 配線基板、及び電子装置
KR101055457B1 (ko) 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
US9674942B2 (en) Structure, wiring board and electronic device
JP2011165824A (ja) 半導体装置
US10249581B2 (en) Transmission line for 3D integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant