JP5660137B2 - 配線基板及び電子装置 - Google Patents

配線基板及び電子装置 Download PDF

Info

Publication number
JP5660137B2
JP5660137B2 JP2012531656A JP2012531656A JP5660137B2 JP 5660137 B2 JP5660137 B2 JP 5660137B2 JP 2012531656 A JP2012531656 A JP 2012531656A JP 2012531656 A JP2012531656 A JP 2012531656A JP 5660137 B2 JP5660137 B2 JP 5660137B2
Authority
JP
Japan
Prior art keywords
plane
conductor
layer
wiring board
conductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012531656A
Other languages
English (en)
Other versions
JPWO2012029213A1 (ja
Inventor
雅士 川上
雅士 川上
博 鳥屋尾
博 鳥屋尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012531656A priority Critical patent/JP5660137B2/ja
Publication of JPWO2012029213A1 publication Critical patent/JPWO2012029213A1/ja
Application granted granted Critical
Publication of JP5660137B2 publication Critical patent/JP5660137B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236Electromagnetic band-gap structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/0091Housing specially adapted for small components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、配線基板及び電子装置に関する。
電子素子を搭載した配線基板において、電子素子から発生したノイズが、電子素子と電気的に接続され、島状分離されたプレーンに流れ、それを励震源とし、パッチアンテナと同種の働きをして電磁漏洩を増加するという問題がある。
また、同様に、電子素子を搭載した配線基板において、電子素子と電気的に接続され、島状分離されたプレーンと、それに隣接するプレーンとの間にできるスリットが、電子素子において発生し上記島状分離されたプレーンに流れたノイズを励震源として、スロットアンテナと同種の働きをして電磁漏洩を増加するという問題がある。
特許文献1に記載の技術は、共振時に島状電源プレーンの端部で高周波電流が節、電圧が腹になることを、互いに隣接する島状電源プレーンどうしを容量性部材によって接続し、容量性部材に高周波電流が通過させることで端部からの漏洩を抑制させている。
特許文献2に記載の技術は、島状電源プレーンとそれに隣接する電源プレーン間を長さ又は比誘電率の異なる複数の線路素子で接続し、ノイズ漏洩の原因である電源電圧変動を、孤立電源プレーンから位相をシフトさせて孤立していないプレーンに印加することで、電磁漏洩を抑制している。
特許3697382号明細書 特開2008−227366号公報
しかし、特許文献1に記載の技術では、バイパスコンデンサ、特許文献2に記載の技術では、線路素子(LILC)を部品として使うことを前提としているが、これらは部品を実装する必要があるために専用のパッドを設ける必要がある。このため、特許文献1および2に記載の技術の場合、回路設計に制約が生じる。また、上述のような部品を使う特許文献1および2に記載の技術の場合、1GHz以上の高周波ノイズに対しては効果が薄い。
そこで、本発明では、島状分離されたプレーンもしくはそのプレーンに隣接するスリットからの電磁漏洩を抑制する手段であって、専用のパッドを設ける必要がなく、かつ、1GHz以上の高周波ノイズに対しても有効である手段を提供することを課題とする。
本発明によれば導電体及び絶縁体を含み、上方に電子素子を配置される積層体を有し、前記積層体は、島状分離された少なくとも1つの第1導体を有する第1の層と、前記電子素子と前記第1導体とを電気的に接続するために前記積層体に埋め込まれた第1接続部材と、前記第1導体の少なくとも一部領域と対向して設けられた第3導体を有する第2の層と、前記絶縁体の層を挟んで、前記第1導体及び前記第3導体の少なくとも一方に対向して設けられた第2導体と、を有し、前記積層体を平面視した状態において、前記第2導体は、前記第1導体の端部から、前記電子素子から前記第1導体に伝播するノイズの周波数における波長の4分の1未満の領域に位置する配線基板が提供される。
また、本発明によれば、前記配線基板と、前記配線基板の前記積層体の上に配置され、前記第1接続部材を介して前記第1導体と電気的に接続される電子素子と、を含む電子装置が提供される。
本発明によれば、島状分離されたプレーンもしくはそのプレーンに隣接するスリットからの電磁漏洩を抑制する手段であって、専用のパッドを設ける必要がなく、かつ、1GHz以上の高周波ノイズに対しても有効である手段が実現される。
上述した目的、および、その他の目的、特徴および利点は、以下に述べる好適な実施の形態、および、それに付随する以下の図面によって、さらに明らかになる。
本発明の第1の実施形態に係る配線基板の上面図と断面図の一例である。 第1の実施形態のC層の一例を示す図である。 第1の実施形態のB層の一例を示す図である。 第1の実施形態のA層の一例を示す図である。 第1の実施形態に用いられる導体エレメント、第1導体、第2導体及び接続部材の形状や位置について例示する図である。 第1の実施形態に用いられる導体エレメント、第1導体、第2導体及び接続部材の形状や位置について例示する図である。 第1の実施形態に用いられる導体エレメント、第1導体、第2導体及び接続部材の形状や位置について例示する図である。 第1の実施形態に用いられる導体エレメント、第1導体、第2導体及び接続部材の形状や位置について例示する図である。 第1の実施形態に用いられる導体エレメント、第1導体及び第2導体の形状や位置について例示する図である。 第1の実施形態に用いられる導体エレメント、第1導体及び第2導体の形状や位置について例示する図である。 第1の実施形態に用いられる導体エレメント、第1導体及び第2導体の形状や位置について例示する図である。 第1の実施形態に係る配線基板の変形の一例の上面図と断面図である。 第2の実施形態に係る配線基板の上面図と断面図の一例である。 第2の実施形態のC層の一例を示す図である。 第2の実施形態のB層の一例を示す図である。 第2の実施形態のA層の一例を示す図である。 第3の実施形態に係る配線基板の上面図と断面図の一例である。 第3の実施形態のC層の一例を示す図である。 第3の実施形態のB層とD層の一例を示す図である。 第3の実施形態のA層とE層の一例を示す図である。 第3の実施形態に用いられる導体エレメント、第1導体、第2導体及び接続部材の形状や位置について例示する図である。 第3の実施形態に用いられる導体エレメント、第1導体、第2導体及び接続部材の形状や位置について例示する図である。 第3の実施形態に用いられる導体エレメント、第1導体、第2導体及び接続部材の形状や位置について例示する図である。 第3の実施形態に用いられる導体エレメント、第1導体、第2導体及び接続部材の形状や位置について例示する図である。 第3の実施形態に用いられる導体エレメント、第1導体及び第2導体の形状や位置について例示する図である。 第3の実施形態に用いられる導体エレメント、第1導体及び第2導体の形状や位置について例示する図である。 第3の実施形態に用いられる導体エレメント、第1導体及び第2導体の形状や位置について例示する図である。 第3の実施形態に用いられる導体エレメント、第1導体、第2導体及び接続部材の形状や位置について例示する図である。 第4の実施形態に係る配線基板の上面図と断面図の一例である。 第4の実施形態のC層を示す図である。 第4の実施形態のB層を示す図である。 第4の実施形態のA層を示す図である。 第5の実施形態に係る配線基板の上面図と断面図の一例である。
以下、本発明の実施の形態について、図面を用いて説明する。すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
〔第1の実施形態〕
図1(A)及び(B)は、本発明の第1の実施形態に係る配線基板100の上面図と断面図の一例である。より詳細には、図1(A)は配線基板100の上面図であり、図1(B)は図1(A)で示す一点鎖線における配線基板100の断面図である。
図1(A)及び(B)に示す配線基板100は、互いに対向するA層110、B層120、及びC層130を少なくとも備える多層基板である。A層110は、第2のプレーン111を有する。B層120は、導体エレメント122を有する。C層130は、第1のプレーン131を有する。そして、導体エレメント122と第1のプレーン131とは、接続部材123を介して電気的に接続されている。なお、配線基板100は、上述の3つの層以外の層を備えても構わない。例えば、各層の間には、絶縁層が位置してもよい。その他、各層の間には、絶縁層に信号線のみが埋め込まれた信号線層が位置してもよい。
また、配線基板100は、本発明の構成に矛盾しない範囲で、図示しない孔やビア等を備えてもよい。さらに、A層110、B層120、及びC層130の中のいずれか1つ以上の層において、本発明の構成に矛盾しない範囲で、信号線が配列されてもよい。
なお、図1(A)及び(B)において、電子素子141は破線で示される。これは、電子素子141が未実装であることを意味している。すなわち、配線基板100の表面には、電子素子141を実装する予定領域が定められている。そして、配線基板100は、電子素子141と、C層130に位置する第1のプレーン131とを電気的に接続する接続部材142を備える。さらに、配線基板100は、電子素子141と、A層110に位置する第2のプレーン111とを電気的に接続する接続部材143を備える。
配線基板100は、これ以外にも電子素子141とプレーンもしくは線路とを電気的に接続する接続部材を備えてもよい。例えば、信号線などと電気的に接続されるような接続部材などである。ここで、電子素子141はLSI等の素子を想定している。配線基板100に実装される電子素子141の数は単一であっても、複数であってもよい。
図2は、図1(A)及び(B)に示す配線基板100のC層130の平面図である。C層130(第1の層)は、島状分離された導電材料からなる第1のプレーン131(第1導体)を有する。
第1のプレーン131は、接続部材142及び接続部材123と電気的に接続される接続点を有する。第1のプレーン131は、電源プレーン、又は、グラウンドプレーンである。なお、第1のプレーン131の形状、大きさ等は特段制限されず、従来技術に準じてあらゆる構成とすることができる。C層130において第1のプレーン131が形成されていない領域は、絶縁体であってもよいし、導体であってもよいし、それらが混合していてもよい。
図3は、図1(A)及び(B)に示す配線基板100のB層120の平面図である。B層120は、C層130とA層110との間に位置する。このようなB層120には、少なくとも1つ以上の導体エレメント122(第2導体)が、第1のプレーン131の端部に対向する位置から、抑制したいノイズの周波数における波長の4分の1未満の領域である導体エレメント配置領域121(第1の領域:図中斜線で示す領域)に配置される。導体エレメント配置領域121は、上記条件を満たす領域であって、第1のプレーン131と対向する領域であってもよい。「抑制したいノイズ」とは、例えば、電子素子141から接続部材142を介して第1のプレーン131に伝播するノイズである。
なお、「導体エレメント122が導体エレメント配置領域121に配置される」とは、導体エレメント122の少なくとも一部が導体エレメント配置領域121に位置することを意味するが、導体エレメント122のすべてが導体エレメント配置領域121に位置することが望ましい。当該前提は以下のすべての実施形態において同様である。
ここで、図1(B)には、二点鎖線で囲んだ領域Aを示してある。領域Aは、配線基板100を平面視した状態で、第1のプレーン131の端部に対向する位置から、抑制したいノイズの周波数における波長の4分の1未満の領域であって、第1のプレーン131と対向する領域を示してある。当該前提は、以下のすべての実施形態において同様である。図1(B)において導体エレメント122は、領域Aに配置されている。
ここで、導体エレメント122は島状の導体である。導体エレメント122の平面形状は特段制限されず、図示する四角形の他、三角形、五角形、その他の多角形であってもよいし、円形、楕円形等の形状であってもよい。また、導体エレメント122の数は特段制限されず、複数設けられてもよい。なお、複数設ける場合には、導体エレメント122は繰り返し、例えば所定間隔おきに周期的に配列されてもよい。B層120における導体エレメント122が配列されていない領域は絶縁体となっており、接続部材142と絶縁されている。
導体エレメント122は、接続部材123を介して、第1のプレーン131と電気的に接続されている。接続部材123は、配線基板100を平面視した状態で、第1のプレーン131の端部に対向する位置から、抑制したいノイズの周波数における波長の4分の1未満の領域、例えば、当該条件を満たす領域であって、第1のプレーン131と対向する領域に配置される。図1(B)において、接続部材123は、領域A内に配置されている。ここで、「配線基板100を平面視した状態で、接続部材123が、第1のプレーン131の端部に対向する位置から、抑制したいノイズの周波数における波長の4分の1未満の領域領域に配置される」とは、接続部材123のすべてが上記領域に位置することを意味する。当該前提は以下のすべての実施形態において同様である。
なお、ここでは接続部材123は、第1のプレーン131と導体エレメント122とを電気的に接続している形態を説明するが、接続部材123は、第1のプレーン131と導体エレメント122とを電気的に接続せず、第2のプレーン111と導体エレメント122とを電気的に接続する形態も存在する。また、接続部材123を設けない形態も存在する。このような形態については後述する。
図4は、図1(A)及び(B)に示す配線基板100のA層110の平面図である。第2のプレーン111(第3導体)は、シート状の導体であって、C層130より上位層であるA層110(第2の層)に位置し、導体エレメント配置領域121に対向する領域に延在している。すなわち、第2のプレーン111と導体エレメント122は、絶縁体の層を介して対向している。
第2のプレーン111は、電源プレーン、又は、グラウンドプレーンである。すなわち、第1のプレーン131が電源プレーンの場合、第2のプレーン111はグラウンドプレーンであり、第1のプレーン131がグラウンドプレーンの場合、第2のプレーン111は電源プレーンである。
接続部材142は、第2のプレーン111に設けられた開口を第2のプレーン111とは非接触な状態で通過し、電子素子141と第1のプレーン131とを電気的に接続している。すなわち、接続部材142は、第2のプレーン111とは絶縁されている。
なお、A層110において第2のプレーン111が形成されていない領域は、絶縁体であってもよいし、導体であってもよいし、それらが混合していてもよい。
ここで、本実施形態の配線基板100の場合、電子素子141から接続部材142を介して第1のプレーン131に伝播するノイズが、第1のプレーン131がパッチアンテナと同種の働きをすることによって、空間に漏洩するという問題が発生し得る。
しかし、本実施形態の配線基板100は、上記問題を解決可能に構成している。
すなわち、本実施形態の配線基板100は、上記のように構成することによって、導体エレメント122と、第1のプレーン131と、第2のプレーン111と、接続部材123とにより、EBG構造の単位セルを構成している。当該単位セルが少なくとも1つは存在するEBG構造によって、上記の第1のプレーン131がパッチアンテナと同種の働きをして伝播されるノイズを抑制することができる。
なお、上記のEBG構造の各々は、電子素子141によって発生するノイズの周波数をバンドギャップ帯域に含むことが望ましい。また、本実施形態の配線基板100によって構成されるEBG構造の単位セルは、接続部材123を含む構造であるが、必ずしもこれに限らない。すなわち、配線基板100は、第1のプレーン131と第2のプレーン111との中間層に必ずしも接続部材を形成しなくてもよい。配線基板100に適用可能な種々のEBG構造の単位セルについては、後述する。
ここで、単位セルとはEBG構造を構成する最小単位のことであって、配線基板100は、導体エレメント配置領域121に少なくとも一つの単位セルを備えることによって、第1のプレーン131の端部が高周波電流の節、電圧の腹になることを阻止し、パッチアンテナと同種の働きをするのを防ぐことでノイズ漏洩を抑制している。
なお、導体エレメント122と第1のプレーン131の間隔、導体エレメント122と第2のプレーン111の間隔、接続部材123の太さ、導体エレメント122の相互間隔などを調節することにより、所望のバンドギャップ帯域に設定することができる。
ここで、図1乃至4で図示した導体エレメント122、接続部材123、第1のプレーン131、第2のプレーン111の形状や位置は一例であり、EBG構造を構成可能な範囲で多様な形態を採りうる。
図5乃至11は、導体エレメント122、接続部材123、第1のプレーン131、第2のプレーン111の形状や位置について例示する図である。なお、図5乃至11は、単一の導体エレメント122に着目し、その周囲を拡大して図示している。図5乃至11で例示する構造は、それぞれ単一又は複数の単位セルを構成しており、配線基板100は、これらの単位セルのいずれか、又は複数の組み合わせを備えるものとする。
図5(A)は、導体エレメント122の一例の上面図である。ここで図示する導体エレメント122は四角形であって、接続部材123と電気的に接続されている。図5(B)乃至(I)は、図5(A)で図示した導体エレメント122を含む配線基板100の要部を抽出した断面図である。
図5(B)では、導体エレメント122と電気的に接続されている接続部材123が第1のプレーン131と電気的に接続されており、図1乃至4を用いて説明した構成と同等である。図5(C)では、導体エレメント122と電気的に接続されている接続部材123が第2のプレーン111と電気的に接続されている。
図5(D)では、導体エレメント122が形成されるB層120は、第2のプレーン111が形成されるA層110(第2の層)を介して、第1のプレーン131が形成されるC層130(第1の層)と対向している。そして、接続部材123は第1のプレーン131と電気的に接続され、かつ第2のプレーン111に設けられた開口を第2のプレーン111とは非接触な状態で通過している。導体エレメント122は、第2のプレーン111に対向し、第2のプレーン111に設けられた開口を通過した接続部材123と電気的に接続されている。ここで説明した第2のプレーン111に設けられている開口は、その中を接続部材123が通過し、また当該開口に対向するように導体エレメント122が配されている。従って、当該開口からのノイズ漏洩を、実質的に防ぐことができる。
図5(E)では、導体エレメント122が形成されるB層120は、第1のプレーン131が形成されるC層130(第1の層)を介して、第2のプレーン111が形成されるA層110(第2の層)と対向している。そして、接続部材123は第2のプレーン111と電気的に接続され、かつ第1のプレーン131に設けられた開口を第1のプレーン131とは非接触な状態で通過している。導体エレメント122は、第1のプレーン131に対向し、第1のプレーン131に設けられた開口を通過した接続部材123と電気的に接続されている。ここで説明した第1のプレーン131に設けられている開口は、その中を接続部材123が通過し、また当該開口に対向するように導体エレメント122が配されている。従って、当該開口からのノイズ漏洩を、実質的に防ぐことができる。
上述した図5(B)乃至(E)の構造は、いわゆるマッシュルーム型のEBG構造である。詳細には、接続部材123はマッシュルームの軸部分に相当し、インダクタンスを形成している。一方、図5(B)及び(D)においては導体エレメント122がマッシュルームのヘッド部分に相当し、それぞれ対向する第2のプレーン111との間でキャパシタンスを形成する。また図5(C)及び(E)においては、導体エレメント122がマッシュルームのヘッド部分に相当し、対向する第1のプレーン131との間でキャパシタンスを形成する。
マッシュルーム型EBG構造は、平行平板を上記キャパシタンスと上記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、上記導体エレメント122を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、上記導体エレメント122を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図5(F)乃至(I)は、接続部材123が貫通ビアである例である。
図5(F)では、導体エレメント122と電気的に接続されている貫通ビア(接続部材123)が第1のプレーン131と電気的に接続され、第2のプレーン111の開口を第2のプレーン111とは非接触な状態で通過している。すなわち、貫通ビア(接続部材123)と第2のプレーン111とは絶縁されている。図5(G)では、導体エレメント122と電気的に接続されている貫通ビア(接続部材123)が第2のプレーン111と電気的に接続され、第1のプレーン131の開口を第1のプレーン131とは非接触な状態で通過している。すなわち、貫通ビア(接続部材123)と第1のプレーン131とは絶縁されている。
図5(H)では、導体エレメント122が形成されるB層120は、第2のプレーン111が形成されるA層110(第2の層)を介して、第1のプレーン131が形成されるC層130(第1の層)と対向している。そして、貫通ビア(接続部材123)は第1のプレーン131と電気的に接続され、かつ第2のプレーン111に設けられた開口を第2のプレーン111とは非接触な状態で通過している。導体エレメント122は、第2のプレーン111に対向し、第2のプレーン111に設けられた開口を通過した貫通ビア(接続部材123)と電気的に接続されている。
図5(I)では、導体エレメント122が形成されるB層120は、第1のプレーン131が形成されるC層130(第1の層)を介して、第2のプレーン111が形成されるA層110(第2の層)と対向している。そして、貫通ビア(接続部材123)は第2のプレーン111と電気的に接続され、かつ第1のプレーン131に設けられた開口を第1のプレーン131とは非接触な状態で通過している。導体エレメント122は、第1のプレーン131に対向し、第1のプレーン131に設けられた開口を通過した貫通ビア(接続部材123)と電気的に接続されている。
上述した図5(F)乃至(I)の構造は、マッシュルーム型EBG構造を変形させた例である。詳細には、接続部材123はマッシュルームの軸部分に相当し、インダクタンスを形成している。一方、図5(F)及び(H)においては導体エレメント122がマッシュルームのヘッド部分に相当し、それぞれ対向する第2のプレーン111との間でキャパシタンスを形成する。また図5(G)及び(I)においては導体エレメント122がマッシュルームのヘッド部分に相当し、対向する第1のプレーン131との間でキャパシタンスを形成する。
図5(F)乃至(I)の構造も、マッシュルーム型EBG構造と同様に、平行平板を上記キャパシタンスと上記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、上記導体エレメント122を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント122を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図5(F)乃至(I)で示した構成を採用することにより、貫通ビアを用いて導体エレメント配置領域121にEBG構造を製造することが可能となる。通常、非貫通ビアは層ごとにビアを加工してから積層するのに対して、貫通ビアは、全ての層を積層した後、ドリルで貫通スルーホールを形成し、スルーホール内面をめっきすることによって製造されるため、非貫通ビアを用いる場合と比べて、製造コストを低減することができる。
図6(A)は、導体エレメント122の一例の上面図である。ここで図示する導体エレメント122は平面方向に形成される螺旋状の伝送線路であって、一端は接続部材123に接続され、他端はオープン端となっている。図6(B)乃至(I)は、図6(A)で図示した導体エレメント122を含む配線基板100の要部を抽出した断面図である。
図6(B)では、導体エレメント122と電気的に接続されている接続部材123が第1のプレーン131と電気的に接続されている。図6(C)では、導体エレメント122と電気的に接続されている接続部材123が第2のプレーン111と電気的に接続されている。
図6(D)では、導体エレメント122が形成されるB層120は、第2のプレーン111が形成されるA層110(第2の層)を介して、第1のプレーン131が形成されるC層130(第1の層)と対向している。そして、接続部材123は第1のプレーン131と電気的に接続され、かつ第2のプレーン111に設けられた開口を第2のプレーン111とは非接触な状態で通過している。導体エレメント122は、第2のプレーン111に対向し、第2のプレーン111に設けられた開口を通過した接続部材123と電気的に接続されている。ここで説明した第2のプレーン111に設けられている開口は、その中を接続部材123が通過し、また当該開口に対向するように導体エレメント122が配されている。従って、当該開口からのノイズ漏洩を、実質的に防ぐことができる。
図6(E)では、導体エレメント122が形成されるB層120は、第1のプレーン131が形成されるC層130(第1の層)を介して、第2のプレーン111が形成されるA層110(第2の層)と対向している。そして、接続部材123は第2のプレーン111と電気的に接続され、かつ第1のプレーン131に設けられた開口を第1のプレーン131とは非接触な状態で通過している。導体エレメント122は、第1のプレーン131に対向し、第1のプレーン131に設けられた開口を通過した接続部材123と電気的に接続されている。ここで説明した第1のプレーン131に設けられている開口は、その中を接続部材123が通過し、また当該開口に対向するように導体エレメント122が配されている。従って、当該開口からのノイズ漏洩を、実質的に防ぐことができる。
図6(B)乃至(E)に示した構造は、導体エレメント122を含んで形成されるマイクロストリップ線路がオープンスタブとして機能するオープンスタブ型のEBG構造である。詳細には、接続部材123はインダクタンスを形成している。そして、図6(B)及び(D)においては、導体エレメント122が、対向する第2のプレーン111と電気的に結合することで第2のプレーン111をリターンパスとするマイクロストリップ線路を形成している。また、図6(C)及び(E)においては、導体エレメント122が、対向する第1のプレーン131と電気的に結合することで第1のプレーン131をリターンパスとするマイクロストリップ線路を形成している。
オープンスタブ型EBG構造は、平行平板を、上記オープンスタブと、上記インダクタンスからなる、直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、上記導体エレメント122を含んで形成されるオープンスタブのスタブ長を長くすることでバンドギャップ帯域を低周波化することができる。
また、マイクロストリップ線路を形成する導体エレメント122と対向するプレーン(111又は122)は近接していることが好ましい。なぜならば、導体エレメント122と対向プレーンの距離が近いほど、上記マイクロストリップ線路の特性インピーダンスが低くなり、バンドギャップ帯域を広帯域化することができるためである。ただし、導体エレメント122を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図6(F)乃至(I)は、接続部材123が貫通ビアである例である。
図6(F)では、導体エレメント122と電気的に接続されている貫通ビア(接続部材123)が第1のプレーン131と電気的に接続され、第2のプレーン111の開口を第2のプレーン111とは非接触な状態で通過している。すなわち、貫通ビア(接続部材123)と第2のプレーン111とは絶縁されている。図6(G)では、導体エレメント122と電気的に接続されている貫通ビア(接続部材123)が第2のプレーン111と電気的に接続され、第1のプレーン131の開口を第1のプレーン131とは非接触な状態で通過している。すなわち、貫通ビア(接続部材123)と第1のプレーン131とは絶縁されている。
図6(H)では、導体エレメント122が形成されるB層120は、第2のプレーン111が形成されるA層110(第2の層)を介して、第1のプレーン131が形成されるC層130(第1の層)と対向している。そして、貫通ビア(接続部材123)は第1のプレーン131と電気的に接続され、かつ第2のプレーン111に設けられた開口を第2のプレーン111とは非接触な状態で通過している。導体エレメント122は、第2のプレーン111に対向し、第2のプレーン111に設けられた開口を通過した貫通ビア(接続部材123)と電気的に接続されている。
図6(I)では、導体エレメント122が形成されるB層120は、第1のプレーン131が形成されるC層130(第1の層)を介して、第2のプレーン111が形成されるA層110(第2の層)と対向している。そして、貫通ビア(接続部材123)は第2のプレーン111と電気的に接続され、かつ第1のプレーン131に設けられた開口を第1のプレーン131とは非接触な状態で通過している。導体エレメント122は、第1のプレーン131に対向し、第1のプレーン131に設けられた開口を通過した貫通ビア(接続部材123)と電気的に接続されている。
図6(F)乃至(I)に示した構造は、導体エレメント122を含んで形成されるマイクロストリップ線路がオープンスタブとして機能するオープンスタブ型のEBG構造の変形例である。詳細には、接続部材123はインダクタンスを形成している。そして、図6(F)及び(H)においては、導体エレメント122が、対向する第2のプレーン111と電気的に結合することで第2のプレーン111をリターンパスとするマイクロストリップ線路を形成している。また、図6(G)及び(I)においては、導体エレメント122が、対向する第1のプレーン131と電気的に結合することで第1のプレーン131をリターンパスとするマイクロストリップ線路を形成している。上記マイクロストリップ線路の一端はオープン端となっており、オープンスタブとして機能するように構成されている。
図6(F)乃至(I)に示した構造も、オープンスタブ型EBG構造と同様に、平行平板を、上記オープンスタブと、上記インダクタンスからなる、直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、上記導体エレメント122を含んで形成されるオープンスタブのスタブ長を長くすることでバンドギャップ帯域を低周波化することができる。
また、マイクロストリップ線路を形成する導体エレメント122と対向するプレーン(111又は131)は近接していることが好ましい。なぜならば、導体エレメント122と対向プレーンの距離が近いほど、上記マイクロストリップ線路の特性インピーダンスが低くなり、バンドギャップ帯域を広帯域化することができるためである。ただし、導体エレメント122を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図6(F)乃至(I)で示した構成を採用することにより、接続部材123として貫通ビアを用いて、第1、第2の平行平板にEBG構造を製造することが可能となる。通常、非貫通ビアは層ごとにビアを加工してから積層するのに対して、貫通ビアは、全ての層を積層した後、ドリルで貫通スルーホールを形成し、スルーホール内面をめっきすることによって製造されるため、非貫通ビアを用いる場合と比べて、製造コストを低減することができる。
なお、図6では上記伝送線路の形状が螺旋状の場合を図示しているが、その形状はこれに限らなくてもよい。例えば、直線状であってもよいし、ミアンダ状であってもよい。
図7(A)は、導体エレメント122の一例の上面図である。ここで図示する導体エレメント122は四角形の導体であって、開口を有している。その開口の中には、一端が当該開口の淵において導体エレメント122と電気的に接続され、他端は接続部材123に接続される螺旋状のインダクタが形成されている。図7(B)乃至(I)は、図7(A)で図示した導体エレメント122を含む配線基板100の要部を抽出した断面図である。
図7(B)では、導体エレメント122と電気的に接続されている接続部材123が第1のプレーン131と電気的に接続されている。図7(C)では、導体エレメント122と電気的に接続されている接続部材123が第2のプレーン111と電気的に接続されている。
図7(D)では、導体エレメント122が形成されるB層120は、第2のプレーン111が形成されるA層110(第2の層)を介して、第1のプレーン131が形成されるC層130(第1の層)と対向している。そして、接続部材123は第1のプレーン131と電気的に接続され、かつ第2のプレーン111に設けられた開口を第2のプレーン111とは非接触な状態で通過している。導体エレメント122は、第2のプレーン111に対向し、第2のプレーン111に設けられた開口を通過した接続部材123と電気的に接続されている。ここで説明した第2のプレーン111に設けられている開口は、その中を接続部材123が通過し、また当該開口に対向するように導体エレメント122が配されている。従って、当該開口からのノイズ漏洩を、実質的に防ぐことができる。
図7(E)では、導体エレメント122が形成されるB層120は、第1のプレーン131が形成されるC層130(第1の層)を介して、第2のプレーン111が形成されるA層110(第2の層)と対向している。そして、接続部材123は第2のプレーン111と電気的に接続され、かつ第1のプレーン131に設けられた開口を第1のプレーン131とは非接触な状態で通過している。導体エレメント122は、第1のプレーン131に対向し、第1のプレーン131に設けられた開口を通過した接続部材123と電気的に接続されている。ここで説明した第1のプレーン131に設けられている開口は、その中を接続部材123が通過し、また当該開口に対向するように導体エレメント122が配されている。従って、当該開口からのノイズ漏洩を、実質的に防ぐことができる。
上述した図7(B)乃至(E)の構造は、マッシュルーム型EBG構造を基本として、マッシュルームのヘッド部分にインダクタを設けることでインダクタンスを増加させた、インダクタンス増加型のEBG構造である。詳細には、図7(B)及び(D)においては導体エレメント122がマッシュルームのヘッド部分に相当し、対向する第2のプレーン111との間でキャパシタンスを形成する。図7(C)及び(E)においては導体エレメント122がマッシュルームのヘッド部分に相当し、対向する第1のプレーン131との間でキャパシタンスを形成する。そして、接続部材123はマッシュルームの軸部分に相当し、導体エレメント122に設けられたインダクタと共にインダクタンスを形成している。
インダクタンス増加型EBG構造は、平行平板を上記キャパシタンスと上記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント122を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくする、又は、上記インダクタの長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント122を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図7(F)乃至(I)は、接続部材123が貫通ビアである例である。
図7(F)では、導体エレメント122と電気的に接続されている貫通ビア(接続部材123)が第1のプレーン131と電気的に接続され、第2のプレーン111の開口を第2のプレーン111とは非接触な状態で通過している。すなわち、貫通ビア(接続部材123)と第2のプレーン111とは絶縁されている。図7(G)では、導体エレメント122と電気的に接続されている貫通ビア(接続部材123)が第2のプレーン111と電気的に接続され、第1のプレーン131の開口を第1のプレーン131とは非接触な状態で通過している。すなわち、貫通ビア(接続部材123)と第1のプレーン131とは絶縁されている。
図7(H)では、導体エレメント122が形成されるB層120は、第2のプレーン111が形成されるA層110(第2の層)を介して、第1のプレーン131が形成されるC層130(第1の層)と対向している。そして、貫通ビア(接続部材123)は第1のプレーン131と電気的に接続され、かつ第2のプレーン111に設けられた開口を第2のプレーン111とは非接触な状態で通過している。導体エレメント122は、第2のプレーン111に対向し、第2のプレーン111に設けられた開口を通過した貫通ビア(接続部材123)と電気的に接続されている。
図7(I)では、導体エレメント122が形成されるB層120は、第1のプレーン131が形成されるC層130(第1の層)を介して、第2のプレーン111が形成されるA層110(第2の層)と対向している。そして、貫通ビア(接続部材123)は第2のプレーン111と電気的に接続され、かつ第1のプレーン131に設けられた開口を第1のプレーン131とは非接触な状態で通過している。導体エレメント122は、第1のプレーン131に対向し、第1のプレーン131に設けられた開口を通過した貫通ビア(接続部材123)と電気的に接続されている。
上述した図7(F)乃至(I)の構造は、マッシュルームのヘッド部分にインダクタを設けることでインダクタンスを増加させた、インダクタンス増加型のEBG構造の変形例である。詳細には、接続部材123はマッシュルームの軸部分に相当し、インダクタンスを形成している。そして、図7(F)及び(H)においては導体エレメント122がマッシュルームのヘッド部分に相当し、対向する第2のプレーン111との間でキャパシタンスを形成する。図7(G)および(I)においては導体エレメント122がマッシュルームのヘッド部分に相当し、対向する第1のプレーン131との間でキャパシタンスを形成する。
図7(F)乃至(I)の構造も、マッシュルーム型EBG構造と同様に、平行平板を上記キャパシタンスと上記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント122を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくする、又は上記インダクタの長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント122を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図7(F)乃至(I)で示した構成を採用することにより、貫通ビアを用いて第1、第2の平行平板にEBG構造を製造することが可能となる。通常、非貫通ビアは層ごとにビアを加工してから積層するのに対して、貫通ビアは、全ての層を積層した後、ドリルで貫通スルーホールを形成し、スルーホール内面をめっきすることによって製造されるため、非貫通ビアを用いる場合と比べて、製造コストを低減することができる。
なお、図7では上記インダクタの形状が螺旋状の場合を図示しているが、その形状はこれに限らなくてもよい。例えば、直線状であってもよいし、ミアンダ状であってもよい。
図5(B)及び(C)、図6(B)及び(C)、図7(B)及び(C)に示す例を用いる場合、第2のプレーン111及び第1のプレーン131に、接続部材123が通過する開口を設ける必要がない。なお、第2のプレーン111及び第1のプレーン131において、導体エレメント122と対向する領域を無孔とすると、当該領域からノイズが漏洩しないので好ましい。ここで、導体エレメント122と対向する領域に、抑制対象の周波数帯域のノイズ波長より十分に小さい直径の孔(開口)が空いている場合でも、無孔と見なしてよい。
また、図5(D)乃至(I)、図6(D)乃至(I)、図7(D)乃至(I)に示す例を用いる場合、第1のプレーン131もしくは第2のプレーン111は、接続部材123が通過する開口を有する。しかし、当該開口が、抑制対象の周波数帯域のノイズ波長より十分に小さい直径であれば、抑制対象のノイズが漏洩しないので、当該開口をこのように構成するのが望ましい。
図8(A)は、導体エレメント122の一例の上面図である。ここで図示する導体エレメント122は四角形であって、接続部材123と電気的に接続されている。また、図8(B)は、接続部材123を介して導体エレメント122と電気的に接続されている第1のプレーン131又は第2のプレーン111の一例の一部(導体エレメント122と対向する領域)を抽出した上面図である。図8(B)に示す第1のプレーン131又は第2のプレーン111は開口を有し、当該開口の中に、一端は当該開口の淵において第1のプレーン131又は第2のプレーン111と電気的に接続され、他端は接続部材123と電気的に接続されている螺旋状のインダクタが形成されている。図8(C)乃至(J)は、図8(A)及び(B)で図示した導体エレメント122と、第1のプレーン131又は第2のプレーン111とを含む配線基板100の要部を抽出した断面図である。
図8(C)及び(E)では、導体エレメント122と電気的に接続されている接続部材123が、第1のプレーン131の開口に形成されるインダクタと電気的に接続されている。一方、図8(D)及び(F)では、導体エレメント122と電気的に接続されている接続部材123が、第2のプレーン111の開口に形成されるインダクタと電気的に接続されている。なお、図8(E)では、接続部材123は、第2のプレーン111の開口を第2のプレーン111とは非接触な状態で通過している。すなわち、接続部材123と第2のプレーン111とは絶縁されている。また、図8(F)では、接続部材123は、第1のプレーン131の開口を第1のプレーン131とは非接触な状態で通過している。すなわち、接続部材123と第1のプレーン131とは絶縁されている。
上述した図8(C)乃至(F)の構造は、マッシュルーム型EBG構造を基本として、第1のプレーン131又は第2のプレーン111のどちらか一方にインダクタを設けることでインダクタンスを増加させた、インダクタンス増加型のEBG構造である。詳細には、図8(C)及び(E)においては導体エレメント122がマッシュルームのヘッド部分に相当し、対向する第2のプレーン111との間でキャパシタンスを形成する。そして、接続部材123はマッシュルームの軸部分に相当し、第1のプレーン131に設けられたインダクタと共にインダクタンスを形成している。一方、図8(D)及び(F)においては導体エレメント122がマッシュルームのヘッド部分に相当し、対向する第1のプレーン131との間でキャパシタンスを形成する。そして、接続部材123はマッシュルームの軸部分に相当し、第2のプレーン111に設けられたインダクタと共にインダクタンスを形成している。
インダクタンス増加型EBG構造は、平行平板を上記キャパシタンスと上記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント122を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくする、又は上記インダクタの長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント122を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図8(G)乃至(J)は、接続部材123が貫通ビアである例である。
図8(G)では、導体エレメント122と電気的に接続されている貫通ビア(接続部材123)が、第1のプレーン131の開口に形成されるインダクタを介して第1のプレーン131と電気的に接続されている。そして、貫通ビア(接続部材123)は、第2のプレーン111の開口を第2のプレーン111とは非接触な状態で通過している。すなわち、貫通ビア(接続部材123)と第2のプレーン111とは絶縁されている。
図8(H)では、導体エレメント122と電気的に接続されている貫通ビア(接続部材123)が、第2のプレーン111の開口に形成されるインダクタを介して第2のプレーン111と電気的に接続されている。そして、貫通ビア(接続部材123)は、第1のプレーン131の開口を第1のプレーン131とは非接触な状態で通過している。すなわち、貫通ビア(接続部材123)と第1のプレーン131とは絶縁されている。
図8(I)では、導体エレメント122が形成されるB層120は、第2のプレーン111が形成されるA層110(第2の層)を介して、第1のプレーン131が形成されるC層130(第1の層)と対向している。そして、貫通ビア(接続部材123)は、第1のプレーン131の開口に形成されるインダクタを介して第1のプレーン131と電気的に接続され、かつ第2のプレーン111に設けられた開口を第2のプレーン111とは非接触な状態で通過している。導体エレメント122は、第2のプレーン111に対向し、第2のプレーン111に設けられた開口を通過した貫通ビア(接続部材123)と電気的に接続されている。
図8(J)では、導体エレメント122が形成されるB層120は、第1のプレーン131が形成されるC層130(第1の層)を介して、第2のプレーン111が形成されるA層110(第2の層)と対向している。そして、貫通ビア(接続部材123)は、第2のプレーン111の開口に形成されるインダクタを介して第2のプレーン111と電気的に接続され、かつ第1のプレーン131に設けられた開口を第1のプレーン131とは非接触な状態で通過している。導体エレメント122は、第1のプレーン131に対向し、第1のプレーン131に設けられた開口を通過した貫通ビア(接続部材123)と電気的に接続されている。
上述した図8(G)乃至(J)の構造は、マッシュルーム型EBG構造を基本として、第1のプレーン131又は第2のプレーン111のどちらか一方にインダクタを形成することでインダクタンスを増加させた、インダクタンス増加型のEBG構造の変形例である。詳細には、図8(G)及び(I)においては導体エレメント122がマッシュルームのヘッド部分に相当し、対向する第2のプレーン111との間でキャパシタンスを形成する。そして、接続部材123はマッシュルームの軸部分に相当し、第1のプレーン131に設けられたインダクタと共にインダクタンスを形成している。一方、図8(H)及び(J)においては導体エレメント122がマッシュルームのヘッド部分に相当し、対向する第1のプレーン131との間でキャパシタンスを形成する。そして、接続部材123はマッシュルームの軸部分に相当し、第2のプレーン111に設けられたインダクタと共にインダクタンスを形成している。
インダクタンス増加型EBG構造は、平行平板を上記キャパシタンスと上記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント122を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくする、又は上記インダクタの長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント122を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。なお、図8では上記インダクタの形状が螺旋状の場合を図示しているが、その形状はこれに限らなくてもよい。例えば、直線状であってもよいし、ミアンダ状であってもよい。
続いて説明する図9乃至11は、導体エレメント122が、第1のプレーン131を有するC層130(第1の層)又は第2のプレーン111を有するA層110(第2の層)に配列される例である。すなわち、導体エレメント122と、第1のプレーン131または第2のプレーン111とが、同一の層に形成される例である。かかる例の場合、配線基板100は上述した例より薄くすることができる。なお、図9乃至11のいずれも、接続部材123を必要としない構成である。
図9(A)は、第2のプレーン111の中に形成された導体エレメント122の一例の上面図である。第2のプレーン111は開口を有している。そして、導体エレメント122は、当該開口の中に形成される島状の導体(図9(A)中、第2のプレーン111の中心に位置する四角形の導体)と、当該島状の導体と第2のプレーン111とを接続するインダクタと、から構成される。なお、図9(A)において、当該インダクタは、当該島状の導体を螺旋状に囲うように図示しているが、その形状はこれに限らなくてもよい。例えば、当該インダクタは、直線状であってもよいし、ミアンダ状であってもよい。また、開口の中に形成される島状の導体(図9(A)中、第2のプレーン111の中心に位置する四角形の導体)の形状、大きさ等は特段制限されず、あらゆる態様とすることができる。
図9(B)及び(C)は、図9(A)で図示した導体エレメント122と、第2のプレーン111とを含む配線基板100の要部を抽出した断面図である。図9(B)では、第2のプレーン111の中に形成された導体エレメント122が、第1のプレーン131と対向している。図9(C)は、第2のプレーン111を有するA層110(第2の層)と、第1のプレーン131を有するC層130(第1の層)との上下関係を逆にした態様である。なお、図9(B)及び(C)の構成における第1のプレーン131と第2のプレーン111とを逆にし、第1のプレーン131の中に形成された導体エレメント122が、第2のプレーン111と対向した構成とすることもできる。
上述した図9の構造は、マッシュルーム型EBG構造の変形例であり、マッシュルームのヘッド部分と軸部分が、第1のプレーン131又は第2のプレーン111の開口に設けられることによって、EBG構造を構成するために必要な層数を削減し、接続部材123を不要としている。詳細には、図9(B)及び(C)は第2のプレーン111の中に形成された導体エレメント122を構成する島状の導体(図9(A)中、第2のプレーン111の中心に位置する四角形の導体)がマッシュルームのヘッド部分に相当し、対向する第1のプレーン131との間でキャパシタンスを形成する。また、導体エレメント122を構成するインダクタがマッシュルームの軸部分に相当し、インダクタンスを形成している。一方、図9(B)及び(C)の構成における第1のプレーン131と第2のプレーン111とを逆にし、第1のプレーン131の中に形成された導体エレメント122が、第2のプレーン111と対向した構成とした場合には、第1のプレーン131の中に形成された導体エレメント122を構成する島状の導体がマッシュルームのヘッド部分に相当し、対向する第2のプレーン111との間でキャパシタンスを形成する。また、導体エレメント122を構成するインダクタがマッシュルームの軸部分に相当し、インダクタンスを形成している。
図9の構造は、マッシュルーム型EBG構造と同様に、平行平板を上記キャパシタンスと上記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、上記島状の導体(図9(A)中、第2のプレーン111の中心に位置する四角形の導体)が配置された層を、キャパシタンスを形成する対向するプレーンに接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、上記島状の導体が配置された層を対向する電源プレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図10(A)は、第2のプレーン111の中に形成された導体エレメント122の一例の上面図である。第2のプレーン111は開口を有している。そして、導体エレメント122は、一端は当該開口の淵において第2のプレーン111と電気的に接続し、他端は第2のプレーン111と電気的に非接続であるオープン端である伝送線路である。なお、図10(A)において、当該伝送線路の形状は螺旋状として図示しているが、その形状はこれに限らなくてもよい。例えば、当該伝送線路は、直線状であってもよいし、ミアンダ状であってもよい。
図10(B)及び(C)は、図10(A)で図示した導体エレメント122と、第2のプレーン111とを含む配線基板100の要部を抽出した断面図である。図10(B)では、第2のプレーン111の中に形成された導体エレメント122が、第1のプレーン131と対向している。図10(C)は、第2のプレーン111を有するA層110(第2の層)と、第1のプレーン131を有するC層130(第1の層)との上下関係を逆にした態様である。なお、図10(B)及び(C)の構成における第1のプレーン131と第2のプレーン111とを逆にし、第1のプレーン131の中に形成された導体エレメント122が、第2のプレーン111と対向した構成とすることもできる。
上述した図10の構造は、オープンスタブ型のEBG構造の変形例であり、オープンスタブとして機能する伝送線路が第1のプレーン131又は第2のプレーン111の一方の開口に設けられることによってEBG構造を構成するために必要な層数を削減し、接続部材123を不要としている。詳細には、図10(B)及び(C)は第2のプレーン111の中に形成された導体エレメント122が、対向する第1のプレーン131と電気的に結合することで第1のプレーン131をリターンパスとするマイクロストリップ線路を形成している。上記マイクロストリップ線路の一端はオープン端となっており、オープンスタブとして機能するように構成されている。一方、図10(B)及び(C)の構成における第1のプレーン131と第2のプレーン111とを逆にし、第1のプレーン131の中に形成された導体エレメント122が、第2のプレーン111と対向した構成とした場合には、第1のプレーン131の中に形成された導体エレメント122が、対向する第2のプレーン111と電気的に結合することで第2のプレーン111をリターンパスとするマイクロストリップ線路を形成する。そして、上記マイクロストリップ線路の一端はオープン端となっており、オープンスタブとして機能するように構成されている。
オープンスタブ型EBG構造は、平行平板を、上記オープンスタブと、上記インダクタンスからなる、直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント122を含んで形成されるオープンスタブのスタブ長を長くすることでバンドギャップ帯域を低周波化することができる。また、マイクロストリップ線路を形成する導体エレメント122と対向する電源プレーンは近接していることが好ましい。なぜならば、導体エレメントと電源プレーンの距離が近いほど、上記マイクロストリップ線路の特性インピーダンスが低くなり、バンドギャップ帯域を広帯域化することができるためである。ただし、導体エレメント122を対向する電源プレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図11(A)は、第2のプレーン111の中に形成された導体エレメント122の一例の上面図である。導体エレメント122は、第2のプレーン111に形成される複数の島状の導体であって、隣接している島状の導体同士が電気的に接続されている。
図11(B)及び(C)は、図11(A)で図示した導体エレメント122と、第2のプレーン111とを含む配線基板100の要部を抽出した断面図である。
図11(B)及び(C)では、第2のプレーン111(図示せず)の中に形成された導体エレメント122が、第1のプレーン131と対向している。図11(C)は、第2のプレーン111を有するA層110(第2の層)と、第1のプレーン131を有するC層130(第1の層)との上下関係を逆にした態様である。なお、図11(B)及び(C)の構成における第1のプレーン131と第2のプレーン111(図示せず)とを逆にし、第1のプレーン131の中に形成された導体エレメント122が、第2のプレーン111と対向した構成とすることもできる。
上述の図11の構造は、隣接する島状の導体(導体エレメント122)間が電気的に結合することによりキャパシタンスを形成し、それら島状の導体(導体エレメント122)を電気的に接続している接続部がインダクタンスを形成することでEBG構造として機能する。図11に示すEBG構造は、上記キャパシタンスと上記インダクタンスからなる並列共振回路の共振周波数がバンドギャップ帯域の中心周波数を与える。したがって、上記島状の導体(導体エレメント122)間の間隔を小さくして、キャパシタンスを大きくする、又は上記接続部の長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。
次に、本実施形態の効果について、図1を用いて説明する。
図1に示すように、電子素子141と島状分離された第1のプレーン131とが、接続部材142を介して電気的に接続されている配線基板100の場合、接続部材142を介して電子素子141から第1のプレーン131に伝播されるノイズが、第1のプレーン131と第2のプレーン111で挟まれた領域で共振状態となる。そして、第1のプレーン131の端部において電圧の腹になることにより、端部において電界が最大となり、パッチアンテナと同種の働きをして空間にノイズが漏洩される恐れがある。
本実施形態の配線基板は、上記問題を解決可能に構成している。すなわち、本実施形態では、第1のプレーン131の端部より抑制したいノイズの周波数における波長の4分の1未満の領域にある導体エレメント配置領域121に少なくとも1つ以上の導体エレメント122が配置されている。また、接続部材123を有する形態の場合、配線基板を平面視した状態で、第1のプレーン131の端部より抑制したいノイズの周波数における波長の4分の1未満の領域に接続部材123が配置されている。すなわち、本実施形態の配線基板は、配線基板を平面視した状態で、第1のプレーン131の端部より抑制したいノイズの周波数における波長の4分の1未満の領域に、単位セルからなるEBG構造を配置している。かかる場合、抑制したいノイズの周波数においてEBG構造が直列共振を起こすこととなり、EBG構造を配置した場所で第1のプレーン131と、第2のプレーン111とが短絡する。上記EBG構造の作用により、接続部材142を介して電子素子141から第1のプレーン131に伝播されたノイズは、EBG構造を配置した場所において電圧の節となる。電圧の節となったEBG構造を配置した場所は導体エレメント配置領域121にある。すなわち、電圧の節となったEBG構造を配置した場所は、第1のプレーン131の端部より波長の4分の1未満の場所に存在する。このため、第1のプレーン131の端部が電圧の腹にはならないので、ノイズが空間に漏洩するのを抑制できる。
また、本実施形態で構成されるEBG構造のバンドギャップ帯域に、電子素子141から発生するノイズの周波数を含めることによって、より高いノイズ抑制効果を得ることができる。
また、図12の配線基板150のように電子素子141が複数の異なる互いに分離した第1のプレーン131、132、133と接続部材142、144、145と接続している場合でも、それぞれの第1のプレーン131、132、133の端部より抑制したいノイズの周波数の波長の4分の1未満に存在する導体エレメント配置領域121にそれぞれのプレーンで少なくとも1つの単位セルからなるEBG構造を配置することで、配線基板100と同様の効果でノイズが空間に漏洩するのを抑制できる。なお、図12は、図1の配線基板100と同様の手法により配線基板150を示した図である。
このような本実施形態の配線基板100によれば、回路設計の自由度を損なうことなく、任意の周波数近傍において電子素子が接続される島状分離されたプレーンがパッチアンテナと同種の働きをし、電磁漏洩が増加するのを抑制することができる。
また、本実施形態の配線基板100によれば、回路設計の自由度を損なうことなく、任意の周波数近傍において電子素子が接続される島状分離されたプレーンとそれに隣接するプレーンとの間にできるスリットが、スロットアンテナと同種の働きをし、電磁漏洩が増加するのを抑制することができる。
なお、本実施形態の配線基板100の所定位置に電子素子141を搭載した電子装置においても、同様の作用効果を実現することができる。本実施形態の配線基板100の所定位置に電子素子141を搭載する手段は、従来技術に準じて実現することができる。
〔第2の実施形態〕
図13(A)及び(B)は、本発明の第2の実施形態に係る配線基板200の上面図と断面図の一例である。より詳細には、図13(A)は配線基板200の上面図であり、図13(B)は図13(A)で示す一点鎖線における配線基板200の断面図である。本実施形態の配線基板200は、第1のプレーン231及び第2のプレーン211の上下の位置関係が異なる以外は、第1の実施形態に係る配線基板100と同様の構成とすることができる。
図13(A)及び(B)に示す配線基板200は、互いに対向するA層210、B層220及びC層230を少なくとも備える多層基板である。A層210は、第2のプレーン211を有する。B層220は、導体エレメント222を有する。C層230は、第1のプレーン231を有する。そして、導体エレメント222と第1のプレーン231とは、接続部材223を介して電気的に接続されている。なお、配線基板200は、上述の3つの層以外の層を備えても構わない。例えば、各層の間には絶縁層が位置してもよい。その他、各層の間には、絶縁層に信号線のみが埋め込まれた信号線層が位置してもよい。
また、配線基板200は、本発明の構成に矛盾しない範囲で、図示しない孔やビア等を備えてもよい。さらに、A層210、B層220、及びC層230の中のいずれか1つ以上の層において、本発明の構成に矛盾しない範囲で、信号線が配列されてもよい。
なお、図13(A)及び(B)において、電子素子241は破線で示される。これは、電子素子241が未実装であることを意味している。すなわち、配線基板200の表面には、電子素子241を実装する予定領域が定められている。そして、配線基板200は、電子素子241と、C層230に位置する第1のプレーン231とを電気的に接続する接続部材242を備える。さらに、配線基板200は、電子素子241と、A層210に位置する第2のプレーン211とを電気的に接続する接続部材243を備える。
配線基板200は、これ以外にも電子素子241とプレーンもしくは線路と電気的に接続する接続部材を備えてもよい。例えば、信号線などと電気的に接続するような接続部材などである。ここで、電子素子241はLSI等の素子を想定している。配線基板200に実装される電子素子241の数は単一であっても、複数であってもよい。
図14は、図13(A)及び(B)に示す配線基板200のC層230の平面図である。C層230(第1の層)は、島状分離している導電材料からなる第1のプレーン231(第1導体)を有する。
第1のプレーン231は、電子素子241と電気的に接続されている接続部材242、及び、導体エレメント222と電気的に接続されている接続部材223と電気的に接続される接続点を有する。また、第1のプレーン231は、接続部材243が非接触な状態で通過するための開口を有する。すなわち、第1のプレーン231と接続部材243とは絶縁されている。第1のプレーン231は、電源プレーン、又は、グラウンドプレーンである。なお、第1のプレーン231の形状、大きさ等は特段制限されず、従来技術に準じてあらゆる構成とすることができる。C層230において第1のプレーン231が形成されていない領域は、絶縁体であってもよいし、導体であってもよいし、それらが混合していてもよい。
図15は、図13(A)及び(B)に示す配線基板200のB層220の平面図である。B層220は、C層230とA層210との間に位置する。このようなB層220には、少なくとも1つ以上の導体エレメント222(第2導体)が、第1のプレーン231の端部に対向する位置から、抑制したいノイズの周波数における波長の4分の1未満の領域である導体エレメント配置領域221(第1の領域:図中斜線で示す領域)に配置される。なお、導体エレメント配置領域221は、上記条件を満たす領域であって、第1のプレーン231と対向する領域であってもよい。「抑制したいノイズ」とは、例えば、電子素子241から接続部材242を介して第1のプレーン231に伝播するノイズである。
ここで、導体エレメント222は島状の導体である。導体エレメント222の平面形状は特段制限されず、図示する四角形の他、三角形、五角形、その他の多角形であってもよいし、円形、楕円形等の形状であってもよい。また、導体エレメント222の数は特段制限されず、複数設けられてもよい。なお、複数設ける場合には、導体エレメント222は繰り返し、例えば所定間隔おきに周期的に配列されてもよい。B層220における導体エレメント222が配列されていない領域は絶縁体となっており、接続部材242と絶縁されている。
導体エレメント222は、接続部材223を介して、第1のプレーン231と電気的に接続されている。接続部材223は、配線基板200を平面視した状態で、第1のプレーン231の端部に対向する位置から、抑制したいノイズの周波数における波長の4分の1未満の領域、例えば、当該条件を満たす領域であって、第1のプレーン231と対向する領域に配置される。図13(B)において、接続部材223は、領域A内に配置されている。
なお、ここでは接続部材223は、第1のプレーン231と導体エレメント222とを電気的に接続している形態を説明するが、接続部材223は、第1のプレーン231と導体エレメント222とを電気的に接続せず、第2のプレーン211と導体エレメント222とを電気的に接続する形態も存在する。また、接続部材223を設けない形態も存在する。このような形態については後述する。
図16は、図13(A)及び(B)に示す配線基板200のA層210を示す図である。第2のプレーン211(第3導体)は、シート状の導体であって、C層230より下位層であるA層210(第2の層)に位置し、導体エレメント配置領域221に対向する領域に延在している。すなわち、第2のプレーン211と導体エレメント222は、絶縁体の層を介して対向している。
第2のプレーン211は、電源プレーン、又は、グラウンドプレーンである。すなわち、第1のプレーン231が電源プレーンの場合、第2のプレーン211はグラウンドプレーンであり、第1のプレーン231がグラウンドプレーンの場合、第2のプレーン211は電源プレーンである。
接続部材243は、第1のプレーン231に設けられた開口を通過し、電子素子241と第2のプレーン211とを電気的に接続している。すなわち、接続部材243は、第1のプレーン231とは絶縁されている。
なお、A層210において第2のプレーン211が形成されていない領域は、絶縁体であってもよいし、導体であってもよいし、それらが混合していてもよい。
ここで、本実施形態の配線基板200の場合、電子素子241から接続部材242を介して第1のプレーン231に伝播するノイズが、第1のプレーン231がパッチアンテナと同種の働きをすることによって、空間に漏洩するという問題が発生し得る。
しかし、本実施形態の配線基板200は、上記課題を解決可能に構成している。
すなわち、本実施形態の配線基板200は、上記のように構成することによって、導体エレメント222と、第1のプレーン231と、第2のプレーン211と、接続部材223とにより、EBG構造の単位セルを構成している。当該単位セルが少なくとも1つは存在するEBG構造によって、上記の第1のプレーン231がパッチアンテナと同種の働きをして伝播されるノイズを抑制することができる。
なお、上記のEBG構造の各々は、電子素子241によって発生するノイズの周波数をバンドギャップ帯域に含むことが望ましい。また、本実施形態の配線基板200によって構成されるEBG構造の単位セルは、接続部材223を含む構造であるが、必ずしもこれに限らない。すなわち、配線基板200は、第1のプレーン231と第2のプレーン211との中間層に必ずしも接続部材を形成しなくてもよい。配線基板200に適用可能な種々のEBG構造の単位セルとしては、図5乃至11で示した例を適用することができる。
なお、導体エレメント222と第1のプレーン231の間隔、導体エレメント222と第2のプレーン211の間隔、接続部材223の太さ、導体エレメント222の相互間隔などを調節することにより、所望のバンドギャップ帯域に設定することができる。
図13乃至16で図示した導体エレメント222や接続部材223の形状や位置は一例であり、EBG構造を構成可能な範囲で多様な形態を採りうる。例えば、図5乃至11で示した例を組み合わせることによって、構成可能である。
ここで、第2の実施形態の効果について説明する。本実施形態においては、島状分離した第1のプレーン231が、第2のプレーン211よりも上位層である配線基板200について説明した。このような本実施形態の配線基板200は、第1の実施形態の配線基板100と同様の作用効果を実現することができる。
また、配線基板200の所定位置に電子素子241を搭載した電子装置においても、同様の作用効果を実現することができる。本実施形態の配線基板200の所定位置に電子素子241を搭載する手段は、従来技術に準じて実現することができる。
〔第3の実施形態〕
図17(A)及び(B)は、第3の実施形態の配線基板300の上面図と断面図の一例である。より詳細には、図17(A)は配線基板300の上面図であり、図17(B)は図17(A)で示す一点鎖線における配線基板300の断面図である。
図17(A)及び(B)に示す配線基板300は、互いに対向するA層310、B層320、C層330、D層340、E層350を少なくとも備える多層基板である。A層310は、第2のプレーン311を有する。B層320は、導体エレメント322を有する。C層330は、第1のプレーン331を有する。D層340は、導体エレメント342を有する。E層350は、第2のプレーン351を有する。そして、導体エレメント322と第1のプレーン331とは、接続部材323を介して電気的に接続している。また、導体エレメント342と第1のプレーン331とは、接続部材343を介して電気的に接続されている。なお、配線基板300は、上述の5つの層以外の層を備えても構わない。例えば、各層の間には、絶縁層が位置してもよい。その他、各層の間には、絶縁層に信号線のみが埋め込まれた信号線層が位置してもよい。
また、配線基板300は、本発明の構成に矛盾しない範囲で、図示しない孔やビア等を備えてもよい。さらに、A層310、B層320、C層330、D層340、及び、E層350の中のいずれか1つ以上の層において、本発明の構成に矛盾しない範囲で、信号線が配列されてもよい。
なお、図17(A)及び(B)において、電子素子361は破線で示される。これは、電子素子361が未実装であることを意味している。すなわち、配線基板300の表面には、電子素子361を実装する予定領域が定められている。そして、配線基板300は、電子素子361と第1のプレーン331とを電気的に接続する接続部材362を備える。さらに、配線基板300は、電子素子361とA層310に位置する第2のプレーン311とを電気的に接続する接続部材363、及び、電子素子361とE層350に位置する第2のプレーン351とを電気的に接続する接続部材364を備える。
配線基板300は、これ以外にも電子素子361とプレーンもしくは線路とを電気的に接続する接続部材を備えてもよい。例えば、信号線などと電気的に接続するような接続部材などである。ここで、電子素子361はLSI等の素子を想定している。配線基板300に実装される電子素子361の数は単一であっても、複数であってもよい。
なお、導体エレメント322と導体エレメント342とは、必ずしも平面視で重なる位置に配列されなくてもよく、平面視で不一致な位置に配列されてもよい。
図18は、図17(A)及び(B)に示す配線基板300のC層330の平面図である。C層330(第1の層)は、島状分離している導電材料からなる第1のプレーン331(第1導体)を有する。
第1のプレーン331は、接続部材323、接続部材343、及び、接続部材362と電気的に接続される接続点を有する。また、第1のプレーン331は、接続部材364が非接触な状態で通過するための開口を有する。すなわち、第1のプレーン331と接続部材364とは絶縁されている。第1のプレーン331は、電源プレーン、又は、グラウンドプレーンである。なお、第1のプレーン331の形状、大きさ等は特段制限されず、従来技術に準じてあらゆる構成とすることができる。C層330において第1のプレーン331が形成されていない領域は、絶縁体であってもよいし、導体であってもよいし、それらが混合していてもよい。
図19(A)は、図17(A)及び(B)に示す配線基板300のB層320の平面図である。B層320は、C層330とA層310との間に位置する。このようなB層320には、少なくとも1つ以上の導体エレメント322(第2導体)が、第1のプレーン331の端部に対向する位置から、抑制したいノイズの周波数における波長の4分の1未満の位置までの領域である導体エレメント配置領域321(第1の領域:図中斜線で示す領域)に配置される。なお、導体エレメント配置領域321は、上記条件を満たす領域であって、第1のプレーン331と対向する領域であってもよい。「抑制したいノイズ」とは、例えば、電子素子361から接続部材362を介して第1のプレーン331に伝播するノイズである。
ここで、導体エレメント322は島状の導体である。導体エレメント322の平面形状は特段制限されず、図示する四角形の他、三角形、五角形、その他の多角形であってもよいし、円形、楕円形等の形状であってもよい。また、導体エレメント322の数は特段制限されず、複数設けられてもよい。なお、複数設ける場合には、導体エレメント322は繰り返し、例えば所定間隔おきに周期的に配列されてもよい。B層320における導体エレメント322が配列されていない領域は絶縁体となっており、接続部材323と絶縁されている。
導体エレメント322は、接続部材323を介して、第1のプレーン331と電気的に接続されている。接続部材323は、配線基板300を平面視した状態で、第1のプレーン331の端部に対向する位置から、抑制したいノイズの周波数における波長の4分の1未満の領域、例えば、当該条件を満たす領域であって、第1のプレーン331と対向する領域に配置される。図17(B)において、接続部材323は、領域A内に配置されている。
なお、ここでは接続部材323は、第1のプレーン331と導体エレメント322とを電気的に接続している形態を説明するが、接続部材323は、第1のプレーン331と導体エレメント322とを電気的に接続せず、第2のプレーン311と導体エレメント322とを電気的に接続する形態も存在する。また、接続部材323を設けない形態も存在する。このような形態については後述する。
図19(B)は、図17(A)及び(B)に示す配線基板300のD層340の平面図である。D層340は、C層330とE層350との間に位置する。このようなD層340には、少なくとも1つ以上の導体エレメント342(第2導体)が、第1のプレーン331の端部に対向する位置から、抑制したいノイズの周波数における波長の4分の1未満の領域である導体エレメント配置領域341(第1の領域:図中斜線で示す領域)に配置される。なお、導体エレメント配置領域341は、上記条件を満たす領域であって、第1のプレーン331と対向する領域であってもよい。「抑制したいノイズ」とは、例えば、電子素子361から接続部材362を介して第1のプレーン331に伝播するノイズである。
ここで、導体エレメント342は島状の導体である。導体エレメント342の平面形状は特段制限されず、図示する四角形の他、三角形、五角形、その他の多角形であってもよいし、円形、楕円形等の形状であってもよい。また、導体エレメント342の数は特段制限されず、複数設けられてもよい。なお、複数設ける場合には、導体エレメント342は繰り返し、例えば所定間隔おきに周期的に配列されてもよい。D層340における導体エレメント342が配列されていない領域は絶縁体となっており、接続部材343と絶縁されている。
導体エレメント342は、接続部材343を介して、第1のプレーン331と電気的に接続されている。接続部材343は、配線基板300を平面視した状態で、第1のプレーン331の端部に対向する位置から、抑制したいノイズの周波数における波長の4分の1未満の領域、例えば、当該条件を満たす領域であって、第1のプレーン331と対向する領域に配置される。図17(B)において、接続部材343は、領域A内に配置されている。
なお、ここでは接続部材343は、第1のプレーン331と導体エレメント342とを電気的に接続している形態を説明するが、接続部材343は、第1のプレーン331と導体エレメント342とを電気的に接続せず、第2のプレーン351と導体エレメント342とを電気的に接続する形態も存在する。また、接続部材343を設けない形態も存在する。このような形態については後述する。
図20(A)は、図17(A)及び(B)に示す配線基板300のA層310を示す図である。第2のプレーン311(第3導体)は、シート状の導体であって、C層330より上位層であるA層310(第2の層)に位置し、導体エレメント配置領域321に対向する領域に延在している。すなわち、第2のプレーン311と導体エレメント322は、絶縁体の層を介して対向している。
第2のプレーン311は、電源プレーン、又は、グラウンドプレーンである。すなわち、第1のプレーン331が電源プレーンの場合、第2のプレーン311はグラウンドプレーンであり、第1のプレーン331がグラウンドプレーンの場合、第2のプレーン311は電源プレーンである。
接続部材362は、第2のプレーン311に設けられた開口を通過し、電子素子361と第1のプレーン331とを電気的に接続している。すなわち、接続部材362は、第2のプレーン311とは絶縁されている。また、接続部材363は、電子素子361と第2のプレーン311とを電気的に接続している。なお、A層310において第2のプレーン311が形成されていない領域は、絶縁体であってもよいし、導体であってもよいし、それらが混合していてもよい。
図20(B)は、図17(A)及び(B)に示す配線基板300のE層350を示す図である。第2のプレーン351(第3導体)は、シート状の導体であって、C層330より下位層であるE層350(第2の層)に位置し、導体エレメント配置領域341に対向する領域に延在している。すなわち、第2のプレーン351と導体エレメント322は、絶縁体の層を介して対向している。
第2のプレーン351は、電源プレーン、又は、グラウンドプレーンである。すなわち、第1のプレーン331が電源プレーンの場合、第2のプレーン351はグラウンドプレーンであり、第1のプレーン331がグラウンドプレーンの場合、第2のプレーン351は電源プレーンである。
接続部材364は、第1のプレーン331に設けられた開口を第1のプレーン331とは非接触な状態で通過し、電子素子361と第2のプレーン351とを電気的に接続している。すなわち、接続部材364は、第1のプレーン331とは絶縁されている。なお、E層350において第2のプレーン351が形成されていない領域は、絶縁体であってもよいし、導体であってもよいし、それらが混合していてもよい。
ここで、本実施形態の配線基板300の場合、電子素子361から接続部材362を介して第1のプレーン331に伝播するノイズが、第1のプレーン331がパッチアンテナと同種の働きをすることによって、空間に漏洩するという問題が発生し得る。
しかし、本実施形態の配線基板300は、上記問題を解決可能に構成している。
すなわち、本実施形態の配線基板300は、上記のように構成することによって、導体エレメント322と、第1のプレーン331と、第2のプレーン311と、接続部材323とにより、EBG構造の単位セルを構成している。また、導体エレメント342と、第1のプレーン331と、第2のプレーン351と、接続部材343とにより、EBG構造の単位セルを構成している。当該単位セルが少なくとも1つは存在するEBG構造によって、上記の第1のプレーン331がパッチアンテナと同種の働きをして伝播されるノイズを抑制することができる。なお、上記のEBG構造の各々は、電子素子361によって発生するノイズの周波数をバンドギャップ帯域に含むことが望ましい。また、本実施形態の配線基板300によって構成されるEBG構造の単位セルは、接続部材323を含む構造であるが、必ずしもこれに限らない。すなわち、配線基板300は、第1のプレーン331と第2のプレーン311との中間層又は第1のプレーン331と第2のプレーン351との中間層に必ずしも接続部材を形成しなくてもよい。配線基板300に適用可能な種々のEBG構造の単位セルについては、後述する。
ここで、単位セルとはEBG構造を構成する最小単位のことであって、配線基板300は、導体エレメント配置領域321、341にそれぞれ少なくとも一つの単位セルを備えることによって、第1のプレーン331の端部が高周波電流の節、電圧の腹になることを阻止し、パッチアンテナと同種の働きをするのを防ぐことでノイズ漏洩を抑制している。
なお、導体エレメント322と第1のプレーン331の間隔、導体エレメント342と第1のプレーン331の間隔、導体エレメント322と第2のプレーン311の間隔、導体エレメント322と第2のプレーン351の間隔、接続部材323及び343の太さ、導体エレメント322の相互間隔及び導体エレメント342の相互間隔などを調節することにより、所望のバンドギャップ帯域に設定することができる。
ここで、図17乃至20で図示した導体エレメント322及び342、接続部材323及び343、第1のプレーン331、第2のプレーン311及び351の形状や位置は一例であり、EBG構造を構成可能な範囲で多様な形態を採りうる。
図21乃至27は、導体エレメント322及び342、接続部材323及び343、第1のプレーン331、第2のプレーン311及び351の形状や位置について例示する図である。なお、図21乃至27は、単一の導体エレメント322又は単一の導体エレメント342に着目し、その周囲を拡大して図示している。図21乃至27で例示する構造は、それぞれ単一又は複数の単位セルを構成しており、配線基板300は、これらの単位セルのいずれか、又は複数の組み合わせを備えるものとする。
図21(A)は、導体エレメント322及び342の一例の上面図である。ここで図示する導体エレメント322及び342は四角形であって、接続部材323及び343と電気的に接続されている。図21(B)〜図21(H)は、図21(A)で図示した導体エレメント322及び342を含む配線基板300の要部を抽出した断面図である。
図21(B)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、導体エレメント322と電気的に接続されている接続部材323及び導体エレメント342と電気的に接続されている接続部材343が第1のプレーン331と電気的に接続されており、図17乃至20を用いて説明した構成と同等である。
図21(C)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、導体エレメント322と電気的に接続されている接続部材323が第2のプレーン311と電気的に接続され、導体エレメント342と電気的に接続されている接続部材343が第2のプレーン351と電気的に接続されている。
図21(D)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、導体エレメント322と電気的に接続されている接続部材323が第1のプレーン331と電気的に接続され、導体エレメント342と電気的に接続されている接続部材343が第2のプレーン351と電気的に接続されている。
図21(E)では、導体エレメント322が形成されるB層320、第2のプレーン311が形成されるA層310(第2の層)、第1のプレーン331が形成されるC層330(第1の層)、第2のプレーン351が形成されるE層350(第2の層)、導体エレメント342が形成されるD層340がこの順に積層されている。そして、導体エレメント322と電気的に接続されている接続部材323は、第2のプレーン311に設けられた開口を第2のプレーン311とは非接触な状態で通過し、第1のプレーン331と電気的に接続されている。すなわち、接続部材323は、第2のプレーン311と絶縁されている。また、導体エレメント342と電気的に接続されている接続部材343は、第2のプレーン351に設けられた開口を第2のプレーン351とは非接触な状態で通過し、第1のプレーン331と電気的に接続されている。すなわち、接続部材343は、第2のプレーン351と絶縁されている。
なお、ここで説明した第2のプレーン311及び351に設けられている開口は、その中を接続部材323及び343が通過し、また当該開口に対向するように導体エレメント322及び342が配されている。従って、当該開口からのノイズ漏洩を、実質的に防ぐことができる。
上述した図21(B)乃至(E)の構造は、いわゆるマッシュルーム型のEBG構造である。詳細には、接続部材323及び343はマッシュルームの軸部分に相当し、インダクタンスを形成している。そして、図21(B)及び(E)においては導体エレメント322及び342がマッシュルームのヘッド部分に相当し、それぞれ対向する第2のプレーン311及び351との間でキャパシタンスを形成する。また図21(C)においては導体エレメント322及び342がマッシュルームのヘッド部分に相当し、それぞれ対向する第1のプレーン331との間でキャパシタンスを形成する。また図21(D)においては導体エレメント322、342がマッシュルームのヘッド部分に相当し、それぞれ対向する第2のプレーン311及び第1のプレーン331との間でキャパシタンスを形成する。
マッシュルーム型EBG構造は、平行平板を上記キャパシタンスと上記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント322及び342を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント322及び342を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図21(F)乃至(H)は、接続部材323及び343が貫通ビアである例である。
図21(F)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、貫通ビア(接続部材323及び343)は、第2のプレーン311及び351に設けられた開口を第2のプレーン311及び351とは非接触な状態で通過するとともに、第1のプレーン331と電気的に接続されている。すなわち、貫通ビア(接続部材323及び343)は、第2のプレーン311及び351とは絶縁されている。
図21(G)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、貫通ビア(接続部材323及び343)は、第1のプレーン331に設けられた開口を第1のプレーン331とは非接触な状態で通過するとともに、第2のプレーン311及び351と電気的に接続されている。すなわち、貫通ビア(接続部材323及び343)は、第1のプレーン331とは絶縁されている。
図21(H)では、導体エレメント322が形成されるB層320、第2のプレーン311が形成されるA層310(第2の層)、第1のプレーン331が形成されるC層330(第1の層)、第2のプレーン351が形成されるE層350(第2の層)、導体エレメント342が形成されるD層340がこの順に積層されている。そして、貫通ビア(接続部材323及び343)は、第2のプレーン311及び351に設けられた開口を第2のプレーン311及び351とは非接触な状態で通過するとともに、第1のプレーン331と電気的に接続されている。すなわち、貫通ビア(接続部材323及び343)は、第2のプレーン311及び351とは絶縁されている。
上述した図21(F)乃至(H)の構造は、マッシュルーム型EBG構造を変形させた例である。詳細には、貫通ビア(接続部材323及び343)はマッシュルームの軸部分に相当し、インダクタンスを形成している。そして、図21(F)及び(H)においては導体エレメント322及び342がマッシュルームのヘッド部分に相当し、それぞれ対向する第2のプレーン311及び351との間でキャパシタンスを形成する。また図21(G)においては導体エレメント322及び342がマッシュルームのヘッド部分に相当し、それぞれ対向する第1のプレーン311との間でキャパシタンスを形成する。
図21(F)乃至(H)の構造も、マッシュルーム型EBG構造と同様に、平行平板を上記キャパシタンスと上記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント322及び342を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント322及び342を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図21(F)乃至(H)で示した構成を採用することにより、貫通ビアを用い導体エレメント配置領域321及び341にEBG構造を製造することが可能となる。通常、非貫通ビアは層ごとにビアを加工してから積層するのに対して、貫通ビアは、全ての層を積層した後、ドリルで貫通スルーホールを形成し、スルーホール内面をめっきすることによって製造されるため、非貫通ビアを用いる場合と比べて、製造コストを低減することができる。
図22(A)は、導体エレメント322及び342の一例の上面図である。ここで図示する導体エレメント322及び342は平面方向に形成される螺旋状の伝送線路であって、一端は接続部材323又は343に接続され、他端はオープン端となっている。図22(B)乃至(H)は、図22(A)で図示した導体エレメント322及び342を含む配線基板300の要部を抽出した断面図である。
図22(B)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、導体エレメント322と電気的に接続されている接続部材323及び導体エレメント342と電気的に接続されている接続部材343が第1のプレーン331と電気的に接続されている。
図22(C)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、導体エレメント322と電気的に接続されている接続部材323が第2のプレーン311と電気的に接続され、導体エレメント342と電気的に接続されている接続部材343が第2のプレーン351と電気的に接続されている。
図22(D)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、導体エレメント322と電気的に接続されている接続部材323が第1のプレーン331と電気的に接続され、導体エレメント342と電気的に接続されている接続部材343が第2のプレーン351と電気的に接続されている。
図22(E)では、導体エレメント322が形成されるB層320、第2のプレーン311が形成されるA層310(第2の層)、第1のプレーン331が形成されるC層330(第1の層)、第2のプレーン351が形成されるE層350(第2の層)、導体エレメント342が形成されるD層340がこの順に積層されている。そして、導体エレメント322と電気的に接続されている接続部材323は、第2のプレーン311に設けられた開口を第2のプレーン311とは非接触な状態で通過し、第1のプレーン331と電気的に接続されている。すなわち、接続部材323は、第2のプレーン311と絶縁されている。また、導体エレメント342と電気的に接続されている接続部材343は、第2のプレーン351に設けられた開口を第2のプレーン351とは非接触な状態で通過し、第1のプレーン331と電気的に接続されている。すなわち、接続部材343は、第2のプレーン351と絶縁されている。
図22(B)乃至(E)に示した構造は、導体エレメント322又は342を含んで形成されるマイクロストリップ線路がオープンスタブとして機能するオープンスタブ型のEBG構造である。詳細には、接続部材323及び343はインダクタンスを形成している。そして、図22(B)及び(E)においては導体エレメント322及び342が、それぞれ対向する第2のプレーン311又は351と電気的に結合することで、第2のプレーン311又は351をリターンパスとするマイクロストリップ線路を形成している。また、図22(C)においては導体エレメント322及び342が、それぞれ対向する第1のプレーン331と電気的に結合することで第1のプレーン331をリターンパスとするマイクロストリップ線路を形成している。また、図22(D)においては導体エレメント322が、対向する第2のプレーン311と電気的に結合することで、第2のプレーン311をリターンパスとするマイクロストリップ線路を形成し、導体エレメント342が、対向する第1のプレーン331と電気的に結合することで、第1のプレーン331をリターンパスとするマイクロストリップ線路を形成している。前記マイクロストリップ線路の一端はオープン端となっており、オープンスタブとして機能するように構成されている。
オープンスタブ型EBG構造は、平行平板を、上記オープンスタブと、上記インダクタンスからなる、直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント322又は342を含んで形成されるオープンスタブのスタブ長を長くすることでバンドギャップ帯域を低周波化することができる。
また、マイクロストリップ線路を形成する導体エレメント322又は342と対向するプレーンは近接していることが好ましい。なぜならば、導体エレメントと対向プレーンの距離が近いほど、上記マイクロストリップ線路の特性インピーダンスが低くなり、バンドギャップ帯域を広帯域化することができるためである。ただし、導体エレメント322及び342を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図22(F)乃至(H)は、接続部材323及び343が貫通ビアである例である。
図22(F)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、貫通ビア(接続部材323及び343)は、第2のプレーン311及び351に設けられた開口を第2のプレーン311及び351とは非接触な状態で通過するとともに、第1のプレーン331と電気的に接続されている。すなわち、貫通ビア(接続部材323及び343)は、第2のプレーン311及び351とは絶縁されている。
図22(G)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、貫通ビア(接続部材323及び343)は、第1のプレーン331に設けられた開口を第1のプレーン331とは非接触な状態で通過するとともに、第2のプレーン311及び351と電気的に接続されている。すなわち、貫通ビア(接続部材323及び343)は、第1のプレーン331とは絶縁されている。
図22(H)では、導体エレメント322が形成されるB層320、第2のプレーン311が形成されるA層310(第2の層)、第1のプレーン331が形成されるC層330(第1の層)、第2のプレーン351が形成されるE層350(第2の層)、導体エレメント342が形成されるD層340がこの順に積層されている。そして、貫通ビア(接続部材323及び343)は、第2のプレーン311及び351に設けられた開口を第2のプレーン311及び351とは非接触な状態で通過するとともに、第1のプレーン331と電気的に接続されている。すなわち、貫通ビア(接続部材323及び343)は、第2のプレーン311及び351とは絶縁されている。
図22(F)乃至(H)に示した構造は、導体エレメント322又は342を含んで形成されるマイクロストリップ線路がオープンスタブとして機能するオープンスタブ型のEBG構造の変形例である。詳細には、貫通ビア(接続部材323及び343)は、インダクタンスを形成している。そして、図22(F)及び(H)においては導体エレメント322及び342が、それぞれ対向する第2のプレーン311及び351と電気的に結合することで、第2のプレーン311及び351をリターンパスとするマイクロストリップ線路を形成している。また、図22(G)においては導体エレメント322及び342が、対向する第1のプレーン331と電気的に結合することで第1のプレーン331をリターンパスとするマイクロストリップ線路を形成している。上記マイクロストリップ線路の一端はオープン端となっており、オープンスタブとして機能するように構成されている。
図22(F)乃至(H)に示した構造も、オープンスタブ型EBG構造と同様に、平行平板を、上記オープンスタブと、上記インダクタンスからなる、直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント322又は342を含んで形成されるオープンスタブのスタブ長を長くすることでバンドギャップ帯域を低周波化することができる。
また、マイクロストリップ線路を形成する導体エレメント322及び342と対向するプレーンは近接していることが好ましい。なぜならば、導体エレメントと対向プレーンの距離が近いほど、マイクロストリップ線路の特性インピーダンスが低くなり、バンドギャップ帯域を広帯域化することができるためである。ただし、導体エレメント322及び342を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図22(F)乃至(H)で示した構成を採用することにより、貫通ビアを用いて第1、第2の平行平板にEBG構造を製造することが可能となる。通常、非貫通ビアは層ごとにビアを加工してから積層するのに対して、貫通ビアは、全ての層を積層した後、ドリルで貫通スルーホールを形成し、スルーホール内面をめっきすることによって製造されるため、非貫通ビアを用いる場合と比べて、製造コストを低減することができる。
なお、図22では上記伝送線路の形状が螺旋状の場合を図示しているが、その形状はこれに限らなくてもよい。例えば、直線状であってもよいし、ミアンダ状であってもよい。
図23(A)は、導体エレメント322及び342の一例の上面図である。ここで図示する導体エレメント322及び342は四角形の導体であって、開口を有している。その開口の中には、一端が当該開口の淵において導体エレメント322及び342と電気的に接続され、他端は接続部材323又は343に接続される螺旋状のインダクタが形成されている。図23(B)乃至(H)は、図23(A)で図示した導体エレメント322及び342を含む配線基板300の要部を抽出した断面図である。
図23(B)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、導体エレメント322と電気的に接続されている接続部材323及び導体エレメント342と電気的に接続されている接続部材343が第1のプレーン331と電気的に接続されている。
図23(C)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、導体エレメント322と電気的に接続されている接続部材323が第2のプレーン311と電気的に接続され、導体エレメント342と電気的に接続されている接続部材343が第2のプレーン351と電気的に接続されている。
図23(D)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、導体エレメント322と電気的に接続されている接続部材323が第1のプレーン331と電気的に接続され、導体エレメント342と電気的に接続されている接続部材343が第2のプレーン351と電気的に接続されている。
図23(E)では、導体エレメント322が形成されるB層320、第2のプレーン311が形成されるA層310(第2の層)、第1のプレーン331が形成されるC層330(第1の層)、第2のプレーン351が形成されるE層350(第2の層)、導体エレメント342が形成されるD層340がこの順に積層されている。そして、導体エレメント322と電気的に接続されている接続部材323は、第2のプレーン311に設けられた開口を第2のプレーン311とは非接触な状態で通過し、第1のプレーン331と電気的に接続されている。すなわち、接続部材323は、第2のプレーン311と絶縁されている。また、導体エレメント342と電気的に接続されている接続部材343は、第2のプレーン351に設けられた開口を第2のプレーン351とは非接触な状態で通過し、第1のプレーン331と電気的に接続されている。すなわち、接続部材343は、第2のプレーン351と絶縁されている。
上述した図23(B)乃至(E)の構造は、マッシュルーム型EBG構造を基本として、マッシュルームのヘッド部分にインダクタを設けることでインダクタンスを増加させた、インダクタンス増加型のEBG構造である。詳細には、図23(B)及び(E)においては導体エレメント322及び342がマッシュルームのヘッド部分に相当し、それぞれ対向する第2のプレーン311及び351との間でキャパシタンスを形成する。また図23(C)においては導体エレメント322及び342がマッシュルームのヘッド部分に相当し、対向する第1のプレーン331との間でキャパシタンスを形成する。また図23(D)においては導体エレメント322及び342がマッシュルームのヘッド部分に相当し、それぞれ対向する第2のプレーン311又は第1のプレーン331との間でキャパシタンスを形成する。一方、接続部材323及び343はマッシュルームの軸部分に相当し、導体エレメント322及び342に設けられたインダクタと共にインダクタンスを形成している。
インダクタンス増加型EBG構造は、平行平板を上記キャパシタンスと上記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント322及び342を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくする、又は上記インダクタの長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント322及び342を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図23(F)乃至(H)は、接続部材323及び343が貫通ビアである例である。
図23(F)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、貫通ビア(接続部材323及び343)は、第2のプレーン311及び351に設けられた開口を第2のプレーン311及び351とは非接触な状態で通過するとともに、第1のプレーン331と電気的に接続されている。すなわち、貫通ビア(接続部材323及び343)は、第2のプレーン311及び351とは絶縁されている。
図23(G)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、貫通ビア(接続部材323及び343)は、第1のプレーン331に設けられた開口を第1のプレーン331とは非接触な状態で通過するとともに、第2のプレーン311及び351と電気的に接続されている。すなわち、貫通ビア(接続部材323及び343)は、第1のプレーン331とは絶縁されている。
図23(H)では、導体エレメント322が形成されるB層320、第2のプレーン311が形成されるA層310(第2の層)、第1のプレーン331が形成されるC層330(第1の層)、第2のプレーン351が形成されるE層350(第2の層)、導体エレメント342が形成されるD層340がこの順に積層されている。そして、貫通ビア(接続部材323及び343)は、第2のプレーン311及び351に設けられた開口を第2のプレーン311及び351とは非接触な状態で通過するとともに、第1のプレーン331と電気的に接続されている。すなわち、貫通ビア(接続部材323及び343)は、第2のプレーン311及び351とは絶縁されている。
上述した図23(F)乃至(H)の構造は、マッシュルームのヘッド部分にインダクタを設けることでインダクタンスを増加させた、インダクタンス増加型のEBG構造の変形例である。詳細には、貫通ビア(接続部材323及び343)はマッシュルームの軸部分に相当し、インダクタンスを形成している。そして、図23(F)及び(H)においては導体エレメント322及び342がマッシュルームのヘッド部分に相当し、それぞれ対向する第2のプレーン311及び351との間でキャパシタンスを形成する。また図23(G)においては導体エレメント322及び342がマッシュルームのヘッド部分に相当し、対向する第1のプレーン331との間でキャパシタンスを形成する。
図23(F)乃至(H)の構造も、マッシュルーム型EBG構造と同様に、平行平板を上記キャパシタンスと上記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント322及び342を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくする、又は上記インダクタの長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント322及び342を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図23(F)乃至(H)で示した構成を採用することにより、貫通ビアを用いて上記第1、第2の平行平板にEBG構造を製造することが可能となる。通常、非貫通ビアは層ごとにビアを加工してから積層するのに対して、貫通ビアは、全ての層を積層した後、ドリルで貫通スルーホールを形成し、スルーホール内面をめっきすることによって製造されるため、非貫通ビアを用いる場合と比べて、製造コストを低減することができる。なお、図23では上記インダクタの形状が螺旋状の場合を図示しているが、その形状はこれに限らなくてもよい。例えば、直線状であってもよいし、ミアンダ状であってもよい。
図22(B)乃至(D)、図23(B)乃至(D)に示す例を用いる場合、第1のプレーン331、第2のプレーン311及び351に、接続部材323又は343が通過する開口を設ける必要がない。なお、第2のプレーン311及び351、第1のプレーン331において、導体エレメント322及び342と対向する領域を無孔とすると、当該領域からノイズが漏洩しないので好ましい。ここで、導体エレメント322及び342と対向する領域に、抑制対象の周波数帯域のノイズ波長より十分に小さい直径の孔(開口)が空いている場合でも、無孔と見なしてよい。
また、図22(E)乃至(H)、図23(E)乃至(H)に示す例を用いる場合、第1のプレーン331、第2のプレーン311及び351のいずれかは、接続部材323又は343が通過する開口を有する。しかし、当該開口が、抑制対象の周波数帯域のノイズ波長より十分に小さい直径であれば、抑制対象のノイズが漏洩しないので、当該開口をこのように構成するのが望ましい。
図24(A)は、導体エレメント322及び342の一例の上面図である。ここで図示する導体エレメント322及び342は四角形であって、接続部材323又は343と電気的に接続されている。また、図24(B)は、接続部材323又は343を介して導体エレメント322又は342と電気的に接続されている第1のプレーン331、又は、第2のプレーン311又は351の一例の一部(導体エレメント322又は342と対向する領域)を抽出した上面図である。図24(B)に示す第1のプレーン331、又は、第2のプレーン311又は351は開口を有し、当該開口の中に、一端は当該開口の淵において第1のプレーン331、又は、第2のプレーン311又は351と電気的に接続し、他端は接続部材323又は343と電気的に接続している螺旋状のインダクタが形成されている。図24(C)及び(D)は、図24(A)及び(B)で図示した導体エレメント322及び342と、第1のプレーン331、又は、第2のプレーン311又は351とを含む配線基板300の要部を抽出した断面図である。
図24(C)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、導体エレメント322と電気的に接続されている接続部材323が第2のプレーン311と電気的に接続され、導体エレメント342と電気的に接続されている接続部材343が第2のプレーン351と電気的に接続されている。
図24(C)の構造は、マッシュルーム型EBG構造を基本として、第2のプレーン311及び351にインダクタを設けることでインダクタンスを増加させた、インダクタンス増加型のEBG構造である。詳細には、図24(C)においては導体エレメント322及び342がマッシュルームのヘッド部分に相当し、対向する第1のプレーン331及び351との間でキャパシタンスを形成する。そして、接続部材323及び343はマッシュルームの軸部分に相当し、第2のプレーン311及び351に設けられたインダクタと共にインダクタンスを形成している。
インダクタンス増加型EBG構造は、平行平板を上記キャパシタンスと上記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント322及び342を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくする、又は上記インダクタの長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント322及び342を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図24(D)は、接続部材323及び343が貫通ビアである例である。
図24(D)では、第2のプレーン311が形成されるA層310(第2の層)、導体エレメント322が形成されるB層320、第1のプレーン331が形成されるC層330(第1の層)、導体エレメント342が形成されるD層340、第2のプレーン351が形成されるE層350(第2の層)がこの順に積層されている。そして、貫通ビア(接続部材323及び343)は、第1のプレーン331に設けられた開口を第1のプレーン331とは非接触な状態で通過するとともに、第2のプレーン311及び351と電気的に接続されている。すなわち、貫通ビア(接続部材323及び343)は、第1のプレーン331とは絶縁されている。
図24(D)の構造は、マッシュルーム型EBG構造を基本として、第2のプレーン311及び351にインダクタを設けることでインダクタンスを増加させた、インダクタンス増加型のEBG構造の変形例である。詳細には、図24(D)においては導体エレメント322及び342がマッシュルームのヘッド部分に相当し、それぞれ対向する第1のプレーン331との間でキャパシタンスを形成する。そして、接続部材323及び343はマッシュルームの軸部分に相当し、第2のプレーン311及び351に設けられたインダクタと共にインダクタンスを形成している。
インダクタンス増加型EBG構造は、平行平板を上記キャパシタンスと上記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント322及び342を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくする、又は上記インダクタの長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント322及び342を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。なお、図24ではインダクタの形状が螺旋状の場合を図示しているが、その形状はこれに限らなくてもよい。例えば、直線状であってもよいし、ミアンダ状であってもよい。
続いて説明する図25乃至27は、導体エレメント322及び342が、第1のプレーン331を有するC層330(第1の層)、又は、第2のプレーン311を有するA層310(第2の層)及び第2のプレーン351を有するE層350(第2の層)に配列される例である。すなわち、導体エレメント322及び342と、第1のプレーン331、又は、第2のプレーン311及び351とが同一の層に形成される例である。かかる例の場合、配線基板300は上述した例より薄くすることができる。なお、図25〜図27のいずれも、接続部材323及び343を必要としない構成である。また、図25乃至27において、第1のプレーン331より上層と下層とで対照の構成として図示するが、必ずしも対照である必要はない。
図25(A)は、第2のプレーン311又は351の中に形成された導体エレメント322又は342の一例の上面図である。第2のプレーン311及び351は開口を有している。そして、導体エレメント322及び342は、当該開口の中に形成される島状の導体(図25(A)中、第2のプレーン311又は351の中心に位置する四角形の導体)と、当該島状の導体と第2のプレーン311又は351とを接続するインダクタと、から構成される。なお、図25(A)において、当該インダクタは、当該島状の導体を螺旋状に囲うように図示しているが、その形状はこれに限らなくてもよい。例えば、当該インダクタは、直線状であってもよいし、ミアンダ状であってもよい。また、開口の中に形成される島状の導体(図25(A)中、第2のプレーン311又は351の中心に位置する四角形の導体)の形状、大きさ等は特段制限されず、あらゆる態様とすることができる。
図25(B)は、図25(A)で図示した導体エレメント322又は342と、第2のプレーン311又は351とを含む配線基板300の要部を抽出した断面図である。図25(B)では、第2のプレーン311及び351の中に形成された導体エレメント322及び342が、第1のプレーン331と対向している。なお、図25(B)の構成における第1のプレーン331と第2のプレーン311及び351とを逆にし、第1のプレーン331の中に形成された導体エレメント322及び342が、第2のプレーン311及び351と対向した構成とすることもできる。
上述した図25の構造は、マッシュルーム型EBG構造の変形例であり、マッシュルームのヘッド部分と軸部分が、第1のプレーン331又は第2のプレーン311及び351の開口に設けられることによって、EBG構造を構成するために必要な層数を削減し、接続部材323及び343を不要としている。詳細には、図25(B)は第2のプレーン311及び351の中に形成された導体エレメント322及び342を構成する島状の導体(図25(A)中、第2のプレーン311及び351の中心に位置する四角形の導体)がマッシュルームのヘッド部分に相当し、対向する第1のプレーン331との間でキャパシタンスを形成する。また、導体エレメント322及び342を構成するインダクタがマッシュルームの軸部分に相当し、インダクタンスを形成している。一方、図25(B)の構成における第1のプレーン331と第2のプレーン311及び351とを逆にし、第1のプレーン331の中に形成された導体エレメント322及び342が、第2のプレーン311及び351と対向した構成とした場合には、第1のプレーン331の中に形成された導体エレメント322及び342を構成する島状の導体がマッシュルームのヘッド部分に相当し、対向する第2のプレーン311及び351との間でキャパシタンスを形成する。また、導体エレメント322及び342を構成するインダクタがマッシュルームの軸部分に相当し、インダクタンスを形成している。
図25の構造は、マッシュルーム型EBG構造と同様に、平行平板を上記キャパシタンスと上記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、上記島状の導体(図25(A)中、第2のプレーン311及び351の中心に位置する四角形の導体)が配置された層を、キャパシタンスを形成する対向するプレーンに接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、上記島状の導体が配置された層を対向する電源プレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図26(A)は、第2のプレーン311又は351の中に形成された導体エレメント322又は342の一例の上面図である。第2のプレーン311及び351は開口を有している。そして、導体エレメント322及び342は、一端は当該開口の淵において第2のプレーン311又は351と電気的に接続し、他端は第2のプレーン311又は351と電気的に非接続であるオープン端である伝送線路である。なお、図26(A)において、当該伝送線路の形状は螺旋状として図示しているが、その形状はこれに限らなくてもよい。例えば、当該伝送線路は、直線状であってもよいし、ミアンダ状であってもよい。
図26(B)は、図26(A)で図示した導体エレメント322及び342と、第2のプレーン311及び351とを含む配線基板300の要部を抽出した断面図である。図26(B)では、第2のプレーン311及び351の中に形成された導体エレメント322及び342が、第1のプレーン331と対向している。なお、図26(B)の構成における第1のプレーン331と、第2のプレーン311及び351とを逆にし、第1のプレーン331の中に形成された導体エレメント322及び342が、第2のプレーン311及び351と対向した構成とすることもできる。
上述した図26の構造は、オープンスタブ型のEBG構造の変形例であり、オープンスタブとして機能する伝送線路が第1のプレーン331又は第2のプレーン311及び351の一方の開口に設けられることによってEBG構造を構成するために必要な層数を削減し、接続部材323及び343を不要としている。詳細には、図26(B)は第2のプレーン311及び351の中に形成された導体エレメント322及び342が、対向する第1のプレーン331と電気的に結合することで第1のプレーン331をリターンパスとするマイクロストリップ線路を形成している。上記マイクロストリップ線路の一端はオープン端となっており、オープンスタブとして機能するように構成されている。一方、図26(B)の構成における第1のプレーン331と第2のプレーン311及び351とを逆にし、第1のプレーン331の中に形成された導体エレメント322及び342が、第2のプレーン311及び351と対向した構成とした場合には、第1のプレーン331の中に形成された導体エレメント322及び342が、対向する第2のプレーン311及び351と電気的に結合することで第2のプレーン311及び351をリターンパスとするマイクロストリップ線路を形成する。そして、上記マイクロストリップ線路の一端はオープン端となっており、オープンスタブとして機能するように構成されている。
オープンスタブ型EBG構造は、平行平板を、上記オープンスタブと、上記インダクタンスからなる、直列共振回路でシャントした等価回路で表現することができ、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント322及び342を含んで形成されるオープンスタブのスタブ長を長くすることでバンドギャップ帯域を低周波化することができる。また、マイクロストリップ線路を形成する導体エレメント322及び342と対向する電源プレーンは近接していることが好ましい。なぜならば、導体エレメントと電源プレーンの距離が近いほど、上記マイクロストリップ線路の特性インピーダンスが低くなり、バンドギャップ帯域を広帯域化することができるためである。ただし、導体エレメント322及び342を対向する電源プレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図27(A)は、第2のプレーン311又は351の中に形成された導体エレメント322又は342の一例の上面図である。導体エレメント322及び342は、第2のプレーン311又は351に形成される複数の島状の導体であって、隣接している島状の導体同士が電気的に接続されている。
図27(B)は、図27(A)で図示した導体エレメント322及び342と、第2のプレーン311及び351とを含む配線基板300の要部を抽出した断面図である。
図27(B)では、第2のプレーン311及び351(図示せず)の中に形成された導体エレメント322及び342が、第1のプレーン331と対向している。なお、図27(B)の構成における第1のプレーン331と第2のプレーン311及び351(図示せず)とを逆にし、第1のプレーン331の中に形成された導体エレメント322及び342が、第2のプレーン311及び351と対向した構成とすることもできる。
上述の図27の構造は、隣接する島状の導体間(導体エレメント322間及び342間)が電気的に結合することによりキャパシタンスを形成し、それら島状の導体(導体エレメント322及び342)を電気的に接続している接続部がインダクタンスを形成することでEBG構造として機能する。図27に示すEBG構造は、上記キャパシタンスと上記インダクタンスからなる並列共振回路の共振周波数がバンドギャップ帯域の中心周波数を与える。したがって、上記島状の導体(導体エレメント322及び342)間の間隔を小さくして、キャパシタンスを大きくする、又は上記接続部の長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。
図28(A)は、導体エレメント322の一例の上面図である。ここで図示する導体エレメント322は平面方向に形成される螺旋状の伝送線路であって、第1のプレーン331と電気的に結合することで第1のプレーン331をリターンパスとするマイクロストリップ線路を形成している。また、導体エレメント322の一端は接続部材323と電気的に接続され、他端はオープン端となっている。
図28(B)は、図28(A)で図示した導体エレメント322を含む配線基板300の要部を抽出した断面図であって、図28(A)中、B−Bの断面線における断面図である。
図28(B)では、接続部材323が貫通ビアとして形成されている。貫通ビア(接続部材323)は、導体エレメント322、及び、第2のプレーン311及び351と電気的に接続されるとともに、第1のプレーン331に設けられた開口を第1のプレーン331とは非接触な状態で通過している。すなわち、第1のプレーン331と、接続部材323とは絶縁されている。
図28(A)及び(B)に示す構成において、導体エレメント322と、第1のプレーン331と、第2のプレーン311及び351とは、オープンスタブ型EBG構造を構成し、第1のプレーン331を伝播するノイズを抑制するとともに、第2のプレーン311及び351を伝播するノイズを抑制する。かかる場合、図22(G)に示す構成における導体エレメント342をなくすことができるため、D層340における配線の引き回し自由度が向上する。また、D層340に配線を形成する必要がない場合はD層340を削減することが可能になるため配線基板300を薄くすることができる。なお、図28(B)では導体エレメントをB層320に配置した場合を例に示したが、B層320ではなく、D層340に配置するような構成も当然考えることができる。この場合も全く同様の作用効果を実現することができる。
図28(A)及び(B)に示す構造においても、他のオープンスタブ型EBG構造と全く同様に、導体エレメント322を含んで形成されるオープンスタブのスタブ長を長くすることでバンドギャップ帯域を低周波化することができる。また、マイクロストリップ線路を形成する導体エレメント322と対向するプレーンは近接していることが好ましい。なぜならば、導体エレメント322と対向プレーンの距離が近いほど、上記マイクロストリップ線路の特性インピーダンスが低くなり、バンドギャップ帯域を広帯域化することができるためである。ただし、導体エレメント322を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。なお、図28では伝送線路の形状が螺旋状の場合を図示しているが、その形状はこれに限らなくてもよい。例えば、直線状であってもよいし、ミアンダ状であってもよい。
図28(C)は、導体エレメント322の一例の上面図である。ここで図示する導体エレメント322は四角形であって、接続部材323と電気的に接続されている。
図28(D)は、図28(C)で図示した導体エレメント322を含む配線基板300の要部を抽出した断面図であって、図28(C)中、D−Dの断面線における断面図である。
図28(D)では、接続部材323が貫通ビアとして形成されている。貫通ビア(接続部材323)は、導体エレメント322、及び、第2のプレーン311及び351と電気的に接続されるとともに、第1のプレーン331に設けられた開口を第1のプレーン331とは非接触な状態で通過している。すなわち、第1のプレーン331と、接続部材323とは絶縁されている。
図28(C)及び(D)に示す構造において、導体エレメント322と、第1のプレーン331と、第2のプレーン311及び351とは、マッシュルーム型EBG構造を構成し、第1のプレーン331を伝播するノイズを抑制するとともに、第2のプレーン311及び351を伝播するノイズを抑制する。かかる場合、図21(G)に示す構成における導体エレメント342をなくすことができるため、D層340における配線の引き回し自由度が向上する。また、D層340に配線を形成する必要がない場合はD層340を削減することが可能になるため配線基板300を薄くすることができる。なお、図28(D)では導体エレメントをB層320に配置した場合を例に示したが、B層320ではなく、D層340に配置するような構成も当然考えることができる。この場合も全く同様の作用効果を実現することができる。
ここで、第3の実施形態の効果について説明する。本実施形態では、島状分離された第1のプレーン331の上位層に第2のプレーン311が存在するとともに、下位層にも第2のプレーン351が存在し、電源プレーンもしくはグラウンドプレーンになっている構成である。そして、上述の構成によって、配線基板300は、第1の実施形態の配線基板100と同様の作用効果を実現している。
また、配線基板300の所定位置に電子素子361を搭載した電子装置においても、同様の作用効果を実現することができる。本実施形態の配線基板300の所定位置に電子素子361を搭載する手段は、従来技術に準じて実現することができる。
〔第4の実施形態〕
図29(A)及び(B)は、第4の実施形態の配線基板400の上面図と断面図の一例である。より詳細には、図29(A)は配線基板400の上面図であり、図29(B)は図29(A)で示す一点鎖線における配線基板400の断面図である。
図29(A)及び(B)に示す配線基板400は、互いに対向するA層410、B層420、及びC層430を少なくとも備える多層基板である。A層410は、第2のプレーン411を有する。B層420は、導体エレメント422を有する。C層430は、第1のプレーン431を有する。そして、導体エレメント422と第1のプレーン431とは、接続部材423を介して電気的に接続している。なお、配線基板400は、上述の3つの層以外の層を備えても構わない。例えば、各層の間には、絶縁層が位置してもよい。その他、各層の間には、絶縁層に信号線のみが埋め込まれた信号線層が位置してもよい。
また、配線基板400は、本発明の構成に矛盾しない範囲で、図示しない孔やビア等を他に備えてもよい。さらに、上述のA層410、B層420、及びC層430の中のいずれか1つ以上の層において、本発明の構成に矛盾しない範囲で、信号線が配列されてもよい。
なお、図29(A)及び(B)において、電子素子441は破線で示される。これは、電子素子441が未実装であることを意味している。すなわち、配線基板400の表面には、電子素子441を実装する予定領域が定められている。そして、配線基板400は、電子素子441と、C層430に位置する第1のプレーン431とを電気的に接続する接続部材442を備える。さらに、配線基板400は、電子素子441と第2のプレーン411を接続する接続部材443を備える。
配線基板400は、これ以外にも電子素子441とプレーンもしくは線路と接続する接続部材を備えてもよい。例えば、信号線などと電気的に接続するような接続部材などである。ここで、電子素子441はLSI等の素子を想定している。配線基板400に実装される電子素子441の数は単一であっても、複数であってもよい。
図30は、図29(A)及び(B)に示す配線基板400のC層430の平面図である。C層430(第1の層)には、導電材料からなる第1のプレーン431、432及び433(第1導体)が間隙434を隔てて配される。この内、第1のプレーン431は島状分離している。間隙434は絶縁体が充填されており、第1のプレーン431、432及び433は互いに絶縁されている。
第1のプレーン431は接続部材442及び接続部材423と電気的に接続される接続点を有する。第1のプレーン431、432及び433は、電源プレーン、又は、グラウンドプレーンである。なお、第1のプレーン431、432及び433の形状、大きさ等は特段制限されず、従来技術に準じてあらゆる構成とすることができる。
図31は、図29(A)及び(B)に示す配線基板400のB層420の平面図である。B層420は、C層430とA層410との間に位置する。このようなB層420には、少なくとも1つ以上の導体エレメント422(第2導体)が、島状分離している第1のプレーン431の端部及び、第1のプレーン431の端部に対向する第1のプレーン432、433の端部、それぞれに対向する位置から、抑制したいノイズの周波数における波長の4分の1未満の領域である導体エレメント配置領域421(第1の領域:図中斜線で示す領域)に配置される。なお、導体エレメント配置領域421は、上記条件を満たす領域であって、第1のプレーン431、432及び433と対向する領域であってもよい。「抑制したいノイズ」とは、例えば、電子素子441から接続部材442を介して第1のプレーン431に伝播するノイズである。
ここで、導体エレメント422は島状の導体である。導体エレメント422の平面形状は特段制限されず、図示する四角形の他、三角形、五角形、その他の多角形であってもよいし、円形、楕円形等の形状であってもよい。また、導体エレメント422の数は特段制限されず、複数設けられてもよい。なお、複数設ける場合には、導体エレメント422は繰り返し、例えば所定間隔おきに周期的に配列されてもよい。B層420における導体エレメント422が配列されていない領域は絶縁体となっており、接続部材442と絶縁されている。
導体エレメント422は、接続部材423を介して、第1のプレーン431、432又は433と電気的に接続している。接続部材423は、配線基板400を平面視した状態で、第1のプレーン431、432及び433各々の端部に対向する位置から、抑制したいノイズの周波数における波長の4分の1未満の領域、例えば、当該条件を満たす領域であって、第1のプレーン431と対向する領域に配置される。図29(B)において、接続部材423は、領域A内に配置されている。
なお、ここでは接続部材423は、第1のプレーン431、432又は433と電気的に接続している形態を説明するが、接続部材423は、第1のプレーン431、432又は433と導体エレメント422とを電気的に接続せず、第2のプレーン411と導体エレメント422とを電気的に接続する形態も存在する。また、接続部材423を設けない形態も存在する。このような形態については後述する。
図32は、図29(A)及び(B)に示す配線基板400のA層410の平面図である。第2のプレーン411(第3導体)は、シート状の導体であって、C層430より上位層であるA層410(第2の層)に位置し、導体エレメント配置領域421に対向する領域に延在している。すなわち、第2のプレーン411と導体エレメント422は、絶縁体の層を介して対向している。
第2のプレーン411は、電源プレーン、又は、グラウンドプレーンである。すなわち、第1のプレーン431、432及び433が電源プレーンの場合、第2のプレーン411はグラウンドプレーンであり、第1のプレーン431、432及び433がグラウンドプレーンの場合、第2のプレーン411は電源プレーンである。
接続部材442は、第2のプレーン411に設けられた開口を通過し、電子素子441と第1のプレーン431とを電気的に接続している。すなわち、接続部材442は、第2のプレーン411とは絶縁されている。
なお、A層410において第2のプレーン411が形成されていない領域は、絶縁体であってもよいし、導体であってもよいし、それらが混合していてもよい。
ここで、本実施形態の配線基板400の場合、電子素子441から接続部材442を介して第1のプレーン431に伝播するノイズが、第1のプレーン431に面するスリットがパッチアンテナと同種の働きをすることによって、空間に漏洩するという問題が発生し得る。
本実施形態の配線基板400は、上記問題を解決可能に構成している。
すなわち、本実施形態の配線基板400は、上記のように構成することによって、導体エレメント422と、第1のプレーン431、432又は433と、第2のプレーン411と、第1のプレーン431、432又は433と電気的に接続する接続部材423とにより、EBG構造の単位セルを構成している。当該単位セルが少なくとも1つは存在するEBG構造によって、上記スリットがスロットアンテナと同種の働きをして伝播されるノイズを抑制することができる。なお、上記のEBG構造の各々は、電子素子441によって発生するノイズの周波数をバンドギャップ帯域に含むことが望ましい。また、本実施形態の配線基板400によって構成されるEBG構造の単位セルは、接続部材423を含む構造であるが、必ずしもこれに限らない。すなわち、配線基板400は、第1のプレーン431、432及び433と第2のプレーン411との中間層に必ずしも接続部材を形成しなくてもよい。配線基板400に適用可能な種々のEBG構造の単位セルについては、第1の実施形態であげた構造と同じである。
ここで、第4の実施形態の効果について説明する。電子素子441から接続部材442を介して島状分離された第1のプレーン431に伝播されるノイズが、第1のプレーン431と第2のプレーン411で挟まれた領域で共振する。この時、第1のプレーン431の端部において電圧の腹になることにより、対向する第1のプレーン432又は433の端部とのスリットで電界が発生し、上記スリットがスロットアンテナと同種の働きをすることで空間にノイズを漏洩させる。そこで、本実施形態では、上記導体エレメント配置領域421に、それぞれのプレーンで少なくとも1つ以上の単位セルからなるEBG構造を配置している。これにより、電子素子441から接続部材442を介して島状分離された第1のプレーン431に伝播されたノイズが、抑制したいノイズの周波数においてEBG構造が直列共振を起こすことで、EBG構造を配置した場所で第1のプレーン431と432もしくは433と、第2のプレーン411とが短絡するので、電圧の節となる。電圧の節となったEBG構造を配置した場所は導体エレメント配置領域421にある。すなわち、第1のプレーン431と432もしくは433の端部より波長の4分の1未満の場所に存在する。このため、第1のプレーン431と432もしくは433の端部が電圧の腹にはならないので、ノイズが空間に漏洩するのを抑制する。
また、本実施形態で構成されるEBG構造のバンドギャップ帯域に、電子素子441から発生するノイズの周波数を含めることによって、より高いノイズ抑制効果を得ることができる。
なお、配線基板400の所定位置に電子素子441を搭載した電子装置においても、同様の作用効果を実現することができる。本実施形態の配線基板400の所定位置に電子素子441を搭載する手段は、従来技術に準じて実現することができる。
〔第5の実施形態〕
図33(A)及び(B)は、第5の実施形態の配線基板500の上面図と断面図の一例である。より詳細には、図33(A)は配線基板500の上面図であり、図33(B)は図33(A)で示す一点鎖線における配線基板500の断面図である。
図33(A)及び(B)に示す配線基板500は、互いに対向するA層510、B層520、及びC層530を少なくとも備える多層基板である。A層510は、第2のプレーン511を有する。B層520は、導体エレメント522を有する。C層530は、第1のプレーン531を有する。そして、導体エレメント522と第2のプレーン511とは、接続部材543及び544である貫通ビアを介して電気的に接続されている。なお、配線基板500は、上述の3つの層以外の層を備えても構わない。例えば、各層の間には、絶縁層が位置してもよい。その他、各層の間には、絶縁層に信号線のみが埋め込まれた信号線層が位置してもよい。また、接続部材543及び544は、非貫通ビアであっても構わない。
また、配線基板500は、本発明の構成に矛盾しない範囲で、図示しない孔やビア等を他に備えてもよい。さらに、上述のA層510、B層520、及びC層530の中のいずれか1つ以上の層において、本発明の構成に矛盾しない範囲で、信号線が配列されてもよい。
なお、図33(A)及び(B)では、接続部材543及び544は、第2のプレーン511と導体エレメント522とを電気的に接続している形態を示しているが、接続部材543及び544は、第2のプレーン511と導体エレメント522とを電気的に接続せず、第1のプレーン531と導体エレメント522とを電気的に接続する形態も存在する。
なお、配線基板500は、導体エレメント配置領域521(第1の領域:図中斜線で示す領域)内に電子素子541と第2のプレーン511とを接続する接続部材543及び544を有しており、接続部材543及び544が導体エレメント522と第2のプレーン531とを接続する接続部材の役割を兼ねている以外は、第2の実施形態で説明した事例のうち、接続部材223で第2のプレーン211もしくは第1のプレーン231と、導体エレメント222が接続される事例、具体的には図5、図6、図7、図8等で説明した構成のいずれかを適用した配線基板200と同様である。従って、ここでは詳細な説明は割愛する。
本実施形態によれば、上記実施形態と同様の作用効果を実現することができる。
また、配線基板500の所定位置に電子素子541を搭載した電子装置においても、同様の作用効果を実現することができる。本実施形態の配線基板500の所定位置に電子素子541を搭載する手段は、従来技術に準じて実現することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、第3の実施形態では、配線基板の表面に電子素子が実装されていた。しかし、本発明の配線基板は、第2のプレーン(第3導体)と、第3のプレーン(第3導体)が形成される層(異なる第2の層同士)の中間層に、電子素子が実装されている実装領域を備えてもよい。ただし、この場合、配線基板は、ビルドアッププロセスで製造されるため、接続部材は非貫通のレーザビアであることが望ましい。
上記説明によれば、以下の発明の説明もなされている。
<第1の発明>
請求項1から4のいずれか1項に記載の配線基板において、
前記積層体は、前記第2の層を複数有し、
前記第2導体は、前記第2の層の少なくとも1つに配列される配線基板。
<第2の発明>
上記第1の発明に係る配線基板において、
前記第2導体は、前記第3導体が有する開口の中に形成される島状の導体であり、かつ、前記第2導体は、インダクタを介して前記第3導体と電気的に接続されている配線基板。
<第3の発明>
上記第1の発明に係る配線基板において、
前記第2導体は、前記第3導体が有する開口の中に位置し、一端は前記第3導体と電気的に接続され、他端は前記第3導体と非接続なオープン端である伝送線路であり、かつ、前記第1導体と対向し、
前記第1導体の前記第2導体と対向する領域は無孔である配線基板。
<第4の発明>
請求項1から9のいずれか1項に記載の配線基板、または、上記第1の発明から第3の発明のいずれか1つに係る配線基板において、
前記積層体は、前記電子素子と前記第3導体とを電気的に接続するために前記積層体に埋め込まれた第3接続部材をさらに有し、
前記第1接続部材及び前記第3接続部材の少なくとも一方は、前記配線基板を平面視した状態において、前記第1導体の端部から、前記電子素子から前記第1導体に伝播するノイズの周波数における波長の4分の1未満の領域に位置し、当該接続部材が前記第2導体と電気的に接続される配線基板。
なお、当然ながら、上述した実施の形態及び変形例は、その内容が相反しない範囲で組み合わせることができる。
この出願は、2010年8月30日に出願された日本特許出願特願2010−192247号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (10)

  1. 導電体及び絶縁体を含み、上方に電子素子を配置される積層体を有し、
    前記積層体は、
    島状分離された少なくとも1つの第1導体を有する第1の層と、
    前記電子素子と前記第1導体とを電気的に接続するために前記積層体に埋め込まれた第1接続部材と、
    前記第1導体の少なくとも一部領域と対向して設けられた第3導体を有する第2の層と、
    前記絶縁体の層を挟んで、前記第1導体及び前記第3導体の少なくとも一方に対向して設けられた第2導体と、を有し、
    前記積層体を平面視した状態において、
    前記第2導体は、前記第1導体の端部から、前記電子素子から前記第1導体に伝播するノイズの周波数における波長の4分の1未満の領域に位置する配線基板。
  2. 請求項1に記載の配線基板であって、
    前記第1導体と前記第2導体と前記第3導体とは、電磁バンドギャップ構造の少なくとも一部を構成し、かつ、
    前記電磁バンドギャップ構造は、前記電子素子が発生するノイズの周波数をバンドギャップ帯域に含む配線基板。
  3. 請求項1又は2に記載の配線基板において、
    前記第1の層には、前記第1導体が複数存在し、
    前記電子素子と、前記複数の第1導体の中の少なくとも2つの前記第1導体各々とを電気的に接続するために前記第1接続部材が複数存在し、
    前記第2導体は、前記第1接続部材と電気的に接続されている少なくとも2つの前記第1導体各々の端部から、前記電子素子から前記第1導体に伝播するノイズの周波数における波長の4分の1未満の領域各々に位置する配線基板。
  4. 請求項1から3のいずれか1項に記載の配線基板において、
    前記第1の層には、前記第1導体が複数存在し、
    前記複数の第1導体の中には、前記第1接続部材と電気的に接続される第1導体である接続第1導体と、前記第1接続部材と電気的に接続されていない非接続第1導体と、が存在し、
    前記第2導体は、前記接続第1導体の端部から、前記電子素子から前記接続第1導体に伝播するノイズの周波数における波長の4分の1未満の領域に位置するとともに、前記接続第1導体の端部に対向する前記非接続第1導体の端部から、前記電子素子から前記接続第1導体に伝播するノイズの周波数における波長の4分の1未満の領域に位置する配線基板。
  5. 請求項1から4のいずれか1項に記載の配線基板において、さらに、
    前記積層体に埋め込まれ、前記第2導体と、前記第1導体又は前記第3導体とを電気的に接続する第2接続部材を有する配線基板。
  6. 請求項5に記載の配線基板において、
    前記積層体は、前記第1の層及び前記第2の層のいずれか一方を複数有し、
    前記第2導体は、前記第1の層と前記第2の層とに挟まれる少なくとも1つの中間層に位置する配線基板。
  7. 請求項5または6に記載の配線基板において、
    前記積層体は、前記第2導体、前記第1の層、及び、前記第2の層を、上又は下からこの順に有し、
    前記第2接続部材は、前記第3導体と電気的に接続されるとともに、前記第1導体に設けられた開口を前記第1導体と非接触な状態で通過し、
    前記第2導体は、前記第1導体に対向し、対向している前記第1導体に設けられた前記開口を通過している前記第2接続部材と電気的に接続され、
    前記第2導体が形成された層の数が、前記第1の層の数と等しい配線基板。
  8. 請求項7に記載の配線基板において、
    前記第3導体は、前記第2導体と対向する領域が無孔である配線基板。
  9. 請求5または6に記載の配線基板において、
    前記積層体は、前記第2導体、前記第2の層、及び、前記第1の層を、上又は下からこの順に有し、
    前記第2接続部材は、前記第1導体と電気的に接続されるとともに、前記第3導体に設けられた開口を前記第3導体と非接触な状態で通過し、
    前記第2導体は、前記第3導体に対向し、対向している前記第3導体に設けられた前記開口を通過している前記第2接続部材と電気的に接続されている配線基板。
  10. 請求項1から9のいずれか1項に記載の配線基板と、
    前記配線基板の前記積層体の上に配置され、前記第1接続部材を介して前記第1導体と電気的に接続される電子素子と、
    を有する電子装置。
JP2012531656A 2010-08-30 2011-05-25 配線基板及び電子装置 Active JP5660137B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012531656A JP5660137B2 (ja) 2010-08-30 2011-05-25 配線基板及び電子装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010192247 2010-08-30
JP2010192247 2010-08-30
JP2012531656A JP5660137B2 (ja) 2010-08-30 2011-05-25 配線基板及び電子装置
PCT/JP2011/002924 WO2012029213A1 (ja) 2010-08-30 2011-05-25 配線基板及び電子装置

Publications (2)

Publication Number Publication Date
JPWO2012029213A1 JPWO2012029213A1 (ja) 2013-10-28
JP5660137B2 true JP5660137B2 (ja) 2015-01-28

Family

ID=45772340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012531656A Active JP5660137B2 (ja) 2010-08-30 2011-05-25 配線基板及び電子装置

Country Status (4)

Country Link
US (2) US8975978B2 (ja)
JP (1) JP5660137B2 (ja)
CN (1) CN103222346B (ja)
WO (1) WO2012029213A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
JP5949503B2 (ja) * 2012-11-29 2016-07-06 株式会社村田製作所 高周波モジュール
JP6146801B2 (ja) * 2013-03-08 2017-06-14 日本電気株式会社 配線基板、及び電子装置
WO2015122203A1 (ja) * 2014-02-12 2015-08-20 株式会社村田製作所 プリント基板
US9343398B2 (en) * 2014-09-26 2016-05-17 Invensas Corporation BGA ballout partition techniques for simplified layout in motherboard with multiple power supply rail
US20170236790A1 (en) * 2016-02-12 2017-08-17 Semtech Corporation Semiconductor Device on Leadframe with Integrated Passive Component
KR102528687B1 (ko) * 2016-09-06 2023-05-08 한국전자통신연구원 전자기 밴드갭 구조물 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005002295A2 (en) * 2003-06-09 2005-01-06 Etenna Corporation Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuits boards
WO2005091941A2 (en) * 2004-03-08 2005-10-06 Wemtec, Inc. Systems and methods for blocking microwave propagation in parallel plate structures
WO2009082003A1 (ja) * 2007-12-26 2009-07-02 Nec Corporation 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
WO2009131140A1 (ja) * 2008-04-22 2009-10-29 日本電気株式会社 電磁バンドギャップ構造及びその製造方法、フィルタ素子、フィルタ素子内蔵プリント基板
JP2010199550A (ja) * 2009-02-24 2010-09-09 Samsung Electro-Mechanics Co Ltd 電磁気バンドギャップ構造を用いたemiノイズ低減基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209714A (ja) * 1996-11-19 1998-08-07 Sharp Corp 電圧制御通過帯域可変フィルタおよびそれを用いる高周波回路モジュール
JP2000307452A (ja) * 1999-02-16 2000-11-02 Murata Mfg Co Ltd 高周波複合部品及びそれを用いた携帯無線機
JP3697382B2 (ja) 2000-06-29 2005-09-21 株式会社東芝 多層配線基板
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
JP4755209B2 (ja) * 2007-02-01 2011-08-24 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電磁気バンドギャップ構造物及び印刷回路基板
JP4678381B2 (ja) 2007-03-15 2011-04-27 日本電気株式会社 電源供給装置
US8890761B2 (en) * 2008-08-01 2014-11-18 Nec Corporation Structure, printed circuit board, antenna, transmission line to waveguide converter, array antenna, and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005002295A2 (en) * 2003-06-09 2005-01-06 Etenna Corporation Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuits boards
WO2005091941A2 (en) * 2004-03-08 2005-10-06 Wemtec, Inc. Systems and methods for blocking microwave propagation in parallel plate structures
WO2009082003A1 (ja) * 2007-12-26 2009-07-02 Nec Corporation 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
WO2009131140A1 (ja) * 2008-04-22 2009-10-29 日本電気株式会社 電磁バンドギャップ構造及びその製造方法、フィルタ素子、フィルタ素子内蔵プリント基板
JP2010199550A (ja) * 2009-02-24 2010-09-09 Samsung Electro-Mechanics Co Ltd 電磁気バンドギャップ構造を用いたemiノイズ低減基板

Also Published As

Publication number Publication date
JPWO2012029213A1 (ja) 2013-10-28
US20130143445A1 (en) 2013-06-06
US9351393B2 (en) 2016-05-24
US20150173175A1 (en) 2015-06-18
WO2012029213A1 (ja) 2012-03-08
US8975978B2 (en) 2015-03-10
CN103222346B (zh) 2016-03-23
CN103222346A (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
JP5660137B2 (ja) 配線基板及び電子装置
JP5733303B2 (ja) 配線基板及び電子装置
JP5931851B2 (ja) ノイズ抑制構造を有する回路基板
US8076588B2 (en) Multilayer wiring board
JP6168943B2 (ja) Ebg構造体、半導体デバイスおよび回路基板
JP5725032B2 (ja) 構造体及び配線基板
JP5660123B2 (ja) 構造体、配線基板および配線基板の製造方法
JP5725031B2 (ja) 構造体及び配線基板
JP5699937B2 (ja) ノイズ抑制テープ
JP6146801B2 (ja) 配線基板、及び電子装置
CN112885811A (zh) 多层基板的垂直互连结构
JP5556162B2 (ja) 電子装置及びノイズ抑制方法
JP2011165824A (ja) 半導体装置
JP5225188B2 (ja) 方向性結合器
WO2013018257A1 (ja) 配線基板
JP5660124B2 (ja) 構造体および配線基板
JP4827799B2 (ja) 導波管/マイクロストリップ線路変換器
JP2012190923A (ja) 部品内蔵基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141117

R150 Certificate of patent or registration of utility model

Ref document number: 5660137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150