JP5660123B2 - 構造体、配線基板および配線基板の製造方法 - Google Patents

構造体、配線基板および配線基板の製造方法 Download PDF

Info

Publication number
JP5660123B2
JP5660123B2 JP2012504298A JP2012504298A JP5660123B2 JP 5660123 B2 JP5660123 B2 JP 5660123B2 JP 2012504298 A JP2012504298 A JP 2012504298A JP 2012504298 A JP2012504298 A JP 2012504298A JP 5660123 B2 JP5660123 B2 JP 5660123B2
Authority
JP
Japan
Prior art keywords
conductor
conductors
opening
layer
conductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012504298A
Other languages
English (en)
Other versions
JPWO2011111311A1 (ja
Inventor
博 鳥屋尾
博 鳥屋尾
小林　直樹
小林　　直樹
徳昭 安道
徳昭 安道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012504298A priority Critical patent/JP5660123B2/ja
Publication of JPWO2011111311A1 publication Critical patent/JPWO2011111311A1/ja
Application granted granted Critical
Publication of JP5660123B2 publication Critical patent/JP5660123B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Description

本発明は、構造体、配線基板および配線基板の製造方法に関する。
近年、特定の構造を有する導体パターンを周期的に配置すること（以下、メタマテリアルと記載）で電磁波の伝播特性を制御できることが明らかになっている。特に、特定の周波数帯域における電磁波伝播を抑制するように構成されるメタマテリアルを、電磁バンドギャップ構造（以下、ＥＢＧ構造と記載）と呼んでいる。このＥＢＧ構造は、配線基板中を伝播するノイズ対策等に用いられる。
この種の技術として、例えば特許文献１（米国特許第６２６２４９５号明細書）に記載の技術がある。特許文献１のＦＩＧ．２には、シート状の導体プレーンの上方に島状の導体エレメントを複数配置し、この島状の導体エレメントそれぞれをビアで導体プレーンに接続した構造、いわゆるマッシュルーム型のＥＢＧ構造が示されている。
また、この種の技術として、例えば特許文献２（特開２００９−２１５９４号公報）に記載の技術がある。特許文献２の技術は、上述の特許文献１で説明したマッシュルーム型のＥＢＧ構造の変形例であり、マッシュルームの軸に相当するビアを貫通ビアとすることを特徴とする。この特徴によって、マッシュルーム型のＥＢＧ構造を備える配線基板（印刷回路基板）の製造工程を短縮することができる。
米国特許第６２６２４９５号明細書 特開２００９−２１５９４号公報
通常、配線基板は多層で形成され、貫通ビアが多数設けられている。そのため配線基板内の導体層には貫通ビアが通過するためのクリアランスホールが多数形成されている。上述の特許文献１、２に開示されている構造では、導体エレメント（金属板）を介して対向する導体層（金属層）に挟まれる層にはＥＢＧ構造は構成されているが、他の層にはＥＢＧ構造が構成されない。従って、ＥＢＧ構造が形成されている導体層間のノイズ抑制可能だが、クリアランスホールを介してＥＢＧが設けられていない他の層に電磁波が漏洩してしまい、その結果ノイズ対策として問題があった。
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、少なくとも三つの導体層を備える多層の配線基板において、各々の導体層の間にＥＢＧ構造を貫通ビアにて構成する構造体、配線基板、または配線基板の製造方法を提供することにある。
本発明によれば、互いに対向している、少なくとも三つ以上の第１導体と、前記第１導体の各々を貫通する貫通ビアと、前記第１導体のうち少なくとも一つに、当該第１導体を貫通する前記貫通ビアの周囲を囲うように設けられ、当該第１導体と前記貫通ビアとを絶縁させる開口と、前記第１導体の位置する層とは異なる複数の層に夫々位置し、前記貫通ビアに接続されている複数の第２導体と、を備え、さらに、前記開口の面積は、いずれの前記第２導体の面積よりも小さいことを特徴とする構造体が提供される。
また、本発明によれば、互いに対向している、少なくとも三つ以上の第１導体と、前記第１導体の各々を貫通する貫通ビアと、前記第１導体のうち少なくとも一つに、当該第１導体を貫通する前記貫通ビアの周囲を囲うように設けられ、当該第１導体と前記貫通ビアとを絶縁させる開口と、前記第１導体の位置する層とは異なる複数の層に夫々位置し、前記貫通ビアに接続されている複数の第２導体と、を備え、さらに、前記開口の面積は、いずれの前記第２導体の面積よりも小さい構造体を備えることを特徴とする配線基板が提供される。
さらに、本発明によれば、（ａ）少なくとも三つ以上の第１導体を互いに対向させて配置し、さらに前記第１導体の位置する層とは異なる複数の層の夫々に複数の第２導体を配置し、前記第１導体の各々と前記第２導体の各々とが対向するように積層させるステップと、（ｂ）前記第１導体の各々と、前記第２導体の各々とを、貫通するスルーホールを設け、当該スルーホール内に、前記第１導体の少なくとも一つと絶縁し、かつ前記第２導体の各々と接続する貫通ビアを形成するステップと、を備え、さらに、（ｂ）のステップに伴って前記貫通ビアと絶縁される前記第１導体に形成され、当該貫通ビアを通過する開口の面積が、いずれの前記第２導体よりも小さいことを特徴とする配線基板の製造方法が提供される。
本発明によれば、少なくとも三つの導体層を備える多層の配線基板において、各々の導体層の間にＥＢＧ構造を貫通ビアにて構成する構造体、配線基板、または配線基板の製造方法が提供される。
本発明の実施の形態に係る構造体の一例の斜視図である。 導体エレメントが取り得る変形例を示す図である。 本発明の実施の形態に係る構造体の一例の斜視図である。 本発明の実施の形態に係る構造体の一例の斜視図である。 導体が取り得る変形例を示す図である。 本発明の実施の形態に係る構造体の一例の斜視図である。 本発明の実施の形態に係る構造体の一例の斜視図である。 本発明の実施の形態に係る構造体を組み合わせて構成される構造体の一例の斜視図である。 本発明の実施の形態に係る配線基板の上面図と断面図である。 配線基板が取りうる構造体の配列パターンを示す図である。 配線基板が取りうる構造体の配列パターンを示す図である。 配線基板が取りうる構造体の配列パターンを示す図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本発明の実施形態に係る構造体１０の一例の斜視図である。構造体１０は、Ａ層１１、Ｂ層１２、Ｃ層１３、Ｄ層１４およびＥ層１５を少なくとも有する配線基板１００に形成される導体性の各種構成要素によって構成される（図９参照）。
構造体１０は、互いに対向し、少なくとも三つ以上の導体１１１、１３１、１５１（第１導体）を備える。また、構造体１０は、導体１１１、１３１、１５１のそれぞれを貫通し、貫通した導体１１１、１３１、１５１のうち少なくとも一つと絶縁されている貫通ビア１０１を備える。そして、構造体１０は、貫通ビア１０１と絶縁されている導体１１１に開口１１２を設け、貫通ビア１０１と絶縁されている導体１５１に開口１５２を設ける。さらに、構造体１０は、導体１１１、１３１、１５１の位置する層とは異なる複数の層に夫々位置し、貫通ビア１０１に接続されている導体エレメント１２１、１４１（第２導体）を備える。なお、開口１１２と開口１５２とは、図示されているように、貫通ビア１０１が通過している。また、開口１１２の面積は、導体エレメント１２１や導体エレメント１４１の面積より小さく、開口１５２の面積は、導体エレメント１２１や導体エレメント１４１の面積より小さい。さらに、開口１１２と導体エレメント１２１とは他の導体を介さずに対向しており、開口１５２と導体エレメント１４１とは他の導体を介さずに対向している。そして、導体エレメント１２１の一部は開口１１２の周囲の導体（導体１１１の一部）と対向しており、導体エレメント１４１の一部は開口１５２の周囲の導体（導体１５１の一部）と対向している。
構造体１０は、上述のＡ層１１、Ｂ層１２、Ｃ層１３、Ｄ層１４およびＥ層１５以外の層を備えても構わない。例えば、各層の間には誘電体層が位置してもよい。また、構造体１０は、本発明の構成に矛盾しない範囲で、図示しない孔やビア、信号線等を他に備えてもよい。
開口１１２または開口１５２は必ずしも中空である必要はなく、その内部に誘電体が充填されていてもよい。すなわち、貫通ビア１０１は、開口１１２または開口１５２に充填されている誘電体を貫き、かつ導体１１１または導体１５１と非接触に形成されてもよい。
図１において、導体１１１、１３１、１５１と、導体エレメント１２１、１４１とは、いずれも導体性の平板として図示されている。また、図１において、導体１１１、１３１、１５１は導体エレメント１２１、１４１よりも大きなサイズの平板として図示されている。
構造体１０が配線基板１００に繰り返し配列されるとき、隣接する導体１１１同士は接続され、これは導体１３１、導体１５１においても同様である。また、隣接する導体エレメント１２１同士は、その間に間隙を有し、島状に配置され、これは導体エレメント１４１も同様である。上記の原則を崩さない範囲で、導体１１１、１３１、１５１と、導体エレメント１２１、１４１とのサイズは定められればよい。従って、本発明において、導体１１１、１３１、１５１は、導体エレメント１２１、１４１のサイズより小さくなることも有りうる。
なお、構造体１０において、導体１１１、１３１、１５１のうち貫通ビア１０１と接続される導体には、基準電位を与えてグラウンドとして機能させることが望ましい。また、貫通ビア１０１と絶縁する必要のある導体には、貫通ビア１０１を通過させる開口が設けられる。
貫通ビア１０１は、導体１１１、１３１、１５１のうち両端に位置する導体については完全に貫かなくてもよい。すなわち、貫通ビア１０１の一部が、両端に位置する導体１１１または導体１５１の内部に僅かにでも形成されていればよい。
また、貫通ビア１０１、導体１１１、導体エレメント１２１、導体１３１、導体エレメント１４１または導体１５１は、導電性の素材であればよく、各々が同一の素材であってもよいし、異なる素材であってもよい。
なお、導体１１１はＡ層１１、導体エレメント１２１はＢ層１２、導体１３１はＣ層１３、導体エレメント１４１はＤ層１４、導体１５１はＥ層１５に位置するものとする。また、Ａ層１１、Ｂ層１２、Ｃ層１３、Ｄ層１４およびＥ層１５の相対的な位置関係は変更可能であり、これによって、導体１１１、導体エレメント１２１、導体１３１、導体エレメント１４１、導体１５１における相互の位置関係も変更可能なものとする。
上述のような構成をとることによって、導体１１１と導体１３１とから構成される平行平板は、導体エレメント１２１と貫通ビア１０１とともに、電磁バンドギャップ構造の少なくとも一部を構成することができる。また、導体１３１と導体１５１とから構成される平行平板は、導体エレメント１４１と貫通ビア１０１とともに、電磁バンドギャップ構造の少なくとも一部を構成することができる。なお、導体１１１と導体エレメント１２１の間隔、導体エレメント１２１と導体１３１の間隔、導体１３１と導体エレメント１４１の間隔、導体エレメント１４１と導体１５１の間隔、貫通ビア１０１の太さ、および導体エレメント１２１、１４１の相互間隔などを調節することにより、電磁波伝播の抑制対象となる周波数帯域（バンドギャップ帯域）を所望の値に定めることができる。より詳細な説明は後述とする。
図１に示す構造体１０は、図の上から導体１１１、導体エレメント１２１、導体１３１、導体エレメント１４１、導体１５１の順番でそれぞれが配置されている。導体１３１は貫通ビア１０１と接続している。そして、導体１１１と導体１５１とは、導体１３１を介して互いに対向している。導体１１１は、貫通ビア１０１が通過している開口１１２を有し、かつ貫通ビア１０１と絶縁されている。また、導体１５１は、貫通ビア１０１が通過している開口１５２を有し、かつ貫通ビア１０１と絶縁されている。
また、導体１１１、１３１、１５１と、導体エレメント１２１、１４１とは、四角形の形状で図示されているが、これに限らず、多様な変形例を取り得る。
図２は、図１に示す構造体１０の導体エレメント１２１または導体エレメント１４１が取り得る変形例を示す図である。図２（Ａ）は、図１に示す構造体１０で用いられる導体エレメント１２１または導体エレメント１４１の上面図である。導体エレメント１２１、１４１は四角形の形状をしており、いわゆるマッシュルーム型の構造体１０を構成することができる。詳細には、貫通ビア１０１はマッシュルームの軸部分に相当し、インダクタンスを形成している。一方、導体エレメント１２１がマッシュルームのヘッド部分に相当し、それぞれ対向する導体１１１との間でキャパシタンスを形成する。また、導体エレメント１４１がマッシュルームのヘッド部分に相当し、それぞれ対向する導体１５１との間でキャパシタンスを形成する。
なお、マッシュルーム型の構造体１０を構成しうる導体エレメント１２１または導体エレメント１４１の形状は、四角形に限らず、三角形や六角形等の多角形、円形等であっても構わない。
マッシュルーム型ＥＢＧ構造は、平行平板を前記キャパシタンスと前記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント１２１を、キャパシタンスを形成するそれぞれの対向する導体１１１に接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント１２１を対向する導体１１１に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。また、導体エレメント１４１を、キャパシタンスを形成するそれぞれの対向する導体１５１に接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント１４１を対向する導体１５１に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図２（Ｂ）は、図１に示す構造体１０における導体エレメント１２１または導体エレメント１４１の一例の上面図である。ここで図示する導体エレメント１２１または導体エレメント１４１は平面方向に形成される螺旋状の伝送線路であって、一端は貫通ビア１０１に接続され、他端はオープン端となっている。ここで図示する導体エレメント１２１または導体エレメント１４１を用いることによって、構造体１０は、導体エレメント１２１または導体エレメント１４１を含んで形成されるマイクロストリップ線路がオープンスタブとして機能するオープンスタブ型のＥＢＧ構造を構成することができる。貫通ビア１０１はインダクタンスを形成している。一方、導体エレメント１２１が、それぞれ導体１１１と電気的に結合することで導体１１１をリターンパスとするマイクロストリップ線路を形成している。また、導体エレメント１４１が、それぞれ導体１５１と電気的に結合することで導体１５１をリターンパスとするマイクロストリップ線路を形成している。
オープンスタブ型ＥＢＧ構造は、平行平板を、前記オープンスタブと、前記インダクタンスからなる、直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント１２１または導体エレメント１４１を含んで形成されるオープンスタブのスタブ長を長くすることでバンドギャップ帯域を低周波化することができる。
なお、マイクロストリップ線路を形成する導体エレメント１２１と対向する導体１１１は近接していることが好ましい。また、マイクロストリップ線路を形成する導体エレメント１４１と対向する導体１５１は近接していることが好ましい。なぜならば、導体エレメントと対向プレーンの距離が近いほど、前記マイクロストリップ線路の特性インピーダンスが低くなり、バンドギャップ帯域を広帯域化することができるためである。ただし、導体エレメント１２１を対向する導体１１１に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。また、導体エレメント１４１を対向する導体１５１に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図２（Ｃ）は、図１に示す構造体１０における導体エレメント１２１または導体エレメント１４１の一例の上面図である。ここで図示する導体エレメント１２１または導体エレメント１４１は四角形の導体であって、開口を有している。その開口の中には、一端が当該開口の淵に接続され、他端は貫通ビア１０１に接続される螺旋状のインダクタが形成されている。ここで図示する導体エレメント１２１または導体エレメント１４１を用いることによって、構造体１０は、マッシュルーム型ＥＢＧ構造を基本として、マッシュルームのヘッド部分にインダクタを設けることでインダクタンスを増加させた、インダクタンス増加型のＥＢＧ構造を構成することができる。導体エレメント１２１がマッシュルームのヘッド部分に相当し、それぞれ対向する導体１１１との間でキャパシタンスを形成する。また、導体エレメント１４１がマッシュルームのヘッド部分に相当し、それぞれ対向する導体１５１との間でキャパシタンスを形成する。
インダクタンス増加型ＥＢＧ構造は、平行平板を前記キャパシタンスと前記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント１２１を、キャパシタンスを形成する導体１１１に接近させて、キャパシタンスを大きくする、または前記インダクタの長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント１２１を対向する導体１１１に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。また、導体エレメント１４１を、キャパシタンスを形成する導体１５１に接近させて、キャパシタンスを大きくする、または前記インダクタの長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント１４１を対向する導体１５１に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図３は、本実施形態に係る構造体１０の一例の斜視図である。図３に示す構造体１０において、導体１１１、１３１、１５１のうち、両端に位置する導体１１１または導体１５１は、貫通ビア１０１が通過している開口１１２または開口１５２を有し、かつ貫通ビア１０１と絶縁されている。また、その間に位置する導体１３１は、貫通ビア１０１と接続している。そして、導体エレメント１２１は、導体１１１より上側に位置し、導体エレメント１４１は、導体１５１より下側に位置している。
図３の構造は、マッシュルーム型ＥＢＧ構造を変形させた例である。詳細には、貫通ビア１０１はマッシュルームの軸部分に相当し、インダクタンスを形成している。一方、導体エレメント１２１または導体エレメント１４１がマッシュルームのヘッド部分に相当し、それぞれ対向する導体１１１または導体１５１との間でキャパシタンスを形成する。
図３の構造も、マッシュルーム型ＥＢＧ構造と同様に、平行平板を前記キャパシタンスと前記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント１２１または導体エレメント１４１を、キャパシタンスを形成する導体１１１または導体１５１に接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント１２１または導体エレメント１４１を対向する導体１１１または導体１５１に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図３に示す構造体１０における導体エレメント１２１または導体エレメント１４１は、図２（Ｂ）に示す形状を取り得る。このとき、構造体１０は、上述したオープンスタブ型ＥＢＧ構造の特性を同様に有する。また、図３に示す構造体１０における導体エレメント１２１または導体エレメント１４１は、図２（Ｃ）に示す形状を取り得る。このとき構造体１０は、上述したインダクタンス増加型ＥＢＧ構造の特性を同様に有する。
図４は、本実施形態に係る構造体１０の一例の斜視図である。図４に示す構造体１０において、図の上から導体１１１、導体エレメント１２１、導体１３１、導体エレメント１４１、導体１５１の順番でそれぞれが配置されている。導体１１１、１３１、１５１のうち、両端に位置する導体１１１、１５１と、貫通ビア１０１とが接続している。そして、その間に位置する導体１３１は、貫通ビア１０１が通過している開口１３２を有し、かつ貫通ビア１０１と絶縁されている。そして、導体エレメント１２１は導体１１１と導体１３１との間に位置し、導体エレメント１４１は導体１３１と導体１５１との間に位置している。
上述した図４の構造は、マッシュルーム型ＥＢＧ構造を変形させた例である。詳細には、貫通ビア１０１はマッシュルームの軸部分に相当し、インダクタンスを形成している。一方、導体エレメント１２１または導体エレメント１４１がマッシュルームのヘッド部分に相当し、それぞれ対向する導体１３１との間でキャパシタンスを形成する。
図４の構造も、マッシュルーム型ＥＢＧ構造と同様に、平行平板を前記キャパシタンスと前記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント１２１または導体エレメント１４１を、キャパシタンスを形成する導体１３１に接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント１２１または導体エレメント１４１を対向する導体１３１に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図４に示す構造体１０の導体エレメント１２１または導体エレメント１４１は、図２（Ｂ）に示す形状を取り得る。このとき、構造体１０は、図２（Ｂ）を用いて説明したオープンスタブ型ＥＢＧ構造の特性を同様に有する。
また、図４に示す構造体１０の導体エレメント１２１または導体エレメント１４１は、図２（Ｃ）に示す形状を取りうる。このとき、構造体１０は、図２（Ｃ）を用いて説明したインダクタンス増加型ＥＢＧ構造の特性を同様に有する。
図５は、図４に示す構造体１０における導体１１１または導体１５１の一例の上面図である。ここで図示する導体１１１または導体１５１は開口を有し、当該開口の中に、一端は当該開口の淵に接続され、他端は貫通ビア１０１に接続される螺旋状のインダクタが形成される。なお、図５で図示される導体１１１または導体１５１は、図２（Ａ）で図示される導体エレメント１２１または導体エレメント１４１と共に用いられる。図５で図示される導体１１１または導体１５１と、図２（Ａ）で図示される導体エレメント１２１または導体エレメント１４１とを用いることによって、構造体１０は、マッシュルーム型ＥＢＧ構造を基本として、導体１１１または導体１５１にインダクタを設けることでインダクタンスを増加させた、インダクタンス増加型のＥＢＧ構造を構成することができる。導体エレメント１２１がマッシュルームのヘッド部分に相当し、それぞれ対向する導体１３１との間でキャパシタンスを形成する。また、導体エレメント１４１がマッシュルームのヘッド部分に相当し、それぞれ対向する導体１３１との間でキャパシタンスを形成する。一方、貫通ビア１０１はマッシュルームの軸部分に相当し、導体１１１または導体１５１に設けられたインダクタと共にインダクタンスを形成している。
インダクタンス増加型ＥＢＧ構造は、平行平板を前記キャパシタンスと前記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント１２１または導体エレメント１４１を、キャパシタンスを形成する導体１３１に接近させて、キャパシタンスを大きくする、または前記インダクタの長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント１２１または導体エレメント１４１を対向する導体１３１に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図６は、本実施形態に係る構造体１０の一例の斜視図である。図６に示す構造体１０において、導体１５１は、貫通ビア１０１と接続されている。また、導体１５１を基準としたとき、導体１１１および導体１３１は、同じ側に位置している。導体１１１は、貫通ビア１０１が通過している開口１１２を有し、かつ貫通ビア１０１と絶縁されている。導体１３１は、貫通ビア１０１が通過している開口１３２を有し、かつ貫通ビア１０１と絶縁されている。導体エレメント１２１は、導体１１１と導体１３１との間に位置し、導体エレメント１４１は、導体１３１と導体１５１との間に位置している。さらに、導体エレメント１２１および導体エレメント１４１は、貫通ビア１０１と接続されている。
図６のように構成することで、導体エレメント１２１または導体エレメント１４１が位置する層（Ｂ層１２、Ｄ層１４）の数が、導体１１１または導体１３１が位置する層（Ａ層１１、Ｃ層１３）の数と等しくなる。さらに言えば、導体エレメント１２１の数は、導体１１１に設けられた開口１１２の数と等しくなる。また、導体エレメント１４１の数は、導体１３１に設けられた開口１３２の数と等しくなる。
図６の構造体１０は、マッシュルーム型ＥＢＧ構造を変形させた例である。詳細には、貫通ビア１０１はマッシュルームの軸部分に相当し、インダクタンスを形成している。一方、導体エレメント１２１がマッシュルームのヘッド部分に相当し、それぞれ対向する導体１１１との間でキャパシタンスを形成する。また、導体エレメント１４１がマッシュルームのヘッド部分に相当し、それぞれ対向する導体１３１との間でキャパシタンスを形成する。
図６の構造も、マッシュルーム型ＥＢＧ構造と同様に、平行平板を前記キャパシタンスと前記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント１２１を、キャパシタンスを形成する導体１１１に接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント１２１を対向する導体１１１に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。また、導体エレメント１４１を、キャパシタンスを形成する導体１３１に接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント１４１を対向する導体１３１に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
なお、図６に示す構造体１０において、導体エレメント１２１は、導体１１１の下面と対向するように配置されているが、導体１１１の上面に対向するように配置されても構わない。また、図６に示す構造体１０において、導体エレメント１４１は、導体１３１の下面と対向するように配置されているが、導体１３１の上面に対向するように配置されても構わない。
図６に示す構造体１０における導体エレメント１２１、１４１は、図２（Ｂ）に示す形状を取り得る。このとき、構造体１０は、上述したオープンスタブ型ＥＢＧ構造の特性を同様に有する。
また、図６に示す構造体１０の導体エレメント１２１、１４１は、図２（Ｃ）に示す形状を取りうる。このとき、構造体１０は、図２（Ｃ）を用いて説明したインダクタンス増加型ＥＢＧ構造の特性を同様に有する。また、図６に示す構造体１０においても、導体１５１の一例として図５に示す形状を取り得る。このとき、構造体１０は同様にインダクタンス増加型ＥＢＧ構造の特性を有する。
図７は、本実施形態に係る構造体１０の一例の斜視図である。図７に示す構造体１０において、導体１１１、導体１３１および導体１５１はいずれも、貫通ビア１０１と絶縁されている。導体１１１は、貫通ビア１０１が通過している開口１１２を有する。そして、導体エレメント１２１は、開口１１２に対向するように配置されている。導体１３１は、貫通ビア１０１が通過している開口１３２を有する。そして、導体エレメント１４１は、開口１３２に対向するように配置されている。導体１５１は、貫通ビア１０１が通過している開口１５２を有する。そして、導体エレメント１６１は、開口１５２に対向するように配置されている。なお、導体エレメント１６１はＦ層１６に位置するものとする。
図７のように構成することで、導体エレメント１２１、導体エレメント１４１または導体エレメント１６１が位置する層（Ｂ層１２、Ｄ層１４、Ｆ層１６）の数が、導体１１１、導体１３１または導体１５１が位置する層（Ａ層１１、Ｃ層１３、Ｅ層１５）の数と等しくなる。さらに言えば、導体エレメント１２１の数は、導体１１１に設けられた開口の数と等しくなる。また、導体エレメント１４１の数は、導体１３１に設けられた開口の数と等しくなる。そして、導体エレメント１６１の数は、導体１５１に設けられた開口の数と等しくなる。
図７の構造体１０は、マッシュルーム型ＥＢＧ構造を変形させた例である。詳細には、貫通ビア１０１はマッシュルームの軸部分に相当し、インダクタンスを形成している。一方、導体エレメント１２１がマッシュルームのヘッド部分に相当し、それぞれ対向する導体１１１との間でキャパシタンスを形成する。また、導体エレメント１４１がマッシュルームのヘッド部分に相当し、それぞれ対向する導体１３１との間でキャパシタンスを形成する。さらに、導体エレメント１６１がマッシュルームのヘッド部分に相当し、それぞれ対向する導体１５１との間でキャパシタンスを形成する。そして、導体エレメント１２１と導体１１１とが対向してキャパシタンスを形成し、互いに対向している領域の中に導体１１１に設けられた開口１１２が含まれるので、開口１１２からのノイズ漏洩をほとんど防ぐことができる。また、導体エレメント１６１と導体１５１とが対向してキャパシタンスを形成し、互いに対向している領域の中に導体１５１に設けられた開口１５２が含まれるので、開口１５２からのノイズ漏洩をほとんど防ぐことができる。
図７の構造も、マッシュルーム型ＥＢＧ構造と同様に、平行平板を前記キャパシタンスと前記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、導体エレメント１２１を、キャパシタンスを形成する導体１１１に接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント１２１を対向する導体１１１に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。また、導体エレメント１４１を、キャパシタンスを形成する導体１３１に接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント１４１を対向する導体１３１に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。そして、導体エレメント１６１を、キャパシタンスを形成する導体１５１に接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、導体エレメント１６１を対向する導体１５１に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
なお、図７に示す構造体１０において、導体エレメント１２１は、導体１１１の上面と対向するように配置されているが、導体１１１の下面に対向するように配置されても構わない。また、図７に示す構造体１０において、導体エレメント１４１は、導体１３１の下面と対向するように配置されているが、導体１３１の下面に対向するように配置されても構わない。そして、図７に示す構造体１０において、導体エレメント１６１は、導体１５１の上面と対向するように配置されているが、導体１５１の下面に対向するように配置されても構わない。
図７に示す構造体１０における導体エレメント１２１、１４１、１６１は、図２（Ｂ）に示す形状を取り得る。このとき、構造体１０は、上述したオープンスタブ型ＥＢＧ構造の特性を同様に有する。
また、図７に示す構造体１０の導体エレメント１２１、１４１、１６１は、図２（Ｃ）に示す形状を取りうる。このとき、構造体１０は、図２（Ｃ）を用いて説明したインダクタンス増加型ＥＢＧ構造の特性を同様に有する。
図１〜図７を用いて、三つのシート状の導体１１１、１３１、１５１と、貫通ビア１０１とでＥＢＧ構造を構成する構造体１０を説明した。図１〜図７に示した構造体１０を組み合わせて、四つ以上のシート状の導体と、貫通ビアとでＥＢＧ構造を構成する他の構造体を構成してもよい。例えば、図１と図６とを組み合わせると図８に示すような構造体となる。個々の部材の説明は上述の説明と重複するので省略する。
図１〜図７を用いて説明した構造体１０は、いずれも貫通ビア１０１を構成要素として含んでいる。これらの構造体１０は、次のような製造工程で製造される。
まず、（ａ）導体１１１と導体１３１と導体１５１と導体エレメント１２１と導体エレメント１４１とが互いに対向し、かつ各々が異なる層となるように積層する。そして、（ｂ）導体１１１と導体１３１と導体１５１と導体エレメント１２１と導体エレメント１４１とを貫通するスルーホールを設け、当該スルーホール内に導体１１１、１３１、１５１の少なくとも一つと絶縁し、導体エレメント１２１と導体エレメント１４１と接続する貫通ビア１０１を形成させる。このとき、（ｂ）の工程に伴って形成される貫通ビア１０１と絶縁される導体に設けられ、貫通ビア１０１が通過する開口の各々に対して、少なくとも一つの導体エレメントが対向するように、（ａ）の工程で各部材を配置する。
当然、図示しない構成要素があるのであれば、（ａ）の工程において適切に配置されることが望ましい。また、（ｂ）の工程において、スルーホールを設ける方法は、適用可能であれば何を用いてもよく、例えばドリルでスルーホールを空けてもよい。さらに、（ｂ）の工程において、貫通ビア１０１を形成する方法は、適用可能であれば何を用いてもよく、例えばスルーホール内面をめっきすることによって形成してもよい。
図９は、本実施形態に係る配線基板１００の上面図と断面図である。より詳細には、図９（Ａ）は配線基板１００の上面図であって、図９（Ｂ）は図９（Ａ）に示す断面における断面図である。図９（Ａ）において、破線で示す四角形は、繰り返し配列された構造体１０の各々がＢ層１２に備える導体エレメント１２１、またはＤ層１４に備える導体エレメント１４１を示している。また、図９（Ａ）において、上記破線で示す四角形内の円は、繰り返し配列された構造体１０の各々が備える貫通ビア１０１を示している。なお、図９においては、図５で説明した構造体１０が繰り返し配列されているものとし、図９（Ｂ）において、夫々の構造体１０は黒色で図示する。
図９に図示されているように、Ｂ層１２に位置する導体エレメント１２１の各々が、それぞれ異なる貫通ビア１０１に接続されている。また、Ｄ層１４に位置する導体エレメント１４１の各々が、それぞれ異なる貫通ビア１０１に接続されている。
Ａ層１１、Ｂ層１２、Ｃ層１３、Ｄ層１４およびＥ層１５は、図示した構成要素以外の構成、例えば電気信号を伝送する伝送路等を含んでもよい。また、配線基板１００は、Ａ層１１、Ｂ層１２、Ｃ層１３、Ｄ層１４、Ｅ層１５とは異なる層を備えてもよく、これらの層に上述した構成要素以外の構成要素、例えば伝送路等を含んでもよい。ただし、配線基板１００において構造体１０が繰り返し配列されている領域、および当該領域の近傍に伝送路を配列すると構造体１０が成しているＥＢＧ構造の特性が変化するため、このような配列は避けることが望ましい。
配線基板１００は、構造体１０を繰り返し配列された領域において、バンドギャップ帯域の電磁波伝播を抑制することができる。すなわち、バンドギャップ帯域の電磁波を発生するノイズ源や、特定の周波数帯域の電磁波から防護したい素子等を囲むように構造体１０を配列すればよく、その配列パターンは複数の態様を取りうる。
図１０〜図１２は、それぞれ配線基板１００が取りうる構造体１０の配列パターンを示す図である。ただし、図１０〜図１２に図示される網掛けの部材は、半導体パッケージ１６１と半導体パッケージ１６２とする。図１０に示すように、構造体１０は半導体パッケージ１６１と半導体パッケージ１６２の間に帯状に配置されてもよい。また、図１１に示すように、構造体１０は半導体パッケージ１６１を囲むように配置されてもよいし、そして、図１２に示すように、構造体１０は半導体パッケージ１６２を囲むように配置されていてもよい。
ただし、抑制対象の電磁波がいずれの方向から伝播しても、複数の構造体１０を通過させるように配列することによって、より効果的に電磁波の電波を抑制することができる。従って、図１０または図１１に示す配列パターンのように、一方の半導体パッケージから他方の半導体パッケージに向かう方向に、複数の構造体１０が並列される方が、図１２に示す配列パターンより好ましい。
ここで、本実施形態の効果について述べる。構造体１０は、導体１１１、１３１、１５１と導体エレメント１２１、１４１と貫通ビア１０１とによってＥＢＧ構造を構成することができる。従って、構造体１０において、導体１１１と導体１３１とから成る第１の平行平板を伝播するノイズと、導体１３１と導体１５１とから成る第２の平行平板を伝播するノイズと、を抑制することができる。従って、仮に第１の平行平板から第２の平行平板へと漏洩するノイズ、または第２の平行平板から第１の平行平板へと漏洩するノイズが発生したとしても、これらのノイズを抑制することができる。
また、配線基板１００は、ノイズ伝播を防ぎたい領域に構造体１０を配列することによって、Ａ層１１とＣ層１３との間を伝播するノイズと、Ｃ層１３とＥ層１５との間を伝播するノイズとを抑制することができる。従って、仮にＡ層１１とＣ層１３との間を伝播するノイズが、Ｃ層１３を介してＣ層１３とＥ層１５との間の層に漏洩したとしても、また逆の方向にノイズが漏洩したとしても、これらのノイズを抑制することができる。
さらに、本実施形態で用いた構造体１０は、全て貫通ビア１０１を備える。これによって、非貫通ビアを用いる場合と比べて、製造工程を短縮することができ、製造コストも低減することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、上記の実施形態において、本発明の第１導体（上記実施形態における導体１１１、１３１、１５１）は三つとしたが、四つ以上であってもよい。当然、第１導体の数が増えるほど、構造体または配線基板の層が増える。このとき、ノイズ伝播を抑制するべき平行平板が増えるのであれば、本発明の第２導体に相当する導体エレメントが形成される層も増やしてよい。
また、上記の実施形態で説明したいずれの構造体においても、貫通ビアが通過する開口の各々に対して少なくとも一つの導体エレメントが対向するように説明したが、必ずしもこれに限らなくてもよい。すなわち、説明した構造体から、導体エレメントの一部を省いてもよい。ただし、導体エレメントを省いた周囲の平行平板間においてＥＢＧ構造が構成されなくなることに留意する必要がある。
そして、上記の実施形態において、構造体１０はいずれも単一の貫通ビア１０１を有するように図示されているが、必ずしもこれに限らない。すなわち、上記の実施形態で説明した構造体１０が複数連結した構成を単一の構造体として見なすことができる。従って、このような構造体において、複数の貫通ビアが繰り返し配列され、かつ同一層に位置する導体エレメントの各々が、それぞれ異なる貫通ビアに接続されている。
なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各構成要素の機能などを具体的に説明したが、その機能などは本願発明を満足する範囲で各種に変更することができる。
この出願は、２０１０年３月８日に出願された日本特許出願特願２０１０−０５１０８６号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
以下、参考形態の例を付記する。
１． 互いに対向している、少なくとも三つ以上の第１導体と、
前記第１導体の各々を貫通する貫通ビアと、
前記第１導体のうち少なくとも一つに、当該第１導体を貫通する前記貫通ビアの周囲を囲うように設けられ、当該第１導体と前記貫通ビアとを絶縁させる開口と、
前記第１導体の位置する層とは異なる複数の層に夫々位置し、前記貫通ビアに接続されている複数の第２導体と、を備え、
さらに、前記開口の面積は、いずれの前記第２導体の面積よりも小さいことを特徴とする構造体。
２． １に記載の構造体であって、
前記第１導体のうち、両端に位置する一の前記第１導体と、前記貫通ビアとが接続し、
他の前記第１導体はいずれも、前記開口が設けられ、前記貫通ビアと絶縁されていることを特徴とする構造体。
３． １に記載の構造体であって、
前記貫通ビアと接続している一の前記第１導体を基準としたとき、少なくとも二つの他の前記第１導体が同じ側に位置しており、
他の前記第１導体はいずれも、前記開口が設けられ、前記貫通ビアと絶縁されていることを特徴とする構造体。
４． １に記載の構造体であって、
前記貫通ビアと接続している一の前記第１導体を介して、少なくとも二つの他の前記第１導体が互いに対向しており、
他の前記第１導体はいずれも、前記開口が設けられ、前記貫通ビアと絶縁されていることを特徴とする構造体。
５． １に記載の構造体であって、
前記第１導体はいずれも、前記開口が設けられ、前記貫通ビアと絶縁されていることを特徴とする構造体。
６． １乃至５いずれかに記載の構造体であって、
複数の前記貫通ビアが、繰り返し配列され、
かつ同一層に位置する複数の前記第２導体の各々が、それぞれ異なる前記貫通ビアに接続されていることを特徴とする構造体。
７． １乃至６いずれかに記載の構造体であって、
前記開口の各々は、少なくとも一つの前記第２導体と対向していることを特徴とする構造体。
８． ７に記載の構造体であって、
前記第２導体の数は、前記開口の数と等しいことを特徴とする構造体。
９． １乃至８いずれかに記載の構造体であって、
少なくとも三つ以上の前記第１導体が対向することによって構成される複数の平行平板の各々が、前記貫通ビアと前記第２導体とともに、電磁バンドギャップ構造を構成していることを特徴とする構造体。
１０． 互いに対向している、少なくとも三つ以上の第１導体と、
前記第１導体の各々を貫通する貫通ビアと、
前記第１導体のうち少なくとも一つに、当該第１導体を貫通する前記貫通ビアの周囲を囲うように設けられ、当該第１導体と前記貫通ビアとを絶縁させる開口と、
前記第１導体の位置する層とは異なる複数の層に夫々位置し、前記貫通ビアに接続されている複数の第２導体と、を備え、
さらに、前記開口の面積は、いずれの前記第２導体の面積よりも小さい構造体を備えることを特徴とする配線基板。
１１． １０に記載の配線基板であって、
複数の前記構造体が、繰り返し配列され、
かつ同一層に位置する複数の前記第２導体の各々が、それぞれ異なる前記貫通ビアに接続されていることを特徴とする配線基板。
１２． １０または１１に記載の配線基板であって、
前記開口の各々は、少なくとも一つの前記第２導体と対向していることを特徴とする配線基板。
１３． １２に記載の配線基板であって、
前記第２導体の数は、前記開口の数と等しいことを特徴とする配線基板。
１４． １０乃至１３いずれかに記載の配線基板であって、
前記第１導体によって構成される複数の平行平板の各々が、前記貫通ビアと前記第２導体とともに、電磁バンドギャップ構造を構成していることを特徴とする配線基板。
１５． （ａ）少なくとも三つ以上の第１導体を互いに対向させて配置し、さらに前記第１導体の位置する層とは異なる複数の層の夫々に複数の第２導体を配置し、前記第１導体の各々と前記第２導体の各々とが対向するように積層させるステップと、
（ｂ）前記第１導体の各々と、前記第２導体の各々とを、貫通するスルーホールを設け、当該スルーホール内に、前記第１導体の少なくとも一つと絶縁し、かつ前記第２導体の各々と接続する貫通ビアを形成するステップと、を備え、
さらに、（ｂ）のステップに伴って前記貫通ビアと絶縁される前記第１導体に形成され、当該貫通ビアを通過する開口の面積が、いずれの前記第２導体よりも小さいことを特徴とする配線基板の製造方法。


Claims (13)

  1. 互いに対向している、少なくとも三つ以上の第１導体と、
    前記第１導体の各々を貫通し、かつ、繰り返し配列されている複数の貫通ビアと、
    前記第１導体のうち少なくとも一つに、当該第１導体を貫通する複数の前記貫通ビア各々の周囲を囲うように設けられ、当該第１導体と前記貫通ビアとを絶縁させる複数の開口と、
    前記第１導体の位置する層とは異なる複数の層に夫々位置する複数の第２導体と、を備え、
    前記第２導体は、前記複数の層各々に複数存在し、同一層に位置する複数の前記第２導体は互いの間に間隙を有し、かつ同一層に位置する複数の前記第２導体の各々が、それぞれ異なる前記貫通ビアに接続されており、
    前記開口の面積は、いずれの前記第２導体の面積よりも小さいことを特徴とする構造体。
  2. 請求項１に記載の構造体であって、
    前記第１導体のうち、両端に位置する一の前記第１導体と、前記貫通ビアとが接続し、
    他の前記第１導体はいずれも、前記開口が設けられ、前記貫通ビアと絶縁されていることを特徴とする構造体。
  3. 請求項１に記載の構造体であって、
    前記貫通ビアと接続している一の前記第１導体を基準としたとき、少なくとも二つの他の前記第１導体が同じ側に位置しており、
    他の前記第１導体はいずれも、前記開口が設けられ、前記貫通ビアと絶縁されていることを特徴とする構造体。
  4. 請求項１に記載の構造体であって、
    前記貫通ビアと接続している一の前記第１導体を介して、少なくとも二つの他の前記第１導体が互いに対向しており、
    他の前記第１導体はいずれも、前記開口が設けられ、前記貫通ビアと絶縁されていることを特徴とする構造体。
  5. 請求項１に記載の構造体であって、
    前記第１導体はいずれも、前記開口が設けられ、前記貫通ビアと絶縁されていることを特徴とする構造体。
  6. 請求項１乃至５いずれかに記載の構造体であって、
    前記開口の各々は、少なくとも一つの前記第２導体と対向していることを特徴とする構造体。
  7. 請求項６に記載の構造体であって、
    前記第２導体の数は、前記開口の数と等しいことを特徴とする構造体。
  8. 請求項１乃至７いずれかに記載の構造体であって、
    少なくとも三つ以上の前記第１導体が対向することによって構成される複数の平行平板の各々が、前記貫通ビアと前記第２導体とともに、電磁バンドギャップ構造を構成していることを特徴とする構造体。
  9. 互いに対向している、少なくとも三つ以上の第１導体と、
    前記第１導体の各々を貫通する貫通ビアと、
    前記第１導体のうち少なくとも一つに、当該第１導体を貫通する前記貫通ビアの周囲を囲うように設けられ、当該第１導体と前記貫通ビアとを絶縁させる開口と、
    前記第１導体の位置する層とは異なる複数の層に夫々位置し、前記貫通ビアに接続されている複数の第２導体と、を備え、
    さらに、前記開口の面積は、いずれの前記第２導体の面積よりも小さい複数の構造体が繰り返し並列されており、
    同一層に位置する複数の前記第２導体は互いの間に間隙を有し、かつ同一層に位置する複数の前記第２導体の各々が、それぞれ異なる前記貫通ビアに接続されていることを特徴とする配線基板。
  10. 請求項９に記載の配線基板であって、
    前記開口の各々は、少なくとも一つの前記第２導体と対向していることを特徴とする配線基板。
  11. 請求項１０に記載の配線基板であって、
    前記第２導体の数は、前記開口の数と等しいことを特徴とする配線基板。
  12. 請求項９乃至１１いずれかに記載の配線基板であって、
    前記第１導体によって構成される複数の平行平板の各々が、前記貫通ビアと前記第２導体とともに、電磁バンドギャップ構造を構成していることを特徴とする配線基板。
  13. （ａ）少なくとも三つ以上の第１導体を互いに対向させて配置し、さらに前記第１導体の位置する層とは異なる複数の層の夫々に複数の第２導体を配置し、前記第１導体の各々と前記第２導体の各々とが対向するように積層させるステップと、
    （ｂ）前記第１導体の各々と、前記第２導体の各々とを、貫通するスルーホールを設け、当該スルーホール内に、前記第１導体の少なくとも一つと絶縁し、かつ前記第２導体の各々と接続する貫通ビアを形成するステップと、を備え、
    （ａ）のステップでは、前記第１導体の位置する層とは異なる前記複数の層各々に、互いに間に間隙を設けて複数の前記第２導体を配置し、
    （ｂ）のステップでは、同一層に位置する複数の前記第２導体各々を貫通する複数のスルーホールを設け、当該複数のスルーホール内に、前記第１導体の少なくとも一つと絶縁し、かつ前記第２導体の各々と接続する前記貫通ビアを形成し、
    さらに、（ｂ）のステップに伴って前記貫通ビアと絶縁される前記第１導体に形成され、当該貫通ビアを通過する開口の面積が、いずれの前記第２導体よりも小さいことを特徴とする配線基板の製造方法。
JP2012504298A 2010-03-08 2011-02-18 構造体、配線基板および配線基板の製造方法 Active JP5660123B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012504298A JP5660123B2 (ja) 2010-03-08 2011-02-18 構造体、配線基板および配線基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010051086 2010-03-08
JP2010051086 2010-03-08
JP2012504298A JP5660123B2 (ja) 2010-03-08 2011-02-18 構造体、配線基板および配線基板の製造方法
PCT/JP2011/000905 WO2011111311A1 (ja) 2010-03-08 2011-02-18 構造体、配線基板および配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011111311A1 JPWO2011111311A1 (ja) 2013-06-27
JP5660123B2 true JP5660123B2 (ja) 2015-01-28

Family

ID=44563149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012504298A Active JP5660123B2 (ja) 2010-03-08 2011-02-18 構造体、配線基板および配線基板の製造方法

Country Status (3)

Country Link
US (2) US9000307B2 (ja)
JP (1) JP5660123B2 (ja)
WO (1) WO2011111311A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6330661B2 (ja) * 2012-07-19 2018-05-30 日立化成株式会社 パッシベーション層形成用組成物、パッシベーション層付半導体基板及びその製造方法、並びに太陽電池素子及びその製造方法
JP6168943B2 (ja) * 2013-09-20 2017-07-26 株式会社東芝 Ｅｂｇ構造体、半導体デバイスおよび回路基板
KR101905507B1 (ko) * 2013-09-23 2018-10-10 삼성전자주식회사 안테나 장치 및 그를 구비하는 전자 기기
KR102252382B1 (ko) * 2014-07-22 2021-05-14 엘지이노텍 주식회사 레이더 장치
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
US11276727B1 (en) 2017-06-19 2022-03-15 Rigetti & Co, Llc Superconducting vias for routing electrical signals through substrates and their methods of manufacture
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
CN112701480B (zh) * 2019-10-22 2023-05-05 Oppo广东移动通信有限公司 天线装置及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165857A (ja) * 2005-11-18 2007-06-28 Nec System Technologies Ltd 多層配線基板およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263908A (ja) * 1994-03-18 1995-10-13 Matsushita Electric Ind Co Ltd チップ型高周波ローパスフィルタ
US6262495B1 (en) 1998-03-30 2001-07-17 The Regents Of The University Of California Circuit and method for eliminating surface currents on metals
US6476771B1 (en) * 2001-06-14 2002-11-05 E-Tenna Corporation Electrically thin multi-layer bandpass radome
CN100477375C (zh) * 2003-10-15 2009-04-08 松下电器产业株式会社 共振器
US7737899B1 (en) * 2006-07-13 2010-06-15 Wemtec, Inc. Electrically-thin bandpass radome with isolated inductive grids
WO2008054324A1 (en) * 2006-11-01 2008-05-08 Agency For Science, Technology And Research Double-stacked ebg structure
JP4755209B2 (ja) 2007-02-01 2011-08-24 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電磁気バンドギャップ構造物及び印刷回路基板
KR100851075B1 (ko) 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100848848B1 (ko) * 2007-07-12 2008-07-28 삼성전기주식회사 전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법
JP5380919B2 (ja) * 2008-06-24 2014-01-08 日本電気株式会社 導波路構造およびプリント配線板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165857A (ja) * 2005-11-18 2007-06-28 Nec System Technologies Ltd 多層配線基板およびその製造方法

Also Published As

Publication number Publication date
US20150144393A1 (en) 2015-05-28
US9386689B2 (en) 2016-07-05
JPWO2011111311A1 (ja) 2013-06-27
US20120325544A1 (en) 2012-12-27
WO2011111311A1 (ja) 2011-09-15
US9000307B2 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
JP5660123B2 (ja) 構造体、配線基板および配線基板の製造方法
JP5725013B2 (ja) 構造体、配線基板および配線基板の製造方法
JP5733303B2 (ja) 配線基板及び電子装置
WO2011111313A1 (ja) 電子装置、配線基板およびノイズ遮蔽方法
JP5550100B2 (ja) 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
JP5725032B2 (ja) 構造体及び配線基板
JP5725031B2 (ja) 構造体及び配線基板
JP5761184B2 (ja) 配線基板及び電子装置
JP5660137B2 (ja) 配線基板及び電子装置
JP6810001B2 (ja) 高周波伝送線路
JP4956466B2 (ja) 段差が形成された伝導層を有する印刷回路基板
JP2012060056A (ja) 電子装置及び電子モジュール
JP6146801B2 (ja) 配線基板、及び電子装置
WO2012042711A1 (ja) 配線基板及び電子装置
JP5660124B2 (ja) 構造体および配線基板
JP2011165824A (ja) 半導体装置
JP2015035468A (ja) プリント回路基板
WO2011070735A1 (ja) 電子機器
JP5542231B1 (ja) 多層回路基板
WO2013001692A1 (ja) 電子装置及びノイズ抑制方法
WO2013018257A1 (ja) 配線基板
JP5804244B2 (ja) 導波管接続構造
JP2020188319A (ja) モード変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141117

R150 Certificate of patent or registration of utility model

Ref document number: 5660123

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150