TWI641105B - 積體電路結構、壓控振盪器及功率放大器 - Google Patents

積體電路結構、壓控振盪器及功率放大器 Download PDF

Info

Publication number
TWI641105B
TWI641105B TW106123441A TW106123441A TWI641105B TW I641105 B TWI641105 B TW I641105B TW 106123441 A TW106123441 A TW 106123441A TW 106123441 A TW106123441 A TW 106123441A TW I641105 B TWI641105 B TW I641105B
Authority
TW
Taiwan
Prior art keywords
layer
implemented
substrate
shielding structure
integrated circuit
Prior art date
Application number
TW106123441A
Other languages
English (en)
Other versions
TW201909374A (zh
Inventor
黃凱易
林聖紘
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW106123441A priority Critical patent/TWI641105B/zh
Priority to US16/013,327 priority patent/US10700003B2/en
Application granted granted Critical
Publication of TWI641105B publication Critical patent/TWI641105B/zh
Publication of TW201909374A publication Critical patent/TW201909374A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00—Variable inductances or transformers of the signal type
    • H01F21/12—Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
    • H01F2021/125—Printed variable inductor with taps, e.g. for VCO

Abstract

一種積體電路結構，包含：一基板、一積體電感、複數個元件、複數個金屬連線、一第一屏蔽結構以及一第二屏蔽結構。積體電感實質上實作於該積體電路結構之一第一層。該些金屬連線耦接該積體電感與該些元件。第一屏蔽結構實作於該第一層與該基板之間，且實質上位於該積體電感的下方。第二屏蔽結構實作於該第一層與該基板之間，具有與該些金屬連線實質上相同的分布，且實質上位於該些金屬連線的下方。該第一屏蔽結構及該第二屏蔽結構係等電位。

Description

積體電路結構、壓控振盪器及功率放大器
本發明是關於積體電路，尤其是關於具有積體電感的積體電路結構、壓控振盪器及功率放大器。
圖1為習知包含積體電感之積體電路結構的橫截面示意圖。積體電感L實作於積體電路結構100的金屬層130，同樣位於金屬層130的金屬連線(interconnection)135連接積體電感L及其他元件(圖未示)。在其他習知的積體電路結構中，部分或全部的金屬連線135亦可能實作於金屬層130以外的其他金屬層，並透過通孔(via)或通孔陣列(via array)相連接。金屬層130與基板110之間包含氧化層120。氧化層120形成有氧化層電容Cox，而基板110具有的寄生電阻及寄生電容分別以寄生電阻Rsub及寄生電容Csub表示。
當電路操作於高頻時，在積體電感L及與其串聯之金屬連線135(具有寄生電感Lp1及Lp2)上傳輸的高頻訊號會透過氧化層電容Cox耦合至基板110的寄生電阻Rsub及寄生電容Csub，因而造成能量損耗。能量損耗會造成積體電感L及與其串連金屬連線135整體品質因素(quality factor)Q下降，因此有必要提出一種積體電路結構來減少能量損耗。
鑑於先前技術之不足，本發明之一目的在於提供一種積體電路結構、壓控振盪器及功率放大器，以降低積體電感的能量損耗。
本發明揭露一種積體電路結構，包含：一基板、一積體電感、複數個元件、複數個金屬連線、一第一屏蔽結構以及一第二屏蔽結構。積體電感實質上實作於該積體電路結構之一第一層。該些金屬連線耦接該積體電感與該些元件。第一屏蔽結構實作於該第一層與該基板之間，且實質上位於該積體電感的下方。第二屏蔽結構實作於該第一層與該基板之間，具有與該些金屬連線實質上相同的分布，且實質上位於該些金屬連線的下方。該第一屏蔽結構及該第二屏蔽結構係等電位。
本發明另揭露一種以積體電路結構製成的壓控振盪器，包含一基板、一積體電感、一開關、一電容、一金屬連線、一第一屏蔽結構及一第二屏蔽結構。積體電感實質上實作於該積體電路結構之一第一層。電容的一端耦接該積體電感，另一端透過該開關耦接一參考電壓。金屬連線連接該積體電感與該電容。第一屏蔽結構實作於該第一層與該基板之間，且實質上位於該積體電感的下方。第二屏蔽結構實作於該第一層與該基板之間，且實質上位於該金屬連線的下方。該第一屏蔽結構及該第二屏蔽結構係等電位。
本發明另揭露一種以積體電路結構製成的功率放大器，包含一基板、一積體電感、一開關、一電容、一金屬連線、一第一屏蔽結構及一第二屏蔽結構。積體電感實質上實作於該積體電路結構之一第一層。電容的一端耦接該積體電感，另一端透過該開關耦接一參考電壓。金屬連線連接該積體電感與該電容。第一屏蔽結構實作於該第一層與該基板之間，且實質上位於該積體電感的下方。第二屏蔽結構實作於該第一層與該基板之間，且實質上位於該金屬連線的下方。該第一屏蔽結構及該第二屏蔽結構係等電位。
本發明另揭露一種低噪音放大器之積體電路結構，包含一基板、一積體電感、複數個元件、複數個金屬連線、一第一屏蔽結構及一第二屏蔽結構。積體電感實質上實作於該積體電路結構之一第一層。該些金屬連線連接該積體電感與該些元件。第一屏蔽結構實作於該第一層與該基板之間，且實質上位於該積體電感的下方。第二屏蔽結構實作於該第一層與該基板之間，且實質上位於該些金屬連線的下方。該第一屏蔽結構及該第二屏蔽結構係等電位。
本發明之積體電路結構、壓控振盪器及功率放大器能夠防止積體電感上的訊號耦合至基板，以及防止與積體電感相連之金屬連線上的訊號耦合至基板。相較於傳統技術，本發明之積體電路結構、壓控振盪器及功率放大器有效地減少積體電感的能量損耗，因此可以提高積體電感的電感值及品質因素Q，以提升整體電路的表現。
有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含積體電路結構、壓控振盪器及功率放大器。由於本發明之積體電路結構、壓控振盪器及功率放大器所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置發明之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。
圖2係壓控振盪器(voltage-controlled oscillator, 以下簡稱VCO)的電感電容槽(LC tank)的電路圖。電感電容槽200的主體為積體電感L、電容210及兩個電晶體220a及220b。積體電感L的兩端連接可調電容陣列(switch capacitor array)，可調變電容陣列包含兩個電容230a、230b以及兩個開關250a、250b。可調變電容陣列亦可包含兩個可變電容240a、240b。積體電感L與其他元件(例如電阻、電容等被動元件，或是電晶體等主動元件)之間藉由複數條金屬連線260a、260b(如圖中的粗線條所示)耦接，詳言之，積體電感L藉由金屬連線260a連接電容210、電晶體220a的汲極、電晶體220b的閘極、電容230a及可變電容240a，並且藉由金屬連線260b連接電容210、電晶體220b的汲極、電晶體220a的閘極、電容230b及可變電容240b。積體電感L的一端透過電容230a耦接開關250a，另一端透過電容230b耦接開關250b。當開關250a、250b 切換(例如同時導通或不導通)時，與積體電感L並聯的等效電容改變，因而電感電容槽的共振頻率跟著改變。
請同時參閱圖1及圖2，圖2的積體電感L與金屬連線260a、260b可以對應於圖1的積體電感L與金屬連線135。如先前所述，積體電感L及金屬連線135皆有可能透過氧化層電容Cox耦合至基板110的寄生電阻Rsub及寄生電容Csub，因此，若能阻絕積體電感L與基板之間的訊號耦合，以及金屬連線260a、260b與基板之間的訊號耦合，則有助提升圖2之電感電容槽的整體功效。
圖3A及圖3B顯示屏蔽結構對積體電感的電感值及品質因素Q的影響。圖3A為俯視圖。圖3A的左圖顯示積體電感L與積體電感L的屏蔽結構310；圖3A的中間圖顯示積體電感L、屏蔽結構310及金屬連線260a、260b；圖3A的右圖顯示積體電感L、屏蔽結構310、金屬連線260a、260b及金屬連線260a、260b的屏蔽結構320a、320b(灰色部分)。屏蔽結構310位於基板與積體電感L實質上所在的半導體層之間，且實質上位於積體電感L的下方；屏蔽結構320a、320b位於基板與金屬連線260a、260b實質上所在的半導體層之間，且實質上位於金屬連線260a、260b的下方。在一些實施例中，屏蔽結構320(包含320a及320b)與金屬連線260(包含260a及260b)的分布實質上相同；作為對比，在其他實施例中，屏蔽結構320的分布不同於金屬連線260的分布，舉例來說，屏蔽結構320可以是一個大塊的金屬片/板(例如矩形、六角形、八角形或其他形狀)，且金屬片/板涵蓋一定比例(例如90%)以上的金屬連線260的面積。在一些實施例中，積體電感L實質上位於積體電路結構的同一層，金屬連線260a、260b位於與積體電感L的同一層，而屏蔽結構310及屏蔽結構320a、320b位於積體電路結構的同一層。在一些實施例中，屏蔽結構310及屏蔽結構320a、320b耦接至同一電位(例如接地)。
圖3B顯示圖3A之三種結構的電感值及品質因素Q。圖3A左圖的結構對應圖3B的曲線360a、360b，圖3A中間圖的結構對應圖3B的曲線370a、370b，圖3A右圖的結構對應圖3B的曲線380a、380b。可以發現，積體電感L與金屬連線連接前(如圖3A的左圖所示)與連接後(如圖3A的中間圖所示)，電感值及品質因素Q均明顯下降(由曲線360變為曲線370)，然而在金屬連線260加上屏蔽結構320之後(如圖3A的右圖所示)，電感值及品質因素Q顯著獲得提升(如曲線380所示)。由此可見，在積體電感與基板之間及金屬連線與基板之間加上屏蔽結構可以有效地改善電路的表現。
圖4為金屬連線的屏蔽結構的圖案。金屬連線410的屏蔽結構420可以是實心(420a)、水平梳狀(420b)、斜向梳狀(420c)或網狀(420d)。在一些實施例中，屏蔽結構420的寬度d大於金屬連線410的寬度。
圖5為根據本發明之一實施例的積體電路結構的橫截面圖。積體電路結構500至少包含金屬層510、氧化層520、屏蔽層530以及基板540。在一些實施例中，積體電感L及金屬連線515實質上位於金屬層510；在其他實施例中，部分或全部的金屬連線515實作於金屬層510以外的其他金屬層，並透過通孔或通孔陣列相連接。由圖可見，屏蔽層530(包含積體電感L的屏蔽結構及金屬連線515的屏蔽結構)位於基板540與金屬層510之間。屏蔽層530除了可以阻絕訊號由積體電感L經由氧化層電容Cox耦合至基板之外，也可阻絕訊號由金屬連線515及/或其寄生電容(例如Lp1與Lp2)經由氧化層電容Cox耦合至基板。
在一些實施例中，屏蔽層530可以製作於積體電路結構500中最靠近基板540的金屬層，目的是為了加大積體電感L與屏蔽結構之間的距離及金屬連線515與屏蔽結構之間的距離，以使氧化層電容Cox的電容值變小。除了金屬之外，屏蔽層530的材料亦可以用多晶矽層(polysilicon layer)或是表面覆蓋矽化物(silicide)的擴散層(diffusion layer)實作。
圖6為本發明一實施例之積體電路結構的示意圖，圖6可以對應於圖2的部分元件。積體電感L透過金屬連線260a連接電容230a及可變電容240a，以及透過金屬連線260b連接電容230b及可變電容240b。電容230a及230b分別透過開關250a及250b耦接至參考電位(例如接地)。電容230a、230b可以實作於積體電感L所在的層與基板之間。屏蔽結構610防止積體電感L上的訊號耦合至基板，屏蔽結構620a、620b分別防止金屬連線260a、260b上的訊號耦合至基板。積體電路結構600可應用於功率放大器(power amplifier)或VCO。開關250a、250b導通時，積體電感L等效與電容230a、230b並聯，因此可以藉由切換開關250a、250b調整功率放大器或VCO的操作頻率。在一些實施例中，開關250a、250b可以利用電晶體實作，而且可以與屏蔽結構610、620a及620b實作於積體電路結構中的同一層，例如最接近基板的金屬層。
除了上述的功率放大器及VCO之外，本發明的積體電路結構亦可應用於低噪音放大器(low noise amplifier, LNA)或其他電路。此外，本發明所揭露的積體電路結構除了可以應用於積體電感及其金屬連線之外，也可以應用於積體變壓器及其金屬連線(例如，可以視前揭的積體電感為積體變壓器的一部分)。
由於本技術領域具有通常知識者可藉由本案之裝置發明的揭露內容來瞭解本案之方法發明的實施細節與變化，因此，為避免贅文，在不影響該方法發明之揭露要求及可實施性的前提下，重複之說明在此予以節略。請注意，前揭圖示中，元件之形狀、尺寸以及比例等僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。再者，前揭實施例雖以積體電感為例，然此並非對本發明之限制，本技術領域人士可依本發明之揭露適當地將本發明應用於積體變壓器。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100、500、600‧‧‧積體電路結構
110、540‧‧‧基板
120、520‧‧‧氧化層
130、510‧‧‧金屬層
135、515‧‧‧金屬連線
L‧‧‧積體電感
Lp1、Lp2‧‧‧寄生電感
Cox‧‧‧氧化層電容
Rsub‧‧‧寄生電阻
Csub‧‧‧寄生電容
200‧‧‧電感電容槽
210、230a、230b‧‧‧電容
220a、220b‧‧‧電晶體
240a、240b‧‧‧可變電容
250a、250b‧‧‧開關
260a、260b、410‧‧‧金屬連線
310、320a、320b、420a、420b、420c、420d、610、620a、620b‧‧‧屏蔽結構
360a、360b、370a、370b、380a、380b‧‧‧曲線
530‧‧‧屏蔽層
［圖1］為習知包含積體電感之積體電路結構的橫截面示意圖； ［圖2］為壓控振盪器的電感電容槽的電路圖； ［圖3A~3B］顯示屏蔽結構對積體電感的電感值及品質因素Q的影響； ［圖4］為金屬連線的屏蔽結構的圖案； ［圖5］為根據本發明之一實施例的積體電路結構的橫截面圖；以及 ［圖6］為本發明一實施例之積體電路結構的示意圖。

Claims (10)

  1. 一種積體電路結構，包含： 一基板； 一積體電感，實質上實作於該積體電路結構之一第一層； 複數個元件； 複數個金屬連線(interconnection)，耦接該積體電感與該些元件； 一第一屏蔽結構，實作於該第一層與該基板之間，且實質上位於該積體電感的下方；以及 一第二屏蔽結構，實作於該第一層與該基板之間，具有與該些金屬連線實質上相同的分布，且實質上位於該些金屬連線的下方； 其中，該第一屏蔽結構及該第二屏蔽結構係等電位。
  2. 如申請專利範圍第1項所述之積體電路結構，該積體電路結構係應用於一電感電容槽(LC tank)，該些元件包含： 一第一開關； 一第二開關； 一第一電容，其一端耦接該積體電感之一第一端，另一端透過該第一開關耦接一參考電壓；以及 一第二電容，其一端耦接該積體電感之一第二端，另一端透過該第二開關耦接該參考電壓； 其中，該第一開關、該第二開關、該第一電容及該第二電容係形成一可調變電容陣列(switch capacitor array)，且該第一開關及該第二開關同時導通或不導通以調整該電感電容槽的共振頻率。
  3. 如申請專利範圍第2項所述之積體電路結構，其中該第一電容及該第二電容實作於該第一層與該基板之間，該第一開關及該第二開關係由電晶體實作，且電晶體的電極係實作於與該第二屏蔽結構同一層。
  4. 如申請專利範圍第1項所述之積體電路結構，其中該第二屏蔽結構係實作於該積體電路結構最接近該基板之一金屬層。
  5. 一種以積體電路結構製成的壓控振盪器，包含： 一基板； 一積體電感，實質上實作於該積體電路結構之一第一層； 一開關； 一電容，其一端耦接該積體電感，另一端透過該開關耦接一參考電壓； 一金屬連線(interconnection)，連接該積體電感與該電容； 一第一屏蔽結構，實作於該第一層與該基板之間，且實質上位於該積體電感的下方；以及 一第二屏蔽結構，實作於該第一層與該基板之間，且實質上位於該金屬連線的下方； 其中該第一屏蔽結構及該第二屏蔽結構係等電位。
  6. 如申請專利範圍第5項所述之壓控振盪器，其中該電容實作於該第一層與該基板之間，該開關係由電晶體實作，且電晶體的電極係實作於與該第二屏蔽結構同一層。
  7. 如申請專利範圍第5項所述之壓控振盪器，其中該第二屏蔽結構係實作於該積體電路結構最接近該基板之一金屬層。
  8. 如申請專利範圍第5項所述之壓控振盪器，其中該第二屏蔽結構具有與該金屬連線實質上相同的分布。
  9. 一種以積體電路結構製成的功率放大器，包含： 一基板； 一積體電感，實質上實作於該積體電路結構之一第一層； 一開關； 一電容，其一端耦接該積體電感，另一端透過該開關耦接一參考電壓； 一金屬連線(interconnection)，連接該積體電感與該電容； 一第一屏蔽結構，實作於該第一層與該基板之間，且實質上位於該積體電感的下方；以及 一第二屏蔽結構，實作於該第一層與該基板之間，且實質上位於該金屬連線的下方； 其中該第一屏蔽結構及該第二屏蔽結構係等電位。
  10. 一種低噪音放大器之積體電路結構，包含： 一基板； 一積體電感，實質上實作於該積體電路結構之一第一層； 複數個元件； 複數個金屬連線(interconnection)，連接該積體電感與該些元件； 一第一屏蔽結構，實作於該第一層與該基板之間，且實質上位於該積體電感的下方；以及 一第二屏蔽結構，實作於該第一層與該基板之間，且實質上位於該些金屬連線的下方； 其中該第一屏蔽結構及該第二屏蔽結構係等電位。
TW106123441A 2017-07-13 2017-07-13 積體電路結構、壓控振盪器及功率放大器 TWI641105B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106123441A TWI641105B (zh) 2017-07-13 2017-07-13 積體電路結構、壓控振盪器及功率放大器
US16/013,327 US10700003B2 (en) 2017-07-13 2018-06-20 Integrated circuit structure, voltage-controlled oscillator and power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106123441A TWI641105B (zh) 2017-07-13 2017-07-13 積體電路結構、壓控振盪器及功率放大器

Publications (2)

Publication Number Publication Date
TWI641105B true TWI641105B (zh) 2018-11-11
TW201909374A TW201909374A (zh) 2019-03-01

Family

ID=64999101

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123441A TWI641105B (zh) 2017-07-13 2017-07-13 積體電路結構、壓控振盪器及功率放大器

Country Status (2)

Country Link
US (1) US10700003B2 (zh)
TW (1) TWI641105B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730779B (zh) * 2020-01-21 2021-06-11 瑞昱半導體股份有限公司 圖案化屏蔽結構以及積體電感
US11387315B2 (en) * 2020-01-21 2022-07-12 Realtek Semiconductor Corporation Patterned shielding structure and integrated inductor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201620113A (zh) * 2014-11-21 2016-06-01 威盛電子股份有限公司 積體電路裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593838B2 (en) 2000-12-19 2003-07-15 Atheros Communications Inc. Planar inductor with segmented conductive plane
US7061072B2 (en) * 2002-12-26 2006-06-13 Jbcr Innovations, Llp Integrated circuit inductors using driven shields
US20080029854A1 (en) 2006-08-03 2008-02-07 United Microelectronics Corp. Conductive shielding pattern and semiconductor structure with inductor device
US8559186B2 (en) 2008-04-03 2013-10-15 Qualcomm, Incorporated Inductor with patterned ground plane
US9014653B2 (en) * 2012-09-16 2015-04-21 Technische Universiteit Delft High-IF superheterodyne receiver incorporating high-Q complex band pass filter
CN103794592B (zh) * 2012-10-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 具有接地屏蔽结构的半导体器件
US9722537B2 (en) * 2014-08-20 2017-08-01 Short Circuit Technologies Llc Fractional-N frequency synthesizer incorporating cyclic digital-to-time and time-to-digital circuit pair
CN107658288B (zh) 2014-11-21 2020-02-07 威锋电子股份有限公司 集成电路装置
US9325277B1 (en) * 2014-12-16 2016-04-26 Xilinx, Inc. Voltage controlled oscillator including MuGFETS

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201620113A (zh) * 2014-11-21 2016-06-01 威盛電子股份有限公司 積體電路裝置

Also Published As

Publication number Publication date
TW201909374A (zh) 2019-03-01
US20190019749A1 (en) 2019-01-17
US10700003B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
US8618632B2 (en) Semiconductor device and multi-layered wiring substrate
CN101473437B (zh) 集成电路以及采用该集成电路的装置
US7619296B2 (en) Circuit board and semiconductor device
CN107195615A (zh) 带有屏蔽结构的晶体管、封装器件及其制造方法
US7525407B2 (en) Integrated circuit having integrated inductors
CN205508776U (zh) 半导体装置
TWI641105B (zh) 積體電路結構、壓控振盪器及功率放大器
KR101913525B1 (ko) 단일 결합 직렬 및 병렬 콘덴서 구성요소를 구비하는 출력 정합 회로망
TW201737224A (zh) 陣列基板和顯示裝置
JPS594175A (ja) 電界効果半導体装置
TW202002202A (zh) 電子裝置及電路基板
US20030147226A1 (en) Method and structure for reduction of impedance using decoupling capacitor
TWI567905B (zh) 半導體裝置
CN109860147B (zh) 一种叠状电容制作方法及半导体器件
US20100133652A1 (en) Semiconductor device and method of manufacturing the same
TWI749645B (zh) 半導體裝置以及金氧半電容器結構
CN109273427B (zh) 集成电路结构、压控振荡器及功率放大器
KR100498667B1 (ko) 반도체 집적 회로 장치
US10354948B2 (en) Lossy MIM capacitor for on-die noise reduction
US9536820B1 (en) Power distribution network
KR100632464B1 (ko) 수동 소자 쉴드 구조를 포함하는 집적 회로 및 그 제조방법
TWI819776B (zh) 金屬氧化物金屬電容結構及其半導體裝置
TWI804046B (zh) 顯示控制器及其顯示系統
US6734547B2 (en) Semiconductor wiring structure having divided power lines and ground lines on the same layer
JP2006245545A (ja) 回路基板および半導体装置