JPS62150903A - 高周波混成集積回路装置 - Google Patents
高周波混成集積回路装置Info
- Publication number
- JPS62150903A JPS62150903A JP29494985A JP29494985A JPS62150903A JP S62150903 A JPS62150903 A JP S62150903A JP 29494985 A JP29494985 A JP 29494985A JP 29494985 A JP29494985 A JP 29494985A JP S62150903 A JPS62150903 A JP S62150903A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- base
- lead
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は高周波混成集積回路装置に関し、特に高周波
高出力混成集積回路装置における整合回路構造の改良に
係るものである。
高出力混成集積回路装置における整合回路構造の改良に
係るものである。
従来例によるこの種の高周波高出力混成集積回路装置の
概要構成を第３図および第４図に示しである。
概要構成を第３図および第４図に示しである。
すなわち、これらの第３図および第４図において、符号
２は半導体装置からなる高周波高出力トランジスタ、３
．および４はこの高周波高出力トランジスタ２のベース
リード、およびコレクタリード、５．および８はこれら
のベースリード３．およびコレクタリード４に半田付は
接続されてストリップラインを形成するベース側、およ
びコレクタ側のそれぞれ導体層であり、また７は回路形
成のためのアルミナなどの誘電体による回路基板、８は
装置の放熱とアースとに兼用する銅板などを用いた放熱
、アース基体、８は回路整合用のチップコンデンサ、ｌ
Ｏはこのチップコンデンサ９をアース基体８に接続する
ための、スルーホールを有する両面導通の導体層である
。
２は半導体装置からなる高周波高出力トランジスタ、３
．および４はこの高周波高出力トランジスタ２のベース
リード、およびコレクタリード、５．および８はこれら
のベースリード３．およびコレクタリード４に半田付は
接続されてストリップラインを形成するベース側、およ
びコレクタ側のそれぞれ導体層であり、また７は回路形
成のためのアルミナなどの誘電体による回路基板、８は
装置の放熱とアースとに兼用する銅板などを用いた放熱
、アース基体、８は回路整合用のチップコンデンサ、ｌ
Ｏはこのチップコンデンサ９をアース基体８に接続する
ための、スルーホールを有する両面導通の導体層である
。
次にこの従来例による回路装置の動作について述べる。
前記第３図、第４図および第５図（ａ） 、 （ｂ）に
おいて、高周波高出力トランジスタ２の入力インピーダ
ンスをＩｂｂ（Ω）、ベースリード３のインダクタンス
をＬ４ （Ｈ） 、並列チップコンデンサ８をスルーホ
ールによりアース基体８に接続させたときの実効的なキ
ャパシタンスをＣｅ（Ｆ）、とした場合、実質的には、 ′＋１ ｎ：１／ｌ ｌ”＝Ｊ”Ｃｅ” ＩＢＢ＋Ｊｗ
Ｌ、 ＝Ｊ ＠Ｃｅ”ｒｙｂｂ ・・・・・・・・・（１） 、”、 ｗ＝２πＪ” （ｒａｄ／５ｅｅ） 、 ｆ：
動作周波数（Ｈｚ）。
おいて、高周波高出力トランジスタ２の入力インピーダ
ンスをＩｂｂ（Ω）、ベースリード３のインダクタンス
をＬ４ （Ｈ） 、並列チップコンデンサ８をスルーホ
ールによりアース基体８に接続させたときの実効的なキ
ャパシタンスをＣｅ（Ｆ）、とした場合、実質的には、 ′＋１ ｎ：１／ｌ ｌ”＝Ｊ”Ｃｅ” ＩＢＢ＋Ｊｗ
Ｌ、 ＝Ｊ ＠Ｃｅ”ｒｙｂｂ ・・・・・・・・・（１） 、”、 ｗ＝２πＪ” （ｒａｄ／５ｅｅ） 、 ｆ：
動作周波数（Ｈｚ）。
であって、この（１）式で回路が共振状態にあるとき、
虚数部は零となる。従って、 ・・・・・・・・・（２） Ｑ１＝ｗＬ（／ｊｂｂ ・・・・・・・・・（３） となり、高周波高出力トランジスタ２の入力インピーダ
ンスｙｂｂ（Ω）がＬｌおよびＣｅによって（１＋Ｑ、
）倍になることが判り、またこの共振回路での回路のＱ
は貿Ｌ１／Ｔ”ｂｂとなって、ｙｂｂが一定の場合、ベ
ースリードインダクタンスＬ１の値により変わることが
判る。
虚数部は零となる。従って、 ・・・・・・・・・（２） Ｑ１＝ｗＬ（／ｊｂｂ ・・・・・・・・・（３） となり、高周波高出力トランジスタ２の入力インピーダ
ンスｙｂｂ（Ω）がＬｌおよびＣｅによって（１＋Ｑ、
）倍になることが判り、またこの共振回路での回路のＱ
は貿Ｌ１／Ｔ”ｂｂとなって、ｙｂｂが一定の場合、ベ
ースリードインダクタンスＬ１の値により変わることが
判る。
また並列チップコンデンサ８の実効的なキャパシタンス
Ｃｅ（Ｆ）は、 １／ｊｗＣｅ＝ｊｗＬｐ＋１／ｊｗｃ → Ｃ／Ｃｅ＝
１−ｗ”Ｌｐｃ・・・・・・・・・（４） こ−で、質。＝２πｆｏ 、 ｆｏ＝ｌｎπｆ貨躇する
と、この（４）式は、 Ｃｅ＝Ｃ／（１−げび。）２）（Ｆ）・・・・・・・・
・（５）となる。但しｆ＜ｆ。、従ってＣｅは周波数特
性を有する。
Ｃｅ（Ｆ）は、 １／ｊｗＣｅ＝ｊｗＬｐ＋１／ｊｗｃ → Ｃ／Ｃｅ＝
１−ｗ”Ｌｐｃ・・・・・・・・・（４） こ−で、質。＝２πｆｏ 、 ｆｏ＝ｌｎπｆ貨躇する
と、この（４）式は、 Ｃｅ＝Ｃ／（１−げび。）２）（Ｆ）・・・・・・・・
・（５）となる。但しｆ＜ｆ。、従ってＣｅは周波数特
性を有する。
しかしながら、このように構成される従来例による整合
回路にあっては、誘電体回路基板７上にチップコンデン
サ８を半田付けしなければならないことから、ベースリ
ード３のインプラ、タンスＬＬを小さくするのには自ず
から限界がある。すなわち回路のＱを小さくして広帯域
化するのに限界があり、またチップコンデンサ８をアー
スに接続するためにスルーホールを必要とし、従ってス
ルーホールの寄生インダクタンスＬｐをもつことになっ
て、並列チップコンデンサ８の実効値に周波数特性を生
じ、このようにして従来例構成の場合、広帯域化９周波
数特性に問題があるという不都合を有している。
回路にあっては、誘電体回路基板７上にチップコンデン
サ８を半田付けしなければならないことから、ベースリ
ード３のインプラ、タンスＬＬを小さくするのには自ず
から限界がある。すなわち回路のＱを小さくして広帯域
化するのに限界があり、またチップコンデンサ８をアー
スに接続するためにスルーホールを必要とし、従ってス
ルーホールの寄生インダクタンスＬｐをもつことになっ
て、並列チップコンデンサ８の実効値に周波数特性を生
じ、このようにして従来例構成の場合、広帯域化９周波
数特性に問題があるという不都合を有している。
この発明は従来例回路装置でのこのような問題点を改善
するためになされたものであって、その目的とするとこ
ろは、トランジスタの電極リードのインダクタンス、お
よび寄生のインダクタンスをそれぞれに小さくして回路
のＱを下げ、広帯域で周波数特性の良い、この種の高周
波高出力混成集積回路装置を提供することである。
するためになされたものであって、その目的とするとこ
ろは、トランジスタの電極リードのインダクタンス、お
よび寄生のインダクタンスをそれぞれに小さくして回路
のＱを下げ、広帯域で周波数特性の良い、この種の高周
波高出力混成集積回路装置を提供することである。
前記目的を達成するために、この発明においては、回路
基板とトランジスタパッケージ間を利用し、回路整合用
のコンデンサを、トランジスタのリードと回路アース基
体との間に、直接、挟み込むように挿入接続させたもの
である。
基板とトランジスタパッケージ間を利用し、回路整合用
のコンデンサを、トランジスタのリードと回路アース基
体との間に、直接、挟み込むように挿入接続させたもの
である。
従ってこの発明では、トランジスタのリードと回路アー
ス基体との間に、回路整合用のコンデンサを直接、挿入
接続させるために、リードインダクタンスを小さくでき
、またコンデンサのアース接続にスルーホールを介在さ
せないから、寄生のインダクタンスをも小さくできて、
結果的に広帯域で周波数特性の良い回路構成が得られる
。
ス基体との間に、回路整合用のコンデンサを直接、挿入
接続させるために、リードインダクタンスを小さくでき
、またコンデンサのアース接続にスルーホールを介在さ
せないから、寄生のインダクタンスをも小さくできて、
結果的に広帯域で周波数特性の良い回路構成が得られる
。
以下、この発明に係る高周波高出力混成集積回路装置の
一実施例につき、第１図および第２図を参照して詳細に
説明する。
一実施例につき、第１図および第２図を参照して詳細に
説明する。
第１図、第２図実施例装置は、前記第３図、第４図従来
例装置に対応して表わした平面、断面図である。これら
の各図中、同一符号は同一または相当部分を示しており
、この実施例構成では、回路整合用の平板状をしたコン
デンサ１を、高周波高出力トランジスタ２のベースリー
ド３と回路アース基体８との間に、直接、挟み込むよう
にして挿入接続させたものである。
例装置に対応して表わした平面、断面図である。これら
の各図中、同一符号は同一または相当部分を示しており
、この実施例構成では、回路整合用の平板状をしたコン
デンサ１を、高周波高出力トランジスタ２のベースリー
ド３と回路アース基体８との間に、直接、挟み込むよう
にして挿入接続させたものである。
従ってこの実施例構成の場合、コンデンサｌをトランジ
スタ２のパッケージに対して効果的に接近させ得ること
から、そのベースリード３のインダクタンスを小さくで
きる。すなわちこの実施例構成でのベースリード３のイ
ンダクタンスＬ２（Ｈ）は、 Ｌ２＜Ｌ１→ Ｑ２＝憩くＱイ＝看九 であり、このために回路のＱを小さくできて、広帯域化
が可能になる。
スタ２のパッケージに対して効果的に接近させ得ること
から、そのベースリード３のインダクタンスを小さくで
きる。すなわちこの実施例構成でのベースリード３のイ
ンダクタンスＬ２（Ｈ）は、 Ｌ２＜Ｌ１→ Ｑ２＝憩くＱイ＝看九 であり、このために回路のＱを小さくできて、広帯域化
が可能になる。
そしてまたコンデンサーをスルーホールを介さずに直接
、アース基体８に接続させるので、寄生のインダクタン
スｔｐが殆んど零に等しく、従って前記（４）式が、了
＞ ＞ ｊ ｗＬｐ 、すなわち−し土→Ｃ吋Ｃｅ Ｊ賛Ｃｅ ’ｊ賢Ｃ となって、並列コンデンサの実効値は周波数特性をもた
ない。
、アース基体８に接続させるので、寄生のインダクタン
スｔｐが殆んど零に等しく、従って前記（４）式が、了
＞ ＞ ｊ ｗＬｐ 、すなわち−し土→Ｃ吋Ｃｅ Ｊ賛Ｃｅ ’ｊ賢Ｃ となって、並列コンデンサの実効値は周波数特性をもた
ない。
なお、前記実施例においては、高周波高出力トランジス
タのベース側についてのみ説明したが、同コレクタ側に
対しても適用できることは勿論であり、またＦＥＴなど
にも同様に応用し得るものである。
タのベース側についてのみ説明したが、同コレクタ側に
対しても適用できることは勿論であり、またＦＥＴなど
にも同様に応用し得るものである。
以上詳述したようにこの発明によれば、回路整合用のコ
ンデンサを、回路基板とトランジスタパッケージ間を利
用、つまりトランジスタに可及的に接近させた位置で、
トランジスタの電極リードと回路アース基体との間に、
直接、つまりアース接続にスルーホールを介在させずに
、挟み込むようにして挿入接続させたから、電極リード
のインダクタンスを小さく、また寄生のインダクタンス
についても、これを小さくできることになり、このため
結果的には、極めて簡単な回路構成によって、広帯域で
しかも周波数特性の良好な高周波高出力混成集積回路装
置を提供し得るのである。
ンデンサを、回路基板とトランジスタパッケージ間を利
用、つまりトランジスタに可及的に接近させた位置で、
トランジスタの電極リードと回路アース基体との間に、
直接、つまりアース接続にスルーホールを介在させずに
、挟み込むようにして挿入接続させたから、電極リード
のインダクタンスを小さく、また寄生のインダクタンス
についても、これを小さくできることになり、このため
結果的には、極めて簡単な回路構成によって、広帯域で
しかも周波数特性の良好な高周波高出力混成集積回路装
置を提供し得るのである。
第１図、および第２図はこの発明に係る高周波混成集積
回路装置の一実施例による概要構成を示す平面、および
断面図であり、また第３図、および第４図は従来例によ
る同上回路装置の概要構成を示す平面、および断面図、
第５図（ａ）、（ｂ）は同上回路の動作説明図である。 ｌ・・・・回路整合用のコンデンサ、２・・・・高周波
高出力トランジスタ、３．４・・・・トランジスタのベ
ースリード、コレクタリード（電極リード）、５゜６・
・・・ベース側、コレクタ側の導体層、７・・・・誘電
体回路基板、８・・・・アース基体。 第５図 （ａ） （ｂ）
回路装置の一実施例による概要構成を示す平面、および
断面図であり、また第３図、および第４図は従来例によ
る同上回路装置の概要構成を示す平面、および断面図、
第５図（ａ）、（ｂ）は同上回路の動作説明図である。 ｌ・・・・回路整合用のコンデンサ、２・・・・高周波
高出力トランジスタ、３．４・・・・トランジスタのベ
ースリード、コレクタリード（電極リード）、５゜６・
・・・ベース側、コレクタ側の導体層、７・・・・誘電
体回路基板、８・・・・アース基体。 第５図 （ａ） （ｂ）
Claims (1)
- 半導体装置を装着したアース基体と、この半導体装置
の電極リードとの間に、整合用のコンデンサを挿入接続
させたことを特徴とする高周波混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29494985A JPS62150903A (ja) | 1985-12-24 | 1985-12-24 | 高周波混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29494985A JPS62150903A (ja) | 1985-12-24 | 1985-12-24 | 高周波混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62150903A true JPS62150903A (ja) | 1987-07-04 |
Family
ID=17814369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29494985A Pending JPS62150903A (ja) | 1985-12-24 | 1985-12-24 | 高周波混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62150903A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0366208A (ja) * | 1989-08-04 | 1991-03-20 | Matsushita Electric Ind Co Ltd | 高周波トランジスタの整合回路 |
| FR2702594A1 (fr) * | 1993-03-12 | 1994-09-16 | Thomson Csf | Procédé de montage de connexion de transistor bipolaire. |
| JPH07336140A (ja) * | 1994-06-06 | 1995-12-22 | Fukushima Nippon Denki Kk | 高周波発振器 |
-
1985
- 1985-12-24 JP JP29494985A patent/JPS62150903A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0366208A (ja) * | 1989-08-04 | 1991-03-20 | Matsushita Electric Ind Co Ltd | 高周波トランジスタの整合回路 |
| FR2702594A1 (fr) * | 1993-03-12 | 1994-09-16 | Thomson Csf | Procédé de montage de connexion de transistor bipolaire. |
| JPH07336140A (ja) * | 1994-06-06 | 1995-12-22 | Fukushima Nippon Denki Kk | 高周波発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0930653B1 (en) | High frequency semiconductor device | |
| JPH0365016B2 (ja) | ||
| JPH07297609A (ja) | 半導体装置 | |
| JPS62150903A (ja) | 高周波混成集積回路装置 | |
| JPH065794A (ja) | 高周波増幅装置 | |
| US6094114A (en) | Slotline-to-slotline mounted flip chip | |
| JP4380553B2 (ja) | 高出力増幅回路 | |
| JPH10256850A (ja) | 半導体装置及び高周波電力増幅器 | |
| US20230064909A1 (en) | Filter integrated circuit | |
| JPS6035247Y2 (ja) | 半導体装置 | |
| JPS6255721B2 (ja) | ||
| JP2881716B2 (ja) | 発振器 | |
| JP3306331B2 (ja) | 誘電体フィルタ | |
| JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
| JPS6399565A (ja) | 高周波混成集積回路 | |
| JPH04109701A (ja) | マイクロ波半導体装置 | |
| JPH05299570A (ja) | 半導体装置 | |
| JPS60106205A (ja) | モノリシツクｆｅｔ発振器 | |
| JP2570638B2 (ja) | 半導体用パッケージ | |
| JPS5861652A (ja) | 半導体装置 | |
| JPH0436112Y2 (ja) | ||
| JPH06310662A (ja) | 半導体装置 | |
| JPS6269523A (ja) | トランジスタ装置 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH0340951B2 (ja) |