JPH0366208A - 高周波トランジスタの整合回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高周波高出力増幅器に用いるトランジスタの
入出力整合状態を、容易にかつ安価に、調整できる高周
波トランジスタの整合回路に関するものである。

従来の技術 高周波用トランジスタの入出力インピーダンスは、一般
にマイクロストリップ主線路の特性インピーダンス（通
常は５０Ω）に一致しない。電気信号を効率良く増幅す
るためには、トランジスタの入出力インピーダンスと、
入出力それぞれのマイクロストリップ主線路のインピー
ダンスが、できるだけ一致し、その点における反射がで
きるだけ少ないことが望ましい。特に高周波高出力用ト
ランジスタの入出力インピーダンスは、５０Ωに比べて
はるかに低いので、通常は、人出力マイクロストリップ
主線路に対して並列にインピーダンスの低い素子を挿入
して、インピーダンス整合を行っている。その−例とし
て、以下のスタブを用いる方法がある。先端開放マイク
ロストリップライン（オープンスタブ）のインピーダン
ス整合ｓはＺｏｓ＝−ｊ−ｃｏｔβ１（１） ただし、β＝２π／λ λ：整合をとろうとしている周波数におけるマイクロス
トリップライン上での波長 ｌ：マイクロストリップラインの長さ で与えられる。

従って、Ｚｏｓは０℃がπ／２、すなわちｌがλ／４に
近づくにつれて小さくなり、適当な値を選ぶことによっ
て、トランジスタとの整合をとることができる。

上記の方法による従来の高周波増幅器の代表的な構成を
第５図に示す。第５図において、１０１は電界効果トラ
ンジスタ（以下ＦＥＴと略す）、１０２は入力端整合回
路基板、１０３は出力側整合回路基板、１０４は入力端
子に接続されるマイクロストリップラインで構成された
主線路、１０５は出力端子に接続されるマイクロストリ
ップラインで構成された主線路、１０６は前記ＦＥＴと
前記入力端整合回路基板を接続するボンディングワイヤ
、１０７は前記ＦＥＴと前記出力側整合回路基板を接続
するボンディングワイヤ、５０１は入力整合回路を形成
するオープンスタブ、５０２は出力整合回路を形成する
オープンスタブ、５０３及び５０４はオープンスタブの
長さを調整するための島状電極（以下パッドと略す）、
５０５及び５０６はオープンスタブと調整用パッドを接
続するためのボンディングワイヤである。この構造にお
いて、人力整合回路および出力整合回路の調整は、オー
プンスタブに調整用パッドをボンディングワイヤで接続
することにより、実質的なオープンスタブの長さを調整
することで行っている。

上記の方式をさらに改良したものとして、整合用チップ
コンデンサを用いたものがある。この方式の代表的な構
成を第６図に示す。第６図において、１０１はＦＥＴ、
１０２は入力端整合回路基板、１０３は出力側整合回路
基板、１０４は入力端子に接続されるマイクロストリッ
プラインで構成された主線路、１０５は出力端子に接続
されるマイクロストリップラインで構成された主線路、
６０１は入力インピーダンス整合用チップコンデンサ、
６０２は出力インピーダンス整合用チップコンデンサで
、６０１及び６０２のチップコンデンサは共に、下電極
は接地されている台座の上に接続され、上電極はボンデ
ィングワイヤでＦＥＴと入出力整合調整回路基板のマイ
クロストリップ主線路に接続されている。６０３及び６
０４は前記ＦＥＴと前記チップコンデンサを接続するボ
ンディングワイヤ、６０５及び６０６は前記チップコン
デンサと前記入出力整合調整回路基板のマイクロストリ
ップ主線路を接続するボンディングワイヤである。６０
７及び６０８は人出力インピーダンスを調整するための
パッド、６０９及び６１０はマイクロストリップ主線路
と調整用パッドを接続するためのボンディングワイヤで
ある。この構造において、人出力インピーダンスの調整
は、チップコンデンサとそれを接続しているボンディン
グワイヤのインダクタンスで主に整合をとるようにして
、補助的に入出力整合調整回路基板において、調整用パ
ッドをボンディングワイヤで接続することで行っている
。

発明が解決しようとする課題 しかし、第５図に示した従来例による調整方法では、イ
ンピーダンスの低い高周波高出力ＦＥＴの整合をとるこ
とは困難である。なぜなら、主線路のインピーダンスは
一般に５０Ωであり、これに対して高周波高圧力ＦＥＴ
のインピーダンスは一般に数Ωもしくは１Ω以下である
から、これを整合させるためには、主線路とアース間に
かなり静電容量の大きいコンデンサを挿入することが必
要となるからである。第５図に示した従来の一実施例で
は、オープンスタブを用いて調整するわけてあるが、（
１）式かられかるようにオープンスタブの長さを、整合
をとろうとしている周波数の１／４波長にかなり近い長
さにする必要がある。しかし、オープンスタブのインピ
ーダンスは、ｃｏｔＢｊ２で変化し、１／４波長付近で
は、スタブ長が僅かに変化してもその値は大きく変化す
ることになるので、実際のインピーダンスの調整は極め
て困難となる。従って、第５図に示した従来の一実施例
の方法は、高周波高出力ＦＥＴの整合をとるには適して
いるとは言い難い。

また、第６図に示した従来の他の一実施例では容量値の
大きなチップコンデンサを接続するために、第５図に示
した従来の一実施例よりも、インピーダンスの低い高周
波高出力ＦＥＴとの整合をとりやすいが、チップコンデ
ンサの取り付は箇所が基板以外に別途必要となるため、
回路の小型化高集積化には適していない。

さらに、従来例として示した第５図、第６図には共通し
た位相不整合の課題がある。すなわち、高出力のＦＥＴ
になるほどゲート幅が広くなるので、対する回路基板側
からのホンディングワイヤは放射状になって接続するこ
とになる。この際、電気信号の位相差を生し、増幅効率
の低下が起きてしまう。また、ボンディングワイヤが長
くなることにより、直列インダクタンスの影響が大きく
なり、インピーダンス整合調整が困難となる。

しかし、ただ単に薄膜コンデンサを使えば良いかという
とそうではない。上記の点を考慮した」二にアース電極
の接地の仕方が課題となる。すなわち、インダクタンス
分や直列抵抗用がアースと該電極間に発生すると、その
寄生効果によりＦＥＴの利得を下げる原因となるからで
ある。

課題を解決するための手段 本発明は上述のような従来の高周波トランジスタの整合
回路の課題に鑑みてなされたものであり、主線路にマイ
クロストリップラインを用いるトランジスタのインピー
ダンス整合回路においてトランジスタ接続側の主線路が
テーパ状であり、かつ該テーパ部の中央部に少なくとも
１つ以上の開口部と、該テーパ部のトランジスタとの接
続側に少なくとも１つ以上の薄膜コンデンサとを有しト
ランジスタと接続するためのボンディングワイヤが該主
線路の延長線上に対して対称な位置にあり、該薄膜コン
デンサの主線路と接続されていない側の電極がアースに
最短距離で接続したり、或いはトランジスタ接続側の主
線路が分岐しており該分岐後に少なくとも２つ以上の線
路と、該各線踏部に少なくとも１つ以上の薄膜コンデン
サを有し、トランジスタと接続するためのボンディング
ワイヤが該主線路の延長線上に対して対称な位置にあり
、該薄膜コンデンサの主線路と接続されていない側の電
極がアースに最短距離で接続することによって、小型、
高集積化した構成でしかも、インピーダンスの低い高周
波高出力ＦＥＴとの整合をとりやすくし、さらに位相不
整合の課題や、アースの取り方による寄生効果の課題を
解決するものである。

作用 本発明は上記した構成によって、インピーダンスの低い
高周波高出力トランジスタの整合をとることが容易とな
り、また、位相不整合の問題や、アースの取り方による
寄生効果の問題を解決することができ、さらに実装工程
数が少なく、小型、集積化が可能となり、製造コストの
安い高周波トランジスタの整合回路が提供できるもので
ある。

実施例 以下本発明の一実施例に於ける高周波トランジスタの整
合回路について、図面を参照しながら説明する。第１図
は、本発明の特許請求項（１）での一実施例に於ける高
周波トランジスタの整合回路を示す平面図である。この
第１図において、１０１は電界効果トランジスタ（ＦＥ
Ｔ）、１０２は入力側整合回路基板、１０３は出力側整
合回路基板、１０４は入力端子に接続されるマイクロス
トリップラインで構成された主線路、１０５は出力端子
に接続されるマイクロストリップラインで構成された主
線路、１０６は前記ＦＥＴと前記入力側整合回路基板を
接続するボンディングワイヤ、１０７は前記ＦＥＴと前
記出力側整合回路基板を接続するホンディングワイヤ、
１０８は入力側マイクロストリップ主０ 線路のテーパ部、１０９は出力側マイクロストリップ主
線路のテーパ部、１１０は入力端整合用薄膜コンデンサ
、１１１は出力側整合用薄膜コンデンサ、１１２は入力
側整合用薄膜コンデンサのアース接続部、１１３は出力
側整合用薄膜コンデンサのアース接続部、１１４は入力
側テーパ部の開口部、１１５は出力側テーパ部の開口部
である。

入出力整合回路基板はアルミナなどのセラくツク基板を
用い、主線路およびマイクロストリップラインなどの導
電体部には一般に用いられている薄膜Ｃｒ−Ａｕを用い
、薄膜コンデンサとしては酸化珪素を誘電体として用い
た金属−誘電体−金属構造の薄膜コンデンサを用いた。

また、トランジスタとしてはＧａＡｓＦＥＴを、整合さ
せるときの周波数としては１４ＧＨｚを用いた。アルξ
す基板の誘電率を９．８とした場合には、１４　Ｇ　Ｈ
ｚに於ける１／４波長に相当するマイクロストリップラ
インの長さは約２　ｍｍである。

本実施例では、はぼ整合すると思われる値に薄膜コンデ
ンサの値を最初から設定している。トランジスタの特性
のバラツキや、薄膜コンデンサの製造時のバラツキに対
する微調整については、主線路に並列にスタブを設ける
ことで可能である。

通常は整合用薄膜コンデンサのみでインピーダンス整合
が可能であるが、仮に上記の微調整を行う場合でも、極
めて僅かのスタブをたてるだけで十分な整合をとること
ができる。

また、本実施例では入出力回路を共に同一の方式で整合
をとったが、一般に出力インピーダンスは人力インピー
ダンスよりも高いので入力整合の場合のみに本実施例の
方法を用いても良い。

加えて、本実施例では開口部がＩつで、薄膜コンデンサ
が１つの場合の最も簡単な場合を取り上げたが、ＦＥＴ
が多セル構造の人出力パッドが多くなった場合には、開
口部の数や大きさ、薄膜コンデンサの数や容量値などを
増やすことで容易に対応できる。

本実施例の従来例と比較したときの大きな特徴として、
位相不整合によるトランジスタ特性の低下を防ぐことが
できる点が上げられる。すなわち１ ２ 高周波高出力ＦＥＴでは一般に単位セル構造が用いられ
、高出力になればなるほどこの単位セルを並列に組んで
構成することが多い。例えば、１セル、２セル、４セル
、８セルなどのように構成していく。この際、当然なが
らＦＥＴのゲート幅が広がり、ＦＥＴ自体の幅も広がる
。このとき、第５図で示した従来例では放射状にボンデ
ィングワイヤを打つことになる。このとき、ＦＥＴの中
央部と端部ではボンディングワイヤの長さが異なるので
、各セルごとに位相差が生じ、増幅効率が低下する。ま
た、ボンディングワイヤの長さを短くするために整合回
路にテーパ部を設けるだけだとテーバ部の中で位相差が
生じ、改善されない。さらに、第６図のように整合回路
基板とＦＥＴ０間にチップコンデンサを配置した場合で
も、チップコンデンサ内で同様に位相差が生じ、特性が
改善には至りにくい。そこで、本実施例に示した構成を
とると、ＦＥＴ入出力部では位相がそろうため上記の点
は改善され、良好な特性が得られることになる。さらに
、ＦＥＴの接続パッドの位置に合わせた形で回路側の接
続箇所を調整できるので、ボンディングワイヤの長さを
短くでき、直列インダクタンスの影響をできる限り小さ
くすることが可能で、そのためインピーダンス整合をと
りやずくすることができる。

もう−点、薄膜コンデンサのアース構造の問題点解決が
上げられる。すなわち、トランジスタの特性を考えた場
合に、重要な項目として利得がある。高周波でこの利得
に大きく影響するのが寄生成分であり、中でもアースと
の接続距離が長いために生じるインダクタンス分や直列
抵抗骨、容量分が利得を下げる原因となる゛。従って、
この寄生成分をできるだけ小さくしてやれば、利得の減
少を防ぐことができる。そこで、本実施例に示した構成
をとることにより、アース接続が最短距離で可能となり
、上記の寄生効果を抑えることができるので、良好な高
周波特性が得られる。

第２図は、本発明の特許請求項（１）での他の一実施例
に於ける高周波トランジスタの整合回路を示す平面図で
ある。この第２図において、１０１は電３ ４ 界効果トランジスタ（ＦＥＴ）、１０２は入力側整合回
路基板、１０３は出力側整合回路基板、１０４は入力端
子に接続されるマイクロストリップラインで構成された
主線路、１０５は出力端子に接続されるマイクロストリ
ップラインで構成された主線路、１０６は前記ＦＥＴと
前記入力側整合回路基板を接続するボンディングワイヤ
、１０７は前記ＦＥＴと前記出力側整合回路基板を接続
するポンディングワイヤ、１０８は入力端マイクロスト
リップ主線路のテーパ部、１０９は出力側マイクロスト
リップ主線路のテーパ部、１１０は入力側整合用薄膜コ
ンデンサ、１１１は出力側整合用薄膜コンデンサ、１１
２は入力側整合用薄膜コンデンサのアース接続部、１１
３は出力側整合用薄膜コンデンサのアース接続部、１１
４は入力側テーパ部の開口部、１１５は出力側テーパ部
の開口部である。

第２図において、構成については第１図と同様であり、
従ってその特徴もインピーダンスの低い高周波高出力ト
ランジスタの整合をとることが容易となり、また、位相
不整合の問題や、アースの５ 取り方による寄生効果の問題を解決することができ、さ
らに実装工程数が少なく、小型、集積化が可能となり、
製造コストの安い高周波トランジスタの整合回路を提供
するという点で同様の効果を備えている。この第２図に
示した本発明の特許ｉｉ＋’ｆ求項（１）での他の一実
施例に於ｔＪ′る高周波トランジスタの整合回路は、第
１図に比べて薄膜コンデンサが１つから２つに増えてい
る点がさらに特徴として上げられる。このため、薄膜コ
ンデンサ１つあたりの容量値が少なくて済む。すなわち
、コンデンサを形成する誘電体の面積が小さくて良い。

つまり、薄膜コンデンサの信頼性が上がり、均一な特性
が得られ易いことになる。

第３図は、本発明の特許請求項（２）での一実施例に於
ける高周波トランジスタの整合回路を示す平面図である
。この第３図において、１０１は電界効果トランジスタ
（ＦＥＴ）、１０２は入力側整合回路基板、１０３は出
力側整合回路基板、１０４は入力端子に接続されるマイ
クロストリップラインて構成された主線路、１０５は出
力端子に接続されるマ６ イクロストリップラインで構成された主線路、１０６は
前記ＦＥＴと前記入力側整合回路基板を接続するポンデ
ィングワイヤ、１０７は前記ＦＥＴと前記出力側整合回
路基板を接続するボンディングワイヤ、１１０は入力側
整合用薄膜コンデンサ、１１１は出力側整合用薄膜コン
デンサ、１１２は入力端整合用薄膜コンデンサのアース
接続部、１１３は出力側整合用薄膜コンデンサのアース
接続部、３０１は入力端分岐、３０２は出力側分岐部で
ある。

入出力整合回路基板はアルミナなどのセラくツク基板を
用い、主線路およびマイクロストリップラインなどの導
電体部には一般に用いられている１）ＩＩＣｒ−Ａｕを
用い、薄膜コンデンサとしては酸化珪素を誘電体として
用いた金属−誘電体−金属構造の薄膜コンデンサを用い
た。また、トランジスタとしてはＧａＡｓＦＥＴを、整
合させるときの周波数としては１４ＧＨｚを用いた。ア
ルミナ基板の誘電率を９．８とした場合には、１４ＧＨ
ｚに於ける１／４波長に相当するマイクロストリップラ
インの長さは約２ｍｍである。

本実施例では、はぼ整合すると思われる値に薄膜コンデ
ンサの値を最初から設定している。トランジスタの特性
のバラツキや、薄膜コンデンサの製造時のバラツキに対
する微調整については、主線路に並列にスタブを設ける
ことが可能である。

通常は整合用薄膜コンデンサのみでインピーダンス整合
が可能であるが、仮に上記の微調整を行う場合でも、極
めて僅かのスタブをたてるだけで十分な整合をとること
ができる。

また、本実施例では入出力整合回路ともに同一の方式で
整合をとったが、一般に、出力インピーダンスは人力イ
ンピーダンスよりも高いので、入力整合の場合のみに本
実施例の方法を用いても良い。

加えて、本実施例では分岐部が工つで、薄膜コンデンサ
が２つの場合の最も簡単な場合を取り上げたが、ＦＥＴ
が多セル構造の人出力パッドが多くなった場合には、分
岐部の数や大きさ、薄膜コンデンサの数や容量値などを
増やすことで容易に対応できる。

７ ８ 本実施例の従来例と比較したときの大きな特徴として、
位相不整合によるトランジスタ特性の低下を防ぐことが
できる点が上げられる。すなわち高周波高出力ＦＥＴで
は一般に単位セル構造が用いられ、高出力になればなる
ほどこの単位セルを並列に組んで構成することが多い。

例えば、１セル、２セル、４セル、８セルなどのように
構成していく。この際、当然ながらＦＥＴのゲート幅が
広がり、ＦＥＴ自体の幅も広がる。このとき、第５図で
示した従来例では放射状にボンディングワイヤを打つこ
とになる。このとき、ＦＥＴの中央部と端部ではボンデ
ィングワイヤの長さが異なるので、各セルごとに位相差
が生じ、増幅効率が低下する。また、ボンディングワイ
ヤの長さを短くするために整合回路にテーパ部を設ける
だけだとテーパ部の中で位相差が生じ、改善されない。

さらに、第６図のように整合回路基板とＦＥＴの間にチ
ップコンデンサを配置した場合でも、チップコンデンサ
内で同様に位相差が生じ、特性が改善には至りにくい。

そこで、本実施例に示した構成９ をとると、ＦＥＴ入出力部では位相がそろうため上記の
点は改善され、良好な特性が得られることになる。さら
に、ＦＥＴの接続パッドの位置に合わせた形で回路側の
接続箇所を調整できるので、ボンディングワイヤの長さ
を短くでき、直列インダクタンスの影響をできる限り小
さくすることが可能で、そのためインピーダンス整合を
とりゃずくすることができる。

もう−点、薄膜コンデンサのアース構造の問題点解決が
上げられる。すなわち、トランジスタの特性を考えた場
合に、重要な項目として利得がある。高周波でこの利得
に大きく影響するのが寄生成分であり、中でもアースと
の接続距離が長いために生じるインダクタンス分や直列
抵抗骨、容量分が利得を下げる原因となる。従って、こ
の寄生成分をできるだけ小さくしてやれば、利得の減少
を防ぐことができる。そこで、本実施例に示した構成を
とることにより、アース接続が最短距離で可能となり、
上記の寄生効果を抑えることができるので、良好な高周
波特性が得られる。

０ 第４図は、本発明の特許請求項（２）での他の一実施例
に於ける高周波トランジスタの整合回路を示す平面図で
ある。この第４図において、１０１は電界効果トランジ
スタ（ＦＥＴ）、１０２は入力端整合回路基板、１０３
は出力側整合回路基板、１０４は入力端子に接続される
マイクロストリップラインで構成された主線路、１０５
は出力端子に接続されるマイクロストリップラインで構
成された主線路、１０６は前記ＦＥＴと前記入力側整合
回路基板を接続するボンディングワイヤ、１０７は前記
ＦＥＴと前記出力側整合回路基板を接続するボンディン
グワイヤ、１１０は入力端整合用薄膜コンデンサ、１１
１は出力側整合用薄膜コンデンサ、１１２は入力端整合
用薄膜コンデンサのアース接続部、１１３は出力側整合
用薄膜コンデンサのアース接続部、３０１は入力端分岐
部、３０２は出力側分岐部である。

第４図において、構成については第３図と同様であり、
従ってその特徴もインピーダンスの低い高周波高出力ト
ランジスタの整合をとることが容易となり、また、位相
不整合の問題や、アースの取り方による寄生効果の問題
を解決することができ、さらに実装工程数が少なく、小
型、集積化が可能となり、製造コストの安い高周波トラ
ンジスタの整合回路を提供するという点で同様の効果を
備えている。この第４図に示した本発明の特許請求項（
２）での他の一実施例に於ける高周波トランジスタの整
合回路は、第３図に比べて、薄膜コンデンサの両側に、
ＦＥＴと接続するためのボンディングワイヤの接続箇所
がある点がさらに特徴として上げられる。すなわち、第
３図に示した構成よりもさらに多セル構造のＦＥＴに対
して位相が合う構成がとれ、位相不整合による増幅効率
の低下を防ぐことができるのである。

発明の効果 以上のように本発明は、主線路とマイクロストリップラ
インを用いるトランジスタのインピーダンス整合回路に
おいてトランジスタ接続側の主線路がテーパ状であり、
かつ該テーパ部の中央部に少なくとも１つ以上の開口部
と、該テーパ部のトランジスタとの接続側に少なくとも
１つ以上の薄膜１ ２ 膜コンデンサとを有し、トランジスタと接続するための
ボンディングワイヤが該主線路の延長線上に対して対称
な位置にあり、該薄膜コンデンサの主線路と接続されて
いない側の電極がアースに最短距離で接続したり、或い
はトランジスタ接続側の主線路が分岐しており該分岐後
に少なくとも２つ以上の線路と、該各線踏部に少なくと
も１つ以上の薄膜コンデンサを有し、トランジスタと接
続するためのボンディングワイヤが該主線路の延長線上
に対して対称な位置にあり、該薄膜コンデンサの主線路
と接続されていない側の電極がアースに最短距離で接続
することによって、インピーダンスの低い高周波高出力
トランジスタの整合をとることが容易となり、また、位
相不整合の問題やアースの取り方による寄生効果の問題
を解決することができ、さらに実装工程数が少なく、小
型、集積化が可能となり、製造コストの安い高周波トラ
ンジスタの整合回路が提供できるものである。

【図面の簡単な説明】

第１図〜第４図は本発明の一実施例に於ける高周波トラ
ンジスタの整合回路を示す平面図、第５図および第６図
は従来例による一実施例に於ける高周波トランジスタの
整合回路を示す平面図である。 １０１・・・・・・電界効果トランジスタ、１０２・・
・・・・入力側整合回路基板、１０３・・・・・・出力
側整合回路基板、１０４・・・・・・入力端主線路、１
０５・・・・・・出力側主線路、１０６、１０７・・・
・・・ボンディングワイヤ、　１０８・・・・・・入力
側テーパ部、１０９・・・・・・出力側テーパ部、１１
０・・・・・・入力端薄膜コンデンサ、１１１・・・・
・・出ノｊ（！ｊｌＩ薄膜コンデンサ、１１２・・・・
・・入力端薄膜コンデンサのアース接続部、１１３・・
・・・・出力側薄膜コンデンサのアース接続部、１１４
・・・・・・入力側開口部、１１５・・・・・・出力側
開口部。

Claims (2)

【特許請求の範囲】
1. （１）主線路にマイクロストリップラインを用いるトラ
   ンジスタのインピーダンス整合回路において、トランジ
   スタ接続側の主線路がテーパ状であり、かつ前記テーパ
   部の中央部に少なくとも１つ以上の開口部と、前記テー
   パ部のトランジスタとの接続側に少なくとも１つ以上の
   薄膜コンデンサとを有し、トランジスタと接続するため
   のボンディングワイヤが前記主線路の延長線上に対して
   対称な位置にあり、前記薄膜コンデンサの主線路と接続
   されていない側の電極がアースに最短距離で接続されて
   いることを特徴とする高周波トランジスタの整合回路。
2. （２）主線路にマイクロストリップラインを用いるトラ
   ンジスタのインピーダンス整合回路において、トランジ
   スタ接続側の主線路が分岐しており分岐後に少なくとも
   ２つ以上の線路と、前記各線路部に少なくとも１つ以上
   の薄膜コンデンサを有し、トランジスタと接続するため
   のボンディングワイヤが前記主線路の延長線上に対して
   対称な位置にあり、前記薄膜コンデンサの主線路に接続
   されていない側の電極がアースに最短距離で接続されて
   いることを特徴とする高周波トランジスタの整合回路。