JPH0366209A - 高周波トランジスタの整合回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高周波高出力増幅器に用いるトランジスタの
入出力整合状態を、容易にかつ安価に、調整できる高周
波トランジスタの整合回路に関するものである。

従来の技術 高周波用トランジスタの入出力インピーダンスは、一般
にマイクロストリップ主線路の特性インピーダンス（通
常は５０Ω）に一致しない。電気信号を効率良く増幅す
るためには、トランジスタの入出力インピーダンスと、
入出力それぞれのマイクロストリップ主線路のインピー
ダンスが、できるだけ一致し、その点における反射がで
きるだけ少ないことが望ましい。特に高周波高出力用ト
ランジスタの入出力インピーダンスは、５０Ωに比べて
はるかに低いので、通常は、人出力マイクロストリップ
主線路に対して並列にインピーダンスの低い素子を挿入
して、インピーダンス整合を行っている。その−例とし
て、以下のスタブを用いる方法がある。先端開放マイク
ロストリップライン（オープンスタブ）のインピーダン
ス整合ｓはＺｏｓ＝−ｊ−ｃｏｔβ１（１） ただし、β＝２π／λ λ：整合をとろうとしている周波数におけるマイクロス
トリップライン上での波長 ｌ：マイクロストリップラインの長さ で与えられる。

従って、Ｚｏｓはβｌがπ／２、すなわちｌがλ／４に
近づくにつれて小さくなり、適当な値を選ぶことによっ
て、トランジスタとの整合をとることができる。

上記の方法による従来の高周波増幅器の代表的な構成を
第２図に示す。第２図において、１０１は電界効果トラ
ンジスタ（以下ＦＥＴと略す）　、１０２は入力側整合
回路基板、１０３は出力側整合回路基板、１０４は入力
端子に接続されるマイクロストリップラインで構成され
た主線路、１０５は出力端子に接続されるマイクロスト
リップラインで構成された主線路、１０６は前記ＦＥＴ
と前記入力側整合回路基板を接続するボンディングワイ
ヤ、１０７は前記ＦＥＴと前記出力側整合回路基板を接
続するボンディングワイヤ、２０１は入力整合回路を形
成するオープンスタブ、２０２は出力整合回路を形成す
るオープンスタブ、２０３及び２０４はオープンスタブ
の長さを調整するための島状電極（以下パッドと略す）
、２０５及び２０６はオープンスタブと調整用パッドを
接続するためのボンディングワイヤである。この構造に
おいて、人力整合回路および出力整合回路の調整は、オ
ープンスタブに調整用パッドをボンディングワイヤで接
続することにより、実質的にオープンスタブの長さを調
整することで行っている。

上記の方式をさらに改良したものとして、整合用チップ
コンデンサを用いたものがある。この方式の代表的な構
成を第３図に示す。第３図において、１０１はＦＥＴ、
１０２は入力側整合回路基板、１０３は出力側整合回路
基板、１０４は入力端子に接続されるマイクロストリッ
プラインで構成された主線路、１０５は出力端子に接続
されるマイクロストリップラインで構成された主線路、
３０１は人力インピーダンス整合用チップコンデンサ、
３０２は出力インピーダンス整合用チップコンデンサで
、３０１及び３０２のチップコンデンサは、共に下電極
は接地されている台座の上に接続され、上電極はボンデ
ィングワイヤでＦＥＴと入出力整合調整回路基板のマイ
クロストリップ主線路に接続されている。３０３及び３
０４は前記ＦＥＴと前記チップコンデンサを接続するボ
ンディングワイヤ、３０５及び３０６は前記チップコン
デンサと前記入出力整合調整回路基板のマイクロストリ
ップ主線路を接続するボンディングワイヤである。３０
７及び３０８は入出力インピーダンスを調整するための
パッド、３０９及び３１０はマイクロストリップ主線路
と調整用パッドを接続するためのボンディングワイヤで
ある。この構造において、入出力インピーダンスの調整
は、チップコンデンサとそれを接続しているボンディン
グワイヤのインダクタンスで主に整合をとるようにして
、補助的に入出力整合調整回路基板において、調整用パ
ッドをボンディングワイヤで接続することで行らている
。

発明が解決しようとする課題 しかし、第２図に示した従来例による調整方法では、イ
ンピーダンスの低い高周波高出力ＦＥＴの整合をとるこ
とは困難である。なぜなら、主線路のインピーダンスは
一般に５０Ωであり、これに対して高周波高出力ＦＥＴ
のインピーダンスは一般に数Ωもしくは１Ω以下である
から、これを整合させるためには、主線路とアース間に
かなり静電容量の大きいコンデンサを挿入することが必
要となるからである。第２図に示した従来の一実施例で
は、オープンスタブを用いて調整するわけであるが、（
１）式かられかるようにオープンスタブの長さを、整合
をとろうとしている周波数の１／４波長にかなり近い長
さにする必要がある。しかし、オープンスタブのインピ
ーダンスは、ｃｏｔβ℃で変化し、１／４波長付近では
、スタブ長が僅かに変化してもその値は大きく変化する
ことになるので、実際のインピーダンスの調整は極めて
困難となる。従って、第２図に示した従来の一実施例の
方法は、高周波高出力ＦＥＴの整合をとるには適してい
るとは言い難い。

また、第３図に示した従来の他の一実施例では容量値の
大きなチップコンデンサを接続するために、第２図に示
した従来の一実施例よりも、インピーダンスの低い高周
波高出力ＦＥＴとの整合をとりやすいが、チップコンデ
ンサの取付は箇所が基板以外に別途必要となるため、回
路の小型化、高集積化には適していない。

さらに、従来例として示した第２図、第３図には、共通
した位相不整合の課題がある。すなわち高出力のＦＥＴ
になるほどゲート幅が広くなるので対する回路基板側か
らのボンディングワイヤは放射状になって接続すること
になる。この際、電気信号の位相差を生じ、増幅効率の
低下が起る。

また、ボンディングワイヤが長くなることによって直列
インダクタンスの影響が大きくなり、インピーダンス整
合調整困難となる。

しかし、ただ単に薄膜コンデンサを使えば良いかという
とそうではない。上記の点を考慮した上に、アース電極
の接地の仕方が課題となる。すなわち、インダクタンス
分や直列抵抗用がアースと該電極間に発生すると、その
寄生効果によりＦＥＴの利得を下げる原因となるからで
ある。

課題を解決するための手段 本発明は上述のような従来の高周波トランジスタの整合
回路の課題に鑑みてなされたものであり、主線路にマイ
クロストリップラインを用いるトランジスタのインピー
ダンス整合回路においてトランジスタ接続側の主線路に
薄膜コンデンサを有し、該薄膜コンデンサの主線路と接
続されていない側の電極が該主線路の延長線上にあり、
かつ該電極がアースに最短距離で接続され、トランジス
タとの接続箇所が該主線路の両側に該主線路に対して対
称になる位置に存在する構造をとることによって、小型
、高集積化した構成でしかも、インピーダンスの低い高
周波高出力ＦＥＴとの整合をとりやすくし、さらに、位
相不整合の課題や、アースの取り方による寄生効果の課
題を解決するものである。

作用 本発明は上記した構成によって、インピーダンスの低い
高周波高出力トランジスタの整合をとることが容易とな
り、また、位相不整合の問題や、アースの取り方による
寄生効果の問題を解決することができ、さらに実装工程
数が少なく、小型、集積化が可能となり、製造コストの
安い高周波トランジスタの整合回路が提供できるもので
ある。

実施例 以下本発明の一実施例に於ける高周波トランジスタの整
合回路について、図面を参照しながら説明する。第１図
は、本発明の特許請求項での一実施例に於ける高周波ト
ランジスタの整合回路を示す平面図である。この第１図
において、１０１は電界効果トランジスタ（ＦＥＴ）、
１０２は入力端整合回路基板、１０３は出力側整合回路
基板、１０４は入力端子に接続されるマイクロストリッ
プラインで構成された主線路、１０５は出力端子に接続
されるマイクロストリップラインで構成された主線路、
１０６は前記ＦＥＴと前記入力側整合回路基板を接続す
るボンディングワイヤ、１０７は前記ＦＥＴと前記出力
側整合回路基板を接続するボンディングワイヤ、１０８
は入力側整合用薄膜コンデンサ、１０９は出力側整合用
薄膜コンデンサ、１１０は入力端整合用薄膜コンデンサ
のアース接続部、１１１は出力側整合用薄膜コンデンサ
のアース接続部である。

入出力整合回路基板はアルミナなどのセラａ　１７り基
板を用い、主線路およびマイクロストリップラインなど
の導電体部には一般に用いられている薄膜Ｃｒ−Ａｕを
用い、薄膜コンデンサとしては酸化珪素を誘電体として
用いた金属−誘電体−金属構造の薄膜コンデンサを用い
た。また、トランジスタとしてはＧａＡｓＦＥＴを、整
合させるときの周波数としては１４ＧＨｚを用いた。ア
ル果す基板の誘電率を９．８とした場合には、１４ＧＨ
ｚに於ける１／４波長に相当するマイクロストリップラ
インの長さは約２Ｉ［ｌＩｎである。

本実施例では、はぼ整合すると思われる値に薄膜コンデ
ンサの値を最初から設定し、トランジスタの特性のバラ
ツキや、薄膜コンデンサの製造時のバラツキに対する微
調整については、主線路に並列にスタブを設けることで
可能である。通常は整合用薄膜コンデンサのみでインピ
ーダンス整合が可能であるが、仮に微調整を行う場合で
も、極めて僅かのスタブをたてるだけで十分な整合をと
ることができる。

０ また、本実施例では入出力整合回路ともに同一の方式で
整合をとったが、一般に出力インピーダンスは人力イン
ピーダンスよりも高いので入力整合の場合のみに本実施
例の方法を用いても良い。

本実施例の従来例と比較したときの特徴としてまず、イ
ンピーダンス整合に薄膜コンデンサを用いることによる
高周波トランジスタ回路の整合の取り易さ、小型化、高
集積化が図れる点が上げられる。すなわち、前述したよ
うにトランジスタの入出力インピーダンスは低いので、
入出力回路のトランジスタ接続部には大容量のコンデン
サが必要であり、かつチップコンデンサを用いると基板
以外に実装箇所が必要である。従って、薄膜コンデンサ
を使うメリットが出てくる。しかし、ただ単に薄膜コン
デンサを使用するだけでは様々な問題が生じてくる。す
なわち第２図の従来の一実施例に示したように、高出力
のＦＥＴになるとそのゲート幅が広がり、ＦＥＴを構成
しているフィンガ一部の中央部と端部とでは単純なボン
ディングワイヤの接続では位相差が生じてくる。この位
相差により、ＦＥＴの増幅効率が低下する。そこで本発
明の一実施例で示す通り、トランジスタとの接続箇所を
主線路の両側に主線路に対して対称となる構成をとるこ
とで、位相差をなくし、ＦＥＴの増幅効率の低下を抑え
ることができる。さらにＦＥＴの接続パッドの位置に合
わせた形で回路側の接続箇所を調整できるので、ボンデ
ィングワイヤの長さを短くでき、直列インダクタンスの
影響をできる限り小さくすることが可能で、そのためイ
ンピーダンス整合をとりやすくすることができる。これ
が本発明の２番目の特徴である。次に、薄膜コンデンサ
を高周波整合回路に用いる場合、そのアースの取り方が
問題となる。すなわち、トランジスタの特性を考えた場
合に、重要な項目として利得があり、高周波では寄生成
分がこの利得に大きく影響する。中でもアースとの接続
距離が長いために生じるインダクタンス分や直列抵抗芳
容量分が利益を下げる原因となる。従って、この寄生成
分をできるだけ小さくしてやれば、利得の減少を防ぐこ
とができる。そこで本実施例に示し１ １ま た構成をとることにより、アース接続が最短距離で可能
となり、上記の寄生効果を抑えることができるので良好
な高周波特性が得られる。これが、３番目の特徴である
。

、発明の効果 以上のように本発明は、主線路にマイクロストリップラ
インを用いるトランジスタのインピーダンス整合回路に
おいてトランジスタ接続側の主線路に薄膜コンデンサを
有し、該薄膜コンデンサの主線路と接続されていない側
の電極が該主線路の延長線上にあり、かつ該電極がアー
スに最短距離で接続され、トランジスタとの接続箇所が
該主線路の両側に該主線路に対して対称になる位置に存
在する構造をとることによって、インピーダンスの低い
高周波高出力ＦＥＴとの整合をとることが容易となり、
また、位相不整合の問題やアースの取り方による寄生効
果の問題を解決することができ、さらに実装工程数が少
なく、小型、集積化が可能となり、製造コストの安い高
周波トランジスタの整合回路が提供できるものである。

【図面の簡単な説明】

第１図は本発明の特許請求項による一実施例に於ける高
周波トランジスタの整合回路を示す平面図、第２図およ
び第３図は従来例による一実施例に於ける高周波トラン
ジスタの整合回路を示す平面図である。 １０１・・・・・・電界効果トランジスタ、１０２・・
・・・・入力端整合回路基板、１０３・・・・・・出力
側整合回路基板、１０４・・・・・・入力端主線路、１
０５・・・・・・出力側主線路、１０６．１０７・・・
・・・ボンディングワイヤ、　１０８・・・・・・入力
端薄膜コンデンサ、１０９・・・・・・出力側薄膜コン
デンサ、１１０・・・・・・入力端薄膜コンデンサアー
ス接続部、１１１・・・・・・出力側薄膜コンデンサア
ース接続部。

Claims (1)

【特許請求の範囲】
1. 　主線路にマイクロストリップラインを用いるトランジ
   スタのインピーダンス整合回路において、トランジスタ
   接続側の主線路に薄膜コンデンサを有し、前記薄膜コン
   デンサの主線路と接続されていない側の電極が前記主線
   路の延長線上にあり、かつ前記電極がアースに最短距離
   で接続され、トランジスタとの接続箇所が前記主線路の
   両側に前記主線路に対して対称になる位置に存在してい
   ることを特徴とする高周波トランジスタの整合回路。