JPH0775293B2 - 高周波トランジスタの整合回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波高出力増幅器に用いるトランジスタの入
出力の整合回路に係わるもので、特にインピーダンスの
整合をとるとともに、トランジスタの空間的大きさから
生ずる位相差による増幅効率の低下をなくすことのでき
る高周波高トランジスタの整合回路に関するものであ
る。

従来の技術 高周波用トランジスタの入出力インピーダンスは、一般
に主線路マイクロストリップラインの特性インピーダン
ス（50オーム）に一致しない。電気信号を効率良く増幅
するためには、トランジスタの入出力インピーダンス
と、入出力それぞれの主線路マイクロストリップライン
のインピーダンスができるだけ一致して、その点におけ
る反射ができるだけ少なくなるほど好ましい。とくに高
周波高出力用トランジスタの入出力インピーダンスは、
50オームよりもはるかに低いので、通常、入出力主線路
マイクロストリップラインに並列にインピーダンスの低
い素子を挿入して、インピーダンスの整合をとるように
している。先端開放マイクロストリップライン（オープ
ンスタブ）のインピーダンス、Zosは、 Zos＝ｊ・cot βＬ （１） 但し、β＝２π／λ、λは整合をとろうとしている周波
数におけるマイクロストリップライン上での波長 Ｌはマイクロストリップラインの長さ、で与えられる。

したがって、ZosはβＬがπ/2、すなわち、Ｌがλ/4に
近づくにつれ小さくなり、適当な値を選ぶことにより、
トランジスタとの整合をとることができる。

この方法による従来の高周波増幅器の代表的構成を第２
図に示す。

第２図において、101は電界効果トランジスタ（FET）、
102は入力整合回路基板、103は出力整合回路基板、104
は入力端子に接続されるマイクロストリップラインで構
成された主線路、105は出力端子に接続されるマイクロ
ストリップラインで構成された主線路、106、107は前記
主線路のトランジスタ側に設けられた、次第に電極の幅
が広くなる、いわゆるテーパー型部である。112は前記
トランジスタと前記テーパー型部を接続するワイヤー、
201は入出力整合調整用の島状電極（パッド）、202は前
記テーパー型部と調整用パッドを接続するためのワイヤ
ーである。この構造において、入力整合回路および出力
整合回路の調整は、調整用パッドをワイヤーで接続する
ことによって行っている。

この方式をさらに改良したものとして、整合用チップコ
ンデンサを用いたものが知られており、その代表的構造
を第４図に示す。第３図において、101は電界効果トラ
ンジスタ（FET）、301は入力整合調整回路基板、302は
出力整合調整回路基板、104は入力端子に接続されるマ
イクロストリップラインで構成された主線路、105は出
力端子に接続されるマイクロストリップラインで構成さ
れた主線路、106、107は前記主線路のトランジスタ側に
設けられたテーパー型部である。303は入力インピーダ
ンス整合用チップコンデンサ、304は出力インピーダン
ス整合用チップコンデンサで、いずれも下電極はアース
されている台座の上に接続され、上電極はワイヤーでト
ランジスタと入出力整合調整回路基板の主線路マイクロ
ストリップラインテーパー型部に接続されている。30
5、306は前記トランジスタと前記チップコンデンサおよ
び前記のテーパー型部を接続するワイヤーである。この
構造において、入出力整合はチップコンデンサとそれを
接続しているワイヤーのインダクタンスによって行うよ
うにしている。

発明が解決しようとする課題 しかし、従来例に示した方法は、いずれもインピーダン
スの整合のみを考慮したものであり、テーパー型部にお
ける電気信号の位相差についての考慮がなされておら
ず、とくに信号波長に比べて無視できないゲート幅をも
つ高周波出力FETの整合回路としては不十分である。た
とえば14GHzの場合、アルミナ基板、あるいはGaAs基板
上の1/4波長に相当する長さは、約2mmであり、一方、3W
の出力を得るためのGaAsFETのゲート幅は、約4mmであ
る。したがって、第１図に示すテーパー型部の中心部を
通る電気信号と端部を通る電気信号とでは、かなりの位
相差を生ずる。入力信号に位相差を生ずると、FETで増
幅されたあとの信号にも位相差を生じ、その結果合成さ
れた信号出力が減衰し、増幅効率が低下する。出力部に
おけるテーパー型部は、さらにその悪影響を助長する。

第１の従来例に示したオープンスタブによる整合方法で
は、入出力インピーダンスの低い高周波高出力FETの整
合をとるのは、かなり困難であり、通常、第２の従来例
の構成がとられる。

しかし、第２の従来例に述べた構成の場合、大きいチッ
プコンデンサを別途接続する必要があり、これにより第
１の従来例よりもインピーダンス整合はとりやすいが、
製造する上でチップを実装するため工数が増し、またチ
ップ取り付け部が別にいるなどから小型高集積化が困難
であり、その結果製造コストが高くなる。

空間的位相差をなくしながら整合をとる方式として、1/
4波長のインピーダンス変換器を用いたいわゆる、電力
分配器や電力合成器が知られており、一般に数Ｗ以上の
電力増幅器に用いられている。しかし、少なくとも1/4
波長の長さのインピーダンス変換器を必要とすることか
ら、小型化が困難である。

課題を解決するための手段 本発明は上記課題を解決するため、主線路にマイクロス
トリップラインを用いるトランジスタのインピーダンス
整合回路において、トランジスタ側主線路がテーパー型
になっており、そのテーパー型部に並列に、薄膜コンデ
ンサと先端開放マイクロストリップラインの直列回路を
有し、前記先端開放マイクロストリップラインの先端ま
での長さが、前記薄膜コンデンサ部の各部で異なってい
ることにより、前記薄膜コンデンサ部をでた位置におい
て、高周波信号の位相の違いが補償されるようにしたこ
とによって、前記トランジスタとのインピーダンス整合
をとりながら、同時に空間的に生ずる位相差をなくすよ
うにしたものである。

作用 本発明は上記した構成により、インピーダンスが低く寸
法の大きい、高周波高出力トランジスタのインピーダン
ス整合と、空間的位相差の補償を同時にできるようにし
たものであり、さらに実装工数が少なく、小型高集積化
が可能であり、製造コストの安い高周波高出力トランジ
スタの整合回路を提供するものである。

実施例 以下、本発明の高周波トランジスタの整合回路の実施例
について、図面を参照しながら説明する。

第１図は本発明の高周波トランジスタの整合回路の構造
の１実施例を示したものである。第１図において、101
は電界効果トランジスタ（FET）、102は入力整合回路基
板、103は出力整合回路基板、104は入力端子に接続され
るマイクロストリップラインで構成された主線路、105
は出力端子に接続されるマイクロストリップラインで構
成された主線路、106、107は前記主線路のトランジスタ
側に設けられたテーパー型部である。108はその一方の
電極が前記テーパー型部の一部を構成する入力整合用薄
膜コンデンサ、109はその一方の電極が前記テーパー型
部の一部を構成する出力整合用薄膜コンデンサ、110は
前記入力用薄膜コンデンサの他方の電極とアース間に接
続された先端開放マイクロストリップラインで、上下に
それぞれ１つずつある。111は前記出力用薄膜コンデン
サの他方の電極とアース間に接続された先端短絡テーパ
ー型マイクロストリップラインで、上下にそれぞれ１つ
ずつある。112は前記テーパー型部とトランジスタを接
続するワイヤーで、本実施例では、入力側３本、出力側
３本となっている。

入出力整合回路基板はアルミナセラミック基板を用い、
主線路およびマイクロストリップラインなどの導電部に
はCr−Auを用い、薄膜コンデンサとしては、誘電率約４
の酸化珪素を誘電体として用いた、金属−誘電体−金属
構造の薄膜コンデンサを用いた。またトランジスタとし
てGaAsFETを、また整合させる周波数として14GHzを用い
た。アルミナ基板の誘電率を9.8とした場合、14GHzにお
ける1/4波長相当のマイクロストリップラインの長さは
約2mmである。また先端開放マイクロストリップライン
の長さは、薄膜コンデンサの端部から1/4波長の長さに
なり、中心部からは、1/2波長以下の長さになるように
設定されている。

この構造において、入力整合および出力整合のインピー
ダンス整合は、薄膜コンデンサと先端開放マイクロスト
リップラインによって行う。

本方式における整合方法についてさらに詳しく説明す
る。前述したように、高出力用FETの入出力インピーダ
ンスは、数オームから１オーム以下と主線路のインピー
ダンス、50オームに比べてかなり低い。そこで本実施例
ではその整合をとるために主線路マイクロストリップラ
インに並列に、薄膜コンデンサと先端開放マイクロスト
リップラインを挿入している。マイクロストリップライ
ンの長さをＬとすると、この直列回路のインピーダン
ス、Zinは、 Zin＝1/jωＣ＋jZo・cotβＬ （２） ＝−ｊ（1/ωＣ−Zo・cotβＬ） （３） 但し、ω＝２πｆ β＝２π／λ ｆは整合をとろうとしている周波数、 Ｃは薄膜コンデンサの静電容量 Zoはマイクロストリップラインの特性インピーダンス、 λは整合をとろうとしている周波数の基板内での波長、 Ｌはマイクロストリップラインのアースまでの長さであ
る。

で表わされる。

したがって、先端開放マイクロストリップラインの長さ
と、薄膜コンデンサの静電容量の値を適当に選択するこ
とにより、Zinの値を数オームあるいは１オーム以下に
することは容易である。Ｌが1/4波長の時、cotβＬは０
となり、Ｃの値だけできまる。

次に本実施例の空間的位相差補償の動作について説明す
る。テーパー開始部まで同一位相できた電気信号は、テ
ーパー型部で、テーパーに沿って広がりながら進み薄膜
コンデンサ部に到達する。通常テーパー型部の端の方
が、中心部よりも距離が長く、本実施例の場合も、端の
方が薄膜コンデンサに到達するまでの距離が長くなって
いる。薄膜コンデンサに進入した電気信号は、薄膜コン
デンサ部で位相速度の変化をうける。位相速度は薄膜コ
ンデンサの対向電極が完全にアース電位であれば、誘電
率の平方根に反比例する。したがって、薄膜コンデンサ
部での位相速度は、 だけテーパー型部での位相速度よりも速い。しかし本実
施例で示すように、対向電極が完全なアース電位ではな
く、先端開放マイクロストリップラインの一部を構成し
ている場合には、位相速度は、この先端短絡マイクロス
トリップラインの長さに依存する。例えば1/4波長の長
さであれば、整合をとろうとしている周波数において
は、その部分はほとんどショートに近く、したがってほ
ぼ薄膜コンデンサの他方の電極はアース電位にあるとみ
なすことができる。その場合の位相速度はほぼ薄膜コン
デンサ部の位相速度となる。しかし、その長さが０また
は1/2波長に近づくにすれて、次第にオープン状態に近
づき、その結果、その部分の位相速度は、ほぼ基板であ
るアルミナ基板上での位相速度に近づく。したがって、
本実施例のように、テーパー型部端部の方が、中央部よ
り1/4波長の長さに近いような構成では、端部ほど酸化
珪素中での位相速度に近く、中心部ほどアルミナ基板上
での位相速度に近くなる。したがって、端部ほど位相速
度を速くすることができ、それによってテーパー型部で
の位相遅れを取り戻すようにすることができる。薄膜コ
ンデンサを出てからトランジスタまでのマイクロストリ
ップラインの長さと、接続ワイヤーの長さを同じにして
おけば、トランジスタの入力部で、電気信号の位相差を
完全になくすことができる。その時、薄膜コンデンサと
先端開放マイクロストリップラインの直列回路のインピ
ーダンスが、インピーダンス整合に適した値となるよう
にしておくことにより、インピーダンス整合をも同時に
とることができる。

なお先端開放マイクロストリップラインの長さが、０の
または1/2波長の時が完全なオープン、1/4波長の長さの
時が完全なショートに対応するので、1/に波長以下の長
さで適当な長さを選ぶことにより、本実施例の効果を得
ることができる。

出力回路の場合は、その入力の場合と逆の経過をたどる
ことになるが、結果として薄膜コンデンサと先端開放マ
イクロストリップラインなしでは、テーパー型部で生ず
る電気信号の位相差を同じように補償できることは明ら
かである。インピーダンス整合についても、入力回路と
全く同様に考えることができる。

ゲート幅約4mm、出力3W級の同じ性能のGaAsFETを用い
て、本実施例の構造を用いた場合と第２の従来例の構造
を用いた場合とで、性能比較を行ったところ、従来例の
方法では、14GHzにおいて、電力変換効率15％、線形利
得4dBであったものが、本実施例の構造とすることによ
り、電力変換効率21％、線形利得4.8dBと、著しく電気
特性面での向上が見られた。

薄膜コンデンサに用いる誘電体として、酸化チタンなど
のように、基板よりも誘電率の大きい材料を用いた場合
は、位相速度の関係が第１の実施例の場合と反対にな
る。この場合、薄膜コンデン部での位相速度は、テーパ
ー型部での と遅くなる。したがってこの場合には、第１の実施例の
場合とは逆に、テーパー型部中心部に近い部分ほど、先
端開放マイクロストリップライン部の長さが1/4波長に
近くなるように、かつテーパー型部端部に近い部分ほ
ど、０に近くなるような構造としておくことにより、薄
膜コンデンサをでた部分での電気信号の位相を各部で同
一にすることができる。

本実施例では、薄膜コンデンサと先端開放マイクロスト
リップラインの構造として特性の例のみを示したが、こ
れ以外にも、本発明の効果を得ることのできる種々の変
形構造があることは明らかである。

本実施例の構造は、薄膜コンデンサを接地する必要がな
いため、基板のほぼ任意の場所に形成することができる
ので、集積化に有利である。また整合に必要とする薄膜
コンデンサの静電容量と薄膜コンデンサ出口における先
端開放マイクロストリップラインの長さが適当な値にな
るようにテーパー型部の寸法、形状、薄膜コンデンサの
形成場所、膜厚を選ぶことができる。

本実施例では、薄膜コンデンサと先端開放マイクロスト
リップラインにより、インピーダンス整合と、空間的位
相差補償を行っている。薄膜コンデンサは、化学気相成
長やスパッタリングといった薄膜形成技術で作成可能で
あり、アルミナ基板などの各種基板上に一体に作りこむ
ことは容易である。したがって、従来例に示したよう
な、チップコンデンサを必要としないので、実装工数が
少なくまた小型高集積化が可能であり、したがって製造
コストも安くできるものである。

発明の効果 以上、述べた如く、本発明は主線路にマイクロストリッ
プラインを用いるトランジスタのインピーダンス整合回
路において、トランジスタ側主線路がテーパー型になっ
ており、そのテーパー型部に並列に、薄膜コンデンサと
先端開放マイクロストリップラインの直列回路を有し、
前記先端開放短絡マイクロストリップラインの先端まで
の長さが、前記薄膜コンデンサ部の各部で異なっている
ことにより、前記薄膜コンデンサ部をでた位置において
高周波信号の位相の違いが補償されるようにしたもの
で、これによりインピーダンスの低い高周波高出力トラ
ンジスタのインピーダンス整合をとると同時に、トラン
ジスタの空間的大きさにより生ずる信号の位相差をなく
すようにしたものであり、また実装工数が少なく、小型
高集積化が可能であり、製造コストの安い高周波高出力
トランジスタの整合回路を提供するものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構造図、第２図、第３
図は従来例の構造図を示したものである。 101……トランジスタ、102……入力整合回路基板、103
……出力整合回路基板、104……入力側主線路、105……
出力側主線路、106、107……テーパー型部、108……入
力整合用薄膜コンデンサ、109……出力整合用薄膜コン
デンサ、110、111……先端開放マイクロストリップライ
ン、112……接続用ワイヤー。

Claims (3)

【特許請求の範囲】
1. 【請求項１】主線路にマイクロストリップラインを用い
   るトランジスタのインピーダンス整合回路において、ト
   ランジスタ側主線路がテーパー型になっており、そのテ
   ーパー型部に並列に、薄膜コンデンサと先端開放マイク
   ロストリップラインの直列回路を有し、前記先端開放マ
   イクロストリップラインの先端までの長さが、前記薄膜
   コンデンサ部の各部で異なっていることにより、前記薄
   膜コンデンサ部をでた位置において高周波信号の位相の
   違いが補償されようにしたことを特徴とする高周波トラ
   ンジスタの整合回路。
2. 【請求項２】薄膜コンデンサとして、基板より大きい誘
   電率の誘電体を用い、先端開放マイクロストリップライ
   ンの先端までの長さが、前記薄膜コンデンサの中心部に
   近いほど1/4波長の長さに近く、端部に近いほど０に近
   くなっていることを特徴とする請求項（１）記載の高周
   波トランジスタの整合回路。
3. 【請求項３】薄膜コンデンサとして、基板よりも小さい
   誘電率の誘電体を用い、先端開放マイクロストリップラ
   インの先端までの長さが、前記薄膜コンデンサの端部に
   近いほど1/4波長の長さに近く、中心部に近いほど1/2波
   長の長さに近くなっていることを特徴とする請求項
   （１）記載の高周波トランジスタの整合回路。