JPH0821802B2 - 高周波トランジスタの整合回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波高出力増幅器に用いるトランジスタの
入出力の整合状態を、容易に、広帯域に、損失少なく、
かつ安価に調整できる高周波トランジスタの整合回路に
関するものである。

従来の技術 高周波用トランジスタの入出力インピーダンスは、一
般に主線路マイクロストリップラインの特性インピーダ
ンス（50オーム）に一致しない。電気信号を効率良く増
幅するためには、トランジスタの入出力インピーダンス
と、入出力それぞれの主線路マイクロストリップライン
のインピーダンスができるだけ一致して、その点におけ
る反射ができるだけ少なくなるほど好ましい。とくに高
周波高出力用トランジスタの入出力インピーダンスは、
50オームよりもはるかに小さいので、通常、入出力主線
路マイクロストリップラインに並列にインピーダンスの
低い素子を挿入して、インピーダンスの整合をとるよう
にしている。先端開放マイクロストリップライン（オー
プンスタブ）のインピーダンス、Zosは、 Zos＝−ｊ・cot βＬ （１） 但し、β＝２π／λ、λは整合をとろうとしている周
波数におけるマイクロストリップライン上での波長、Ｌ
はマイクロストリップラインの長さ、で与えられる。

したがって、ZosはβＬがπ/2、すなわち、Ｌがλ/4
に近づくにつれ小さくなり、適当な値を選ぶことによ
り、トランジスタとの整合をとることができる。

この方法による従来の高周波増幅器の代表的構成を第
５図に示す。第５図において、101は電界効果トランジ
スタ（FET）、102は入力整合回路基板、103は出力整合
回路基板、104は入力端子に接続されるマイクロストリ
ップラインで構成された主線路、105は出力端子に接続
されるマイクロストリップラインで構成された主線路、
106は前記トランジスタと前記入力整合回路基板を接続
するワイヤー、107は前記トランジスタと前記出力整合
回路基板を接続するワイヤー、501は入力整合回路形成
するオープンスタブ、502は出力整合回路を形成するオ
ープンスタブ、503、504はオープンスタブの長さを調整
するための島状電極（パッド）、505、506はオープンス
タブと調整用パッドを接続するためのワイヤーである。
この構造において、入力整合回路および出力整合回路の
調整は、オープンスタブに調整用パッドをワイヤーで接
続することにより、実質的にオープンスタブの長さを調
整することによって行っている。

この方式をさらに改良したものとして、整合用チップ
コンデンサを用いたものが知られており、その代表的構
造を第６図に示す。第６図において、101は電界効果ト
ランジスタ（FET）、601は入力整合調整回路基板、602
は出力整合調整回路基板104は入力端子に接続されるマ
イクロストリップラインで構成された主線路、105は出
力端子に接続されるマイクロストリップラインで構成さ
れた主線路、605は入力インピーダンス整合用チップコ
ンデンサ、606は出力インピーダンス整合用チップコン
デンサで、605、606のチップコンデンサはともに、下電
極はアースされている台座の上に接続され、上電極はワ
イヤーでトランジスタと入出力整合調整回路基板の主線
路マイクロストリップラインに接続されている。603、6
04は前記トランジスタと前記チップコンデンサを接続す
るワイヤー、607、608は、前記チップコンデンサと前記
入出力整合調整回路基板の主線路マイクロストリップラ
インを接続するワイヤーである。609、610は入出力整合
を調整するためのパッド、611、612は主線路マイクロス
トリップラインと調整用パッドを接続するためのワイヤ
ーである。この構造において、入出力整合はチップコン
デンサとそれを接続しているワイヤーのインダクタンス
で主に整合をとるようにし、補助的に入出力整合調整回
路基板において、調整用パッドをワイヤーで接続するこ
とにより行っている。

整合周波数の範囲をさらに広げようとすると、調整は
さらに複雑となる。一般に整合周波数の広帯域化をはか
るためには、第１の実施例の方法であれば、適当な位置
にオープンスタブを複数個設けることにより行う。第２
の実施例の方法の場合には、整合用チップコンデンサの
数を増して広帯域化する。実際には、実験的に最適値を
決定したり、コンピュータシミュレーションなどにより
最適値を決定する。

発明が解決しようとする課題 しかし、第１の従来例に示す調整方法では、インピー
ダンスの低い高周波高出力FETの整合をとるのは困難で
ある。主線路のインピーダンスは一般に50オームであ
り、これに対して高周波高出力FETのインピーダンスは
一般に数オームもしくは１オーム以下となっている。し
たがって、これを整合させるためには、主線路とアース
間にかなり静電容量の大きいコンデンサを挿入すること
が必要となる。実施例１に示したオープンスタブでこれ
を実現するためには、（１）式より容易にわかるよう
に、オープンスタブの長さを、整合をとろうとしている
周波数の1/4波長にかなり近い長さにする必要がある。
しかしオープンスタブのインピーダンスは、cotβＬで
変化し、1/4波長付近では、スタブ長がわずかに変化し
てもその値は大きく変化することになり、実際の調整は
極めて困難となる。したがって第１の実施例の方法は、
高周波高出力FETトランジスタの整合をとるのには適し
ていない。

また第２の従来例に述べた構成の場合、大きいチップ
コンデンサを接続するため、第１の従来例よりも、イン
ピーダンスの低い高周波高出力FETとの整合をとりやす
いが、コップコンデンサの静電容量の値を微調整するの
が困難であり、そこで入出力整合回路基板上にオープン
スタブを形成し、このオープンスタブの長さを微調整す
ることによって、整合微調整を行う必要がある。また整
合用コンデンサは、主線路とアース間に挿入されるた
め、信号の伝送損失を少なくするためには、誘電体損失
などコンデンサとしての損失のきわめて小さいことが要
求され、そのため必然的に高価なものとなる。さらに製
造する上でチップを実装するため工数が増し、またチッ
プ取り付け部が別にいるなどから小型高集積化が困難で
あり、その結果製造コストも高くなる。

また広帯域化を図る場合、実験的に決めたり、コンピ
ュータシミュレーションを行う必要があり、非常に時間
と労力を必要とし、コスト上昇の要因となる。

課題を解決するための手段 本発明は上記課題を解決するため、トランジスタの入
出力インピーダンス整合回路において、主線路に並列に
薄膜コンデンサもしくはインターデジタルコンデンサと
先端開放マイクロストリップラインの直列回路を複数組
有し、前記直列回路のサセプタンスが、前記トランジス
タに近いものほど大きく、かつ各段間のマイクロストリ
ップラインの長さが短くなっていることにより、前記ト
ランジスタとの整合状態を広帯域で調整できるようにし
たものである。

作用 本発明は上記した構成により、インピーダンスの低い
高周波高出力トランジスタの整合をとるのが容易であ
り、また整合用コンデンサの損失に基づく信号の伝送損
失を小さくすることができ、さらに実装工数が少なく、
小型集積化が可能であり、製造コストが安く、広帯域で
整合できる高周波トランジスタの整合回路を提供するも
のである。

実施例 以下本発明の高周波増幅器の整合回路の実施例につい
て、図面を参照しながら説明する。

第１図は本発明の高周波トランジスタの整合回路の構
造の１実施例を示したものである。第１図において、10
1は電界効果トランジスタ（FET）、102は入力整合回路
基板、103は出力整合回路基板、104は入力端子に接続さ
れるマイクロストリップラインで構成された主線路、10
5は出力端子に接続されるマイクロストリップラインで
構成された主線路、106は前記トランジスタと前記入力
整合回路基板を接続するワイヤー、107は前記トランジ
スタと前記出力整合回路基板を接続するワイヤー、10
8、109、110は入力整合用薄膜コンデンサ、111、112は
出力整合用薄膜コンデンサ、113、114、115、116、117
は、前記薄膜コンデンサの主線路に接続されていない側
の電極に接続されて先端開放マイクロストリップライン
である。

入出力整合回路基板はアルミナなどのセラミック基板
を用い、主線路およびマイクロストリップラインなどの
導電部にはCr−Auを用い、薄膜コンデンサとしては酸化
珪素を誘電体として用いた金属−誘電体−金属構造の薄
膜コンデンサを用いた。またトランジスタとしてGaAsFE
Tを、また整合させる中心周波数として14GHzを用いた。
アルミナ基板の誘電率を9.8とした場合、14GHzにおける
1/4波長相当のマイクロストリップラインの長さは約2mm
である。

この構造において、入力整合および出力整合の調整
は、薄膜コンデンサ108−112の静電容量の大きさと、先
端開放マイクロストリップライン113−117の長さを適当
な値にすることによって行う。

本方式における整合方法についてさらに詳しく説明す
る。前述したように、高出力FETの入出力インピーダン
スは数オームから１オーム以下と主線路のインピーダン
ス50オームに比べてかなり低い。そこで本実施例ではそ
の整合をとるために主線路マイクロストリップラインに
並列に薄膜コンデンサと先端開放マイクロストリップラ
インの直列回路を挿入している。この直列回路のインピ
ーダンス、 Zinは、 Zin＝1/jωＣ−jZo・cotβＬ （２） ＝−ｊ（1/ωＣ＋Zo・cotβＬ） （３） 但し、ω＝２πf,β＝２π／λ ｆは整合をとろうとしている周波数、Ｃは薄膜コンデ
ンサの静電容量、Zoはマイクロストリップラインの特性
インピーダンス、λは整合をとろうとしている周波数の
基板内での波長、Ｌはマイクロストリップラインの長さ
である。

で表わされる。したがって、（３）式からわかるよう
に、静電容量Ｃとマイクロストリップラインの長さＬを
適当に選択することにより、Zinの値を数オームあるい
は１オーム以下にすることは容易である。なおcotβ
Ｌ、1/4波長の長さのとき０とあり、Zinは、静電容量Ｃ
だけで決まる。

本実施連では整合する周波数範囲を広くする、すなわ
ち広帯域化するために、整合用薄膜コンデンサと先端開
放マイクロストリップラインの段数を多くしている。そ
の効果を第２図に示すいわゆるスミスチャートで説明す
る。第２図はスミスチャートで、とくにアドミッタンス
表示したものである。正規化インピーダンスを50オーム
にとっている。従って円の中心点Ｃは50オームのインピ
ーダンスに対応しており、したがって整合回路のインピ
ーダンスがこの点、すなわち、50オームになれば整合が
とれたことになる。円の左端、点Ｓは０オーム、いいか
えればショートに対応する。円の右端、点Ｏは、インピ
ーダンス、∞、いいかえれば、オープンに対応する。第
２図における点Ｓと点Ｃを通る円Ａはコンダクタンス、
１の円を表わす。また曲線Ｅはサセプタンス、１の曲線
であり、これより左側はサセプタンスが１以上を表わ
す。高周波高出力トランジスタの入出力インピーダンス
は１オーム、あるいはそれ以下であり、通常、円Ａの内
部の点で、点Ｓ近傍の値をとり、例えば点Ｘ、をとる。
整合をとることは、スミスチャート上で考えた場合、点
Ｘを点Ｃまで整合回路で移動させることと等価である。
その代表例が円Ａ上の曲線Ｐとの交点を経由して点Ｃに
いたる曲線P1、C1に対応した整合方法である。P1は、位
相回転量であり、トランジスタから整合用コンデンサま
での間に直列に入るマイクロストリップラインの長さに
対応し、C1は主線路に並列に接続されるサセプタンスに
対応する。P1に対応する特性は近似的に、トランジスタ
と整合回路を接続するワイヤーでも得ることができる。
C1に対応する値は、薄膜コンデンサとそれに接続された
先端開放マイクロストリップラインのサセプタンスに対
応する。これが１段整合の場合の例である。しかしこの
方法では広帯域の整合をとることはできない。

一般に、広帯域の整合をとるためには、点Ｃに移動さ
せるまでに、できるだけ位相回転（スミスチャート上で
回転させることと等価）を大きくしてやればよい。なぜ
なら位相回転により、より広い周波数範囲をスミスチャ
ート上で１点に集められるからである。本実施例ではそ
のために、整合素子の段数を増やしている。さらにその
整合素子の定数に一定の関係を与えておくことにより、
ほとんど調整の必要なく広帯域の整合がとれるようにし
たものである。その動作の説明を、第２図を用いてさら
に行う。

いまトランジスタの入力インピーダンスが点Ｘにあ
り、点Ｘは等コンダクタンス円、M1の中にあるとする。
M1は円Ａの中にあり、点Ｘを含む。トランジスタと整合
用薄膜コンデンサ108を接続するワイヤー106およびマイ
クロストリップラインにより位相回転させ、その値が、
円M1の上端の点X1にくるように設定する。そこで第１段
目の整合用薄膜コンデンサ108と先端開放マイクロスト
リップライン113の値を、コンダクタンス円M1上を、点X
2まで移動するように設定する。この時、点X2は、点Ｘ
よりも小さいセサプタンスを有する曲線N2上にもってく
るようにする。次に第１と第２の薄膜コンデンサの段間
マイクロストリップラインの位相回転により、点X2を、
等コンダクタンス円M2上の点X3にもってくるように、マ
イクロストリップラインの長さを設定する。次に第２の
薄膜コンデンサ109と先端開放マイクロストリップライ
ン114により、点X3が点X4まで移動するようにその値を
設定する。この時、点X4は、点X2よりも小さいセサプタ
ンスを有する曲線N3上にもってくるようにする。次に第
２と第３の薄膜コンデンサの段間マイクロストリップラ
インの位相回転により、点X4を、コンダクタンス円Ａ上
の点X5にもってくるようにマイクロストリップラインの
長さを設定する。次に第３の薄膜コンデンサ110と先端
開放マイクロストリップライン115により、点X5を点Ｃ
まで移動させることにより、中心周波数において整合を
とる。これにより位相が２回転半しており整合させたい
周波数近くで、広帯域の整合をとることができる。

この時、整合回路の定数の決め方として、本実施例で
示したように、最初の等コンダクタンス円が円Ａの中に
あり、整合回路の段数が進むにしたがって、円Ａに近づ
き、かつサセプタンスが小さくなるように設定しておけ
ば、位相回転を繰り返しながら、整合点Ｃに集束するよ
うにすることができる。このことは、整合用薄膜コンデ
ンサと先端開放マイクロストリップラインで構成するサ
セプタンスが、前段のものほど大きいことに対応する。
先端開放マイクロストリップラインの長さを同じとする
と、薄膜コンデンサの値が前段のものほど大きいことに
対応する。また薄膜コンデンサの値が同じであれば、サ
セプタンス値が負にならない範囲で、マイクロストリッ
プラインの長さを1/4波長の長さに近づけることに対応
する。また段間マイクロストリップラインの長さは、前
段のものほど、等コンダクタンス円の直径が短く位相回
転量が少なくて良いことから、前段のものほどその長さ
が短くなっていることに対応する。段間マイクロストリ
ップラインの長さの最大値は円Ａ内で位相回転させる場
合で、その時の点Ｃからの見込み角は180度以下、すな
わち、それだけの位相回転に必要なマイクロストリップ
ラインの長さは、1/4波長以下となる。

本実施例で示した点Ｘから、点X1までの移動調整は、
トランジスタと整合回路を接続するワイサーの長さ、太
さ、本数で容易に調整することができる。したがってそ
の部分の調整さえすれば、容易に広帯域の整合をとるこ
とができる。本実施例の説明では、トランジスタの入力
インピーダンスが円Ａの中にあるとした。高周波高出力
用FETの10GHz−20GHzにおける入力インピーダンスは、
ほぼそのような値をとる。またもし円Ａの外にあったと
しても、最初の接続ワイヤーとマイクロストリップライ
ンの値によって、かなり広範囲での位相回転が可能であ
り、実質的に円Ａの中にもってくることができる。した
がって、同じように本実施例の回路により、広帯域で整
合をとることができる。

14GHzにおいて、１段で整合させた場合、整合のとれ
た周波数範囲は、13.8−14.1GHzであったが、本実施例
のように３段構成で整合させた場合には、12.5−14.5GH
zで整合させることができ、本実施例の方法により、整
合周波数帯域が0.3GHzから2GHzへと約７倍に拡大した。

以上入力整合回路の説明をしたが、出力整合回路も同
様にして構成でき、同様の目的、効果の得られることは
明かである。なお第１図では、出力整合回路は２段構成
の実施例を示している。段数が変化しても本実施例の各
段の回路定数の設定の仕方は前述の通りである。段数が
増すほど、整合回路での位相回転量が増し、広帯域での
整合が可能となる。

また（３）式からわかるように、先端開放マイクロス
トリップラインの長さを適当に選ぶことにより、整合用
コンデンサの静電容量の値をきわめて小さく選ぶことが
できる。

例えば、Zin＝−j1（１オーム）としたい場合、
（３）式より、１＝1/ωＣ＋ZocotβＬの条件を満たす
ようにＬとＣの値をきめればよく、具体的には、Ｌの長
さを1/4波長近傍の値にを選ぶことにより実現できる。
Ｃが小さくても、Ｌを1/4波長近傍で、1/4波長よりも少
し長い値にとれば、ZocotβＬの値は、負で小さな値を
とることから、Zinを小さくすることができることがわ
かる。

このことは整合用コンデンサの電極面積をきわめて小
さくできることを意味し、したがって、コンデンサの電
極面積に比例するコンデンサの損失をきわめて小さくで
きる。また逆に、少々、コンデンサの損失特性が、従来
のものよりも悪くても使用できることになり、その場合
にはコストの低減になる。

またＬの長さとしては好ましい範囲が存在する。
（３）式からわかるように、Zinの値は、Ｌが０の時、
∞であり、Ｌが1/4波長の長さに近づくにつれて次第に
小さくなり、やがて、1/ωＣ＝−ZocotβＬの時、０と
なる。それまでZinは正の値、すなわちスミスチャート
上では、上半面（サセプタンスが負の領域）に存在す
る。Ｌがそれより大きくなると、Zinは負の値となり、
Ｌ＝1/2波長の長さで、Ｃの値に関係なく、−∞とな
り、インピーダンス整合の役割を果たさなくなる。した
がってＬの長さとしては、低インピーダンスのトランジ
スタの整合に用いるためには、ＣがＣとして効果的に作
用する範囲、すなわち、1/ωＣ＞−ZocotβＬ（Zinが
負、またはその逆数であるサセプタンスが正）の範囲の
値をとることが好ましい。そしてその条件内であれば、
Ｌの長さを長くすることによって、直列回路のサセプタ
ンスを小さくすることができる。したがって本実施例の
ように、トランジスタに近い側のものほど低いサセプタ
ンスに設定する場合は、Ｃの値がほとんど同じであって
も、トランジスタに近い側の先端短絡マイクロストリッ
プラインの長さを、長くしておけば本発明の効果が得ら
れる。

また先端開放マイクロストリップラインの長さを1/4
波長に設定した場合は、（３）式において、先端開放マ
イクロストリップラインにより項は０となり、薄膜コン
デンサの静電容量のみで（３）式のZinはきまる。

本実施例の構成は、あまり基板上の制約を受けること
なくほぼ任意の場所に、薄膜コンデンサを接地できるの
で、集積化、小型化に有用である。

本実施例では、入出力整合回路ともに同一の方式で整
合をとったが、一般に出力インピーダンスは入力インピ
ーダンスよりも高いので、入力整合のみに本実施例の方
法を用いてもよい。

さらに調整範囲の広い他の実施例を第３図に示す。

第３図は、先端開放マイクロストリップラインの長さ
の調整をできるようにして、整合調整をより広範囲でで
きるようにしたものである。第３図において、102は入
力整合回路基板、104は主線路、106はトランジスタへ接
続するためのワイヤー、108、109、110は入力整合用薄
膜コンデンサ、113、114、115は薄膜コンデンサの、主
線路が接続されていない側の電極に、接続された先端開
放マイクロストリップライン、301は前記各先端開放マ
イクロストリップラインの近傍に設けられた島状電極
（パッド）、302は先端開放マイクロストリップライン
の実質的長さを調整するためワイヤーである。

本実施例では、ほぼ整合すると思われる値に薄膜コン
デンサの値を最初から設定し、トランジスタの特性のバ
ラツキや、薄膜コンデンサの製造時のバラツキなどによ
る整合のズレを、先端開放マイクロストリップラインの
実質的長さを変えることによって調整することができ
る。実際に長さを変える方法として、本実施例では、ワ
イヤーによって先端開放マイクロストリップラインと島
状電極を適当に接続することにより行っている。したが
って厳密にはワイヤーのインダクタンス分が直列入るこ
とになり、その分を補正してやる必要があるが、それほ
ど大きな影響はないので、基本的にはその分こみで調整
することが可能である。とくにワイヤーの長さを短くし
たり、本数を増したり、あるいはワイヤーの代わりにリ
ボンなどを用いることによって、実質的にはほとんど支
障なく調整できるようにすることができる。

本実施例では入力整合回路のみを示したが、出力整合
回路も同様にして構成できることは明かである。

第４図は使用するコンデンサの種類の異なる、他の実
施例の構造を示したものである。第４図において、102
は入力整合回路基板、104は主線路、106はトランジスタ
と接続するためのワイヤー、401、402、403は入力整合
用コンデンサで、誘電体基板上に電極を互い違いに入り
組んだ形に対向させて、対向電極間の静電容量を利用し
た、いわゆるインターデジタルコンデンサ、113、114、
115は前記インターデジタルコンデンサの主線路が接続
されていない側の電極に接続されたマイクロストリップ
ラインである。本実施例ではインターデジタルコンデン
サを用いたが、インターデジタルコンデンサも薄膜コン
デンサ同様、集積化が容易であり、また対向電極部の面
積を減らすことによって、コンデンサの損失を減少させ
ることができ、やはり本発明の目的とする効果の得られ
るものである。

発明の効果 以上述べた如く、本発明は、主線路に並列に薄膜コン
デンサもしくはインターデジタルコンデンサと先端開放
マイクロストリップラインの直列回路を複数組有し、前
記直列回路のサセプタンスが前記トランジスタに近いも
のほど大きく、かつ各段間のマイクロストリップライン
の長さは短くなっていることにより、インピーダンスの
低い高周波高出力トランジスタの整合をとるのが容易で
あり、整合用コンデンサの損失に基づく信号の伝送損失
を低減することができ、また実装工数が少なく、小型集
積化が可能であり、製造コストが安く、広帯域での整合
が可能な高周波トランジスタの整合回路を提供するもの
である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す基本構造図、第２図は
その動作、および原理の説明図、第３図、第４図は第１
の基本構成を用いた他の実施例の構造図、第５図、第６
図は従来例の構造図を示したものである。 101……トランジスタ、102……入力整合回路基板、103
……出力整合回路基板、104……入力側主線路、105……
出力側主線路、106、107……ワイヤー、108、109、110
……入力整合用薄膜コンデンサ、111、112……出力整合
用薄膜コンデンサ、113、114、115……入力整合用先端
開放マイクロストリップライン、116、117……出力整合
用先端開放マイクロストリップライン。

Claims (3)

【特許請求の範囲】
1. 【請求項１】主線路にマイクロストリップラインを用い
   るトランジスタのインピーダンス整合回路において、主
   線路に並列に薄膜コンデンサもしくはインターデジタル
   コンデンサと先端開放マイクロストリップラインの直列
   回路を複数組有し、前記直列回路のサセプタンスが、前
   記トランジスタに近いものほど大きく、かつ各段間のマ
   イクロストリップラインの長さが短くなっており、かつ
   前記薄膜コンデンサもしくはインターデジタルコンデン
   サの静電容量が、前記トランジスタに近いものほど大き
   くなっていることを特徴とする高周波トランジスタの整
   合回路。
2. 【請求項２】各段間のマイクロストリップラインの長さ
   の最大値が、整合させようとする周波数の1/4波長以下
   の長さとなっていることを特徴とする請求項（１）記載
   の高周波トランジスタの整合回路
3. 【請求項３】先端開放マイクロストリップラインの長さ
   が、整合させようとする周波数の約1/4波長の長さにな
   っていることを特徴とする請求項（１）記載の高周波ト
   ランジスタの整合回路。