KR100937668B1 - 이미지 센서 제조 방법 - Google Patents

Abstract

본 발명은 이미지 센서 제조 방법에 관한 것으로, 본 발명에 따른 이미지 센서 제조 방법의 일 예는, 이미지 센서 제조 방법에 있어서, 반도체 기판내에 얕은 트랜치 소자 분리 산화막을 형성하여 액티브 영역을 형성하는 단계와, 상기 기판 상의 일부에 게이트 콘트롤 영역을 형성하는 단계와, 상기 기판상에 BPSG막과 제1 산화막을 순차로 형성하는 단계와, 상기 형성된 제1 산화막 상에 FSG막과 제2 산화막을 순차로 형성하고 다수의 메탈을 형성하는 단계와, 상기 액티브 영역, 게이트 콘트롤 영역 및 메탈 중 어느 하나의 패턴을 싱글 그라운드 쉴딩으로 정의하고, 상기 싱글 그라운드 쉴딩으로 형성된 패턴 이외의 상기 패턴들 중 어느 하나를 상기 싱글 그라운드 쉴딩과 교번되게 배열되는 더블 그라운드 쉴딩 패턴으로 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

따라서, 본 발명에 따른 이미지 센서 제조 방법에 의하면, 기판 노이즈 아이솔레이션을 위한 방법을 사용하여 마스크 및 추가 공정 없이 높은 Q-팩터 인덕터의 구현하여 경제적 가치를 높일 수 있으며, 기판 손실을 줄임으로써 5 내지 10 % 정도 향상된 Q-팩터를 얻을 수 있는 효과가 있다.

반도체, 이미지 센서, 더블 쉴드 패턴, 인덕터, Q-팩터

Description

이미지 센서 제조 방법{Method for manufacturing image sensor}

본 발명은 이미지 센서 제조 방법에 관한 것으로, 더욱 상세하게는 이미지 센서 제조 기술(image sensor manufacturing technology)에서 인덕터(inductor)의 Q-팩터(Q-factor) 개선에 관한 것이다.

종래 대부분의 초고주파 집적회로(Monolithic Microwave Integrated Circuit)에서 인덕터(inductor)는, 구현 방법이 쉽고 편리한 플레인 타입(plane type)의 스파이럴 인덕터(spiral inductor)를 사용하였다.

그러나 실리콘 기판(silicon substrate)에서 구현되는 인덕터(1)와 관련하여, 상기 실리콘 기판과 금속 선로(metal line) 사이에는 도 1과 같은 메커니즘에 의해 손실이 발생하고, 상기 발생한 손실로 인하여 2GHz 이상의 초고주파에서는 Q-팩터가 7보다 작거나 같다.

이와 같은 Q-팩터는 인덕터의 성능을 제한하는 문제점이 있었다.

이에 상기와 같은 문제점을 보완하기 위하여 다양한 방법들이 연구되었다.

상기 연구된 방법들 중 종래 가장 일반적으로 사용되는 방법으로 도 2a 내지 2b와 같은 패턴 그라운드 쉴딩(Pattern Ground shielding) 방법이 있다.

상기 패턴 그라운드 쉴딩(Pattern Ground shielding) 방법은, 기판과 금속 선로 사이의 손실을 줄이기 위하여 최하위 메탈(metal)이나 폴리(poly)를 이용하는 방법이다.

상술한 메탈, 폴리 및 액티브(active)를 이용하는 싱글 패턴 그라운드 쉴딩(Single Pattern Ground shielding) 방법에 의하면, 에지 전류(edge current)를 차단하여 Q-팩터를 증가시킨다.

그러나 쉴딩 패턴(Shielding Pattern) 사이로 일부 필드(field)가 형성되어 발생하는 기판 로스(loss)로 인하여 차단하지 못하는 문제점이 있었다.

상기와 같은 문제점을 해결하기 위한 것으로, 본 발명에서는 기판 노이즈 아이솔레이션을 위한 방법을 사용하여 마스크 및 추가 공정 없이 높은 Q-팩터 인덕터의 구현하여 경제적 가치를 높이는 것을 그 목적으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 이미지 센서 제조 방법의 일 예는, 이미지 센서 제조 방법에 있어서, 반도체 기판내에 얕은 트랜치 소자 분리 산화막을 형성하여 액티브 영역을 형성하는 단계와, 상기 기판 상의 일부에 게이트 콘트롤 영역을 형성하는 단계와, 상기 기판상에 BPSG막과 제1 산화막을 순차로 형성하는 단계와, 상기 형성된 제1 산화막 상에 FSG막과 제2 산화막을 순차로 형성하고 다수의 메탈을 형성하는 단계와, 상기 액티브 영역, 게이트 콘트롤 영역 및 메탈 중 어느 하나의 패턴을 싱글 그라운드 쉴딩으로 정의하고, 상기 싱글 그라운드 쉴딩으로 형성된 패턴 이외의 상기 패턴들 중 어느 하나를 상기 싱글 그라운드 쉴딩과 교번되게 배열되는 더블 그라운드 쉴딩 패턴으로 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

삭제

상술한 본 발명에 따른 이미지 센서 제조 방법에 의하면,

첫째, 기판 노이즈 아이솔레이션을 위한 방법을 사용하여 마스크 및 추가 공정 없이 높은 Q-팩터 인덕터의 구현하여 경제적 가치를 높일 수 있는 효과가 있다.

둘째, 기판 손실을 줄임으로써 5 내지 10 % 정도 향상된 Q-팩터를 얻을 수 있는 효과가 있다.

이하 상기와 같은 목적을 달성하기 위한 본 발명의 구체적인 실시 예를 첨부된 도면을 참조하여 상세하게 설명하면, 다음과 같다.

본 발명은 이미지 센서 제조 방법에 관한 것으로, 특히 이미지 센서 제조 기술(image sensor manufacturing technology)에서 사용되는 인덕터(inductor)의 Q-팩터(Q-factor)를 개선하고자 한다.

이를 위해 본 발명에서는 더블 쉴딩(double shielding)을 이용하는 것을 특징으로 한다.

이하 본 발명의 기술 사상을 설명함에 있어, 설명의 편의를 위해 이미지 센서는 씨모스 이미지 센서를 예로 하여 설명한다.

이하 본 발명을 설명하면, 다음과 같다.

도 3은 본 발명과 관련하여, 013 ㎛ RF 공정의 크로스 섹션의 일 예를 도시한 것이다. 이때, 상기 0.13 ㎛ 공정은 8 메탈 층에 관한 것이다.

상기 공정을 간단하게 설명하면, 다음과 같다.

먼저, 기판상에 얕은 트랜치 소자 분리(Shallow Trench Isolation) 산화막을 형성하고, 상기 기판 위와 얕은 트랜치 소자 분리 산화막의 상의 일부에 게이트 콘트롤 영역을 형성한다.

그리고 상기 기판상에 BPSG(borophospho silicate glass)막을 형성한다.

그리고 상기 BPSG 막상에 산화막을 형성한다.

이후 각 메탈 층에 FSG막과 산화막을 순차로 형성한다.

상기 FSG막과 산화막에 걸쳐 첨부된 도 3에 도시된 바와 같이, 소정 영역에 각 메탈이 형성된다.

도 4는 본 발명과 관련하여 쉴드 패턴 구조를 도시한 것으로, (a)는 종래 쉴드 패턴 구조를, (b)는 본 발명에 따른 일 예에 따른 쉴드 패턴 구조이다.

4(a)를 보면, 기판상에 액티브 영역(active area; AA), 폴리(poly, gate control(GC)) 및 첫번째 메탈(metal 1, M1) 중 어느 하나를 이용하여 싱글 패턴 그라운드 쉴딩(single Pattern Ground shielding) 방법을 나타내고 있다.

상기 싱글 패턴 그라운드 쉴딩 패턴(Ground shielding pattern)이 디스플레이스먼트 전류들(displacement currents)을 차단하여 기판 손실이 방지된다.

하지만 상기 그라운드 쉴딩 패턴 사이로 발생하는 로스(loss)는 막지 못한다.

이에 따라 본 발명에서는 4(b)와 같이 쉴딩 패턴 아래에 다른 층으로 더블 쉴드 패턴을 형성하는 것을 특징으로 한다.

예를 들어, 일반적으로 싱글 그라운드 쉴딩 패턴은 액티브, 폴리, 첫번째 메탈 (M1) 등의 패턴 중 하나의 패턴을 이용하여 하나의 쉴드 패턴을 형성한다.

그리고 본 발명에 따라 상기 하나의 쉴드 패턴을 형성한 이외의 패턴 중 어느 하나를 이용하여 더블 그라운드 쉴딩 패턴을 형성한다.

상기 싱글 쉴드 패턴을 형성하는 방법은 3가지로 한정된다.

그러나, 본 발명에 따라 더블 쉴드 패턴은 각 패턴당 2가지의 경우의 수를 가지므로 총 6가지의 더블 쉴드 패턴을 형성할 수 있다.

즉, 첫 번째 형성되는 쉴드 패턴을 액티브 영역을 기준으로 한다면, 그 아래 두 번째 형성되는 쉴드 패턴은 상기 액티브 영역 이외의 게이트 컨트롤이나 첫 번째 메탈을 이용하여 더블 쉴딩 패턴을 형성할 수 있다.

또한, 상기와 같은 방법으로 더블 쉴드 패턴은 각각에 대해 2가지의 경우의 수에 따라 첨부된 도 5와 같은 구조로 형성할 수 있다.

즉, 첨부된 도 5의 (a) 내지 (c)에 도시된 바와 같이, 먼저, 도 5의 (a)와 같이 기판상에 형성된 게이트 콘트롤(제1 쉴드 패턴)과 그 아래 기판에 형성된 액티브 영역(제2 쉴드 패턴)을 이용하여 더블 쉴드 패턴 구조를 형성한다.

두 번째로 도 5의 (b)와 같이, 기판상에 형성된 BPSG막 상에 제1 쉴드 패턴으로 첫 번째 메탈을 이용하고, 두 번째 쉴드 패턴으로 상기 기판에 형성된 액티브 영역을 이용할 수 있다.

세 번째로 도 5의 (c)와 같이, 기판상에 형성된 BPSG막 상에 제1 쉴드 패턴으로 첫 번째 메탈을 이용하고, 두 번째 쉴드 패턴으로 상기 BPSG막에 형성된 게이트 콘트롤을 이용하여 더블 쉴드 패턴 구조를 형성할 수 있다.

상술한 바와 같이, 다양한 방식으로 쉴딩 패턴 형성을 조합할 수 있다.

따라서, 본 발명에 따라 그라운드 쉴딩 패턴으로 적어도 2층 이상을 형성시켜 사용함으로써 1층의 싱글 그라운드 쉴딩 패턴을 이용하는 경우에 비하여 기판 로스를 줄여 인덕터의 큐-팩터를 향상시킬 수 있게 된다.

상기와 같이 2 층 이상의 그라운드 쉴딩 패턴 방법에 의하여 큐-팩터를 향상시킴으로써, 경제적 가치를 높일 수 있다.

또한, 상기 2층 이상의 그라운드 쉴딩 패턴 방법에 의할 경우 싱글 그라운드 쉴딩 패턴에 비해 새롭게 마스크를 제작할 필요가 없으며, 별도의 추가 공정이 필요하지 않다.

즉, 기존 마스크와 기존의 싱글 그라운드 쉴딩 패턴 형성 방법과 동일한 방식에 따라 적어도 한 층 이상의 그라운드 쉴딩 패턴을 형성함으로써 본 발명의 목적인 높은 큐-팩터의 인덕터의 구현이 가능해진다.

이는 또한, 5 내지 10 퍼센티지(percentage; %) 정도의 큐-팩터 향상을 가져올 수 있을 것이다.

이상에서는 본 발명의 기술 사상을 설명함에 있어서, 특정 실시 예를 첨부된 도면과 함께 도시하고 설명하였다. 다만, 본 발명은 상술한 실시 예에 한정되는 것은 아니며, 본 발명의 기술 사상을 벗어나지 않는 범위 즉, 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 수정 및 변경을 가능하다.

도 1은 일반적으로 실리콘 기판과 금속 선로 사이에서 손실이 발생하는 메커니즘을 설명하기 위해 도시한 것

도 2a는 일반적인 인덕터의 구조를 도시한 것

도 2b는 상기 인덕터의 측면도를 도시한 것

도 3은 본 발명과 관련하여, 013 um RF 공정의 크로스 섹션의 일 예를 도시한 것

도 4는 본 발명과 관련하여 쉴드 패턴 구조를 도시한 것으로, (a)는 종래 쉴드 패턴 구조를, (b)는 본 발명에 따른 일 예에 따른 쉴드 패턴 구조를 도시한 것

도 5의 (a) 내지 (c)는 상기 도 4(b)의 측면도를 도시한 것

Claims (2)

1. 이미지 센서 제조 방법에 있어서,

   반도체 기판내에 얕은 트랜치 소자 분리 산화막을 형성하여 액티브 영역을 형성하는 단계;

   상기 기판 상의 일부에 게이트 콘트롤 영역을 형성하는 단계;

   상기 기판상에 BPSG막과 제1 산화막을 순차로 형성하는 단계;

   상기 형성된 제1 산화막 상에 FSG막과 제2 산화막을 순차로 형성하고 다수의 메탈을 형성하는 단계;

   상기 액티브 영역, 게이트 콘트롤 영역 및 메탈 중 어느 하나의 패턴을 싱글 그라운드 쉴딩으로 정의하고, 상기 싱글 그라운드 쉴딩으로 형성된 패턴 이외의 상기 패턴들 중 어느 하나를 상기 싱글 그라운드 쉴딩과 교번되게 배열되는 더블 그라운드 쉴딩 패턴으로 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이미지 센서 제조 방법.
2. 삭제

Images