KR20050098715A - 반도체 기판에 그라운드 실드를 갖는 반도체 장치들 및 그제조방법들 - Google Patents

반도체 기판에 그라운드 실드를 갖는 반도체 장치들 및 그제조방법들 Download PDF

Info

Publication number
KR20050098715A
KR20050098715A KR1020040024244A KR20040024244A KR20050098715A KR 20050098715 A KR20050098715 A KR 20050098715A KR 1020040024244 A KR1020040024244 A KR 1020040024244A KR 20040024244 A KR20040024244 A KR 20040024244A KR 20050098715 A KR20050098715 A KR 20050098715A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
ground shield
inductor
trench
semiconductor device
Prior art date
Application number
KR1020040024244A
Other languages
English (en)
Inventor
최승만
박기철
서봉석
김일룡
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040024244A priority Critical patent/KR20050098715A/ko
Publication of KR20050098715A publication Critical patent/KR20050098715A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 기판에 그라운드 실드(Ground Shield)를 갖는 반도체 장치들 및 그 제조방법들을 제공한다. 이 장치들 및 그 제조방법들은 반도체 장치의 구동 동안 인덕터 라인(Inductor Line)의 에너지 분산을 최소화해서 인덕터의 인덕턴스(Inductance)를 향상시키기 위한 방안을 제시해 준다. 이를 위해서, 반도체 장치에 인덕터 라인이 배치된다. 상기 인덕터 라인 하부의 상기 반도체 기판에 그라운드 실드가 위치된다. 이때에, 상기 그라운드 실드는 소정 면적의 불순물 이온영역 및 그 이온영역 내 트랜치 절연막으로 한정된 적어도 하나의 활성영역으로 이루어진다. 이를 통해서, 상기 그라운드 실드를 갖는 반도체 장치는 인덕터의 인덕턴스를 향상시켜서 고객이 요구하는 큐 값("Q" Value)을 갖는 인덕터가 장착되어질 수 있다.

Description

반도체 기판에 그라운드 실드를 갖는 반도체 장치들 및 그 제조방법들{Semiconductor Devices Having Ground Shield In A Semiconductor Substrate And Methods Of Manufacturing The Same}
본 발명은 반도체 장치들 및 그 제조방법들에 관한 것으로서, 상세하게는 반도체 기판에 그라운드 실드(Ground Shield)를 갖는 반도체 장치들 및 그 제조방법들에 관한 것이다.
최근에, 알. 에프 아이. 씨이(RF IC; Radio Frequency Integrated Circuits)를 위해서 온 칩 나선형 인덕터(On-Chip Spiral Inductor)를 갖는 반도체 장치에 대한 관심이 고조되고 있다. 상기 인덕터는 반도체 기판 상에 그라운드 실드 및 그 실드의 상부에 인덕터 라인을 갖는다. 이때에, 상기 인덕터 라인은 그라운드 실드 면을 따라 나선형의 구조를 갖는데, 상기 나선형의 구조는 일자형의 구조에 비해서인덕터 라인의 자기장의 세기를 상대적으로 증가시켜서 인덕터 라인에 저장되는 에너지를 크게한다.
그러나, 상기 반도체 기판 상에 차례로 이격되도록 적층된 그라운드 실드 및 인덕터 라인으로 온 칩 나선형 인덕터를 갖는 반도체 장치를 제조한다면, 상기 인덕터는 반도체 장치의 구동 동안 인덕터 라인 및 그라운드 실드와 더불어서 인덕터 라인 및 반도체 기판 사이의 상호 유도(Mutual Induction)들로 인하여 인덕터 라인에 저장된 에너지를 주변에 빼앗겨서 인덕턴스가 저하되는 값을 갖는다. 이는 인덕터의 품질도를 나타내는 큐 값("Q" Value)의 저하로 설명되어진다. 따라서, 상기 온 칩 나선형 인덕터를 갖는 반도체 장치는 큐 값의 저하로 인해서 고객이 요구하는 고주파 소자에 사용하지 못할 수 있다.
결론적으로, 상기 온 칩 나선형 인덕터를 갖는 반도체 장치는 인덕터 라인 아래의 구조를 다르게해서 인덕터 라인 및 주변물들과의 상호 유도를 줄이는 방안이 적용되어지는 것이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 인덕터 라인(Inductor Line) 및 반도체 기판 사이의 상호 유도(Mutual Induction)를 최소화하는데적합한 반도체 기판에 그라운드 실드를 갖는 반도체 장치들을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 반도체 기판을 사용한 그라운드 실드 및 인덕터 라인 사이에 층간절연막을 삽입하여 인덕터의 인덕턴스를 향상시킬 수 있는 반도체 기판에 그라운드 실드를 갖는 반도체 장치의 제조방법들을 제공하는데 있다.
상술한 기술적 과제들을 구현하기 위해서, 본 발명은 반도체 기판에 그라운드 실드를 갖는 반도체 장치 및 그 제조방법을 제공한다.
이 장치는 인덕터(Inductor) 라인을 갖는 반도체 장치를 포함한다. 상기 인덕터 라인 하부의 상기 반도체 기판에 그라운드 실드(Ground Shield)가 배치된다. 상기 그라운드 실드는 소정 면적의 불순물 이온영역 및 그 이온영역 내 트랜치 절연막으로 한정된 적어도 하나의 활성영역으로 이루어진다.
상기 제조방법은 반도체 기판 상에 인덕터 라인을 갖는 반도체 장치를 형성하는 것을 포함한다. 상기 반도체 기판에 적어도 하나의 활성영역을 한정하는 트랜치를 형성하고, 상기 트랜치 내 트랜치 절연막을 형성한다. 상기 트랜치 절연막을 이온주입 마스크로 사용해서 상기 반도체 기판에 이온주입 공정을 실시한다. 상기 이온주입 공정은 상기 트랜치 절연막 주변에 소정 면적을 갖도록 불순물 이온영역을 형성하는데, 상기 불순물 이온영역은 상기 트랜치 절연막과 함께 그라운드 실드를 형성한다.
본 발명을 첨부한 도면들을 참조해서 보다 상세히 설명하기로 한다.
도 1 은 본 발명에 따른 반도체 장치를 보여주는 배치도이고, 도 2 는 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라 취해서 반도체 장치를 보여주는 단면도이다.
도 1 및 도 2 를 참조하면, 트랜치 절연막 패턴(55)을 갖는 반도체 기판 및 인덕터 라인(Inductor Line; 90) 사이에 적어도 하나의 층간절연막(70)이 삽입되도록 배치된다. 상기 층간절연막(70)은 트랜치 절연막 패턴(55)과 다른 식각률을 갖는 절연막이다. 상기 인덕터 라인(90)은 도 1 과 같이 나선형(Spiral)의 구조를 갖는데, 상기 인덕터 라인(90)은 일측으로부터 시작되어 나선 궤도를 그리면서 직경이 감소하는 방향으로 향하여 그 궤도의 중심에서 끝난다. 상기 인덕터 라인(90)은 구리(Cu)를 포함하는 도전막이다. 상기 인덕터 라인(90)은 나선 궤도를 따라서 전기적 단락이 발생하지 않도록 보호막(85)으로 둘러싸여서 절연된다. 상기 보호막(85)은 인덕터 라인(90)의 상면을 노출시키고, 상기 보호막(85)은 층간절연막(70)과 동일한 절연막인 것이 바람직하다. 상기 보호막(85)은 층간절연막(70)과 다른 식각률을 갖는 절연막일 수 있다.
상기 트랜치 절연막 패턴(55)은 각각이 반도체 기판(10)에 배치된 트랜치(40)를 채우고, 상기 트랜치 절연막 패턴(55)은 반도체 기판(10)의 활성영역(15)을 한정한다. 상기 트랜치 절연막 패턴(55)의 주변 및 활성영역(15)을 갖는 반도체 기판의 주 표면 아래에 불순물 이온영역(60)이 배치된다. 상기 불순물 이온영역(60)은 트랜치 절연막 패턴(55)의 측벽에 배치되는 것이 바람직하다. 이를 통해서, 상기 불순물 이온영역(60)은 반도체 기판(10)에 소정 면적이 할당되어서 그 영역 내 트랜치 절연막 패턴(55)과 함께 도 1 의 그라운드 실드(Ground Shield; 68)를 이룬다. 상기 그라운드 실드(68)는 나선형 인덕터 라인의 하부에 배치된다. 그리고, 상기 그라운드 실드(68)및 인덕터 라인(90)은 인덕터(Inductor; 100)를 구성하는 요소들이다.
상술한 구조를 통해서, 상기 인덕터(100)를 갖는 반도체 장치는 그라운드 실드(68)가 반도체 기판(10)의 소정 면적에 배치되기 때문에 종래기술 대비 인덕터 라인(90) 및 반도체 기판(10) 사이의 상호 유도(Mutual Induction)를 상기 그라운드 실드(68)를 통해서 최소화하여 향상된 인덕턴스(Inductance) 값을 갖는다.
이제, 본 발명의 제조방법을 첨부한 도면들 및 실시예들을 통해서 설명하기로 한다.
도 3 및 도 9 는 각각이 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라 취해서 반도체 장치의 제조방법을 설명해주는 단면도들이다.
도 1, 도 3 및 도 4 를 참조하면, 반도체 기판(10)에 차례로 적층된 마스크 막(20) 및 포토레지스트 패턴(30)들을 갖는 포토레지스트 막을 형성한다. 상기 포토레지스트 막을 식각 마스크로 사용해서 포토레지스트 패턴(30)들 사이에 노출된 마스크 막(20)에 식각 공정을 실시한다. 상기 식각 공정은 반도체 기판(10)의 주 표면을 노출시키는 마스크 패턴(25)들을 형성한다.
상기 마스크 패턴(25)들 및 포토레지스트 패턴(30)들을 식각 마스크로 사용해서 반도체 기판(10)에 연속 식각 공정을 실시하는데, 상기 연속 식각 공정은 반도체 기판(10)의 소정 영역에 그 영역의 중심으로부터 방사형(Radial Shape)으로 향하는 도 1 의 트랜치(40)를 형성한다. 상기 식각 및 연속 식각 공정들은 건식 식각을 사용해서 수행하는 것이 바람직하다.
도 1, 도 5 내지 도 7 을 참조하면, 상기 트랜치(40)를 갖는 반도체 기판으로부터 포토레지스트 막을 제거하고, 상기 트랜치(40)를 충분히 채우도록 반도체 기판(10)의 주 표면 상에 트랜치 절연막(50)을 형성한다. 상기 트랜치 절연막(50)은 상기 마스크 막(20)과 다른 식각률을 갖는 절연막으로 형성한다.
상기 트랜치 절연막(50)에 평탄화 공정을 수행해서 마스크 패턴(25)들을 노출시킨 후, 상기 반도체 기판(10)의 주 표면으로부터 마스크 패턴(25)들을 제거한다. 상기 평탄화 공정은 화학 기계적 연마를 사용해서 트랜치(40) 내 트랜치 절연막 패턴(55)을 형성한다.
상기 트랜치 절연막 패턴(55)을 이온주입 마스크로 사용해서 반도체 기판(10)에 이온주입 공정을 실시하는데, 상기 이온주입 공정은 반도체 기판(10)의 주 표면 아래에 배치하고 동시에 트랜치 절연막 패턴(55)의 측벽과 접촉하는 불순물 이온영역(60)을 형성한다. 이때에, 상기 불순물 이온 영역(60)은 트랜치 절연막 패턴(55)과 함께 도 1 의 그라운드 실드(Ground Shield; 68)를 형성한다.
상기 그라운드 실드(68)는 불순물 이온영역(60)을 갖는 반도체 기판에 실리사이드 공정(Silicide Process)을 실시해서 활성영역(15)의 반도체 기판(10)의 주 표면에 도 7 과 같이 금속막 패턴(65)들을 갖도록 형성할 수 있다. 상기 금속막 패턴(65)들은 고온 융점을 갖는 금속 원자를 포함하도록 형성한다.
상기 그라운드 실드(68)를 형성한 후, 상기 불순물 이온영역(60)을 갖는 반도체 기판 상에 층간절연막(70)을 형성한다. 상기 층간절연막(70)은 트랜치 절연막 패턴(55)과 다른 식각률을 갖는 절연막으로 형성하는 것이 바람직하다.
도 1, 도 8 및 도 9 를 참조하면, 상기 층간절연막(70)을 갖는 반도체 기판 상에 보호막(85)을 형성한다. 상기 보호막(85)은 층간절연막(70)과 동일한 식각률을 갖는 절연막을 사용해서 형성한다. 상기 보호막(85)에 포토 및 식각 공정들을 수행해서 인덕터 라인 패턴(87)을 음각으로 형성한다. 상기 인덕터 라인 패턴(87)은 그라운드 실드(68)를 갖는 반도체 기판의 상부에서 도 1 과 같이 나선 궤도을 이루도록 층간절연막(70) 상에 형성한다. 그리고, 상기 인덕터 라인 패턴(87)을 채우는 인덕터 라인(90)을 형성하는데, 상기 인덕터 라인(90)은 다마신 공정을 사용해서 형성한다. 상기 인덕터 라인(90)은 구리(Cu)를 포함한 도전막으로 형성하는 것이 바람직하다.
상술한 바와 같이, 본 발명은 반도체 기판을 사용해서 그라운드 실드를 형성하여 인덕터 라인의 저장 에너지의 분산을 최소화할 수 있는 방안을 제시해준다. 따라서, 상기 그라운드 실드를 갖는 반도체 장치는 인덕터의 인덕턴스를 향상시켜서 사용자가 요구하는 큐 값("Q" Value)을 갖는 인덕터가 장착되어질 수 있다.
도 1 은 본 발명에 따른 반도체 장치를 보여주는 배치도.
도 2 는 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라 취해서 반도체 장치를 보여주는 단면도.
도 3 내지 도 9 는 각각이 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라 취해서 반도체 장치의 제조방법을 설명해주는 단면도들.

Claims (4)

  1. 인덕터(Inductor) 라인을 갖는 반도체 장치에 있어서,
    상기 인덕터 라인 하부의 상기 반도체 기판에 그라운드 실드(Ground Shield)가 배치되는 것을 포함하되, 상기 그라운드 실드는 소정 면적의 불순물 이온영역 및 그 이온영역 내 트랜치 절연막으로 한정된 적어도 하나의 활성영역으로 이루어진 것이 특징인 반도체 장치.
  2. 제 1 항에 있어서,
    상기 활성영역 상에 금속막 패턴이 배치되는 것을 더 포함하는 것이 특징인 인덕터.
  3. 반도체 기판 상에 인덕터 라인을 갖는 반도체 장치를 제조하는 방법에 있어서,
    상기 반도체 기판에 적어도 하나의 활성영역을 한정하는 트랜치를 형성하고,
    상기 트랜치 내 트랜치 절연막을 형성하고,
    상기 트랜치 절연막을 이온주입 마스크로 사용해서 상기 반도체 기판에 이온주입 공정을 실시하는 것을 포함하되,
    상기 이온주입 공정은 상기 트랜치 절연막 주변에 소정 면적을 갖도록 불순물 이온영역을 형성하고, 상기 불순물 이온영역은 상기 트랜치 절연막과 함께 그라운드 실드를 형성하는 것이 특징인 반도제 장치의 제조방법.
  4. 제 3 항에 있어서,
    상기 불순물 이온영역을 형성한 후,
    상기 반도체 기판에 실리사이드 공정(Silicide Process)을 실시해서 상기 활성 영역 상에 금속막 패턴을 형성하는 것을 더 포함하는 것이 특징인 반도체 장치의 제조방법.
KR1020040024244A 2004-04-08 2004-04-08 반도체 기판에 그라운드 실드를 갖는 반도체 장치들 및 그제조방법들 KR20050098715A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040024244A KR20050098715A (ko) 2004-04-08 2004-04-08 반도체 기판에 그라운드 실드를 갖는 반도체 장치들 및 그제조방법들

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040024244A KR20050098715A (ko) 2004-04-08 2004-04-08 반도체 기판에 그라운드 실드를 갖는 반도체 장치들 및 그제조방법들

Publications (1)

Publication Number Publication Date
KR20050098715A true KR20050098715A (ko) 2005-10-12

Family

ID=37278127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040024244A KR20050098715A (ko) 2004-04-08 2004-04-08 반도체 기판에 그라운드 실드를 갖는 반도체 장치들 및 그제조방법들

Country Status (1)

Country Link
KR (1) KR20050098715A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883036B1 (ko) * 2007-07-25 2009-02-09 주식회사 동부하이텍 반도체 소자용 인덕터 및 그 제조 방법
KR100937668B1 (ko) * 2007-12-27 2010-01-19 주식회사 동부하이텍 이미지 센서 제조 방법
CN102110589A (zh) * 2009-12-24 2011-06-29 上海华虹Nec电子有限公司 提高半导体螺旋电感q值的隔离方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883036B1 (ko) * 2007-07-25 2009-02-09 주식회사 동부하이텍 반도체 소자용 인덕터 및 그 제조 방법
KR100937668B1 (ko) * 2007-12-27 2010-01-19 주식회사 동부하이텍 이미지 센서 제조 방법
CN102110589A (zh) * 2009-12-24 2011-06-29 上海华虹Nec电子有限公司 提高半导体螺旋电感q值的隔离方法

Similar Documents

Publication Publication Date Title
US6492708B2 (en) Integrated coil inductors for IC devices
US6258688B1 (en) Method to form a high Q inductor
KR20060091517A (ko) 엠. 아이. 엠 커패시터들 및 그 형성방법들
US10290697B2 (en) Magnetic core inductor semiconductor structure and method
US7786586B2 (en) Inductor of semiconductor device and method for manufacturing the same
US7939439B2 (en) Semiconductor device and fabricating method thereof
US9502348B2 (en) Semiconductor device and fabrication method thereof
US9748138B2 (en) Metal layer end-cut flow
US10026801B2 (en) Inductor device
KR20050098715A (ko) 반도체 기판에 그라운드 실드를 갖는 반도체 장치들 및 그제조방법들
CN110729343B (zh) 半导体元件及其制作方法
US6518141B2 (en) Method for manufacturing a radio frequency integrated circuit on epitaxial silicon
US9287162B2 (en) Forming vias and trenches for self-aligned contacts in a semiconductor structure
CN212257389U (zh) 半导体结构
US7371653B2 (en) Metal interconnection structure of semiconductor device and method of forming the same
KR101044389B1 (ko) 반도체 소자의 인덕터 형성방법
CN114141698A (zh) 半导体结构及其制备方法
KR101409373B1 (ko) 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
US20230069557A1 (en) Semiconductor devices and methods of manufacturing thereof
US10269489B2 (en) Programmable inductor
US20080160744A1 (en) Method for fabricating semiconductor device and improving thin film uniformity
KR20050011091A (ko) 차폐층을 구비하는 인덕터 제조방법
CN118098937A (zh) 半导体结构的形成方法
CN114141699A (zh) 半导体结构及其制备方法
CN114823299A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination