CN102110589A - 提高半导体螺旋电感q值的隔离方法 - Google Patents

提高半导体螺旋电感q值的隔离方法 Download PDF

Info

Publication number
CN102110589A
CN102110589A CN2009102020403A CN200910202040A CN102110589A CN 102110589 A CN102110589 A CN 102110589A CN 2009102020403 A CN2009102020403 A CN 2009102020403A CN 200910202040 A CN200910202040 A CN 200910202040A CN 102110589 A CN102110589 A CN 102110589A
Authority
CN
China
Prior art keywords
semiconductor
substrate
deep trench
factor
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009102020403A
Other languages
English (en)
Inventor
李平梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2009102020403A priority Critical patent/CN102110589A/zh
Publication of CN102110589A publication Critical patent/CN102110589A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种提高半导体螺旋电感Q值的隔离方法，在半导体器件中有源区PGS(Patterned Groud Shield)图形之中嵌入深沟槽工艺定义隔离结构的图形。本发明通过采用深沟槽对衬底进行隔离，大大提高了半导体螺旋电感的Q值，屏蔽了片上电感对衬底的电磁损耗，提高了器件的性能，并且成本低廉，易于实现。

Description

提高半导体螺旋电感Q值的隔离方法
技术领域
本发明涉及一种改善半导体螺旋电感性能的方法，尤其是一种提高半导体螺旋电感Q值的隔离方法。
背景技术
半导体芯片上电感元件在RF(射频)电路中应用非常广泛，其Q值(品质因子)是影响RF电路性能的关键器件之一，目前就如何提高片上电感元件的Q值已经有很多研究，提出了很多解决方案。影响片上电感Q值的因素有很多，衬底损耗是重要的因素之一，如图1所示，这主要包括通过磁场耦合在硅片衬底产生涡旋电流(Eddy Current)，以及通过电场耦合引入的位移电流引起的损耗。减小衬底损耗的方法主要有：一是把金属布线层间介质膜的厚度加大，或增加金属布线层数，目的是使片上电感远离衬底，达到较小其影响的目的，该方法效果明显，但有工艺成本高的缺点。另一种方法是在硅片衬底和片上电感之间插入接地隔离平面结构(PGS，Patterned Ground Shield)，用于中断电感到硅片衬底的磁场，减少由于衬底引起的电磁损耗，从而提高Q值。该方法由于兼容现有工艺，没有额外的成本，现在被广泛采用。
目前已经有很多有关接地隔离平面结构(PGS)的设计，即在片上电感和硅片衬底之间插入一个隔离平面结构，并与地端(Ground)连接，该隔离平面可以由有源区(Active)，多晶硅(Poly)，或下层金属(Metal)构成，该设计把隔离层平面(Active，poly，或Metal)按照一定的规律划分成细小的条状结构，各细小条状结构在平面内部是互不相连，保持固定间距，只在平面最外侧边沿连接并接地，实现降低对硅衬底电磁损耗，由于PGS结构在提高Q值得同时，会带来寄生电容的增大，所以尽量选择远离片上电感的Active层来设计，图2是一种典型的Active PGS结构。
但是这种结构可以部分解决由于硅衬底带来的电磁损耗问题，只可以提高Q值5％～10％，从结构上看，这种结构不能完全屏蔽片上电感对衬底的电磁损耗，磁场透过PGS结构后，还会带来相当的衬底损耗。
发明内容
本发明所要解决的技术问题是提供一种提高半导体螺旋电感Q值的隔离方法，能够大大提高半导体螺旋电感的Q值，消除片上电感对衬底的电磁损耗，提高器件的性能。
为解决上述技术问题，本发明提高半导体螺旋电感Q值的隔离方法的技术方案是，在半导体器件中有源区之下采用深沟槽定义隔离结构的图形。
作为本发明提高半导体螺旋电感Q值的隔离方法的进一步改进是，所述深沟槽图形嵌入到PGS结构中，把电感下的衬底分割成互不相连的硅岛。
作为本发明提高半导体螺旋电感Q值的隔离方法的另一种进一步改进是，所述隔离结构的图形既中心对称，又轴对称。
本发明通过采用深沟槽对电感进行隔离，大大提高了半导体螺旋电感的Q值，屏蔽了片上电感对衬底的电磁损耗，提高了器件的性能，并且成本低廉，易于实现。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1为螺旋电感产生衬底损耗的原理图；
图2为现有的PGS结构的俯视图；
图3为采用本发明的方法所实现的PGS结构的俯视图；
图4和图5为采用本发明的方法所实现的PGS结构的侧视剖面图。
具体实施方式
本发明提供了一种提高半导体螺旋电感Q值的隔离方法，如图3、图4和图5所示，在半导体器件中有源区之下采用深沟槽定义隔离结构的图形。
所述深沟槽的深度为5～7μm。
所述隔离结构的图形既中心对称，又轴对称。
本发明能显著降低由于衬底损耗引起的片上电感Q值(品质因子)降低，利用现有的有源区PGS结构，结合现有射频工艺中的深沟槽工艺，制作出屏蔽效果更好的PGS结构。本发明在有源区PGS结构的所有条状有源区间插入深沟槽结构(Deep Trench)用于隔离，即用深沟槽(一般有5um～7um深)代替有源区之间的普通氧化膜，如图4所示。
采用本发明所制作的PGS结构中，如图5所示，深沟槽线把片上电感下方的硅衬底区域划分成互不相连的硅岛，没有屏蔽掉的磁场即使到达衬底，其影响也可以通过这些深沟槽线把硅衬底划分成互不相连的硅岛来大大降低，从而达到双重屏蔽效果，这可以实现比传统PGS结构更有效提高片上电感的Q值。
现有射频工艺技术中，例如锗硅(SiGe)工艺，深沟槽技术被广泛用于器件与器件之间隔离，所以不需要追加工艺成本即可实现本发明。
本发明可用于各种半导体电感器件，包括单端电感，差分电感，变压器(Transformer)等，以提高电感器件的品质因子。
综上所述，本发明通过采用深沟槽对电感进行隔离，大大提高了半导体螺旋电感的Q值，屏蔽了片上电感对衬底的电磁损耗，提高了器件的性能，并且成本低廉，易于实现。

Claims (3)

1.一种提高半导体螺旋电感Q值的隔离方法，其特征在于，在半导体器件中有源区PGS结构之下采用深沟槽定义隔离结构的图形。
2.根据权利要求1所述的提高半导体螺旋电感Q值的隔离方法，其特征在于，所述深沟槽图形嵌入到有源区PGS结构，把电感下的衬底分割成互不相连的硅岛。
3.根据权利要求1所述的提高半导体螺旋电感Q值的隔离方法，其特征在于，所述隔离结构的图形既中心对称，又轴对称。
CN2009102020403A 2009-12-24 2009-12-24 提高半导体螺旋电感q值的隔离方法 Pending CN102110589A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102020403A CN102110589A (zh) 2009-12-24 2009-12-24 提高半导体螺旋电感q值的隔离方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102020403A CN102110589A (zh) 2009-12-24 2009-12-24 提高半导体螺旋电感q值的隔离方法

Publications (1)

Publication Number Publication Date
CN102110589A true CN102110589A (zh) 2011-06-29

Family

ID=44174709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102020403A Pending CN102110589A (zh) 2009-12-24 2009-12-24 提高半导体螺旋电感q值的隔离方法

Country Status (1)

Country Link
CN (1) CN102110589A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738125A (zh) * 2012-06-29 2012-10-17 杭州电子科技大学 新型的分形pfs结构
CN102738127A (zh) * 2012-06-29 2012-10-17 杭州电子科技大学 新型的分形pgs结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591865A (zh) * 2003-09-01 2005-03-09 上海宏力半导体制造有限公司 可阻断寄生损失电流的高功率射频集成电路及其制造方法
CN1622330A (zh) * 2003-11-25 2005-06-01 北京大学 一种集成电感及其制造方法
KR20050098715A (ko) * 2004-04-08 2005-10-12 삼성전자주식회사 반도체 기판에 그라운드 실드를 갖는 반도체 장치들 및 그제조방법들

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591865A (zh) * 2003-09-01 2005-03-09 上海宏力半导体制造有限公司 可阻断寄生损失电流的高功率射频集成电路及其制造方法
CN1622330A (zh) * 2003-11-25 2005-06-01 北京大学 一种集成电感及其制造方法
KR20050098715A (ko) * 2004-04-08 2005-10-12 삼성전자주식회사 반도체 기판에 그라운드 실드를 갖는 반도체 장치들 및 그제조방법들

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738125A (zh) * 2012-06-29 2012-10-17 杭州电子科技大学 新型的分形pfs结构
CN102738127A (zh) * 2012-06-29 2012-10-17 杭州电子科技大学 新型的分形pgs结构
CN102738127B (zh) * 2012-06-29 2015-05-20 杭州电子科技大学 分形pgs结构

Similar Documents

Publication Publication Date Title
JP4505201B2 (ja) ３−ｄスパイラル積層インダクタおよび３−ｄスパイラル積層インダクタを形成する方法
KR101512805B1 (ko) 3차원 인덕터 및 변압기
CN1826670B (zh) 用于具有最小图案密度要求的半导体技术的电感和电容元件
US20060202789A1 (en) Electrically decoupled integrated transformer having at least one grounded electric shield
EP2669906B1 (en) An integrated circuit based transformer
US20060030115A1 (en) Integrated circuit devices including passive device shielding structures and methods of forming the same
CN104037158B (zh) 一种对称的集成层叠变压器
CN102087911A (zh) 金属厚度不相等的不等宽片上叠层电感
US20100295648A1 (en) Stacked structure of a spiral inductor
JP5551480B2 (ja) 半導体装置および半導体装置の製造方法
US6914509B2 (en) Transformer former between two layout layers
US20150325517A1 (en) Structure And Method For A High-K Transformer With Capacitive Coupling
WO1998050956A1 (en) Patterned ground shields for integrated circuit inductors
CN107154425A (zh) 半导体装置
WO2014187254A1 (zh) 一种变压器及其制作方法和芯片
US6753591B2 (en) Low substrate loss inductor
US20090085707A1 (en) Electronic device
CN102683321A (zh) 防止超厚金属上钝化层的破裂
US20130249660A1 (en) Parallel stacked symmetrical and differential inductor
CN102110589A (zh) 提高半导体螺旋电感q值的隔离方法
EP2269199B1 (en) Planar inductive unit and an electronic device comprising a planar inductive unit
CN102169868A (zh) 一种片上集成电感
CN102157488A (zh) 一种基于两层金属的集成层叠变压器
CN102176453A (zh) 一种垂直结构片上集成变压器
CN104767021A (zh) 一种宽带高平衡度的片上变压器巴伦

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110629