CN102646969A - 通过射频扼流器的esd块隔离 - Google Patents

通过射频扼流器的esd块隔离 Download PDF

Info

Publication number
CN102646969A
CN102646969A CN201210022052XA CN201210022052A CN102646969A CN 102646969 A CN102646969 A CN 102646969A CN 201210022052X A CN201210022052X A CN 201210022052XA CN 201210022052 A CN201210022052 A CN 201210022052A CN 102646969 A CN102646969 A CN 102646969A
Authority
CN
China
Prior art keywords
circuit
node
inductor
resistor
choke
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210022052XA
Other languages
English (en)
Other versions
CN102646969B (zh
Inventor
蔡铭宪
金俊德
谢协宏
叶子祯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102646969A publication Critical patent/CN102646969A/zh
Application granted granted Critical
Publication of CN102646969B publication Critical patent/CN102646969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Abstract

一种电路包括：第一节点，被配置为接收射频(“RF”)信号；第一静电放电(ESD)保护电路，连接至用于RF电路的第一电压电源导轨；和第二ESD保护电路，连接至第二节点和用于RF电路的第二电压电源节点。将RF扼流电路连接至第二节点和设置在第一节点和RF电路之间的第三节点。本发明还公开了一种通过射频扼流器的ESD块隔离方法。

Description

通过射频扼流器的ESD块隔离
技术领域
本发明的电路和方法涉及集成电路。更具体地，本发明的系统和方法涉及用于集成电路的静电放电(“ESD”)保护。
背景技术
随着集成电路(“IC”)器件继续小型化，当前趋势是制作具有较浅节深度、较薄栅氧化层、轻掺杂漏极(“LDD”)结构、浅沟槽隔离(“STI”)结构、以及自对准硅化物(“自对准多晶硅化物”)工艺的集成电路，将所有这些预先用在亚四分之一微米互补金属氧化物半导体(“CMOS”)技术中。所有这些工艺导致相关CMOS IC产品由于ESD现象更易受损坏。因此，在芯片上建立ESD保护电路以保护在IC上的器件和电路防止ESD损坏。
鉴于在RF电路的器件中减小的栅氧化层厚度和降低的击穿电压，ESD保护尤其考验射频(“RF”)IC。这些传统ESD器件通常使RF电路的性能退化。
发明内容
为了解决现有技术中存在的缺陷，根据本发明的一个方面，提供了一种电路，包括：第一节点，被配置为接收射频(“RF”)信号；第一静电放电(ESD)保护电路，连接至用于RF电路的第一电压电源导轨和第二节点；第二ESD保护电路，连接至所述第二节点和用于所述RF电路的第二电压电源节点；以及RF扼流电路，被配置为与所述第一节点并联并且连接至所述第二节点和在所述第一节点和所述RF电路之间设置的第三节点。
在该电路中，所述第一ESD保护电路包括第一二极管，所述第一二极管具有连接至所述第一电压电源导轨的阳极和连接至所述第二节点的阴极，所述第二ESD保护电路包括第二二极管，所述第二二极管具有连接至所述第二电压电源导轨的阴极和连接至所述第二节点的阳极；或者所述RF扼流电路基本上没有电容并且包括电感器；或者所述扼流电路包括与第一电感器并联连接的第一电阻器。
该电路进一步包括：第二电阻器，被设置为与彼此并联设置的所述第一电阻器和所述第一电感器串联；以及第二电感器，被配置为与彼此并联设置的所述第一电阻器和所述第一电感器串联。
该电路进一步包括：第二ESD电路，与所述RF电路并联地连接至所述第一电源导轨和所述第二电源导轨；或者第三ESD保护电路，被设置为与所述RF电路并联并且连接至所述第一电压电源导轨和所述第二电压电源导轨。
根据本发明的另一方面，还提供了一种方法，包括：在连接至第一电路和RF扼流电路的第一节点处接收射频信号，所述RF扼流电路连接至第一ESD保护电路和第二ESD保护电路之间设置的第二节点；在没有静电放电现象的情况下，在所述第一电路和所述第一ESD保护电路和所述第二ESD保护电路之间设置的所述第二节点之间提供阻抗隔离；以及在静电放电现象期间，通过所述RF电路从所述第一节点至所述第二节点传导电流，放电电流通过所述第一ESD保护电路和所述第二ESD保护电路中的至少一个。
在该方法中，所述RF扼流电路基本上没有电容并且包括电感器；或者所述RF扼流电路包括与第一电感器并联设置的第一电阻器。
在该方法中，所述RF扼流电路包括第二电阻器，所述第二电阻器被设置为与彼此并联设置的所述第一电阻器和所述第一电感器串联；或者所述RF扼流电路包括第二电感器，所述第二电感器被设置为与彼此并联设置的所述第一电阻器和所述第一电感器串联。
根据本发明的又一方面，提供了一种用于保护射频(“RF”)电路防止静电放电(“ESD”)的电路，包括：二极管串：包括：第一二极管，具有连接至用于所述RF电路的第一电压电源线的阳极和连接至第一节点的阴极，以及第二二极管，具有连接至所述第一节点的阴极和连接至用于所述RF电路的第二电压电源线的阳极；以及RF扼流电路，连接至所述第一节点和在所述RF电路和第三节点之间设置的第二节点，所述RF电路通过所述第三节点接收RF信号，所述RF扼流电路被配置为在没有ESD现象的情况下在所述二极管串和所述RF电路之间提供阻抗隔离并且在ESD现象期间将电流从所述第三节点传导至所述第一节点。
在该电路中，所述RF扼流电路基本上没有电容并且包括电感器；或者所述RF扼流电路包括电感器和电阻器。
在该电路中，所述电感器和所述电阻器被设置为彼此串联；或者所述电感器和所述电阻器被设置为彼此并联；或者所述RF扼流电路包括第二电阻器，与所述电阻器和所述电感器的并联组合串联连接；或者所述RF扼流电路包括第二电感器，与所述电阻器和所述电感器的并联组合串联连接。
附图说明
图1A示出了包括改善的防静电放电保护的射频电路的一实例。
图1B示出了包括改善的防静电放电保护的射频电路的另一实例。
图2A～图2F示出了根据具有在图1中所示的改善的防静电放电保护的射频电路的射频扼流电路的多个实施例。
图3A～图3D示出了可以在根据图1A和图1B的射频扼流电路中实施的电感器的几个实施例。
图4为具有改善的防静电放电保护的射频电路的操作方法的一实例的流程图。
具体实施方式
本发明的用于静电放电(“ESD”)保护的电路和方法包括射频(“RF”)扼流器，该射频扼流器有利地降低了RF电路的噪声同时提供保护以防止通过ESD现象所导致的损坏。如图1A所示，通过电源导轨VDD和VSS提供内部RF电路102。电源导轨ESD箝位电路104与在电源导轨VDD和VSS之间的RF电路102并联连接。
在某些实施例中为低噪声放大器(“LNA”)的RF电路102从输入节点106接收RF信号。二极管串108通过RF扼流电路112连接至设置在输入节点106和RF电路102之间的节点110。二极管串108包括在节点118处连接在一起并连接至RF扼流电路112的第一二极管114和第二二极管116。二极管116具有连接至低电压电源导轨VSS的阳极和连接至节点118和二极管114的阳极的阴极，该二极管114具有连接至高电压电源导轨VDD的阴极。
图1B示出了连接至设置在内部RF电路102和输入节点106之间的节点110和连接至设置在双向ESD箝位电路120-1、120-2对(共同称作“ESD箝位电路”120或者“双向ESD箝位电路120”)之间的节点118的RF扼流电路112的另一实例。双向ESD箝位电路120能够代替电源导轨ESD箝位电路104。ESD箝位电路120的实例包括，但不限于，彼此背靠背所形成的源极体连的NMOS器件对，例如在由Vashchenko等公开的美国专利第7,639,464号中所公开的双向ESD箝位电路，其发明结合于此作为援引。在某些实施例中，如本领域技术人员所理解的，该双向ESD箝位电路可以为双背靠背二极管或者双向可控硅整流器(“SCR”)。
RF扼流电路112可以具有多种结构之一。例如，图2A～图2F示出了扼流电路112的多个实例。如图2A所示，扼流电路112可以包括设置在节点110和节点118之间的电感器122。在某些实施例中，如图2B所示，扼流电路112包括设置在节点110和节点118之间的电阻器124。选择电阻器124的尺寸以提供RF射频的高阻抗来提供RF扼流器。在某些实施例中，选择电阻器124约为1kΩ或更高，但是本领域的技术人员应该理解，电阻器124可以为其他电阻值。
RF扼流电路112还可以包括如彼此串联和/或并联的电感器122和电阻器124。例如，图2C示出了在节点110和节点118之间串联起来的电感器122和电阻器124。图2D示出了电感器122和电阻器124在节点110和节点118之间彼此并联的RF扼流电路112。如图2E和2F所示，第二电阻器126和/或电感器128可以与电感器120和电阻器122的并联组合串联。
图3A～图3D示出了可以作为在RF扼流电路112中的电感器122和128实施的多种类型的电感器。如图3A所示，电感器122、128可以为具有在第一金属层上或者第一金属层下的第二金属层上设置的中心接头132且形成在单金属层中的平面线圈130。在某些实施例中，电感器122、128为包括形成在相同金属层或者相邻金属层中的第一线圈和第二线圈的变压器形式。图3C示出了具有包括通过垂直部分136连接在一起的多个平行部分134的线性线圈型金属线的电感器122、128的实施例。在某些实施例中，例如在图3D中所示的实施例中，电感器122、128可以为包括多条平行金属线138的线性电感器。
参照图1、图2、以及图4描述了RF扼流电路112的操作，其中，图4为提供保护防止ESD现象的方法400的一实例的流程图。如图4所示，在框402，在通过节点110连接至RF电路102的节点106处接收RF信号。
在正常高频工作期间(例如约大于等于15GHz的频率)，在框304，RF扼流电路112作为开路工作提供在节点110和118之间的阻抗隔离。通过RF扼流电路112有效用作开路，在节点106处所接收的输入RF信号的功率在节点106和内部RF电路102之间没有损失。与利用以某些频率谐振的LC储能电路并且因此具有窄频带运行的传统ESD保护电路不同，当RF信号从节点106传播至内部RF电路102的时候，RF扼流电路112没有以某些频率谐振以使该RF扼流电路提供宽频带ESD保护而没有影响RF信号。
在框406，在节点106和设置在VDD的第一电压电源导轨或者设置在VSS处的第二电压电源导轨之间的ESD现象期间，RF扼流电路112作为在节点110和节点118之间的短路。在ESD现象期间用作在节点110和节点118之间的短路的RF扼流电路112建立用于由ESD现象所生产的高电流的通道以使高电流远离RF电路102流至节点118，然后将电流引导至设置在VDD或者VSS处的电压电源导轨之一。
在某些实施例中，电路包括：第一节点，被配置为接收射频(“RF”)信号；第一静电放电(ESD)保护电路，连接至用于RF电路的第一电压电源导轨和第二节点；以及第二ESD保护电路，连接至第二节点和用于RF电路的第二电压电源节点。将RF扼流电路连接至第二节点和设置在第一节点和RF电路之间的第三节点。
在某些实施例中，方法包括在连接至第一电路和RF扼流电路的第一节点处接收射频信号。将RF扼流电路连接至设置在第一ESD保护电路和第二ESD保护电路之间的第二节点。在没有静电放电现象的情况下，在第一电路和设置在第一ESD保护电路和第二ESD保护电路之间的第二节点之间提供阻抗隔离。在静电放电现象期间，将电流通过RF扼流电路从第一节点引导至第二节点，放电电流通过第一ESD保护电路和第二ESD保护电路中的至少一个。
在某些实施例中，用于保护射频(“RF”)电路防止静电放电(“ESD”)的电路包括二极管串和RF扼流电路。二极管串包括第一二极管，具有连接至用于RF电路的第一电压电源线的阳极和连接至第一节点的阴极。第二二极管具有连接至第一节点的阴极和连接至用于RF电路的第二电压电源线的阳极。将RF扼流电路连接至第一节点和设置在RF电路和第三节点之间的第二节点，其中RF电路通过该第三节点接收RF信号。将RF扼流电路配置为在没有ESD现象的情况下在二极管串和RF电路之间提供阻抗隔离，并且配置为在ESD现象期间将电流从第三节点传导至第一节点。
本文所公开的电路有利地提供了在用于接收RF信号的输入节点和内部RF电路(例如，LNA)之间的直接通道，该直接通道产生较低的功率损耗。另外，在ESD保护电路和沿着在输入节点和内部RF电路之间的传输路径所设置的节点之间的RF扼流电路说明了改善的噪声性能并且与进行谐振并且窄频带工作的一个或多个LC储能电路的可选电路相比较，支持用于高频(例如，15GHz或以上)工作的宽频带工作。
尽管已经根据示例性实施例描述了电路和方法，但是电路和方法不仅限于这些实施例。相反地，应该充分理解，在不背离该电路和方法的等同替换范围的情况下，所附权利要求包括可由本领域的技术人员制作的该电路和方法的其他变形例和实施例。

Claims (10)

1.一种电路，包括：
第一节点，被配置为接收射频(“RF”)信号；
第一静电放电(ESD)保护电路，连接至用于RF电路的第一电压电源导轨和第二节点；
第二ESD保护电路，连接至所述第二节点和用于所述RF电路的第二电压电源节点；以及
RF扼流电路，被配置为与所述第一节点并联并且连接至所述第二节点和在所述第一节点和所述RF电路之间设置的第三节点。
2.根据权利要求1所述的电路，其中，所述第一ESD保护电路包括第一二极管，所述第一二极管具有连接至所述第一电压电源导轨的阳极和连接至所述第二节点的阴极，所述第二ESD保护电路包括第二二极管，所述第二二极管具有连接至所述第二电压电源导轨的阴极和连接至所述第二节点的阳极；或者
所述RF扼流电路基本上没有电容并且包括电感器；或者
所述扼流电路包括与第一电感器并联连接的第一电阻器。
3.根据权利要求2所述的电路，进一步包括：第二电阻器，被设置为与彼此并联设置的所述第一电阻器和所述第一电感器串联；以及
第二电感器，被配置为与彼此并联设置的所述第一电阻器和所述第一电感器串联。
4.根据权利要求1所述的电路，进一步包括：第二ESD电路，与所述RF电路并联地连接至所述第一电源导轨和所述第二电源导轨；或者
第三ESD保护电路，被设置为与所述RF电路并联并且连接至所述第一电压电源导轨和所述第二电压电源导轨。
5.一种方法，包括：
在连接至第一电路和RF扼流电路的第一节点处接收射频信号，所述RF扼流电路连接至第一ESD保护电路和第二ESD保护电路之间设置的第二节点；
在没有静电放电现象的情况下，在所述第一电路和所述第一ESD保护电路和所述第二ESD保护电路之间设置的所述第二节点之间提供阻抗隔离；以及
在静电放电现象期间，通过所述RF电路从所述第一节点至所述第二节点传导电流，放电电流通过所述第一ESD保护电路和所述第二ESD保护电路中的至少一个。
6.根据权利要求5所述的方法，其中，所述RF扼流电路基本上没有电容并且包括电感器；或者
所述RF扼流电路包括与第一电感器并联设置的第一电阻器。
7.根据权利要求6所述的方法，其中，所述RF扼流电路包括第二电阻器，所述第二电阻器被设置为与彼此并联设置的所述第一电阻器和所述第一电感器串联；或者
所述RF扼流电路包括第二电感器，所述第二电感器被设置为与彼此并联设置的所述第一电阻器和所述第一电感器串联。
8.一种用于保护射频(“RF”)电路防止静电放电(“ESD”)的电路，包括：
二极管串：包括：
第一二极管，具有连接至用于所述RF电路的第一电压电源线的阳极和连接至第一节点的阴极，以及
第二二极管，具有连接至所述第一节点的阴极和连接至用于所述RF电路的第二电压电源线的阳极；以及
RF扼流电路，连接至所述第一节点和在所述RF电路和第三节点之间设置的第二节点，所述RF电路通过所述第三节点接收RF信号，所述RF扼流电路被配置为在没有ESD现象的情况下在所述二极管串和所述RF电路之间提供阻抗隔离并且在ESD现象期间将电流从所述第三节点传导至所述第一节点。
9.根据权利要求8所述的电路，其中，所述RF扼流电路基本上没有电容并且包括电感器；或者
所述RF扼流电路包括电感器和电阻器。
10.根据权利要求9所述的电路，其中，所述电感器和所述电阻器被设置为彼此串联；或者
所述电感器和所述电阻器被设置为彼此并联；或者
所述RF扼流电路包括第二电阻器，与所述电阻器和所述电感器的并联组合串联连接；或者
所述RF扼流电路包括第二电感器，与所述电阻器和所述电感器的并联组合串联连接。
CN201210022052.XA 2011-02-17 2012-01-31 通过射频扼流器的esd块隔离 Active CN102646969B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/029,240 US8958185B2 (en) 2011-02-17 2011-02-17 ESD block isolation by RF choke
US13/029,240 2011-02-17

Publications (2)

Publication Number Publication Date
CN102646969A true CN102646969A (zh) 2012-08-22
CN102646969B CN102646969B (zh) 2015-06-17

Family

ID=46652533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210022052.XA Active CN102646969B (zh) 2011-02-17 2012-01-31 通过射频扼流器的esd块隔离

Country Status (2)

Country Link
US (1) US8958185B2 (zh)
CN (1) CN102646969B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109104173A (zh) * 2018-07-20 2018-12-28 上海华虹宏力半导体制造有限公司 一种射频开关esd系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044110A (en) * 1996-08-15 2000-03-28 Lsi Logic Corporation Method and apparatus for transmission line equalization
US20040080881A1 (en) * 2002-10-25 2004-04-29 Ya-Wei Chou Integrated circuit with electrostatic discharge protection
CN1913740A (zh) * 2005-05-10 2007-02-14 台湾积体电路制造股份有限公司 静电放电防护电路
US20070263330A1 (en) * 2006-05-11 2007-11-15 Herbert Knapp ESD protection circuit
CN101093826A (zh) * 2006-06-23 2007-12-26 联华电子股份有限公司 具有静电放电保护的射频集成电路及其静电放电保护装置
CN101442205A (zh) * 2007-11-23 2009-05-27 瑞昱半导体股份有限公司 静电放电保护电路与方法
CN101752369A (zh) * 2008-11-28 2010-06-23 索尼株式会社 半导体集成电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894324B2 (en) 2001-02-15 2005-05-17 United Microelectronics Corp. Silicon-on-insulator diodes and ESD protection circuits
US7023677B2 (en) 2004-02-25 2006-04-04 United Microelectronics Corp. ESD protection designs with parallel LC tank for Giga-Hertz RF integrated circuits

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044110A (en) * 1996-08-15 2000-03-28 Lsi Logic Corporation Method and apparatus for transmission line equalization
US20040080881A1 (en) * 2002-10-25 2004-04-29 Ya-Wei Chou Integrated circuit with electrostatic discharge protection
CN1913740A (zh) * 2005-05-10 2007-02-14 台湾积体电路制造股份有限公司 静电放电防护电路
US20070263330A1 (en) * 2006-05-11 2007-11-15 Herbert Knapp ESD protection circuit
CN101093826A (zh) * 2006-06-23 2007-12-26 联华电子股份有限公司 具有静电放电保护的射频集成电路及其静电放电保护装置
CN101442205A (zh) * 2007-11-23 2009-05-27 瑞昱半导体股份有限公司 静电放电保护电路与方法
CN101752369A (zh) * 2008-11-28 2010-06-23 索尼株式会社 半导体集成电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109104173A (zh) * 2018-07-20 2018-12-28 上海华虹宏力半导体制造有限公司 一种射频开关esd系统

Also Published As

Publication number Publication date
US8958185B2 (en) 2015-02-17
US20120212865A1 (en) 2012-08-23
CN102646969B (zh) 2015-06-17

Similar Documents

Publication Publication Date Title
KR101346543B1 (ko) 개선된 ｅｓｄ 보호 회로를 갖는 증폭기
US6885534B2 (en) Electrostatic discharge protection device for giga-hertz radio frequency integrated circuits with varactor-LC tanks
US9917079B2 (en) Electrostatic discharge protection circuit and method for radio frequency circuit
CN102195280B (zh) 静电放电保护电路和半导体设备
US8854778B2 (en) ESD protection circuit
US7023677B2 (en) ESD protection designs with parallel LC tank for Giga-Hertz RF integrated circuits
US20020153571A1 (en) Electrostatic discharge protection structures having high holding current for latch-up immunity
US20110233678A1 (en) Junction varactor for esd protection of rf circuits
US20130155556A1 (en) Electrostatic discharge protection circuit and method for radio frequency semiconductor device
US20220140792A1 (en) Amplifier having electrostatic discharge and surge protection circuit
US20110038087A1 (en) Discharge protection apparatus and method of protecting an electronic device
CN101339941A (zh) 一种静电放电保护电路
US20050242400A1 (en) Electrostatic discharge protection circuit
US7880195B2 (en) Electrostatic discharge protection device and related circuit
Hyvonen et al. Comprehensive ESD protection for RF inputs
US20100309594A1 (en) Integrated circuit device
CN102646969B (zh) 通过射频扼流器的esd块隔离
Ker et al. ESD protection design for giga-Hz RF CMOS LNA with novel impedance-isolation technique
US20190214380A1 (en) Esd protection circuit and integrated circuit for broadband circuit
US20230115302A1 (en) Transistor switches with electrostatic discharge protection
US10937782B2 (en) Electrostatic discharge protection structure
Hayashi et al. ESD protection design optimization using a mixed-mode simulation and its impact on ESD protection design of power bus line resistance
TWI433298B (zh) For the all-metal siliceous output into the ESD protection of the ballast structure
Thijs et al. CDM and HBM analysis of ESD protected 60 GHz power amplifier in 45 nm low-power digital CMOS
Lin et al. Low-capacitance and fast turn-on SCR for RF ESD protection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant